CN114823662A - 具有混合栅极/电中断的半导体器件及其制造方法 - Google Patents

具有混合栅极/电中断的半导体器件及其制造方法 Download PDF

Info

Publication number
CN114823662A
CN114823662A CN202210037009.4A CN202210037009A CN114823662A CN 114823662 A CN114823662 A CN 114823662A CN 202210037009 A CN202210037009 A CN 202210037009A CN 114823662 A CN114823662 A CN 114823662A
Authority
CN
China
Prior art keywords
layer
gate
work function
function metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210037009.4A
Other languages
English (en)
Inventor
洪炳鹤
宋昇炫
河大元
徐康一
J.马蒂诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114823662A publication Critical patent/CN114823662A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提出了具有混合栅极/电中断的半导体器件及其制造方法，其允许在堆叠晶体管器件的一个层级的晶体管器件之间的电或扩散中断，而不必要求在堆叠晶体管器件的另一层级中存在类似的电或扩散中断。还提出，晶体管器件之间的电中断可以通过提供第一极性的沟道以及包括相反极性的功函数金属的伪栅极来形成。

Description

具有混合栅极/电中断的半导体器件及其制造方法
技术领域
本发明总体上涉及堆叠晶体管结构，并且更具体地，涉及用于在堆叠晶体管之间选择性地提供电和扩散中断的结构和方法。
背景技术
该背景技术部分仅旨在为本领域技术人员提供理解这里公开的发明构思的背景。因此，该背景技术部分可能包含可取得专利的材料，并且不应将其包含在此部分中视为承认该技术已经存在。
半导体器件中的扩散中断通常给半导体器件带来两种不同的功能。首先，它们为相邻的晶体管器件提供增强的电隔离，其次，它们为掺杂剂或污染物从一个晶体管到另一个晶体管的扩散提供了屏障。扩散中断通常由填充晶体管之间形成的间隙的体电介质材料组成。该间隙可以是窄的(诸如大约为栅极的宽度(例如，单扩散中断(SDB)))或者是宽的(诸如相邻特征之间的距离(例如，双扩散中断))或更大。这种扩散中断通常从半导体衬底中的沟槽垂直延伸，一直到晶体管层级的顶部。
然而，在构建3D IC时可能出现困难，因为可能不希望形成切割两层级或更多层级晶体管的扩散中断。
发明内容
在某些方面，这里的一些实施方式提供一种半导体器件，其包括至少两层晶体管，其中第一层包括两个或更多个NFET晶体管器件并且第二层包括两个或更多个PFET晶体管器件；以及其中电或扩散中断位于第一层或第二层之一的两个或更多个晶体管器件之间，并且与电或扩散中断垂直对准的栅极位于第一层或第二层的另一个的两个或更多个源极-漏极区之间。
在其他方面，这里的一些实施方式包括一种用于制造半导体器件的方法，包括：提供具有伪栅极的沟道，该伪栅极包括功函数金属(WFM)层，其中沟道和WFM层具有相反的极性。
在其他方面，这里的一些实施方式包括一种制造半导体器件的方法，该方法包括：在第一衬底上垂直沉积第一有源区、隔离层和第二有源区；在第一有源区和第二有源区以及隔离层周围沉积虚设栅极；将虚设栅极的一部分去除至隔离层的垂直水平以产生第一空隙；在第一空隙中沉积第一物质；去除虚设栅极的剩余部分以产生第二空隙；以及将第二物质沉积到第二空隙中。第一物质或第二物质中的一个可以包括电介质材料，并且第一物质或第二物质中的另一个可以包括功函数金属。
附图说明
图1提供了根据一些实施方式的具有单扩散中断的堆叠半导体器件。
图2提供了根据一些实施方式的具有混合栅极/电中断的堆叠半导体器件。
图3提供了根据一些实施方式的具有层级选择性扩散中断的堆叠半导体器件。
图4A-4I示出了根据一些实施方式的用于制造堆叠栅极的方法。
图5A-5E示出了根据一些实施方式的用于制造堆叠栅极的替代方法。
图6A-6D示出了根据一些实施方式的用于制造混合栅极/电中断结构的方法。
图7提供了根据一些实施方式的用于提供层级选择性电和扩散中断的方法的流程图。
图8提供了根据一些实施方式的形成电中断的方法的流程图。
图9提供了根据一些实施方式的用于形成层级选择性电和扩散中断的方法的流程图。
图10示出了可利用这里提供的堆叠晶体管器件的半导体封装。
图11示出了根据一示例实施方式的电子系统的示意框图。
具体实施方式
这里描述的示例实施方式是示例，因此，本公开不限于此，并且可以以各种其他形式来实现。不排除以下描述中提供的每个示例实施方式与这里提供的或者这里未提供但与本公开一致的另一示例或另一示例实施方式的一个或更多个特征相关联。例如，即使在特定示例或示例实施方式中描述的事项没有在与其不同的示例或示例实施方式中描述，该事项也可以被理解为与该不同的示例或实施方式相关或组合，除非在其描述中另外提及。
另外，应理解，对原理、方面、示例和示例实施方式的所有描述旨在涵盖其结构和功能等同物。另外，这些等同物应被理解为不仅包括目前众所周知的等同物，而且还包括将来要开发的等同物，也就是，被发明来执行相同功能的所有器件而不管其结构如何。
将理解，当半导体器件的元件、部件、层、图案、结构、区域等(在下文中统称为“元件”)被称为在半导体器件的另一元件“之上”“、上方”、“上”、“下面”、“下方”、“之下”、“连接到”或“联接到”半导体器件的另一元件时，它可以直接在所述另一元件之上、上方、上、下面、下方、之下、连接或联接到所述另一元件，或者可以存在(多个)居间元件。相反，当半导体器件的元件被称为“直接”在半导体器件的另一元件“之上”、“上方”、“上”、“下面”、“下方”、“之下”、“直接连接到”或“直接联接到”半导体器件的另一元件时，不存在居间元件。贯穿本公开，相同的数字指代相同的元件。
为了描述的容易，空间关系术语，诸如“在……之上”、“在……上方”、“在……上”、“上部”、“在……下面”、“在……下方”、“在……之下”、“下部”、“顶部”和“底部”等，可以在此被用来描述如图中示出的一个元件的与另外的(多个)元件的关系。将理解，除图中描绘的取向之外，空间关系术语还旨在涵盖半导体器件在使用或在操作中的不同取向。例如，如果图中的半导体器件被翻转，则被描述为“在”另外的元件“下面”或“之下”的元件将取向“在”所述另外的元件“上方”。因此，术语“在……下面”能涵盖上下两取向。半导体器件可以被另外取向(旋转90度或处于另外的取向)，且此处使用的空间关系描述语被相应地解释。
当在此使用时，诸如“……中的至少一个”的表述，当位于一列元素之后时，修饰整列元素，而不修饰列中的个别元素。例如，表述“a、b和c中的至少一个”应当被理解为包括仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、或者a、b和c的全部。这里，当术语“相同”用于比较两个或更多个元素的尺寸时，该术语可以涵盖“基本相同”的尺寸。
将理解，尽管术语“第一”、“第二”、“第三”、“第四”等可以在此用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
还将理解，即使制造装置或结构的某个步骤或操作晚于另一步骤或操作被描述，该步骤或操作也可以早于所述另一步骤或操作执行，除非所述另一步骤或操作被描述为在该步骤或操作之后执行。
在此参照作为示例实施方式(和中间结构)的示意图的剖视图描述示例实施方式。因此，作为例如制造技术和/或公差的结果的相对于图示的形状的变化将被预料到。因此，示例实施方式不应解释为限于此处示出的区域的特定形状，而是将包括例如由制造导致的形状上的偏差。例如，被示出为矩形的注入区在其边缘处通常将具有圆化或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元变化。同样地，通过注入形成的掩埋区可能导致在掩埋区和通过其进行注入的表面之间的区域中的一些注入。因此，图中所示的区域本质上是示意性的，并且它们的形状不旨在示出器件的区域的实际形状并且不旨在限制本公开的范围。此外，在附图中，为了清楚起见，层和区域的尺寸和相对尺寸可以被夸大。
为简洁起见，此处可以详细描述或不详细描述半导体器件的一般元件。
图1示出了从侧面观察的根据一些实施方式的示例堆叠半导体器件。堆叠半导体器件可以包括衬底(未示出)上方的晶体管器件的两个或更多个层级101和102—为了简单起见仅示出了两个层级。每个层级可以包括多个晶体管器件103和104；晶体管器件103可以包括设置在每个层级101和102左侧的两个堆叠晶体管器件。晶体管器件104可以包括设置在每个层级101和102右侧的两个晶体管器件。可以存在更多的晶体管器件。
因此，每个层级可以包括沟道区105和106。在一些实施方式中，沟道区可以在层级之间垂直对准和平行。沟道区105和106可以被赋予相反的极性以更好地提供CMOS架构。例如，沟道区105可以是N型(以允许NFET器件)，并且沟道区106可以是P型(以提供PFET器件)。类型也可以颠倒(例如，沟道区105可以是P型，而沟道区106可以是N型)。然而，为了便于讨论，这里在下面假设沟道区106为P型，沟道区105为N型。沟道区105和106中的每个可以包括单沟道区(例如，鳍型沟道)，或者可以包括一起用作单沟道的多个子沟道(例如，纳米片或纳米线沟道)。
沟道区105和106可以分别被源极/漏极(SD)区107和108“切割”。SD区107a-c和SD区108a-c可以分别统称为SD区107和SD区108。在一些实施方式中，SD区107a-c分别与SD区108a-c垂直对准。在一些实施方式中，沟道区105和106可以形成为长线，并且可以稍后在需要SD区特征的位置处被切割，并且可以在所得切口中生长SD区。因此，沟道区105和106的“沟道”指的是所有这样的晶体管器件的沟道，这些晶体管器件布置在一条线上并被如此处理。示出了每个层级的3个SD区，但可以存在更多区。
沟道区105和106还可以分别与分别在晶体管器件103的SD区107a和107b以及108a和108b之间的栅极(诸如栅极区109和110)接触。在一些实施方式中，栅极区109和110可以包括栅极堆叠，该栅极堆叠包括以下中的一个或更多个：界面层(未示出)、偶极子建造层(dipole engineering layer)(未示出)、薄高K电介质层(未示出)、盖层(未显示)，以及一层或更多层体功函数金属(WFM)(也未示出)。
界面层可以包括但不限于SiO、二氧化硅(SiO2)和/或硅氮氧化物(SiON)中的至少一种。
关于偶极子建造层，其可以包括Lu2O3、LuSiOx、Y2O3、YSiOx、La2O3、LaSiOx、BaO、BaSiOx、SrO、SrSiOx、Al2O3、AlSiOx、TiO2、TiSiOx、HfO2、HfSiOx、ZrO2、ZrSiOx、Ta2O5、TaSiOx、ScO、ScSiOx、MgO和MgSiOx中的一种或更多种，其中Ox表示具有不同化学计量的氧化物。第一偶极子层中元素的原子百分比也可以变化。例如，硅酸盐层中的硅含量可以在从零到不大于百分之七十的原子百分比的范围内。硅酸盐中的硅含量可以用于调整Vt的偏移。所选材料取决于所需电压偏移的符号和正在形成的指定器件(即NFET或PFET)。如果正在制造的部件是NFET并且希望Vt向下(负)偏移，则在一些实施方式中，偶极子建造层可以包括Lu2O3、LuSiOx、Y2O3、YSiOx、La2O3、LaSiOx、BaO、BaSiOx、SrO和SrSiOx中的一种或更多种。如果正在制造的部件是NFET并且希望Vt向上(正)偏移，则偶极子建造层可以包括Al2O3、AlSiOx、TiO2、TiSiOx、HfO2、HfSiOx、ZrO2、ZrSiOx、Ta2O5、TaSiOx、ScO、ScSiOx、MgO和MgSiOx中的至少一种。如果正在制造的部件是PFET并且希望Vt向上(负)偏移，则偶极子建造层可以包括Lu2O3、LuSiOx、Y2O3、YSiOx、La2O3、LaSiOx、BaO、BaSiOx、SrO、SrSiOx中的至少一种。如果正在提供的部件是PFET并且希望Vt向下(正)偏移，则偶极子建造层可以包括Al2O3、AlSiOx、TiO2、TiSiOx、HfO2、HfSiOx、ZrO2、ZrSiOx、Ta2O5、TaSiOx、ScO、ScSiOx、MgO和MgSiOx中的一种或更多种。在其他实施方式中，可以在偶极子建造层中使用其他材料以向上或向下偏移电压。在一些实施方式中，偶极子建造层可以作为未氧化的组合物沉积在盖层上，并且被驱入到高K电介质层和盖层中/被驱使穿过高K电介质层和盖层，在该过程中变得至少部分氧化。这种驱使可以经由退火工艺完成。偶极子建造层可以通过在界面层和高K电介质层的边界处提供偶极子来微调晶体管的Vt。
高K电介质层可以包括但不限于一种或更多种金属氧化物或金属硅酸盐，诸如Hf、Al、Zr、La、Mg、Ba、Ti、Pb或其组合的氧化物，具有大于7的介电常数值。盖层可以包括但不限于金属氮化物，诸如TiN。在N型的情况下，功函数金属可以包括但不限于TiAl、TiAlC、ZrAl、WAl、TaAl和HfAl中的一层或更多层。另外，在使用偶极子建造层的情况下，WFM可以包括多晶硅。在P型的情况下，功函数金属可以包括但不限于Ni、Pd、Pt、Be、Ir、Te、Re、Ru、Rh、W、Mo、WN、RuN、MoN、TiN、TaN、WC、TaC、TiC、TiAlN和TaAlN中的一层或更多层。另外，在使用偶极子建造层的情况下，WFM可以包括多晶硅。
因此，如下文所用，术语“功函数金属层”(WFM层)旨在包含偶极子建造层、盖层和体功函数金属层，它们共同影响由该层表示的功函数。如下文所用，术语“高K电介质层”意在涵盖界面层和高K电介质层本身两者，该层意在提供沟道与WFM层之间的电介质。
例如，当需要公共栅极结构时，栅极区109和110可以接触。替代地，分离栅极以提供电隔离的电介质层111可以设置在栅极区109和110之间。SD区107a-c和108a-c以及栅极区109和110可以具有用于电源和信号的外部接触，未示出。
沟道区105和106也可以被电介质112切割。该电介质112可以从底部层级(例如，层级102)的最低高度延伸(并且进入衬底)到顶部层级(例如，层级101)的最高高度。该电介质可以放置在通常会形成栅极的区域中(例如，在相邻的SD区之间间隔适当节距)，例如，在SD区107b和107c之间，以及在SD区108b和108c之间。该电介质112可以在一层级上提供相邻晶体管器件103和104之间的电隔离和扩散隔离。
图2示出了根据一些实施方式的混合栅极/电中断的方面。图2与图1有一些相似之处，并且相似的部分共享相似的编号。为简洁起见，具有相似结构和功能共享编号的部分在此可以不再被重复描述。
在图2的示例实施方式中，希望在层级102的SD区108a和108b之间存在有源栅极，同时在层级101的SD区107a和107b之间存在电中断。为了实现这一点，混合栅极/电中断210垂直地提供在SD区107a和107b之间以及SD区108a和108b之间。回想在这些示例中，沟道区106是P型，沟道区105是N型。混合栅极/电中断210包括p-功函数金属层，并接触沟道区105和106两者。因此，混合栅极/电中断210用作SD区108a和108b之间的沟道区106的栅极，允许晶体管器件220的产生。此外，p-功函数金属层用作N型沟道区105的电阻挡：基本上没有电荷载流子将在SD区107a和107b之间移动。混合栅极/电中断210还用作SD区108a和108b之间的沟道区106的栅极，允许晶体管器件220的产生。
图2还示出了如何使用垂直地提供在SD区107b和107c之间以及SD区108b和108c之间的混合栅极/电中断209在层级101的SD区107b和107c之间提供栅极，同时在层级102的SD区108b和108c之间提供电阻挡的一些实施方式。再次回想在这些示例中沟道区105是N型并且沟道区106是P型。混合栅极/电中断209接触沟道区105和106两者，并且包括n-功函数金属层。因此，混合栅极/电中断209用作SD区107b和107c之间的沟道区105的栅极，允许晶体管器件221的产生。此外，n-功函数金属层用作P型沟道区106的电阻挡；基本上没有电荷载流子将在SD区108b和108c之间移动。
因此，图2示出了当两个器件层级具有相反极性时，功函数金属层可以用作一个层级(和一个极性)中的栅极并且可以用作(具有相反极性的)另一层级中的电中断。更一般地，在电路的操作电压范围内，具有第一极性的沟道可以通过给予其包括足够量/浓度的相反极性的功函数金属层的“伪栅极”而被电中断。也就是，不受理论束缚地，在一些实施方式中，具有第一极性的沟道可以通过使用基于相反极性的功函数金属的伪栅极使其阈值电压Vth的(绝对值)升高到其Vth不再处于它所在的电路提供的电压范围内的程度，因此无法进入导电模式。(多个)功函数金属及其浓度的选择取决于沟道的性质和所需的Vth偏移，并且可以被容易地确定。
进一步注意，这允许电中断存在于堆叠晶体管器件的一个层级中，而不需要在其上方或下方存在垂直对准的电中断。也就是，例如，混合栅极/电中断210允许沿着沟道区105在混合栅极/电中断210的位置存在电中断，而同时允许沿着沟道区106存在在电中断正下方垂直对准的栅极，而不需要沿着沟道区106也存在电中断，如图1的电介质112一样。因此，可以简化包括堆叠晶体管器件的半导体器件的制造工艺，并且可以减小半导体器件的尺寸。
图3示出了根据一些实施方式的层级选择性单扩散中断的示例—也就是，可选择性地放置在一个层级或另一层级101-102上的扩散中断。图3与图1和图2有相似之处，同样的编号代表同样的部分。为简洁起见，对于具有相同功能和编号的部分，描述将不再被重复。
对于图3的示例，希望在层级102的SD区108a和108b之间存在有源栅极，同时在层级101的SD区107a和107b之间存在电和扩散中断。为了实现这一点，包括电介质的单扩散中断312a提供在SD区107a和107b之间而栅极区110(其可以包括p-功函数金属层)提供在SD区108a和108b之间。这种布置为SD区108a和108b之间的沟道区106提供了栅极区110，允许晶体管器件320的产生。此外，电介质用作N型沟道区105的电和扩散阻挡：基本上没有电荷载流子将在SD区107a和107b之间移动。在该示例中值得注意的是，扩散中断312a完全切割沟道区105。在其他示例中，沟道可以被氧化并被电介质围绕，或者简单地被电介质围绕。电介质可以从层级101的最低高度垂直延伸到层级101的顶部。
进一步在图3的示例中，希望在层级101的SD区107b和107c之间存在有源栅极，同时在层级102的SD区108b和108c之间存在电和扩散中断。为了实现这一点，包括电介质的单扩散中断312b提供在SD区108b和108c之间，而栅极区109(其可以包括n-功函数金属层)提供在SD区107b和107c之间。这种布置为SD区107b和107c之间的沟道区106提供了栅极区109，允许晶体管器件321的产生。此外，电介质用作沟道区105的电和扩散阻挡：基本上没有电荷载流子将在SD区108b和108c之间移动。在该示例中值得注意的是，扩散中断312b完全切割沟道区106。在其他示例中，沟道可以被氧化并被电介质围绕，或者简单地被电介质围绕。电介质可以从层级102的最低高度垂直延伸到层级102的顶部。
进一步注意，这允许在堆叠晶体管器件的一个层级中存在电和扩散中断，而不需要存在在其上方或下方垂直对准的另一个电中断。也就是，例如，单扩散中断312a和栅极区110的堆叠允许沿着沟道区105在扩散中断电介质312的位置存在电和扩散中断，而同时允许沿着沟道区106存在在电和扩散中断正下方垂直对准的栅极，而不需要沿着沟道区106也存在扩散中断，如图1的电介质112一样。
图4A-4I提供了根据一示例实施方式的用于制造可包括不同功函数金属层的堆叠栅极(诸如图1的堆叠栅极区109和110)的示例方法。提供垂直堆叠栅极/扩散中断结构(诸如图3的扩散中断312a/栅极区110和扩散中断312b/栅极区109)的替代方案也被讨论。图4A-4I被绘制使得它们向下看晶体管沟道的长度；也就是，电流通过所示的晶体管部件流入或流出页面。
转向图4A，可以提供第一衬底401。在第一衬底401上，顶部晶体管有源区402a和底部晶体管有源区402b可以提供为垂直堆叠(这些可以是例如图1-3的沟道区105和106的部分)。在一些实施方式中，有源区可以包括一系列层(通常未示出)，例如，具有交错的牺牲层的一系列纳米片。特别地，底部牺牲层402b1被突出以供稍后使用。交错的牺牲层402b1可以比其他牺牲层厚。可以在有源区402a和402b之间提供第一隔离层403以在它们之间提供隔离。
在图4B中，可以在第一衬底401上提供虚设栅极404，使得其围绕或环绕有源区402a和402b以及第一隔离层403。虚设栅极404的外部可以是层间电介质材料层(ILD层)405，其可以将图中的堆叠半导体器件与其他此类器件隔离。虚设栅极404可以通过光刻和蚀刻操作形成，并且可以包括非晶硅、非晶碳、类金刚石碳、电介质金属氧化物和/或硅氮化物，但不限于此。ILD层405可以通过化学气相沉积(CVD)或物理气相沉积(PVD)形成(不限于此)以包括块状氧化物材料(例如，具有低K电介质的二氧化硅)。
参照图4C，可以将虚设栅极404的上部去除至大约第一隔离层403的中间的垂直水平以产生空隙并暴露有源区402a。此时，如果有源区402b包括纳米片，则也可以去除有源区402a内的任何牺牲层，仅保留有源纳米片(未示出)。这些去除可以通过例如干蚀刻、湿蚀刻、反应离子蚀刻(RIE)和/或化学氧化物去除(COR)工艺。如图4C的底部所示，可选的第二隔离层407可以沉积在剩余的虚设栅极404上。这可以在不希望有源区402a和402b具有公共栅极连接的情况下进行(在随后的附图中，该特征为了简化而被省略，但可以在不修改所公开构思的范围的情况下存在)。在图4C的顶部和底部，空隙可以衬有第一高K电介质层406。更具体地，第一高K电介质层406可以接触ILD层405的侧面、剩余的虚设栅极404或第二隔离层407的顶部、第一隔离层403的部分，并环绕有源区402a(包括任何子沟道区)。可以提供高K电介质层以允许增加的栅极电容而没有在稍后将形成的栅极结构处的相关联的电流泄漏，并且可以包括先前列出的材料。
参照图4D，留在图4C中的剩余空隙可以用第一功函数金属层408填充，环绕有源区402a(包括子沟道)，对于有源区402a形成第一栅极区，诸如图1的栅极区109或110。这可以通过用选定的功函数金属层直接填充来完成，或者可以使用替换栅极工艺来完成。例如，可以首先在需要第一WFM层408的地方形成多晶硅结构(未示出)，以允许第一高K电介质层406的退火，然后可以例如通过干蚀刻、湿蚀刻、RIE和/或COR工艺去除，并由所需的第一功函数金属层408替换。
第一功函数金属层408成分的选择取决于有源区402a的极性，并且在上面进行了讨论。可以进行进一步的处理以在第一功函数金属层408的水平上方沉积附加的ILD层405，并且可以提供接触和金属结构409以允许到第一功函数金属层408的电和信号接触。附加衬底(未单独示出)可以接合在接触和金属结构409上方(或者这样的附加衬底可以包括金属层和/或接触并且直接结合在第一功函数金属层408的水平处)。该附加衬底可以为进一步处理提供结构和物理完整性。
替代地，在图4C和图4D，可以为有源区402a产生诸如图3的扩散中断312a-b的扩散中断，代替诸如图1的栅极区109或110的栅极。为此，可以在图4C中跳过第一高K电介质层406的沉积，暴露的有源区402a可以被氧化或蚀刻掉，并且第一WFM层408在图4C的空隙中的沉积可以由电介质材料的沉积代替。这将为有源区402a产生扩散中断。
在图4E，可以翻转晶片。衬底在此可以被称为晶片。在翻转晶片之前，面向第一衬底401的第二衬底可以被接合到图4D的所得结构。例如，第二衬底可以与接触和金属结构409的上表面接触。也就是，接触和金属结构409现在在底部，而第一衬底401在顶部。此时，可以去除第一衬底401以在顶部暴露虚设栅极404的剩余部分，以及有源区402b的牺牲层402b1和ILD层405。
在图4F，使用与图4C的工艺类似的工艺去除剩余的虚设栅极404，形成空隙。此外，如果有源区402b包括纳米片，则可以去除牺牲层，留下有源纳米片层。特别注意，厚的牺牲层402b1也已经被去除，提供ILD层405的顶部和有源区402b的顶部之间的高度偏移，其中有源区402b的顶部低于ILD层405的顶部。
在图4G，形成第二高K电介质层410，其衬在图4F的空隙中—具体地，衬在ILD层405的侧面，围绕有源区402b(包括子沟道)，接触第一隔离层403和第一高K电介质层406或第二隔离层407。第二高K电介质层410的成分和形成过程与第一高K电介质层406的成分和形成过程基本相似，在此不再重复。
在图4H，第二功函数金属层411被沉积到剩余的空隙中，环绕有源区402b(包括子沟道)以产生第二栅极区，诸如栅极区109或110中的另一个。该过程与图4D中提供的过程类似，在此不再重复。与图4C一样，第二功函数金属层411成分的选择取决于有源区402b的极性，并且在别处讨论。
替代地，在图4F，代替前进到图4G和4H以如上面所讨论的来制备诸如栅极区109或110的栅极，可以替代地制备来自图3的扩散中断312a或312b。为此，在图4F，暴露的有源区402b可以被氧化或被蚀刻掉，可以跳过第二高K电介质层410的沉积，并且可以用电介质材料而不是第二WFM层411填充空隙。这将为有源区402b产生扩散中断。
在图4I，为第二栅极区的第二功函数金属层411提供附加ILD层405和金属层以及接触和金属结构412。该过程与图4D中提供的过程类似，在此不再重复。
图5A-5E提供了用于制造可包括不同功函数金属层成分的堆叠栅极(诸如图1的堆叠栅极区109和110)的替代示例方法。提出替代方案以允许垂直地堆叠栅极/扩散中断结构，诸如图3的扩散中断312a/栅极区110和扩散中断312b/栅极区109。
图5A-5E被绘制使得它们向下看晶体管沟道的长度；也就是，电流通过所示的晶体管部件流入或流出页面。
图5A和图5B与图4A和图4B有相似之处。因此不再重复对类似部件和过程的描述。
在图5C中，虚设栅极404连同有源区402a和402b内的任何牺牲层(诸如牺牲层402b1)一起被整体去除，产生空隙。第一高K电介质层501可以沉积在空隙的侧面上。例如，第一高K电介质层501可以覆盖有源区402a-402b(包括任何子沟道)和第一隔离层403、以及ILD层405的侧面和第一衬底401的顶表面。第一高K电介质层501可以包括类似于第一高K电介质层406的材料，并且可以以类似的方式沉积。
在图5D中，第一WFM层502在图5C中产生的空隙的底部中沉积到直到大约第一隔离层403的中间的水平，并且围绕有源区402b(包括任何子沟道)。这可以通过用选定的功函数金属层成分直接填充来完成，或者可以使用替换栅极工艺来完成。例如，可以首先在需要第一WFM层502的地方形成多晶硅结构(未示出)，以允许对第一高k电介质层501的退火，然后可以例如通过干蚀刻、湿蚀刻、RIE和/或COR工艺去除，并用所需的第一WFM层502代替。因此，形成用于包括有源区402b的下晶体管的第一栅极。
另外，可选的第二隔离层503可以沉积在第一WFM层502上方。第二隔离层503可以包括与第一隔离层403类似的材料或不同的材料。当需要用于堆叠的有源区402a和402b的公共栅极时可以不包括第二隔离层503，或当有源区402a和402b的栅极应被隔离时可以包括第二隔离层503。
替代地，如果希望为有源区402b形成扩散中断，诸如扩散中断312a-312b，而不是栅极，则在图5C和图5D中，可以省略第一高K电介质层501和第一WFM层502的沉积，改为沉积电介质材料直到第一隔离层403的水平。
在图5E中，第二WFM层504沉积在第二隔离层503(或第一WFM层502)上方，并填充空隙的剩余部分，环绕有源区402a(包括任何子沟道)。如上所述，并且类似于第一WFM层502，这可以通过直接填充或替换栅极技术进行。因此，形成用于包括有源区402a的上晶体管的栅极。
替代地，如果希望为有源区402a形成扩散中断，诸如扩散中断312a-b，而不是栅极，则在图5E中，可以省略第二WFM层504的沉积，改为蚀刻或氧化有源区402a，并沉积电介质以填充剩余的空隙。
与图4A-4I一样，在图5A-5E中，用于第一WFM层502和第二WFM层504的功函数金属的选择分别基于有源区402b和402a的极性。
图6A-6C提供了用于产生类似于图2的混合栅极/电中断209或210的混合栅极/电中断的过程。回想一下，混合栅极/电中断209和210包括具有由单一极性的功函数金属层组成的单一栅极的两个堆叠晶体管(具有相反极性)。
图6A和图6B与图4A和图4B以及图5A和图5B基本相同，并且下面的图6C和图6D的过程可以与任一过程一起使用。因此不再重复对类似部件和过程的描述。回想一下，有源区402a和402b可以具有相反的极性。然而，当形成混合栅极/电中断时，代替前进到图4C-4I或图5C-5E的动作和结构，可以进行到图6C和图6D的过程和结构。
在图6C中，虚设栅极404连同有源区402a和402b内的任何牺牲层(诸如牺牲层402b1)一起被整体去除，产生空隙。第一高K电介质层601可以沉积在空隙的侧面上。例如，第一高K电介质层601可以覆盖有源区402a和402b(包括任何子沟道)和第一隔离层403、以及ILD层405的侧面和第一衬底401的顶表面。第一高K电介质层601可以包括类似于第一高K电介质层406的材料，并且可以以类似的方式沉积。
在图6D中，功函数金属层602被沉积到图6C中产生的空隙中并且可以填充该空隙，环绕有源区402a和402b(包括任何子沟道)从而产生混合栅极/电中断，诸如图2的混合栅极/电中断209或210。这可以通过用选定的功函数金属层成分直接填充来完成，或者可以使用替换栅极工艺来完成。例如，可以首先在需要WFM层602的地方形成多晶硅结构(未示出)，以允许第一高K电介质层601的退火，然后可以例如通过干蚀刻、湿蚀刻、RIE和/或COR工艺去除，并由所需的WFM层602替换。
功函数金属层602成分的选择基于希望为有源区402a和402b中的哪一个提供栅极，或相反地，提供电中断，以及它们的极性。如上所述，如果希望为NFET提供栅极并为PFET提供电中断，则可以使用n-WFM层。然而，如果希望为PFET提供栅极并为NFET提供电中断，则可以使用p-WFM层。
图7提供了根据一些实施方式的用于在堆叠晶体管器件中提供层级选择性电和扩散中断的替代方法的流程图。在过程701，提供包括第一晶体管层级的第一晶片，该第一晶体管层级包括多个晶体管。在过程702，提供包括第二晶体管层级的第二晶片，该第二晶体管层级包括多个晶体管。在过程703，为第一晶片中的第一层级的晶体管提供栅极。在过程704，蚀刻第二晶片的第二晶体管层级以形成沟槽。在一些实施方式中，该沟槽至少穿过第二晶片的第二层级中的晶体管的沟道。在过程705，用电介质材料填充过程704中形成的沟槽。在过程706，两个晶片被接合使得第一晶片的栅极与第二晶片的被填充的沟槽垂直对准。
图8提供了根据一些实施方式的用于在堆叠晶体管器件上提供层级选择性电中断的示例方法的流程图。在过程801，提供具有垂直对准的平行沟道区的两个晶体管器件堆叠。在过程802，通过向N型沟道提供包括p-WFM层成分的“伪栅极”来提供用于N型沟道的电阻挡。在过程803，通过向P型沟道区提供包括n-WFM层成分的“伪栅极”来为P型沟道区提供电中断。
转向图9，示出了形成层级选择性电和扩散中断的示例方法的流程图，诸如图4A-4I中描述的过程。在过程901，与图4A的有源区402a类似的第一有源区、与图4A的隔离层403类似的隔离层、与图4A的有源区402b类似的第二有源区在衬底上沉积为垂直堆叠。与图4A至4I的有源区402a和402b一样，在一些实施方式中，这里的第一和第二有源区可以包括子沟道和牺牲层。
在过程902，虚设栅极沉积在第一和第二有源区和隔离层周围，该虚设栅极类似于图4B的虚设栅极404，并经由以上讨论的机制和材料形成。
在过程903，虚设栅极可以被部分地蚀刻，直到大约隔离层的中间的垂直水平，暴露第二有源区，如图4C中示出和讨论的，并形成第一空隙。在可选过程903-1，暴露的第二有源区可以被氧化或被去除。如果希望在第二有源区的层级处产生电和扩散中断，则可以这样做。在可选过程903-2，第一空隙可以衬有高K电介质层，诸如图4C的第一高K电介质层406，其形成和成分在上面被更充分地讨论。例如，如果希望为第二有源区产生栅极，则可以进行该过程903-2。在过程904，可以用第一材料填充第一空隙。如果希望在第二有源区的层级处产生电和扩散中断，则该第一材料可以是电介质。如果期望在第二有源区的层级处产生栅极，则第一材料可以是功函数金属层成分，诸如图4D的第一功函数金属层408。这些填充物的形成在上面被更充分地讨论。在可选过程904-1，晶片或第二衬底可以接合到与第一衬底相反的器件表面(即，此时的顶部)，如以上关于图4D所讨论的。例如，可以通过过程904将第二衬底接合到相对于所得结构与第一衬底相反的一侧。
在过程905，晶片可以被翻转，并且第一衬底可以被去除，如以上关于图4E所讨论的。
在过程906，可以从另一侧(也就是，现在从顶部去除，已经翻转)去除虚设栅极的剩余部分，以暴露第一有源区并产生第二空隙，如以上关于图4F进一步讨论的。在可选过程906-1，暴露的第一有源区可以被氧化或去除。如果希望在第一有源区的层级处产生电和扩散中断，则可以这样做。在可选过程906-2，第二空隙可以衬有高K电介质层，诸如以上关于图4G的类似的第二高K电介质层410所讨论的。例如，如果希望为第一有源区产生栅极，则可以这样做。在过程907，可以用第二材料填充第二空隙。如果希望在第一有源区的层级处产生电和扩散中断，则该第二材料可以是电介质。如果希望在第二有源区的层级处产生栅极，则该第二材料可以是功函数金属层成分，诸如图4H的第二功函数金属层411。对这种填充的讨论在上面关于图4H被更充分地讨论。
参照图10，根据一示例实施方式的半导体封装2000可以包括安装在衬底2100上的处理器2200和半导体器件2300。处理器2200和/或半导体器件2300可以包括以上示例实施方式中描述的堆叠半导体器件架构中的一个或更多个。
图11示出了根据一示例实施方式的电子系统的示意框图。
参照图11，根据一实施方式的电子系统3000可以包括使用总线3400执行数据通信的微处理器3100、存储器3200和用户接口3300。微处理器3100可以包括中央处理单元(CPU)或应用处理器(AP)。电子系统3000还可以包括与微处理器3100直接通信的随机存取存储器(RAM)3500。微处理器3100和/或RAM 3500可以在单个模块或封装中实现。用户接口3300可以用于向电子系统3000输入数据，或从电子系统3000输出数据。例如，用户接口3300可以包括键盘、触摸板、触摸屏、鼠标、扫描仪、语音检测器、液晶显示器(LCD)、微型发光器件(LED)、有机发光二极管(OLED)器件、有源矩阵发光二极管(AMOLED)器件、打印机、照明装置或各种其他输入/输出装置而不受限制。存储器3200可以存储微处理器3100的操作代码、由微处理器3100处理的数据或从外部设备接收的数据。存储器3200可以包括存储器控制器、硬盘或固态驱动器(SSD)。
电子系统3000中的至少微处理器3100、存储器3200和/或RAM 3500可以包括如以上示例实施方式中描述的堆叠半导体器件架构。
应理解，这里描述的示例实施方式应仅在描述性的意义上被考虑，而不是出于限制的目的。每个示例实施方式内的特征或方面的描述通常应被认为可用于其他实施方式中的其他类似特征或方面。
虽然已经参照附图描述了示例实施方式，但是本领域的普通技术人员将理解，在不脱离由所附权利要求限定的精神和范围的情况下，可以在此进行在形式和细节上的各种改变。在此阐述的一些示例实施方式包括但不限于以下方案：
一种半导体器件，包括至少两层晶体管，其中第一层包括2个或更多个NFET晶体管器件并且第二层包括2个或更多个PFET晶体管器件；其中电或扩散中断位于第一层或第二层之一的两个或更多个晶体管器件之间，并且与电或扩散中断垂直对准的栅极位于第一层或第二层的另一个的两个或更多个源极-漏极(SD)区之间。
两个相邻的PFET晶体管被它们之间的电中断分开，该电中断包括混合栅极/电中断，该混合栅极/电中断包括N-功函数金属(nWFM)层，该混合栅极/电中断还用作两个NFETSD区之间的栅极。
两个相邻的NFET晶体管被它们之间的电中断分开，该电中断包括混合栅极/电中断，该混合栅极/电中断包括P-功函数金属(pWFM)层，该混合栅极/电中断还用作两个PFETSD区之间的栅极。
所述两层或更多层中的一层中的两个相邻的晶体管器件被设置在其间的电介质隔离，并且所述至少两层中的另一层中与电介质垂直相邻的栅极区包括功函数金属层。
nWFM层包括以下中的一个或更多个：TiAl、TiAlC、ZrAl、WAl、TaAl、HfAl、La、Sr、Ba、Lu、Y和多晶硅。
nWFM层包括以下中的一个或更多个：La、Sr、Ba、Lu或Y、被至少部分地氧化的La、Sr、Ba、Lu或Y，并且所述被至少部分地氧化的La、Sr、Ba、Lu或Y用作偶极子建造层。
pWFM层包括以下中的一个或更多个：Ni、Pd、Pt、Be、Ir、Te、Re、Ru、Rh、W、Mo、WN、RuN、MoN、TiN、TaN、WC、TaC、TiC、TiAlN、TaAlN、Al、Ta、Zr、Ti、Hf、Sc和多晶硅。
pWFM层包括以下中的一个或更多个：Al、Ta、Zr、Hf、Sc或Ti、被至少部分地氧化的Al、Ta、Zr、Hf、Sc或Ti，并且所述被至少部分地氧化的Al、Ta、Zr、Hf、Sc或Ti用作偶极子建造层。
一种制造半导体器件的方法，包括：提供具有伪栅极的沟道，该伪栅极包括功函数金属(WFM)层，
其中沟道和WFM层具有相反的极性。
沟道是P型并且WFM层是nWFM层。
nWFM层包括以下中的一个或更多个：TiAl、TiAlC、ZrAl、WAl、TaAl、HfAl、La、Sr、Ba、Lu、Y和多晶硅。
nWFM层包括以下中的一个或更多个：La、Sr、Ba、Lu或Y、被至少部分地氧化的La、Sr、Ba、Lu或Y，所述被至少部分地氧化的La、Sr、Ba、Lu或Y用作偶极子建造层。
沟道是N型并且WFM层是pWFM层。
pWFM层包括以下中的一个或更多个：Ni、Pd、Pt、Be、Ir、Te、Re、Ru、Rh、W、Mo、WN、RuN、MoN、TiN、TaN、WC、TaC、TiC、TiAlN、TaAlN、Al、Ta、Zr、Ti、Hf、Sc和多晶硅。
pWFM层包括以下中的一个或更多个：Al、Ta、Zr、Hf、Sc或Ti、被至少部分地氧化的Al、Ta、Zr、Hf、Sc或Ti，并且所述被至少部分地氧化的Al、Ta、Zr、Hf、Sc或Ti用作偶极子建造层。
一种制造半导体器件的方法，该方法包括：
在第一衬底上垂直沉积第一有源区、隔离层和第二有源区，
在第一有源区和第二有源区以及隔离层周围沉积虚设栅极，
将虚设栅极的一部分去从第一侧去除至隔离层的垂直水平以产生第一空隙，
在第一空隙中沉积第一物质，
去除虚设栅极的剩余部分以产生第二空隙，
将第二物质沉积到第二空隙中，
其中第一物质或第二物质中的一个包括电介质材料，并且第一物质或第二物质中的另一个包括功函数金属层。
该方法还包括在沉积第一物质或第二物质之前氧化或去除第一有源区或第二有源区中的一个。
该方法还包括在沉积第一物质或第二物质之前在第一有源区或第二有源区之一周围沉积高K电介质。
该方法还包括在去除虚设栅极的剩余部分之前，接合与第一衬底相反的第二衬底，并去除第一衬底。
本申请要求2021年1月18日提交的美国临时申请第63/138,594号、2021年4月14日提交的美国临时申请第63/174,830号以及2021年5月19日提交的美国非临时申请第17/325,083号的优先权和权益，其每个申请的全部内容通过引用在此合并。

Claims (19)

1.一种半导体器件，包括：
至少两层晶体管，
其中第一层包括两个或更多个NFET晶体管器件并且第二层包括两个或更多个PFET晶体管器件；
其中电或扩散中断位于所述第一层或所述第二层之一的两个或更多个晶体管器件之间，并且与所述电或扩散中断垂直对准的栅极位于所述第一层或所述第二层的另一个的两个或更多个源极-漏极区之间。
2.根据权利要求1所述的半导体器件，其中，
两个相邻的PFET晶体管被它们之间的电中断分开，所述电中断包括混合栅极/电中断，所述混合栅极/电中断包括N-功函数金属层，所述混合栅极/电中断还用作两个NFET源极-漏极区之间的栅极。
3.根据权利要求1所述的半导体器件，其中，
两个相邻的NFET晶体管被它们之间的电中断分开，所述电中断包括混合栅极/电中断，所述混合栅极/电中断包括P-功函数金属层，所述混合栅极/电中断还用作两个PFET源极-漏极区之间的栅极。
4.根据权利要求1所述的半导体器件，其中，
所述至少两层中的一层中的两个相邻的晶体管器件被设置在其间的电介质隔离，并且所述至少两层中的另一层中与所述电介质垂直相邻的栅极区包括功函数金属层。
5.根据权利要求2所述的半导体器件，其中所述N-功函数金属层包括以下中的一个或更多个：TiAl、TiAlC、ZrAl、WAl、TaAl、HfAl、La、Sr、Ba、Lu、Y和多晶硅。
6.根据权利要求5所述的半导体器件，其中所述N-功函数金属层包括以下中的一个或更多个：La、Sr、Ba、Lu或Y、被至少部分地氧化的La、Sr、Ba、Lu或Y，并且所述被至少部分地氧化的La、Sr、Ba、Lu或Y用作偶极子建造层。
7.根据权利要求3所述的半导体器件，其中所述P-功函数金属层包括以下中的一个或更多个：Ni、Pd、Pt、Be、Ir、Te、Re、Ru、Rh、W、Mo、WN、RuN、MoN、TiN、TaN、WC、TaC、TiC、TiAlN、TaAlN、Al、Ta、Zr、Ti、Hf、Sc和多晶硅。
8.根据权利要求7所述的半导体器件，其中所述P-功函数金属层包括以下中的一个或更多个：Al、Ta、Zr、Hf、Sc或Ti、被至少部分地氧化的Al、Ta、Zr、Hf、Sc或Ti，并且所述被至少部分地氧化的Al、Ta、Zr、Hf、Sc或Ti用作偶极子建造层。
9.一种制造半导体器件的方法，所述方法包括：提供具有伪栅极的沟道，所述伪栅极包括功函数金属层，
其中所述沟道和所述功函数金属层具有相反的极性。
10.根据权利要求9所述的方法，其中所述沟道是P型并且所述功函数金属层是N-功函数金属层。
11.根据权利要求10所述的方法，其中所述N-功函数金属层包括以下中的一个或更多个：TiAl、TiAlC、ZrAl、WAl、TaAl、HfAl、La、Sr、Ba、Lu、Y和多晶硅。
12.根据权利要求11所述的方法，其中所述N-功函数金属层包括以下中的一个或更多个：La、Sr、Ba、Lu或Y、被至少部分地氧化的La、Sr、Ba、Lu或Y，所述被至少部分地氧化的La、Sr、Ba、Lu或Y用作偶极子建造层。
13.根据权利要求9所述的方法，其中所述沟道是N型并且所述功函数金属层是P-功函数金属层。
14.根据权利要求13所述的方法，其中所述P-功函数金属层包括以下中的一个或更多个：Ni、Pd、Pt、Be、Ir、Te、Re、Ru、Rh、W、Mo、WN、RuN、MoN、TiN、TaN、WC、TaC、TiC、TiAlN、TaAlN、Al、Ta、Zr、Ti、Hf、Sc和多晶硅。
15.根据权利要求14所述的方法，其中所述P-功函数金属层包括以下中的一个或更多个：Al、Ta、Zr、Hf、Sc或Ti、被至少部分地氧化的Al、Ta、Zr、Hf、Sc或Ti，并且所述被至少部分地氧化的Al、Ta、Zr、Hf、Sc或Ti用作偶极子建造层。
16.一种制造半导体器件的方法，所述方法包括：
在第一衬底上垂直沉积第一有源区、隔离层和第二有源区；
在所述第一有源区和所述第二有源区以及所述隔离层周围沉积虚设栅极；
将所述虚设栅极的一部分去除至所述隔离层的垂直水平以产生第一空隙；
在所述第一空隙中沉积第一物质；
去除所述虚设栅极的剩余部分以产生第二空隙；以及
将第二物质沉积到所述第二空隙中，
其中所述第一物质或所述第二物质中的一个包括电介质材料，并且所述第一物质或所述第二物质中的另一个包括功函数金属层。
17.根据权利要求16所述的方法，还包括在沉积所述第一物质或所述第二物质之前氧化或去除所述第一有源区或所述第二有源区中的一个。
18.根据权利要求16所述的方法，还包括在沉积所述第一物质或所述第二物质之前在所述第一有源区或所述第二有源区之一周围沉积高K电介质。
19.根据权利要求16所述的方法，还包括在去除所述虚设栅极的所述剩余部分之前，接合与所述第一衬底相反的第二衬底，并去除所述第一衬底。
CN202210037009.4A 2021-01-18 2022-01-13 具有混合栅极/电中断的半导体器件及其制造方法 Pending CN114823662A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163138594P 2021-01-18 2021-01-18
US63/138,594 2021-01-18
US202163174830P 2021-04-14 2021-04-14
US63/174,830 2021-04-14
US17/325,083 US20220231134A1 (en) 2021-01-18 2021-05-19 Selective single diffusion/electrical barrier
US17/325,083 2021-05-19

Publications (1)

Publication Number Publication Date
CN114823662A true CN114823662A (zh) 2022-07-29

Family

ID=79287986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210037009.4A Pending CN114823662A (zh) 2021-01-18 2022-01-13 具有混合栅极/电中断的半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20220231134A1 (zh)
EP (1) EP4030472A3 (zh)
KR (1) KR20220104629A (zh)
CN (1) CN114823662A (zh)
TW (1) TW202230624A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5427148B2 (ja) * 2010-09-15 2014-02-26 パナソニック株式会社 半導体装置
US9997617B2 (en) * 2013-03-13 2018-06-12 Qualcomm Incorporated Metal oxide semiconductor (MOS) isolation schemes with continuous active areas separated by dummy gates and related methods
KR102128450B1 (ko) * 2013-11-12 2020-06-30 에스케이하이닉스 주식회사 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물
US9502414B2 (en) * 2015-02-26 2016-11-22 Qualcomm Incorporated Adjacent device isolation
WO2017105515A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Stacked transistors
US10236217B1 (en) * 2017-11-02 2019-03-19 International Business Machines Corporation Stacked field-effect transistors (FETs) with shared and non-shared gates
WO2020255655A1 (ja) * 2019-06-21 2020-12-24 株式会社ソシオネクスト 半導体記憶装置
US11189616B2 (en) * 2019-09-17 2021-11-30 International Business Machines Corporation Multi-threshold voltage non-planar complementary metal-oxtde-semiconductor devices

Also Published As

Publication number Publication date
KR20220104629A (ko) 2022-07-26
TW202230624A (zh) 2022-08-01
US20220231134A1 (en) 2022-07-21
EP4030472A3 (en) 2022-10-05
EP4030472A2 (en) 2022-07-20

Similar Documents

Publication Publication Date Title
US11742351B2 (en) Semiconductor device and method of manufacturing the same
KR102406947B1 (ko) 반도체 소자
US9786759B2 (en) Semiconductor device having multiwork function gate patterns
US7687351B2 (en) Semiconductor device and method of manufacturing the same
WO2018058812A1 (zh) 存储器件及其制造方法及包括该存储器件的电子设备
US11784180B2 (en) Semiconductor device layout
US11296078B2 (en) Semiconductor device
US10679997B2 (en) Semiconductor device comprising work function metal pattern in boundary region and method for fabricating the same
US20230052477A1 (en) Semiconductor device
US20200006360A1 (en) Method for forming an integrated circuit and an integrated circuit
WO2018059110A1 (zh) 存储器件及其制造方法及包括该存储器件的电子设备
US10818800B2 (en) Semiconductor structure and method for preparing the same
CN112018184B (zh) 带铁电或负电容材料的器件及其制造方法及电子设备
US11876125B2 (en) Method of making a plurality of high density logic elements with advanced CMOS device layout
CN113299662A (zh) 铁电存储器器件及其形成方法
WO2021076230A1 (en) Method of making a charge trap tfet semiconductor device for advanced logic operations
EP4030472A2 (en) Semiconductor devices having hybrid gate or diffusion breaks, and method of manufacturing the same
US20220328408A1 (en) Semiconductor devices
JP4870288B2 (ja) 半導体装置およびその製造方法と集積回路と半導体システム
CN109103202B (zh) 半导体器件及其制造方法
US20240081078A1 (en) Memory device and method of forming the same
CN219499931U (zh) 半导体器件
US20230299086A1 (en) Semiconductor device
TW202347795A (zh) 多堆疊半導體元件與其製造方法
CN116960157A (zh) 包括具有rmg内间隔物的栅极结构的多堆叠半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination