CN114823533A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114823533A
CN114823533A CN202110071815.9A CN202110071815A CN114823533A CN 114823533 A CN114823533 A CN 114823533A CN 202110071815 A CN202110071815 A CN 202110071815A CN 114823533 A CN114823533 A CN 114823533A
Authority
CN
China
Prior art keywords
layer
work function
forming
shielding
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110071815.9A
Other languages
English (en)
Inventor
贺鑫
董耀旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110071815.9A priority Critical patent/CN114823533A/zh
Publication of CN114823533A publication Critical patent/CN114823533A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构的形成方法，形成方法包括：提供基底，包括第一区域和第二区域，基底上形成具有栅极开口的层间介质层；形成覆盖第二区域的栅极开口且露出第一区域的栅极开口的遮挡层，遮挡层占据第二区域的栅极开口，从而在第一区域的栅极开口中形成第一功函数材料层的步骤中，第一功函数材料层形成在遮挡层上，去除遮挡层和位于遮挡层上的第一功函数材料层的过程中，第二区域的第一功函数材料层的去除工艺窗口较大，不易存在残留，且去除效率较高，有利于提高产量；此外，遮挡层的去除工艺窗口较大，不易存在残留，第二功函数层能够更好的调节第二区域的晶体管的阈值电压，降低第二区域的晶体管中的寄生电容，使得半导体结构的电学性能较佳。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；栅极结构也从原来的多晶硅栅极结构向金属栅极结构转变，在金属栅极结构中的功函数层能够调整半导体结构的阈值电压。
在半导体结构中，功函数层(Work function)用于调整晶体管的阈值电压，功函数层形成质量的好坏，对半导体结构的电学性能至关重要。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，提高功函数层的形成质量，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述基底上形成有层间介质层，所述层间介质层具有露出部分所述基底的栅极开口；形成覆盖所述第二区域的栅极开口且露出所述第一区域的栅极开口的遮挡层；形成保形覆盖所述第一区域的栅极开口以及所述遮挡层的第一功函数材料层；去除所述遮挡层和位于所述遮挡层上的所述第一功函数材料层，剩余的位于第一区域的栅极开口中的所述第一功函数材料层作为第一功函数层；形成保形覆盖所述第二区域的栅极开口的第二功函数层；形成所述第二功函数层后，在所述栅极开口中形成栅极层，将所述第一功函数层、第二功函数层以及栅极层作为栅极结构。
可选的，所述遮挡层的材料包括：无定形硅、氧化硅或氮化硅。
可选的，形成覆盖所述第二区域的栅极开口且露出所述第一区域的栅极开口的遮挡层的步骤包括：形成覆盖所述第一区域和第二区域的栅极开口的遮挡材料层；去除所述第一区域的栅极开口中的所述遮挡材料层，剩余的位于所述第二区域的所述遮挡材料层作为所述遮挡层。
可选的，所述半导体结构的形成方法还包括：形成所述遮挡材料层后，去除所述第一区域的栅极开口中的所述遮挡材料层前，对所述遮挡材料层进行退火处理。
可选的，采用化学气相沉积工艺形成所述遮挡材料层。
可选的，采用干法刻蚀工艺去除所述第一区域的栅极开口中的所述遮挡材料层，剩余的位于所述第二区域的所述遮挡材料层作为遮挡层。
可选的，所述半导体结构的形成方法还包括：提供所述栅极开口后，形成所述遮挡层前，形成保形覆盖所述栅极开口的盖帽层；形成所述遮挡层的步骤中，所述遮挡层形成在所述盖帽层上；去除所述遮挡层和位于所述遮挡层上的所述第一功函数材料层的步骤中，所述盖帽层的耐刻蚀度大于所述遮挡层的耐刻蚀度。
可选的，所述盖帽层的材料包括：TiN、TiSiN和TaN中的一种或多种。
可选的，采用原子层沉积工艺或物理气相沉积工艺形成所述盖帽层。
可选的，去除遮挡层和位于所述遮挡层上的所述第一功函数材料层的步骤包括：在所述第一功函数材料层上形成覆盖所述第一区域且露出所述第二区域II的掩膜层；以所述掩膜层为掩膜去除所述遮挡层和位于所述遮挡层上的第一功函数材料层；所述半导体结构的形成方法还包括：形成所述第一功函数层后，去除所述掩膜层。
可选的，所述掩膜层的材料包括有机材料层、位于所述有机材料层上的抗反射涂层以及位于所述抗反射涂层上的光刻胶层。
可选的，以所述掩膜层为掩膜采用干法刻蚀工艺去除所述遮挡层和位于所述遮挡层上的第一功函数材料层。
可选的，所述半导体结构的形成方法包括：提供所述栅极开口后，形成所述遮挡层前，形成保形覆盖所述栅极开口的栅介质层。
可选的，采用原子层沉积工艺形成所述第一功函数材料层。
可选的，采用原子层沉积工艺形成所述第二功函数层。
可选的，所述半导体结构的形成方法还包括：在形成所述第二功函数层后，形成所述栅极层前，在所述第二功函数层上形成阻挡层；形成所述栅极层的步骤中，所述栅极层形成在所述阻挡层上。
可选的，所述基底包括衬底、分立于所述衬底上的鳍部以及覆盖所述鳍部部分侧壁的隔离层；所述栅极开口由层间介质层、隔离层以及鳍部围成。
可选的，所述半导体结构的形成方法包括：提供基底后，形成所述遮挡层前，在露出所述隔离层的所述鳍部的顶壁和侧壁上形成界面层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例所提供的半导体结构的形成方法中，形成覆盖所述第二区域的栅极开口，且露出所述第一区域的栅极开口的遮挡层，所述遮挡层占据所述第二区域的所述栅极开口，从而形成保形覆盖所述第一区域的所述栅极开口的第一功函数材料层的步骤中，所述第一功函数材料层形成在所述遮挡层上，与所述第一功函数材料层形成在第二区域的所述栅极开口中的情况相比，本实施例中，所述第二区域的第一功函数材料层位于所述遮挡层上，从而去除所述第二区域的第一功函数材料层的步骤中，去除工艺窗口较大，所述第二区域的第一功函数材料层不易存在残留，且因为去除工艺窗口较大，所述第二区域的第一功函数材料层的去除效率较高，有利于提高产量；此外，与所述栅极开口的底面和侧壁形成第一功函数材料层，在第一功函数材料层上形成遮挡层的情况相比，本实施例中，所述遮挡层的底部和侧壁未形成占据栅极开口空间的第一功函数材料层，在去除所述遮挡层的步骤中，所述遮挡层的去除工艺窗口较大，遮挡层不易存在残留，进而第二区域的第二功函数层不易形成在第一功函数材料层和遮挡层上，从而降低第二区域的晶体管中的寄生电容，且因为所述第二功函数层不易形成在第一功函数材料层和遮挡层上，所述第二功函数层具有较好的形成质量，能够更好的调节第二区域的晶体管的阈值电压，使得半导体结构的电学性能较佳。
可选方案中，形成所述栅极开口后，形成所述遮挡层前，形成保形覆盖所述栅极开口的盖帽层，形成所述遮挡层的步骤中，所述遮挡层形成在所述盖帽层上，与在第一区域和第二区域的盖帽层上形成第一功函数材料层，然后去除第二区域的盖帽层上的第一功函数材料层的情况相比，本发明实施例去除所述第二区域的盖帽层上的所述遮挡层的步骤中，因为所述盖帽层的耐刻蚀度大于所述遮挡层的耐刻蚀度，能够以所述盖帽层的顶部为去除停止位置，使得所述遮挡层不易存在残留。
附图说明
图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；
图7至图20是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
参考图1至图6，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
如图1所示，提供基底，所述基底包括用于形成PMOS的第一区域I和用于形成NMOS的第二区域II，所述基底包括衬底1、分立于所述衬底1上的鳍部2以及覆盖所述鳍部2部分侧壁的隔离层3；在露出所述隔离层3的鳍部2的表面形成界面层12；形成界面层12后，在露出所述隔离层3的所述鳍部2上保形覆盖栅介质层4。
如图2所示，形成保形覆盖所述栅介质层4的第一功函数材料层5，所述第一功函数材料层5用于调节PMOS的阈值电压。
如图3所示，形成覆盖所述第一区域I和第二区域II的遮挡材料层；去除所述第二区域II中的所述遮挡材料层，剩余的位于所述第一区域I的所述遮挡材料层作为遮挡层7。
如图4所示，以所述遮挡层7为掩膜去除第二区域II的所述第一功函数材料层5，剩余的位于所述第一区域I的所述第一功函数材料层5作为第一功函数层6。
如图5所示，形成所述第一功函数层6后，去除所述遮挡层7。
如图6所示，在所述第二区域II中形成保形覆盖所述鳍部2的第二功函数层8，所述第二功函数层8还形成在所述第一功函数层6上；形成所述第二功函数层8后，形成覆盖所述第二功函数层8的栅极层9。
随着半导体结构的集成度越来越高，相邻鳍部2之间的间距(pitch)越来越小，露出所述隔离层3的所述鳍部2表面形成有第一功函数材料层5，相应的，相邻鳍部2侧壁的第一功函数材料层5之间的开口13的宽度d(如图2所示)的较小，导致第二区域II中的第一功函数材料层5的去除工艺窗口较小，从而形成遮挡层7的过程中，第二区域II中，鳍部2与隔离层3的拐角处易存在残留遮挡层10；在以所述遮挡层7为掩膜去除第二区域II的所述第一功函数材料层5的过程中，所述残留遮挡层10会阻碍第二区域II的第一功函数材料层5的去除，导致所述第二区域II中易存在残留第一功函数层11，相应的，形成所述第二功函数层8的过程中，所述第二功函数层8形成在第二区域II的残留遮挡层10和残留第一功函数层11上，在半导体结构工作时，第二区域II中易存在寄生电容，所述第二区域II的残留遮挡层10和残留第一功函数层11还会导致第二功函数层8不能准确调整第二区域II的阈值电压，导致半导体结构的电学性能不佳。
在极端情况下，在以所述遮挡层7为掩膜去除第二区域II的所述第一功函数材料层5的过程中，所述第二区域II中，鳍部2顶部的所述栅介质层4和界面层12也易受到损伤，导致栅介质层4和界面层12不能很好的电隔离鳍部2和第二功函数层8，半导体结构的电学性能不佳。
为了解决所述技术问题，提供基底，所述基底包括第一区域和第二区域，所述基底上形成有层间介质层，所述层间介质层具有露出部分所述基底的栅极开口；形成覆盖所述第二区域的栅极开口且露出所述第一区域的栅极开口的遮挡层；形成保形覆盖所述第一区域的栅极开口以及所述遮挡层的第一功函数材料层；去除所述遮挡层和位于所述遮挡层上的所述第一功函数材料层，剩余的位于所述第一区域的栅极开口中的所述第一功函数材料层作为第一功函数层；形成保形覆盖所述第二区域的栅极开口的第二功函数层；形成所述第二功函数层后，在所述栅极开口中形成栅极层，将所述第一功函数层、第二功函数层以及栅极层作为栅极结构。
所述半导体结构的形成方法包括，形成覆盖所述第二区域的栅极开口，且露出所述第一区域的栅极开口的遮挡层，所述遮挡层占据所述第二区域的所述栅极开口，从而形成保形覆盖所述第一区域的所述栅极开口的第一功函数材料层的步骤中，所述第一功函数材料层形成在所述遮挡层上，与所述第一功函数材料层形成在第二区域的所述栅极开口中的情况相比，本实施例中，所述第二区域的第一功函数材料层位于所述遮挡层上，使得去除工艺窗口较大，从而去除所述第二区域的第一功函数材料层的步骤中，所述第二区域的第一功函数材料层不易存在残留，且因为去除工艺窗口较大，所述第二区域的第一功函数材料层的去除效率较高，有利于提高产量；此外，与所述栅极开口的底面和侧壁形成第一功函数材料层，在第一功函数材料层上形成遮挡层的情况相比，本实施例中，所述遮挡层的底部和侧壁未形成占据栅极开口空间的第一功函数材料层，在去除所述遮挡层的步骤中，所述遮挡层的去除工艺窗口较大，遮挡层不易存在残留，进而第二区域的第二功函数层不易形成在第一功函数材料层和遮挡层上，所述第二功函数层具有较好的形成质量，所述第二功函数层能够更好的调节第二区域的晶体管的阈值电压，降低第二区域的晶体管中的寄生电容，使得半导体结构的电学性能较佳。
图7至图20是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图7和图8，图8为图7在AA处的剖面图，提供基底100，所述基底100包括第一区域I和第二区域II，所述基底100上形成有层间介质层101，所述层间介质层101具有露出部分所述基底100的栅极开口102。
所述基底为后续形成半导体结构提供工艺基础。
本实施例中，提供基底的步骤中，所述基底包括：衬底103和分立于所述衬底103上的鳍部104。相应的，后续形成半导体结构为鳍式场效应晶体管(FinFET)为例。其他实施例中，所述基底还可以为平面衬底，相应，半导体结构还可以为平面晶体管(MOSFET)，在另一些实施例中，所述基底还包括位于所述鳍部上多个悬空的沟道层，所述沟道层在衬底表面法线方向上间隔设置，相应的，所述半导体结构为全包围栅极晶体管(GAA)。
本实施例中，第一区域I用于形成第一型晶体管，第二区域II用于形成第二型晶体管，第一型晶体管和第二型晶体管的导电类型不同。具体的，第一型晶体管为PMOS(Positive Channel Metal Oxide Semiconductor)，第二型晶体管为NMOS(Negativechannel Metal Oxide Semiconductor)。其他实施例中，第一晶体管还可以为NMOS，第二晶体管还可以PMOS。
本实施例中，衬底103为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
本实施例中，所述鳍部104的材料与衬底103的材料相同，相应的所述鳍部104的材料包括硅。
所述基底还包括：隔离层105(如图7所示)，位于所述鳍部104侧部的所述衬底103上，且所述隔离层105覆盖所述鳍部104的部分侧壁。
所述隔离层105用于将衬底103和后续形成的栅极结构相隔离。
本实施例中，所述隔离层105的材料包括氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成隔离层105的工艺难度和工艺成本；此外，氧化硅的介电常数较小，还有利于提高后隔离层105的用于隔离相邻器件的作用。
层间介质层101用于电隔离相邻器件。
本实施例中，所述层间介质层101的材料为绝缘材料。具体的所述层间介质层101的材料包括氧化硅。
所述栅极开口102为后续形成栅极结构做准备。
本实施例中，所述栅极开口102由层间介质层101、隔离层105以及鳍部104围成。所述栅极开口102露出部分所述基底指代的是，露出高于隔离层105的部分鳍部104的部分顶壁和部分侧壁。
需要说明的是，所述基底100还包括：源漏结构(图中未示出)，形成在所述栅极开口102两侧的所述鳍部104中。
在半导体结构工作时，源漏结构用于为沟道提供应力，提高沟道中载流子的迁移速率。
本实施例中，第一区域I用于形成PMOS。源漏结构的材料为掺杂P型离子的锗化硅。本实施例中，P型离子包括：硼、镓或铟。第二区域II用于形成NMOS，源漏结构的材料为掺杂N型离子的碳化硅或磷化硅。本实施例中，N型离子包括：磷、砷或锑。
需要说明的是，所述栅极开口102的侧壁形成有侧墙层(图中未示出)。
所述侧墙层用于电隔离所述源漏结构和后续形成在栅极开口102中的栅极结构。
所述侧墙层的材料为低K介质材料，有利于降低源漏结构和后续形成的栅极结构之间的电容耦合效应，提高半导体结构的电学性能。所述侧墙层的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN或掺杂氧的SiN。
具体的，所述栅极开口102由侧墙层、隔离层105以及鳍部104围成。
需要说明的是，所述半导体结构的形成方法还包括：提供基底100后，在露出所述隔离层105的所述鳍部104的顶壁和侧壁上形成界面层(Interfacial Layer，IL)106。
所述界面层106用于使鳍部104与后续形成的所述栅介质层之间具有良好的界面性能，提高所述栅介质层的形成质量。
本实施例中，采用化学浸润氧化工艺形成所述界面层106，所述界面层106的材料为氧化硅。
继续参考图7和图8，所述半导体结构的形成方法包括：提供所述栅极开口102后，形成保形覆盖所述栅极开口102的栅介质层(图中未示出)。
所述栅介质层用于将鳍部104和后续形成的栅极结构电隔离。需要说明的是，所述栅介质层的材料为高k介质材料。其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。
本实施例中，所述栅介质层的材料为HfO2。其他实施例中，所述栅介质层的材料还可以选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3中的一种或几种。
本实施例中，采用原子层沉积工艺(Atomic Layer Deposition，ALD)形成所述栅介质层。原子层沉积工艺能够精确控制所述栅介质层的厚度，且原子层沉积工艺具有良好的间隙填充性能和台阶覆盖性，使得栅介质层能够保形覆盖在栅极开口102的底部和侧壁上。在其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成所述栅介质层。
所述半导体结构的形成方法还包括：形成所述栅介质层后，形成保形覆盖所述栅极开口102的盖帽层107。
所述半导体的形成方法还包括：后续在所述盖帽层107上形成功函数层。所述盖帽层107形成在所述栅介质层和功函数层之间，所述盖帽层107对所述栅介质层起到保护作用，使得所述功函数层中的金属离子不易扩散至所述栅介质层中；同时，所述盖帽层107还可以使得所述栅介质层中的氧离子不易扩散至所述功函数层中，从而使得所述栅介质层不易出现氧空位含量增加的问题。
本实施例中，所述盖帽层107的材料为TiN。在其他实施例中，所述盖帽层的材料还可以为TiSiN或TaN。
本实施例中，采用原子层沉积工艺形成所述盖帽层107。其他实施例中，还可以采用物理气相沉积工艺形成所述盖帽层。
参考图9至图12，图10为图9在AA处的剖面图，图12为图11在AA处的剖面图，形成覆盖所述第二区域II的栅极开口102，且露出所述第一区域I的栅极开口102的遮挡层108(如图11和图12所示)。
所述遮挡层108占据所述第二区域II的所述栅极开口102，从而形成保形覆盖所述第一区域I的所述栅极开口102的第一功函数材料层的步骤中，所述第一功函数材料层形成在所述遮挡层108上，与所述第一功函数材料层形成在第二区域的所述栅极开口中的情况相比，本实施例中，所述第二区域II的第一功函数材料层位于所述遮挡层上，从而去除所述第二区域II的第一功函数材料层的步骤中，去除工艺窗口较大，所述第二区域II的第一功函数材料层不易存在残留，且因为去除工艺窗口较大，所述第二区域II的第一功函数材料层的去除效率较高，有利于提高产量；此外，与所述栅极开口的底面和侧壁形成第一功函数材料层，在第一功函数层材料层上形成遮挡层的情况相比，本实施例中，所述遮挡层108的底部和侧壁未形成占据栅极开口102空间的第一功函数材料层，在去除所述遮挡层108的步骤中，所述遮挡层108的去除工艺窗口较大，遮挡层108不易存在残留，进而后续形成在第二区域II的第二功函数层不易形成在第一功函数材料层和遮挡层108上，从而降低第二区域II的晶体管中的寄生电容，且因为所述第二功函数层不易形成在第一功函数材料层和遮挡层108上，所述第二功函数层具有较好的形成质量，能够更好的调节第二区域II的晶体管的阈值电压，使得半导体结构的电学性能较佳。
形成所述遮挡层108的步骤中，所述遮挡层108形成在所述盖帽层107上，与在第一区域和第二区域的盖帽层上形成第一功函数材料层，然后去除第二区域的盖帽层上的第一功函数材料层的情况相比，本发明实施例去除所述第二区域II的盖帽层107上的所述遮挡层108的步骤中，因为所述遮挡层108的耐刻蚀度小于所述盖帽层107的耐刻蚀度，从而在去除所述遮挡层108的步骤中，所述盖帽层107不易受损伤，从而能够以所述盖帽层107的顶部为去除停止位置，使得所述遮挡层108不易存在残留。
本实施例中，所述遮挡层108的材料包括无定形硅。无定形硅为无机材料，盖帽层107为TiN，TiN为金属材料，无定形硅的被刻蚀难度小于金属材料的被刻蚀难度。其他实施例中，所述遮挡层还可以包括氧化硅或者氮化硅。
具体的，形成覆盖所述第二区域II的栅极开口102且露出所述第一区域I的栅极开口102的遮挡层108的步骤包括：如图9和图10所示，形成覆盖所述第一区域I和第二区域II的栅极开口102的遮挡材料层109；如图11和图12所示，去除所述第一区域I的栅极开口102中的所述遮挡材料层109，剩余的位于所述第二区域II的所述遮挡材料层109作为遮挡层108。
本实施例中，采用化学气相沉积工艺形成所述遮挡材料层。化学气相沉积工艺能够控制遮挡材料层的沉积厚度，能够使遮挡材料层的薄膜纯度较高，相应的使得后续形成的遮挡层的薄膜纯度较高，有利于后续去除所述遮挡层108。
所述半导体结构的形成方法还包括：形成所述遮挡材料层109后，去除所述第一区域I的栅极开口102中的所述遮挡材料层109前，对所述遮挡材料层109进行退火处理。
具体的，所述退火处理包括后盖层退火处理(Post Cap Anneal，PCA)。
本实施例中，所述后盖层退火处理用于对所述界面层106进行修复，提高所述界面层106的致密度，从而有利于提高所述界面层106的质量和性能，进而提高所形成半导体结构的电学性能和可靠性性能。
需要说明的是，形成所述遮挡材料层109的步骤中，所述遮挡材料层109除了覆盖第一区域I和第二区域II的栅极开口102外，还覆盖第一区域I和第二区域II的其余位置；去除所述第一区域I的栅极开口102中的所述遮挡材料层109的步骤中，还去除了所述第一区域I中其余区域的所述遮挡材料层109，形成的所述遮挡层108覆盖整个所述第二区域II。
本实施例中，采用干法刻蚀工艺去除所述第一区域I的栅极开口102中的所述遮挡材料层109，剩余的位于所述第二区域II的所述遮挡材料层109作为遮挡层108。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，能够获得相当准确的图形转换，有利于使所述遮挡层108的形貌满足工艺需求，且采用干法刻蚀工艺去除第一区域I的遮挡材料层109的步骤中，能够以所述盖帽层107的顶部为去除停止位置，能够降低对底部的栅介质层的损伤，后续在所述第二区域II中形成第二功函数层，所述栅介质层和界面层106能够更好的将鳍部104与第二功函数层电隔离，有利于提高半导体结构的电学性能。
本实施例中，遮挡层108的步骤中，所述遮挡层108的顶部高于所述层间介质层101的顶部。从而形成所述遮挡层108的过程中，所述第二区域II的栅极开口102被遮挡层108完全覆盖，所述第二区域II的栅极开口102不易受损伤，所述第二区域II的栅极开口102的形貌不易发生改变，后续形成在第二区域II的栅极开口102中的第二功函数层的均一性较高，有利于提高半导体结构性能的均一性。
参考图13和图14，图14为图13在AA处的剖面图，形成保形覆盖所述第一区域I的栅极开口102以及所述遮挡层108的第一功函数材料层110。
所述第一功函数材料层110为后续形成第一功函数层做准备。
本实施例中，所述第一区域I用于形成PMOS，相应的，所述第一功函数材料层110的材料包括：氮化钛、氮化钽、碳化钛、氮化硅钽、氮化硅钛和碳化钽中的一种或多种。
本实施例中，采用原子层沉积工艺形成所述第一功函数材料层110。原子层沉积工艺具有良好的台阶覆盖能力。其他实施例中，还可以采用物理气相沉积工艺形成所述第一功函数材料层。
参考图15至图18，图16为图15在AA处的剖面图，图18为图17在AA处的剖面图，去除所述遮挡层108和位于所述遮挡层108上的所述第一功函数材料层110，剩余的位于所述第一区域I的栅极开口102中的所述第一功函数材料层110作为第一功函数层111。
与所述第一功函数材料层形成在第二区域的所述栅极开口中的情况相比，本实施例中，所述第二区域II的第一功函数材料层110的去除工艺窗口较大，从而去除所述第二区域II的第一功函数材料层110的步骤中，所述第二区域II的第一功函数材料层110不易存在残留，且因为去除工艺窗口较大，所述第二区域II的第一功函数材料层110的去除效率较高，有利于提高产量；此外，与所述栅极开口的底面和侧壁形成第一功函数材料层，在第一功函数材料层上形成遮挡层的情况相比，本实施例中，所述遮挡层108的底部和侧壁未形成占据栅极开口102空间的第一功函数材料层110，从而去除所述遮挡层108的步骤中，所述遮挡层108的去除工艺窗口较大，遮挡层108不易存在残留，进而后续形成在第二区域II的第二功函数层不易形成在第一功函数材料层110和遮挡层108上，从而降低第二区域II的晶体管中的寄生电容，且因为第二功函数层不易形成在第一功函数材料层110和遮挡层108上，所述第二功函数层具有较好的形成质量，能够更好的调节第二区域II的晶体管的阈值电压，使得半导体结构的电学性能较佳。
在半导体结构工作时，所述第一功函数层111用于调节第一型晶体管的阈值电压。
具体的，去除遮挡层108和位于所述遮挡层108上的所述第一功函数材料层110的步骤包括：
如图15和图16所示，在所述第一功函数材料层110上形成覆盖所述第一区域I且露出所述第二区域II的掩膜层112。
本实施例中，所述掩膜层112的材料包括有机材料层(图中未示出)、位于所述有机材料层上的抗反射涂层(图中未示出)以及位于所述抗反射涂层上的光刻胶层(图中未示出)。
本实施例中，所述有机材料层的材料包括ODL(organic dielectric layer，有机介电层)材料、DUO(Deep UV Light Absorbing Oxide，深紫外光吸收氧化层)材料和APF(Advanced Patterning Film，先进图膜)材料中的一种或多种。
抗反射涂层的材料包括：DARC(dielectric anti-reflective coating，介电抗反射涂层)材料或BARC(bottom anti-reflective coating，底部抗反射涂层)材料。
如图17和图18所示，以所述掩膜层112为掩膜去除所述遮挡层108和位于所述遮挡层108上的第一功函数材料层110。
本实施例中，以所述掩膜层112为掩膜采用干法刻蚀工艺去除所述遮挡层108和位于所述遮挡层108上的第一功函数材料层110。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，在去除所述第二区域II的遮挡层108和第一功函数材料层110的同时，被所述掩膜层112覆盖的所述第一功函数材料层110不易受损伤。且采用干法刻蚀工艺，能够通过更换刻蚀气体，能够在同一刻蚀设备中刻蚀遮挡层108和第一功函数材料层110。
且采用干法刻蚀工艺所述遮挡层108和位于所述遮挡层108上的第一功函数材料层110的步骤中，所述盖帽层107的耐刻蚀度大于所述遮挡层108的耐刻蚀度，能够以所述盖帽层107的顶部为去除停止位置，使得遮挡层108不易存在残留。
还需要说明的是，以所述掩膜层112为掩膜采用干法刻蚀工艺去除所述遮挡层108和位于所述遮挡层108上的第一功函数材料层110，能够在一步中去除遮挡层108和形成第一功函数层111，有利于简化半导体结构的形成工艺。
所述半导体结构的形成方法还包括：形成所述第一功函数层111后，去除所述掩膜层112。
去除所述掩膜层112，使得所述掩膜层112中的有机材料层不易污染机台。
本实施例中，采用灰化工艺去除所述掩膜层112。
参考图19和图20，图20为图19在AA处的剖面图，形成保形覆盖所述第二区域II的栅极开口102的第二功函数层113。
所述遮挡层108和第一功函数材料层110不易存在残留，进而第二区域II的第二功函数层113不易形成在第一功函数材料层110和遮挡层108上，所述第二功函数层113具有较好的形成质量，位于栅极开口102中的所述第二功函数层113能够更好的调节第二区域II的晶体管的阈值电压，降低第二区域II的晶体管中的寄生电容，使得半导体结构的电学性能较佳。
所述第二功函数层113用于调节第二型晶体管的阈值电压。
本实施例中，所述第二型晶体管为NMOS，相应的，第二功函数层113的材料包括铝化钛、碳化钽、铝和碳化钛中的一种或多种。
本实施例中，采用原子层沉积工艺形成所述第二功函数层113。原子层沉积工艺具有良好的台阶覆盖能力，有利于提高所述第二功函数层113的形成质量。其他实施例中，还可以采用物理气相沉积工艺形成所述第二功函数层。
需要说明的是，在所述第二区域II的栅极开口102的第二功函数层113的过程中，所述第二功函数层113还形成在所述第一区域I的第一功函数层111的上。
在半导体结构工作时，第一区域I中，所述第二功函数层113距离沟道的距离较远，因此，所述第二功函数层113不易干扰第一功函数层111对第一型晶体管阈值电压的调节。
继续参考图19和图20，形成所述第二功函数层113后，在所述栅极开口102中形成栅极层114，将所述第一功函数层111、第二功函数层113以及栅极层114作为栅极结构。
在半导体结构工作时，栅极结构用于控制沟道的开启与断开。
形成所述栅极层114的步骤包括：在所述第二功函数层113上形成导电材料层(图中未示出)；对所述导电材料层进行平坦化处理，剩余的所述导电材料层作为栅极层114。
本实施例中，所述栅极层114的材料包括W。
本实施例中，采用电化学镀工艺(Electrical Chemical Plating，ECP)形成所述导电材料层。电化学电镀工艺操作简单，沉积速度快，价格低廉等优点。
本实施例中，所述平坦化处理包括化学机械研磨工艺(chemical mechanicalplanarization，CMP)。化学机械研磨工艺是一种全局表面平坦化技术，使得栅极层114的顶面具有较高的平坦度。
需要说明的是，所述半导体结构的形成方法还包括：形成所述第二功函数层113后，形成所述栅极层前，在所述第二功函数层113上形成阻挡层(图中未示出)。
后续在阻挡层上形成栅极层，所述阻挡层使得栅极层中的离子不易扩散至阻挡层下方的源漏结构，在半导体结构工作时，使得源漏结构能够对沟通提供较大的应力，提高沟道中载流子的迁移速率；所述阻挡层使得栅极层中的离子不易扩散至第一功函数层111和第二功函数层113中，能够使得第一功函数层111和第二功函数层113更好的调节阈值电压。
本实施例中，所述阻挡层的材料为TaN。其他实施例中，所述阻挡层的材料可以为Ta、Ti、TiN、ZrN和ZrTiN中的一种或多种。
本实施例中，采用原子层沉积工艺形成阻挡层。其他实施例中，还可以采用物理气相沉积工艺或者化学气相沉积工艺形成阻断层。
相应的，形成所述栅极层114的过程中，所述栅极层114形成在所述阻挡层上。
需要说明的是，随着相邻鳍部104之间的间距(pitch)越来越小，本实施例中，第一区域I中相邻鳍部104之间的区域被第二功函数层113填充满，相应的阻挡层和栅极层114相差在第一区域I的鳍部的上方。其他实施例中，相邻鳍部之间区域较大的情况下，相邻鳍部之间还可以形成有阻挡层，栅极层形成在鳍部上方。在另一些实施例中，鳍部之间的区域足够大，鳍部之间的区域可以形成有阻挡层和栅极层。
需要说明的是，随着相邻鳍部104之间的间距(pitch)越来越小，相应的，在鳍部104的延伸方向上，栅极开口102的尺寸越来越小。本实施例中，栅极开口102中，形成有第二功函数层113、阻挡层以及栅极层114。在其他实施例中，在鳍部的延伸方向上，栅极开口的尺寸较小的情况下，栅极开口中可以仅形成有第二功函数层和阻挡层。在另一些实施例中，在鳍部的延伸方向上，栅极开口的尺寸足够小的情况下，栅极开口中可以仅形成有第二功函数层。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区域和第二区域，所述基底上形成有层间介质层，所述层间介质层具有露出部分所述基底的栅极开口；
形成覆盖所述第二区域的栅极开口且露出所述第一区域的栅极开口的遮挡层；
形成保形覆盖所述第一区域的栅极开口以及所述遮挡层的第一功函数材料层；
去除所述遮挡层和位于所述遮挡层上的所述第一功函数材料层，剩余的位于第一区域的栅极开口中的所述第一功函数材料层作为第一功函数层；
形成保形覆盖所述第二区域的栅极开口的第二功函数层；
形成所述第二功函数层后，在所述栅极开口中形成栅极层，将所述第一功函数层、第二功函数层以及栅极层作为栅极结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述遮挡层的材料包括：无定形硅、氧化硅或氮化硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成覆盖所述第二区域的栅极开口且露出所述第一区域的栅极开口的遮挡层的步骤包括：
形成覆盖所述第一区域和第二区域的栅极开口的遮挡材料层；
去除所述第一区域的栅极开口中的所述遮挡材料层，剩余的位于所述第二区域的所述遮挡材料层作为所述遮挡层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：形成所述遮挡材料层后，去除所述第一区域的栅极开口中的所述遮挡材料层前，对所述遮挡材料层进行退火处理。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺形成所述遮挡材料层。
6.如权利要求3所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除所述第一区域的栅极开口中的所述遮挡材料层，剩余的位于所述第二区域的所述遮挡材料层作为遮挡层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：提供所述栅极开口后，形成所述遮挡层前，形成保形覆盖所述栅极开口的盖帽层；
形成所述遮挡层的步骤中，所述遮挡层形成在所述盖帽层上；
去除所述遮挡层和位于所述遮挡层上的所述第一功函数材料层的步骤中，所述盖帽层的耐刻蚀度大于所述遮挡层的耐刻蚀度。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述盖帽层的材料包括：TiN、TiSiN和TaN中的一种或多种。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺或物理气相沉积工艺形成所述盖帽层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，去除遮挡层和位于所述遮挡层上的所述第一功函数材料层的步骤包括：
在所述第一功函数材料层上形成覆盖所述第一区域且露出所述第二区域的掩膜层；
以所述掩膜层为掩膜去除所述遮挡层和位于所述遮挡层上的第一功函数材料层；
所述半导体结构的形成方法还包括：形成所述第一功函数层后，去除所述掩膜层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料包括有机材料层、位于所述有机材料层上的抗反射涂层以及位于所述抗反射涂层上的光刻胶层。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，以所述掩膜层为掩膜采用干法刻蚀工艺去除所述遮挡层和位于所述遮挡层上的第一功函数材料层。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法包括：提供所述栅极开口后，形成所述遮挡层前，形成保形覆盖所述栅极开口的栅介质层。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成所述第一功函数材料层。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成所述第二功函数层。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述第二功函数层后，形成所述栅极层前，在所述第二功函数层上形成阻挡层；
形成所述栅极层的步骤中，所述栅极层形成在所述阻挡层上。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括衬底、分立于所述衬底上的鳍部以及覆盖所述鳍部部分侧壁的隔离层；
所述栅极开口由层间介质层、隔离层以及鳍部围成。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法包括：提供基底后，形成所述遮挡层前，在露出所述隔离层的所述鳍部的顶壁和侧壁上形成界面层。
CN202110071815.9A 2021-01-19 2021-01-19 半导体结构的形成方法 Pending CN114823533A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110071815.9A CN114823533A (zh) 2021-01-19 2021-01-19 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110071815.9A CN114823533A (zh) 2021-01-19 2021-01-19 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114823533A true CN114823533A (zh) 2022-07-29

Family

ID=82524863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110071815.9A Pending CN114823533A (zh) 2021-01-19 2021-01-19 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114823533A (zh)

Similar Documents

Publication Publication Date Title
US9425285B2 (en) Fabricating method of semiconductor device
US7939392B2 (en) Method for gate height control in a gate last process
US10157783B2 (en) Semiconductor devices, FinFET devices and methods of forming the same
CN108281478B (zh) 半导体结构及其形成方法
CN112309861B (zh) 半导体结构及其形成方法、晶体管
US9525040B2 (en) Method of fabricating hybrid impact-ionization semiconductor device
CN111106009A (zh) 半导体结构及其形成方法
CN110854194A (zh) 半导体结构及其形成方法
CN113809011B (zh) 半导体结构及其形成方法
CN114823533A (zh) 半导体结构的形成方法
US9627537B1 (en) FinFET device and method of forming the same
CN113838806B (zh) 半导体结构及其形成方法
CN112151595B (zh) 半导体结构及其形成方法
CN111554636B (zh) 半导体结构及其形成方法
US20240113198A1 (en) Method of modulating multi-gate device channels and structures thereof
US11011608B2 (en) Semiconductor structure and method for forming the same
CN112447516B (zh) 半导体结构及其形成方法
CN112310198B (zh) 半导体结构及其形成方法
CN111627854B (zh) 半导体结构及其形成方法
CN113327857B (zh) 半导体结构及其形成方法
CN114765131A (zh) 半导体结构的形成方法
CN112310213B (zh) 半导体结构及其形成方法
US20240038901A1 (en) Field effect transistor with isolation structure and method
CN108573868B (zh) 半导体结构及其形成方法
CN110875390B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination