CN114792583A - 超导装置 - Google Patents
超导装置 Download PDFInfo
- Publication number
- CN114792583A CN114792583A CN202210080850.1A CN202210080850A CN114792583A CN 114792583 A CN114792583 A CN 114792583A CN 202210080850 A CN202210080850 A CN 202210080850A CN 114792583 A CN114792583 A CN 114792583A
- Authority
- CN
- China
- Prior art keywords
- cavity
- superconducting
- layer
- sidewall
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 27
- 238000001704 evaporation Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 24
- 230000008020 evaporation Effects 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 229910003460 diamond Inorganic materials 0.000 description 5
- 239000010432 diamond Substances 0.000 description 5
- 239000002887 superconductor Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本公开内容描述了一种超导装置,该超导装置包括延伸通过超导基层的沟槽和腔。沟槽穿过腔。超导装置还包括第一结层、绝缘层以及第二结层,第一结层从超导基层的第一区域延伸至腔,绝缘层在第一结层表面上,第二结层从超导基层的第二区域延伸至腔。第二结层与绝缘层在腔的底部上交叠。本公开内容还描述了一种用于生产该超导装置的方法。
Description
技术领域
本公开内容涉及超导装置,并且特别地涉及包含超导体-绝缘体-超导体(SIS)或普通金属-绝缘体-超导体(NIS)结的超导装置。本公开内容还涉及用于生产这样的结的方法。
背景技术
超导装置可以用于现代测量和信息系统中的许多目的。SIS结或NIS结的质量和特性通常是系统性能的主导因素。
可以通过角度蒸发在基板上创建超导结:在抗蚀剂中创建中空结构,并且通过图案化的抗蚀剂从不同角度在中空结构上沉积膜,使得膜彼此交叠。可能需要附加的光刻来制备邻近结的电路系统。但是图案化抗蚀剂以创建中空结构所需的光刻工艺通常会在界面和基板上留下聚合物残留物。这样的残留物是超导结中两级系统的潜在来源,其可能损害两级系统的功能。
发明内容
本公开内容的目的是提供一种改进超导装置性能的设备。
本公开内容的目的是通过由根据本发明实施方式的方面中所陈述的内容表征的一种方法和一种装置来实现,还在根据本发明实施方式的方面中公开了本公开内容的优选实施方式。
本公开内容基于利用不需要抗蚀剂的角度蒸发方法在超导层中的凹进的图案内形成超导结和电容元件的构思。该图案包括穿过腔的沟槽。超导结形成在腔的底部,并且可以用相同的角度蒸发工艺将电容元件形成在沟槽的侧壁之间。
本公开内容的优点在于可以可靠地形成高质量的超导结,并且超导结可以容易地与相邻的电容元件集成。
附图说明
在下文中,将参照附图借助于优选实施方式更详细地描述本公开内容,在附图中:
图1a和图1b示出了超导基层中的沟槽。
图1c在xy平面中示出了具有沟槽和腔的超导装置。
图1d和图1e示出了沟槽和腔的xz截面。
图2示出了沉积在沟槽和腔中的结层。
图3a和图3b在xy平面中示出了腔的两种替选形状。
图4在xy平面中示出了具有沟槽和两个腔的超导装置。
图5a和图5b示出了一种制造方法。
具体实施方式
本公开内容描述了一种用于在超导基层中制造超导装置的方法,该超导基层至少部分地覆盖基板。基板限定了装置平面,并且超导基层包括从装置平面中的第一点延伸至装置平面中的第二点的至少一个沟槽。
超导基层还包括腔,该腔位于第一点与第二点之间,使得沟槽穿过腔。方法包括以下步骤:(1)在超导基层上放置包括开口的模板掩模,使得开口在腔上对准,(2)通过模板掩模执行第一角度蒸发,在第一角度蒸发中将第一结层沉积在腔的第一侧壁上和腔底部上,(3)执行氧化步骤,在氧化步骤中将第一结层氧化以在第一结层的表面上形成第一绝缘层,以及(4)通过模板掩模执行第二角度蒸发,在第二角度蒸发中将第二结层沉积在腔的第二侧壁上和腔底部上。腔的第二侧壁与腔的第一侧壁相对。第二结层与第一绝缘层在腔底部上交叠。
超导装置可以包含由第一结层和第二结层形成的SIS结。在这种情况下,第一结层由超导材料制成,并且第二结层也由超导材料制成。
替选地,超导装置可以包含由第一结层和第二结层形成的NIS结。在这种情况下,第一结层由超导材料制成,并且第二结层由非超导金属制成。
模板掩模中的开口也可以延伸至沟槽的一部分。第一结层可以在第一角度蒸发步骤中沉积在沟槽的第一侧壁的相应部分上。第二结层可以在第二角度蒸发步骤中沉积在沟槽的第二侧壁的相应部分上。
本公开内容还描述了一种超导装置,其包括限定装置平面的基板。超导装置包括至少部分覆盖基板的超导基层。超导基层包括从装置平面中的第一点延伸至装置平面中的第二点的沟槽。超导基层还包括腔,该腔位于第一点与第二点之间,使得沟槽穿过腔。超导装置还包括(1)第一结层,其在腔的第一侧壁上、在腔的底部上以及在沟槽的第一侧壁上,(2)第一绝缘层,其至少在腔的底部上覆盖第一结层,以及(3)第二结层,其在腔的第二侧壁上、在腔的底部上以及在沟槽的第二侧壁上。腔的第二侧壁与腔的第一侧壁相对。沟槽的第二侧壁与沟槽的第一侧壁相对,第二结层与第一绝缘层在腔的底部上交叠。
超导装置可以包含由第一结材料和第二结材料形成的SIS结。在这种情况下,第一结层和第二结层由超导材料制成。替选地,超导装置可以包含由第一结材料和第二结材料形成的NIS结。在这种情况下,第一结层由超导材料制成,并且第二结层由非超导金属制成。
腔在装置平面中可以具有菱形形状,在该菱形形状中两个等腰三角形的底彼此连接。替选地,腔可以在装置平面中具有矩形形状。
超导基层可以可选地包括第二腔,该第二腔位于第一点与第二点之间,使得沟槽也穿过第二腔。然后,第一结层也延伸至第二腔的第一侧壁以及第二腔的底部。第二绝缘层覆盖第二腔底部上的第一结层。第二结层还延伸至第二腔的第二侧壁以及第二腔的底部。第二腔的第二侧壁与第二腔的第一侧壁相对。第二结层与第二绝缘层在第二腔的底部上交叠。
第二腔可以在装置平面中具有菱形形状,在该菱形形状中两个等腰三角形的底彼此连接。替选地,第二腔可以在装置平面中具有矩形形状。
超导装置可以是其中可以使用超导体-绝缘体-超导体结(SIS)的任何装置,例如可以是量子位或超导量子干涉装置(SQUID)。替选地,超导装置可以是其中可以使用普通金属-绝缘体-超导体(NIS)结的任何装置,例如可以是量子电路致冷器或低温温度计。
在本公开内容中,示出了装置平面并且将其称为xy平面。也可以将装置平面称为水平平面。z轴垂直于xy平面,并且将z方向称为竖直方向。诸如“顶部”和“底部”的表述是指相应的竖直顺序。在本公开内容中,词语“水平”和“竖直”分别仅指装置平面和垂直于装置平面的方向。词语“水平”和“竖直”不暗示关于在制造或使用期间应该如何定向装置的任何内容。
图1a在xz平面中示出了基板11、超导基层12以及超导基层中的沟槽13。图1b在xy平面中示出了的相同装置,其中沟槽13围绕超导基层12的十字形内区域。沟槽13由此将超导基层12分成第一区域121和第二区域122。在图1b的示例中,沟槽13在超导基层12中形成十字形闭合图案。该图案例如可以在量子位中使用。然而,沟槽13可以替选地限定将基层分成两个区域的任何其他闭合图案,或者沟槽13可以简单地从基层12的一个边缘延伸至另一边缘。
本公开内容中描述的所有沟槽和腔可以例如通过反应离子蚀刻(RIE)或任何其他合适的方法形成在超导基层中。在图1a中可以看出,沟槽在与装置平面垂直的竖直方向上延伸通过超导基层。因此,在本公开内容中讨论的沟槽和腔的底部从超导基层的顶部凹进一定距离,该距离为沟槽的深度D。
如图1a所示,沟槽13通常被蚀刻到基板11中一定距离。这可以使得即使在较薄的基层12的情况下也能够在沟槽中获得期望的纵横比,并且还消除了基层12的残余物将在沟槽13的底部上引起短路的风险。
图1c示出了图1b所示装置的较小区域19,其中沟槽13将超导基层12分成第一区域121和第二区域122。沟槽13延续超过区域19。沟槽13包括从第一点151延伸至第二点152的窄段131。沟槽13还包括宽段132。在这种情况下,超导基层的第一区域121与第二区域122之间的电容可以主要由窄段131的尺寸和电特性来确定。区域19可以位于在图1b中将基层分成第一区域和第二区域的沟槽13的任何部分中。
当讨论SIS结或NIS结的形成时,为了简单起见,可以将沟槽13的窄段131简称为沟槽13。当沉积第一结层和第二结层时,沟槽的宽段132被模板掩模覆盖,因此在宽段132中不形成结。超导装置中的宽段132的主要目的仅仅是将超导基层12分成两个分开的区域121和122。
图1c中的超导基层还包括第一腔141。在本公开内容中,术语“腔”是指中空开口,该中空开口可以例如在xy平面中具有矩形形状(如图1c所示)、菱形形状或任何其他合适的形状。可以用蚀刻沟槽的相同蚀刻工艺在超导基层12中蚀刻腔。沟槽13在第一方向上穿过腔141,该第一方向在图1c中对应于y方向。沟槽13不一定必须沿直线从第一点151延伸至第二点152。
图1d示出了腔141沿图1c中的线A-A的xz截面。腔141具有第一腔侧壁161、第二腔侧壁162和腔底部163。在图1c所示的情况下,第一腔侧壁161和第二腔侧壁162彼此直接相对。
在本公开内容中,表述“相对的侧壁”具有以下含义。如果可以仅在第一侧壁上执行第一角度蒸发步骤,同时将第二侧壁保持在超导基层的“阴影”中,并且如果可以仅在第二侧壁上执行第二角度蒸发步骤,同时将第一侧壁保持在超导基层的“阴影”中,则两个侧壁彼此相对。在本公开内容的图示中,这意味着侧壁在x方向上彼此分离,如图1d和图1e所示。然而,两个侧壁不一定必须完全平行于y方向。两个侧壁在xy平面中可以具有基本上在y方向上延伸的任何形状,例如产生下面讨论的菱形腔的有角度的形状。
此外,腔141的侧壁可以在相反的x方向上从沟槽的窄段131移位相同的距离。然而,腔141不一定必须按窄段131限定的相对于y轴对称,并且侧壁不一定必须如图1c中那样平行于该轴。
图1e示出了窄段131沿图1c中的线B-B的xz截面。窄段131具有第一沟槽侧壁171、第二沟槽侧壁172和沟槽底部173。
上面提到,沟槽沿第一方向穿过腔141,在图1d和图1e中,第一方向是垂直于所示出的xz平面的方向。腔141在与第一方向垂直的第二方向上的宽度W1大于沟槽的窄段131在第二方向上的宽度W2。第二方向是图1d和图1e中的x方向。如果腔141的侧壁不都平行于第一方向,则将腔141的宽度W1限定为第一腔侧壁171与第二腔侧壁172之间在第二方向上的最大距离。
假设第一腔141和沟槽13以相同的蚀刻工艺形成,第一腔141和沟槽13的深度D将相等。深度D可以例如在从几百纳米直到10μm的范围内,或者深度D可以在1μm至5μm的范围内。本公开内容中呈现的任何第一腔或第二腔的纵横比D/W1可以例如在0.1至10或0.2至5的范围内。沟槽的窄段的纵横比D/W2可以例如在0.1至20或0.2至5的范围内。然而,纵横比D/W1设定了纵横比D/W2的下限,因此纵横比D/W2可以在D/W1至20的范围内或在D/W1至5的范围内。
超导基层由第一超导材料制成。如前面所提及的,沟槽将超导基层在装置平面中分成第一区域121和第二区域122,使得超导基层的第一区域与超导基层的第二区域电分离。
可以被称为第一腔的腔141位于第一点151与第二点152之间,使得沟槽13在第一方向上穿过第一腔141。第一腔141在与装置平面垂直的方向上延伸通过超导基层12。第一腔141具有在超导基层的第一区域121侧上的第一腔侧壁以及在超导基层的第二区域122侧上的第二腔侧壁。第一腔141具有第一腔底部。
沟槽的窄段131包括沟槽底部、超导基层的第一区域121侧上的第一沟槽侧壁以及超导基层12的第二区域122侧上的第二沟槽侧壁。第一腔141在第二方向上的宽度大于沟槽13的窄段131在第二方向上的宽度。第二方向基本上垂直于第一方向。
图2示出了分别与图1d和图1e的截面对应的xz截面。附图标记21、221、222、231和241分别对应于图1a至图1e中的附图标记11、121、122、131和141。图2示出了第一结层281,第一结层281从超导基层的第一区域221延伸至第一腔侧壁、腔底部和第一沟槽侧壁。
超导装置还包括第一绝缘层283,第一绝缘层283至少在腔的底部上覆盖第一结层281。超导装置还包括第二结层282,第二结层282从超导基层的第二区域222延伸至第二腔侧壁、腔底部和第二沟槽侧壁。第二结层282与第一绝缘层283在腔的底部上交叠。
基板可以是硅基板或任何其他合适的基板。超导基层覆盖基板的至少一部分。第一超导材料例如可以是Nb、Al、TiN、NbN或NbTiN。在本公开内容中,术语“结层”是指形成SIS结或NIS结的第一侧的层。在SIS结的情况下,第一结层由第二超导材料制成。第二超导材料例如可以是Nb、Al、TiN、NbN或NbTiN。在本公开内容的所有实施方式中,第二超导材料可以是与以上提及的第一超导材料相同的材料。替选地,第二超导材料可以不同于第一超导材料。
第一绝缘层283通常是当第一超导层281暴露于氧时,自发地形成在第一超导层281的表面上的氧化物层。
在SIS结中,第二结层由第三超导材料制成,第三超导材料例如可以是Nb、Al或TiN、NbN或NbTiN。在NIS结中,第二结层由例如铜或银等适合于NIS结的非超导金属(其也可以被称为普通金属)制成。
在本公开内容中呈现的所有实施方式中,第三超导材料可以是与以上提及的第一超导材料相同的材料。替选地,第三超导材料可以不同于第一超导材料。
在SIS结的情况下,第三超导材料可以是与以上提及的第二超导材料相同的材料。替选地,第三超导材料可以不同于第二超导材料。
换言之,在SIS结中,第一结层可以由第二超导材料制成,并且第二结层也可以由第二超导材料制成。这些结可以例如用在量子位中。
在NIS结中,第一结层可以由第二超导材料制成,并且第二结层可以由非超导金属制成。这些结例如可以用在量子电路致冷器或低温温度计中。
可以在第一结层281的表面上、在顶表面上以及在沟槽侧壁上形成氧化物层,并且第二结层282也可以在顶表面上、在腔中以及在沟槽中被氧化。然而,这些附加的氧化物层在超导装置中将不用于任何特定的技术目的。可以在某些区域例如通过离子铣削去除这些附加的氧化物层。另一方面,第一绝缘层283是在腔241的底部上创建的SIS结和NIS结的基本组成部分。
在沟槽的窄段231中,第一结层281和第二结层282通常将仅沿侧壁的一部分延伸而不到达沟槽的底部。然而,可能的是,第一结层281和/或第二结层282延伸至沟槽底部,只要它们在沟槽的底部彼此不进行电接触即可。
腔可以在装置平面中具有矩形形状。图3a示出了腔341以及在腔341的底部上交叠的第一结层381和第二结层382(具有绝缘层383)的俯视图。当使用以下描述的制造方法来制备超导装置时,则其中第二结层382与绝缘层383和第一结层381交叠的交叠区域也将具有矩形形状。在图3a中画出了浅矩形以示出交叠区域。矩形在x方向上的尺寸将取决于角度蒸发过程中使用的角度,并且取决于腔341的深度和宽度。
在图3a和图3b中,附图标记321至322、331、341和381至383分别对应于图2中的附图标记221至222、231、241和281至283。
替选地,腔可以在装置平面中具有菱形形状,其中两个等腰三角形的底边彼此连接。这在图3b中示出。当使用以下描述的制造方法来制备超导装置时,菱形形状产生菱形交叠区域,该交叠区域在图3b中用浅菱形形状示出。菱形交叠区域的尺寸将取决于角度蒸发过程中使用的角度。从图3b中可以看出,菱形形状允许结的尺寸显著小于腔341的尺寸。
以上参照图1a至图3b讨论的所有原理也可以应用于以下超导装置,该超导装置包含沟槽的窄段中形成的多于一个腔。图4示出了其中第一SIS结形成在第一腔的底部上,并且第二SIS结形成在第二腔的底部上的示例装置,其中附图标记421至422、43、431至432、441、451至452和49分别对应于图1c中的附图标记121至122、13、131至132、141、151至152和19。
在图4中,超导基层还包括位于第一点451与第二点452之间的第二腔442。沟槽43的窄段431在第一腔441与第二腔442之间延伸,并且在第一方向上穿过第二腔442。第二腔442在与装置平面垂直的方向上延伸通过超导基层。直接类似于参照图1d给出的表示,第二腔442具有在超导基层的第一区域侧上的第一第二腔侧壁以及在超导基层的第二区域侧上的第二第二腔侧壁。第二腔442也具有第二腔底部。第二腔442在第二方向上的宽度大于窄段431在第二方向上的宽度。
当执行角度蒸发时,也将第一结层和第二结层沉积在第二腔中。直接类似于图2,则第一结层281也将从超导基层的第一区域221延伸至第一第二腔侧壁和第二腔底部,并且第二绝缘层至少在第二腔底部上覆盖第一结层281。第二结层282将从超导基层的第二区域222延伸至第二第二腔侧壁和第二腔底部,使第二结层282与第二绝缘层在第二腔的底部上交叠。
第一腔和第二腔都可以在装置平面中具有菱形形状,其中两个等腰三角形的底彼此连接。替选地,第一腔和第二腔可以具有矩形形状。
具有双SIS结的超导装置例如可以是超导量子干涉装置,在超导量子干涉装置中,超导基层的与两个结相邻的部分形成SQUID回路。该装置也可以用作量子位。
现在将更详细地描述该方法。如前面所提及的,该方法包括以下步骤:在超导基层中蚀刻图案,该超导基层至少部分地覆盖基板,该基板限定装置平面。超导基层由第一超导材料制成。
该图案包括在与装置平面垂直的方向上延伸通过超导基层的至少一个沟槽。该沟槽将超导基层在装置平面中分成第一区域和第二区域,使得超导基层的第一区域与超导基层的第二区域电分离。沟槽可以包括窄段和较宽段,该窄段从装置平面中的第一点延伸至装置平面中的第二点,该较宽段延伸至装置平面的其他部分以完成两个区域的分离。替选地,沟槽可以具有均匀的宽度。
该图案还包括腔,该腔位于第一点与第二点之间,使得沟槽穿过腔。腔在与装置平面垂直的方向上延伸通过超导基层。该腔具有在超导基层的第一区域侧上的第一侧壁以及在超导基层的第二区域侧上的第二侧壁。腔具有腔底部。
沟槽的窄段包括沟槽底部、在超导基层的第一区域侧上的第一沟槽侧壁以及在超导基层的第二区域侧上的第二沟槽侧壁。腔在第二方向上的宽度大于沟槽的窄段在第二方向上的宽度。第二方向基本上垂直于第一方向。
模板掩模中的开口与沟槽的窄段对准,使得第一结层和第二结层至少沉积在腔中。实际上,模板掩模中的开口应当足够小以放置在图1c中的图中的第一点151与第二点152之间,使得第一结层和第二结层不沉积在沟槽的较宽区域132中。模板掩模中的开口可以足够大以使第一结层和第二结层能够沉积到沟槽的窄段131的一部分中。窄段131的尺寸以及执行角度蒸发的角度应被选择成使得第一结层和第二结层不在沟槽13的窄段131的底部上交叠。然而,如图2所示,第一结层和第二结层可以沉积在窄段的侧壁上。
该方法还包括第一角度蒸发步骤,在第一角度蒸发步骤中将第一结层至少沉积在腔的第一侧壁上和腔底部上。实际上,第一结层也将沉积在沟槽侧壁的一些部分上。在氧化步骤中,第一结层被氧化以在第一结层的至少在腔的底部上的表面上形成第一绝缘层。该方法还包括第二角度蒸发步骤,在第二角度蒸发步骤中将第二结层沉积在腔的第二侧壁上和腔的底部上。如前所述,这实际上还将涉及将第二结层沉积在第二沟槽侧壁上。然后,第二结层与第一绝缘层在腔的底部上交叠,但不在沟槽的底部上交叠。
在第一角度蒸发步骤和第二角度蒸发步骤期间,模板掩模在基板上对准,并且模板掩模中的开口可以与沟槽的窄段和腔(以及第二腔,如果存在的话)对准。开口不应延伸超过图1c中的第一点151和第二点152以及图4中的第一点451和第二点452,因为结层不应沉积在沟槽13的规则段132以及沟槽43的规则段432中。
图5a示出了第一角度蒸发步骤,图5b示出了第二角度蒸发步骤。附图标记51、521至522、531、541和581至583分别对应于图2中的附图标记21、221至222、231、241和281至283。将形成第一结层581的材料从箭头571指示的第一沉积方向沉积到超导基层中的图案上。形成装置的基板可以例如关于y轴倾斜角度θ。第一沉积方向571与竖直z轴(其相对于基板限定)之间的角度也将是θ。图5a还示出了模板掩模591,模板掩模591在腔541和沟槽的窄段531上方具有开口。
当模板掩模中的开口以合适的方式对准时,并且当角度θ和沟槽的窄段531的宽度被给予合适的值时,将第一结层581沉积在腔的第一侧壁上、沉积在腔的底部上以及沉积在位于第一点与第二点之间的第一沟槽侧壁的至少一部分上。第一结层581可以但不必须一直延伸至沟槽的底部,只要第一结层不与第二结层在沟槽底部直接接触即可。
在氧化步骤(未单独示出)中,在受控环境中用高纯度氧气氧化第一结层,以在第一结层表面上形成第一绝缘层583。在不破坏第一结层沉积与第二结层沉积之间的真空的情况下进行原位氧化工艺。然后,图5b示出了沉积第二结层的第二角度蒸发步骤。在该蒸发步骤中,形成装置的基板可以在(与图5a相比)相反方向上关于y轴倾斜角度第二沉积方向572与竖直轴(其相对于基板限定)之间的角度将是 的绝对值可以但不一定必须等于θ的绝对值。
同样,当模板掩模中的开口以合适的方式确定尺寸时,并且当角度被给定合适的值时,将第二结层582沉积在腔的第二侧壁、腔的底部上以及第二沟槽侧壁的至少一部分上,并且第二结层与第一绝缘层在腔的底部上交叠以完成结。
可以使用相同的方法来制备具有多个结的超导装置。在这种情况下,图案还包括也位于第一点与第二点之间的第二腔。沟槽的窄段在第一腔与第二腔之间延伸并且穿过第二腔。第二腔在与装置平面垂直的方向上延伸通过超导基层。第二腔具有在超导基层的第一区域侧的第一第二腔侧壁以及在超导基层的第二区域侧的第二第二腔侧壁。第二腔具有第二腔底部,并且第二腔在第二方向上的宽度大于窄段在第二方向上的宽度。
在第一角度蒸发步骤中,则也将第一结层沉积在第一第二腔侧壁和第二腔底部上。在氧化步骤中,第一结层也被氧化以形成第二绝缘层,第二绝缘层在第一结层的至少在第二腔底部上的表面上。在第二角度蒸发步骤中,也将第二结层沉积在第二第二腔侧壁和第二腔底部上,使得第二结层与第一绝缘层在第二腔底部上交叠。
上述方法可以用于增加图1中的超导基层的第一区域121与第二区域122以及图4中的超导基层的第一区域421与第二区域422之间的电容。这利于超导结与电容器并联连接的装置中超导基层的更大设计自由度。例如,在一些情况下可以用更小的图案代替诸如图1b所示的十字形图案,这使超导装置能够小型化。
Claims (13)
1.一种用于在超导基层中制造超导装置的方法,所述超导基层至少部分地覆盖基板,其中,所述基板限定装置平面,并且所述超导基层包括至少一个沟槽,所述至少一个沟槽从所述装置平面中的第一点延伸至所述装置平面中的第二点,
其中,所述超导基层还包括腔,所述腔位于所述第一点与所述第二点之间,使得所述沟槽穿过所述腔,
其特征在于,所述方法还包括以下步骤:
-将包括开口的模板掩模放置在所述超导基层上,使得所述开口在所述腔上方对齐,
-通过所述模板掩模执行第一角度蒸发,在所述第一角度蒸发中,在所述腔的第一侧壁和腔底部上沉积第一结层,
-执行氧化步骤,在所述氧化步骤中,所述第一结层被氧化以在所述第一结层的表面上形成第一绝缘层,
-通过所述模板掩模执行第二角度蒸发,在所述第二角度蒸发中,在所述腔的第二侧壁上和所述腔底部上沉积第二结层,其中,所述腔的第二侧壁与所述腔的第一侧壁相对,使得所述第二结层与所述第一绝缘层在所述腔底部上交叠。
2.根据权利要求1所述的方法,其特征在于,所述第一结层由超导材料制成,并且所述第二结层也由超导材料制成。
3.根据权利要求1所述的方法,其特征在于,所述第一结层由超导材料制成,并且所述第二结层由非超导金属制成。
4.根据权利要求1至3中任一项所述的方法,其特征在于,所述腔在所述装置平面中具有菱形形状,在所述菱形形状中两个等腰三角形的底彼此连接。
5.根据权利要求1至3中任一项所述的方法,其特征在于,所述腔在所述装置平面中具有矩形形状。
6.一种超导装置,所述超导装置包括基板,所述基板限定装置平面,其中,所述超导装置包括超导基层,所述超导基层至少部分地覆盖所述基板并且包括沟槽,所述沟槽从所述装置平面中的第一点延伸至所述装置平面中的第二点,
并且所述超导基层还包括腔,所述腔位于所述第一点与所述第二点之间,使得所述沟槽穿过所述腔,
其特征在于,所述超导装置还包括
-第一结层,所述第一结层在所述腔的第一侧壁上、在所述腔的底部上以及在所述沟槽的第一侧壁上,
-第一绝缘层,所述第一绝缘层至少在所述腔的底部上覆盖所述第一结层,
-第二结层,所述第二结层在所述腔的第二侧壁上、在所述腔的底部上以及在所述沟槽的第二侧壁上,其中,所述腔的第二侧壁与所述腔的第一侧壁相对,并且所述沟槽的第二侧壁与所述沟槽的第一侧壁相对,
其中,所述第二结层与所述第一绝缘层在所述第一腔底部上交叠。
7.根据权利要求6所述的超导装置,其特征在于,所述第一结层和所述第二结层由超导材料制成。
8.根据权利要求6所述的超导装置,其特征在于,所述第一结层由超导材料制成,并且所述第二结层由非超导金属制成。
9.根据权利要求7至8中任一项所述的超导装置,其特征在于,所述腔在所述装置平面中具有菱形形状,在所述菱形形状中两个等腰三角形的底彼此连接。
10.根据权利要求7至8所述的超导装置,其特征在于,所述腔在所述装置平面中具有矩形形状。
11.根据权利要求6至10中任一项所述的超导装置,其特征在于,所述超导基层还包括第二腔,所述第二腔位于所述第一点与所述第二点之间,使得所述沟槽还穿过所述第二腔,
并且所述第一结层还延伸至所述第二腔的第一侧壁和所述第二腔的底部,
并且第二绝缘层覆盖所述第二腔的底部上的所述第一结层,
并且所述第二结层还延伸至所述第二腔的第二侧壁和所述第二腔的底部,其中,所述第二腔的第二侧壁与所述第二腔的第一侧壁相对,
其中,所述第二结层与所述第二绝缘层在所述第二腔的底部上交叠。
12.根据权利要求11所述的超导装置,其特征在于,所述第二腔在所述装置平面中具有菱形形状,在所述菱形形状中两个等腰三角形的底彼此连接。
13.根据权利要求11所述的超导装置,其特征在于,所述第二腔在所述装置平面中具有矩形形状。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP21153383.1 | 2021-01-26 | ||
EP21153383.1A EP4033553A1 (en) | 2021-01-26 | 2021-01-26 | Superconducting junction device and fabrication thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114792583A true CN114792583A (zh) | 2022-07-26 |
CN114792583B CN114792583B (zh) | 2024-05-28 |
Family
ID=74236122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210080850.1A Active CN114792583B (zh) | 2021-01-26 | 2022-01-24 | 超导装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11849651B2 (zh) |
EP (1) | EP4033553A1 (zh) |
CN (1) | CN114792583B (zh) |
TW (1) | TW202245299A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115697029A (zh) * | 2022-12-30 | 2023-02-03 | 量子科技长三角产业创新中心 | 一种超导量子芯片及其制备方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2038601A1 (en) * | 1990-03-29 | 1991-09-30 | Satoshi Takano | Method of preparing oxide superconducting thin film |
JPH05243626A (ja) * | 1991-03-22 | 1993-09-21 | Nec Corp | ジョセフソン素子及びその製造方法 |
JPH07142775A (ja) * | 1993-09-22 | 1995-06-02 | Fuji Electric Co Ltd | 超電導素子の製造方法 |
US5446016A (en) * | 1993-02-15 | 1995-08-29 | Sumitomo Electric Industries, Ltd. | Method for forming a patterned oxide superconductor thin film |
RU2045114C1 (ru) * | 1991-07-01 | 1995-09-27 | Минский радиотехнический институт | Способ создания конфигурации тонких пленок высокотемпературных сверхпроводников |
US5714767A (en) * | 1990-10-30 | 1998-02-03 | Sumitomo Electric Industries, Ltd. | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby |
US5717222A (en) * | 1990-09-27 | 1998-02-10 | Sumitomo Electric Industries, Ltd. | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same |
US10068184B1 (en) * | 2017-10-27 | 2018-09-04 | International Business Machines Corporation | Vertical superconducting capacitors for transmon qubits |
US20190341540A1 (en) * | 2016-12-29 | 2019-11-07 | Google Llc | Reducing parasitic capacitance and coupling to inductive coupler modes |
US20200168782A1 (en) * | 2018-11-28 | 2020-05-28 | International Business Machines Corporation | Electrical leads for trenched qubits |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017015432A1 (en) | 2015-07-23 | 2017-01-26 | Massachusetts Institute Of Technology | Superconducting integrated circuit |
US10367134B2 (en) * | 2017-06-07 | 2019-07-30 | International Business Machines Corporation | Shadow mask sidewall tunnel junction for quantum computing |
GB201718897D0 (en) * | 2017-11-15 | 2017-12-27 | Microsoft Technology Licensing Llc | Superconductor-semiconductor fabrication |
US11094873B2 (en) * | 2019-11-14 | 2021-08-17 | International Business Machines Corporation | Transmon qubits with self defined junctions |
US11683995B2 (en) * | 2020-08-03 | 2023-06-20 | International Business Machines Corporation | Lithography for fabricating Josephson junctions |
-
2021
- 2021-01-26 EP EP21153383.1A patent/EP4033553A1/en active Pending
-
2022
- 2022-01-12 TW TW111101322A patent/TW202245299A/zh unknown
- 2022-01-14 US US17/576,538 patent/US11849651B2/en active Active
- 2022-01-24 CN CN202210080850.1A patent/CN114792583B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2038601A1 (en) * | 1990-03-29 | 1991-09-30 | Satoshi Takano | Method of preparing oxide superconducting thin film |
US5717222A (en) * | 1990-09-27 | 1998-02-10 | Sumitomo Electric Industries, Ltd. | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same |
US5714767A (en) * | 1990-10-30 | 1998-02-03 | Sumitomo Electric Industries, Ltd. | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby |
JPH05243626A (ja) * | 1991-03-22 | 1993-09-21 | Nec Corp | ジョセフソン素子及びその製造方法 |
RU2045114C1 (ru) * | 1991-07-01 | 1995-09-27 | Минский радиотехнический институт | Способ создания конфигурации тонких пленок высокотемпературных сверхпроводников |
US5446016A (en) * | 1993-02-15 | 1995-08-29 | Sumitomo Electric Industries, Ltd. | Method for forming a patterned oxide superconductor thin film |
JPH07142775A (ja) * | 1993-09-22 | 1995-06-02 | Fuji Electric Co Ltd | 超電導素子の製造方法 |
US20190341540A1 (en) * | 2016-12-29 | 2019-11-07 | Google Llc | Reducing parasitic capacitance and coupling to inductive coupler modes |
US10068184B1 (en) * | 2017-10-27 | 2018-09-04 | International Business Machines Corporation | Vertical superconducting capacitors for transmon qubits |
US20200168782A1 (en) * | 2018-11-28 | 2020-05-28 | International Business Machines Corporation | Electrical leads for trenched qubits |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115697029A (zh) * | 2022-12-30 | 2023-02-03 | 量子科技长三角产业创新中心 | 一种超导量子芯片及其制备方法 |
CN115697029B (zh) * | 2022-12-30 | 2023-06-20 | 量子科技长三角产业创新中心 | 一种超导量子芯片及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202245299A (zh) | 2022-11-16 |
CN114792583B (zh) | 2024-05-28 |
EP4033553A1 (en) | 2022-07-27 |
US11849651B2 (en) | 2023-12-19 |
US20220238781A1 (en) | 2022-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0181457A2 (en) | Method for making contacts to integrated circuits | |
KR102241971B1 (ko) | 양자 비트 디페이징을 감소시키기 위한 선택적 캡핑 | |
KR100451604B1 (ko) | 주사전자현미경 시료 제조 방법 및 반도체 장치 해석 방법 | |
WO2022179418A1 (zh) | 一种超导电路制备方法及一种超导量子芯片 | |
CN114792583B (zh) | 超导装置 | |
US4348804A (en) | Method of fabricating an integrated circuit device utilizing electron beam irradiation and selective oxidation | |
CN110246762B (zh) | 金属侧壁的制备方法及器件结构 | |
US7329115B2 (en) | Patterning nanoline arrays with spatially varying pitch | |
JPH02265243A (ja) | 多層配線およびその形成方法 | |
JPH03296284A (ja) | 超伝導素子の製造方法 | |
KR960016221B1 (ko) | 반도체 집적회로 | |
US4725566A (en) | Method of forming at least two metallizations of a semiconductor component, covered with a dielectric layer | |
JPS59218773A (ja) | バイポ−ラトランジスタ構造体 | |
US3998674A (en) | Method for forming recessed regions of thermally oxidized silicon and structures thereof utilizing anisotropic etching | |
US11398593B2 (en) | Method for producing an electronic component with double quantum dots | |
JPH02143527A (ja) | 配線形成方法 | |
JP2023523691A (ja) | ゲートを製造する方法 | |
US6074936A (en) | Method of fabricating a quantum device | |
CN110349909B (zh) | 半导体器件及其形成方法 | |
CN107819034B (zh) | 晶体管及其制造方法 | |
JPS618952A (ja) | 配線形成方法 | |
JPH01184852A (ja) | スペーサでマスクされたvlsiプロセス | |
JP2756443B2 (ja) | ジョセフソン接合の作製方法 | |
JP3042011B2 (ja) | 真空マイクロエレクトロニクスによるトランジスタの製造方法 | |
KR20220038286A (ko) | 빔 시준 도구 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |