CN114787922A - 存储器系统中的重置验证 - Google Patents
存储器系统中的重置验证 Download PDFInfo
- Publication number
- CN114787922A CN114787922A CN202080084142.4A CN202080084142A CN114787922A CN 114787922 A CN114787922 A CN 114787922A CN 202080084142 A CN202080084142 A CN 202080084142A CN 114787922 A CN114787922 A CN 114787922A
- Authority
- CN
- China
- Prior art keywords
- value
- memory device
- reset
- indication
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2277—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2293—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Dram (AREA)
Abstract
描述用于存储器系统中的重置验证的方法、系统和装置。在一些实例中,存储器装置可执行重置操作并且基于执行所述重置操作而将模式寄存器设置为第一值。所述第一值可与所述重置命令的成功执行相关联。所述存储器装置可基于确定所述第一值而将指示发射到主机装置。所述主机装置可从所述接收到的指示或从存储于所述模式寄存器中的所述第一值确定所述第一值与所述重置命令的所述成功执行相关联。因此,所述存储器装置或所述主机装置或这两者可被配置成验证所述重置操作是否成功。
Description
交叉引用
本专利申请案要求沙佛(Schaefer)等人在2020年11月13日申请的标题为“存储器系统中的重置验证(RESET VERIFICATION IN A MEMORY SYSTEM)”的第17/097,766号美国专利申请案和沙佛等人在2019年12月4日申请的标题为“存储器系统中的重置验证(RESETVERIFICATION IN A MEMORY SYSTEM)”的第62/943,722号美国临时专利申请案的优先权,所述申请中的每一篇均转让给本受让人并且均以全文引用的方式明确并入本文中。
背景技术
下文大体上涉及一或多个存储器系统,且更具体来说,涉及存储器系统中的重置验证。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如,二进制存储器单元可以被编程为两个支持状态中的一个,经常由逻辑1或逻辑0表示。在一些实例中,单个存储器单元可以支持超过两个状态,其中的任一状态可存储。为了存取所存储信息,组件可以读取或感测存储器装置中的至少一个所存储状态。为了存储信息,组件可在存储器装置中写入状态或对状态进行编程。
存在各种类型的存储器装置和存储器单元,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、静态RAM(SRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫属化物存储器技术和其它。存储器单元可为易失性的或非易失性的。非易失性存储器,例如FeRAM,可维持其所存储的逻辑状态很长一段时间,即使无外部电源存在也是这样。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。
一些存储器装置,例如包含易失性存储器单元的存储器装置,可执行重置操作以重置存储器单元存储的一或多个逻辑状态。
附图说明
图1说明根据本文所公开的实例的支持存储器系统中的重置验证的系统的实例。
图2说明根据本文所公开的实例的支持存储器系统中的重置验证的存储器裸片的实例。
图3说明根据本文所公开的实例的支持存储器系统中的重置验证的定时图的实例。
图4示出根据本公开的方面的支持存储器系统中的重置验证的存储器装置的框图。
图5示出根据本公开的方面的支持存储器系统中的重置验证的主机装置的框图。
图6到10示出说明根据本文所公开的实例的支持存储器系统中的重置验证的一或多种方法的流程图。
具体实施方式
根据本文中所公开的实例的存储器系统可包含存储器装置和与存储器装置耦合的主机装置。这类系统中的存储器装置的可靠性可基于存储器装置处失败的统计概率,可被称为失败时间(FIT),或其它术语。一些应用,例如车辆安全系统、自主车辆系统或其它安全关键系统,可能具有特别高的可靠性约束,或可能以其它方式设计成失败的概率特别低。
在一些存储器系统中,当识别、检测或以其它方式处理失败时,可靠性可能会提高。举例来说,如果存储器装置在给定的持续时间内经历了一百次失败(例如,FIT为100),但所有错误都在没有操作失败的情况下得到处理(例如,所有错误都由错误校正算法处理),那么存储器装置可与零FIT(例如,零“安全FIT”)或可靠性相对较高的其它度量相关联。换句话说,采用技术来减少与失败相关联的不确定性的存储器装置与不采用此类技术来减少不确定性或者具有与失败相关联的相对较高不确定性的存储器装置相比,即使发生此类失败也可具有良好的可靠性。
在例如包含具有一定易失性的存储器单元的一些存储器装置中,存储器装置可执行重置操作以周期性地重置相应存储器单元存储的一或多个逻辑状态。举例来说,存储器装置可以包含存储器单元的一或多个存储器阵列。举例来说,存储器装置可周期性地执行重置操作以重置存储于存储器阵列的存储器单元中的每一个中的逻辑状态。在不借助用于验证重置操作的方法的情况下,可能有必要在重置操作期间假设给定FIT损失或可靠性的其它不确定性。举例来说,存储器装置可在重置操作期间遭遇错误,且如果未检测到所述错误,那么重置操作可与特定FIT损失相关联。
本文中所描述的技术可通过使得存储器装置能够验证和指示重置操作成功完成来提高存储器系统的可靠性或可靠性额定值。也就是说,存储器装置可验证和指示(例如,向主机装置指示)重置操作完成,或在一些情况下,指示存在与重置操作相关联的错误。举例来说,存储器装置可将指示重置操作是否成功的指示发射到主机装置。另外或替代地,存储器装置可在重置操作期间将存储器装置的模式寄存器设置为给定值,且主机装置可通过读取模式寄存器并确定模式寄存器是否正在存储给定值,以此确定重置操作是否成功。通过指示重置操作是否成功,存储器装置可减小与重置操作相关联的不确定性,因此增大包含存储器装置的存储器系统的可靠性或可靠性额定值并且有利地允许主机装置或其它组件在已知重置操作成功的情况下执行额外操作。
首先在如参考图1和2所描述的存储器系统和裸片的上下文中描述本公开的特征。在如参考图3所描述的定时图的上下文中描述本公开的特征。参考涉及如参考图6-10所描述的存储器系统中的重置验证的设备图和流程图来进一步说明和描述本公开的这些和其它特征。
图1说明根据本文所公开的实例的支持存储器系统中的重置验证的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置110,但所述一或多个存储器装置110的方面可在单个存储器装置(例如,存储器装置110)的上下文中描述。
系统100可包含如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说,系统100可说明计算机、笔记本计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、联网装置、车辆控制器等的方面。存储器装置110可以是可用于存储用于系统100的一或多个其它组件的数据的系统的组件。
系统100的至少部分可为主机装置105的实例。主机装置105可以是使用存储器执行过程的装置内的处理器或其它电路的实例,例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、手提式计算机、平板计算机、智能手机、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器、芯片上系统(SoC)或某一其它固定或便携式电子装置以及其它实例内。在一些实例中,主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中,外部存储器控制器120可称为主机或主机装置105。
存储器装置110可以是可操作以提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中,存储器装置110可为可配置的以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可为可操作的以支持以下中的一或多个:用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种外观尺寸、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例,或其它因素。
存储器装置110可为可操作的以存储用于主机装置105的组件的数据。在一些实例中,存储器装置110可充当主机装置105的从属型装置(例如,响应和执行由主机装置105通过外部存储器控制器120提供的命令)。这类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于重置操作的重置命令或其它命令中的一或多个。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多个。主机装置的组件可使用总线135彼此耦合。
处理器125可为可操作的以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或这些组件的组合。在此类实例中,处理器125可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例,以及其它实例。在一些实例中,外部存储器控制器120可由处理器125实施或为所述处理器的一部分。
BIOS组件130可以是包含作为固件操作的BIOS的软件组件,其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。
存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如,存储器芯片)以支持用于数据存储的期望容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如,本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如,存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如,一或多个网格、一或多个存储体、一个或多个平铺块、一或多个区段),其中每一存储器单元可用于存储至少一位数据。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或多裸片封装,或多芯片存储器或多芯片封装。
装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令,且可用于接收、发射或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、所述一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中,装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
在一些实例中,存储器装置110可从主机装置105接收数据或命令或这两者。举例来说,存储器装置110可接收指示存储器装置110将存储用于主机装置105的数据的写入命令,或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置105的读取命令,或指示存储器装置110将重置存储于存储器装置处的一或多个逻辑状态的重置命令。
本地存储器控制器165(例如,在存储器裸片160本地)可为可操作的以控制存储器裸片160的操作。在一些实例中,本地存储器控制器165可为可操作的以与装置存储器控制器155通信(例如,接收或发射数据或命令或这两者)。在一些实例中,存储器装置110可不包含装置存储器控制器155,且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。由此,本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如,从外部存储器控制器120)接收信号的接收器、用于发射信号(例如,到外部存储器控制器120)的发射器、用于解码或解调所接收信号的解码器、用于编码或调制待发射信号的编码器,或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。
外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如,处理器125)与存储器装置110之间传送信息、数据或命令中的一或多个。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中,外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的功能可由处理器125实施。例如,外部存储器控制器120可为由处理器125或系统100的其它组件或主机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部,但在一些实例中,外部存储器控制器120或本文中所描述的功能可由存储器装置110的一或多个组件(例如,装置存储器控制器155、本地存储器控制器165)实施,反之亦可。
主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可为可操作的以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与存储器装置之间运载信息的发射媒体的实例。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或发射媒体(例如,导体)。信号路径可以是可操作以运载信号的导电路径的实例。举例来说,通道115可包含第一端子,其包含在主机装置105处的一或多个引脚或衬垫以及在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例,且引脚可为可操作的以充当通道的部分。
通道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。举例来说,通道115可包含一或多个命令和地址(CA)通道186、一或多个时钟信号(CK)通道188、一或多个数据(DQ)通道190、一或多个其它通道192,或其组合。在一些实例中,可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令经由通道115传送信息。在SDR信令中,可针对(例如,在时钟信号的上升或下降沿上的)每个时钟周期登记信号的一个调制符号(例如,信号电平)。在DDR信令中,可针对(例如,在时钟信号的上升沿和下降沿两者上的)每个时钟周期登记信号的两个调制符号(例如,信号电平)。
存储器装置110的存储器阵列170可包含具有一定易失性程度的存储器单元,且存储器装置110可执行重置操作以重置一或多个相应的存储器单元存储的一或多个逻辑状态。在一些实例中,可在使存储器装置110通电之后在存储器装置110处执行重置操作。另外或替代地,可在存储器装置110处基于从主机装置105接收到命令而执行重置操作。举例来说,主机装置可通过将重置信号驱动到不同状态(例如,相对低状态)来发信号通知重置操作。举例来说,存储器装置可在重置信号处于不同状态(例如,低状态)中时开始执行重置操作并且可在重置信号处于另一状态(例如,相对高状态)中时停止执行重置操作。
根据本文所公开的实例,存储器装置110可被配置成指示重置操作是否成功。也就是说,存储器装置110可确定(例如,验证)重置操作是否成功并且可向主机装置105指示重置操作成功完成,或替代地,与重置操作相关联的错误的指示。在一些情况下,如果存在与重置操作相关联的错误,那么存储器装置110的状态可为未知的(例如,不可预测的)。通过指示重置操作是否成功,存储器装置110可降低与重置操作相关联的不确定性,因此提高包含存储器装置110的系统100的可靠性或可靠性额定值。
在一些实例中,存储器装置110可确定(例如,验证)重置操作是否成功并且可将重置操作是否成功的指示发射到主机装置105。此处,存储器装置110可通过多用途通道115,例如CA通道186、CK通道188、DQ通道190或另一通道192以及其它实例,将所述指示发射到主机装置105。在此实例中,存储器装置110可在定义的单位时间间隔期间通过多用途通道115将所述指示发射到主机装置。
替代地,存储器装置110可通过专用通道115,例如通过使用重置引脚194发射到主机装置105,将所述指示发射到主机装置105。重置引脚194可为专用于将指示重置操作是否成功的指示从存储器装置110发射到主机装置105。在另一实例中,存储器装置可在重置操作执行期间将模式寄存器196设置为给定值。也就是说,如果存储器装置110成功地完成重置操作,那么存储器装置110可将模式寄存器196编程到给定值(例如,存储器装置110和主机装置105已知的值)。此处,主机装置105可读取模式寄存器196以确定重置操作是否成功。如果重置操作成功,那么主机装置可确定(例如,基于执行读取操作)模式寄存器196正在存储给定值。替代地,如果重置操作与错误相关联,那么主机装置105可确定模式寄存器196正在存储不同于给定值的值。
图2说明根据本文所公开的实例的支持存储器系统中的重置验证的存储器裸片200的实例。存储器裸片200可以是参考图1描述的存储器裸片160的实例。在一些实例中,存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205,其可各自可编程以存储不同逻辑状态(例如,经编程到一组两个或更多个可能的状态中的一个)。举例来说,存储器单元205可操作以一次存储一个信息位(例如,逻辑0或逻辑1)。在一些实例中,存储器单元205(例如,多层存储器单元)可为可操作的以一次存储多于一个信息位(例如,逻辑00、逻辑01、逻辑10、逻辑11)。
存储器单元205可存储表示电容器中的可编程状态的电荷。DRAM架构可以包含电容器,所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中,其它存储装置和组件也是可能的。举例来说,可使用非线性介电材料。存储器单元205可包含逻辑存储组件,例如电容器230和开关组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合,所述电压源240可为单元板参考电压,例如Vpl,或可为接地,例如Vss。
存储器裸片200可包含一或多个存取线(例如,一或多个字线210和一或多个数字线215),其布置成图案,例如网格状图案。存取线可以是与存储器单元205耦合的导线,并且可以用于对存储器单元205执行存取操作。在一些实例中,字线210可以被称为行线。在一些实例中,数字线215可称作列线或位线。对存取线、行线、列线、字线、数字线或位线或其类似物的引用可在不影响理解或操作的情况下互换。存储器单元205可定位于字线210与数字线215的相交点处。
可通过激活或选择例如字线210或数字线215中的一或多个的存取线来对存储器单元205执行例如读取和写入的操作。通过加偏压于字线210和数字线215(例如,对字线210或数字线215施加电压),可在其相交点处存取单个存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可称为存储器单元205的地址。
可以通过行解码器220或列解码器225来控制对存储器单元205的存取。例如,行解码器220可以从本地存储器控制器260接收行地址,并基于接收到的行地址来激活字线210。列解码器225可以从本地存储器控制器260接收列地址且可以基于所接收的列地址来激活数字线215。
选择或撤销选择存储器单元205可通过使用字线210激活或撤销激活开关组件235来实现。电容器230可使用开关组件235与数字线215耦合。例如,当开关组件235被撤销激活时电容器230可与数字线215隔离,且当开关组件235被激活时电容器230可与数字线215耦合。
字线210可为用以对存储器单元205执行存取操作的与存储器单元205电子通信的导电线。在一些架构中,字线210可与存储器单元205的开关组件235的栅极耦合,且可操作以控制存储器单元的开关组件235。在一些架构中,字线210可与存储器单元205的电容器的节点耦合,且存储器单元205可不包含开关组件。
数字线215可为连接存储器单元205与感测组件245的导线。在一些架构中,存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说,字线210和存储器单元205的开关组件235可为可操作的以耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中,存储器单元205可与数字线215耦合。
感测组件245可操作以检测存储在存储器单元205的电容器230上的状态(例如电荷)且基于(例如使用)所存储状态确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或另外转换因存取存储器单元205产生的信号。感测组件245可将从存储器单元205检测到的信号与参考250(例如,参考电压)进行比较。检测到的存储器单元205的逻辑状态可作为感测组件245的输出提供(例如,到输入/输出组件255),且可向包含存储器裸片200的存储器装置的另一组件指示检测到的逻辑状态。
本地存储器控制器260可通过各种组件(例如,行解码器220、列解码器225、感测组件245)控制存储器单元205的存取。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些实例中,行解码器220、列解码器225和感测组件245中的一或多个可以与本地存储器控制器260处于相同位置。本地存储器控制器260可为可操作的以从一或多个不同存储器控制器(例如,与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个,将命令或数据(或这两者)转译成存储器裸片200可使用的信息,对存储器裸片200执行一或多个操作,且基于执行一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器260可产生行和列地址信号以激活目标字线210和目标数字线215。
本地存储器控制器260还可以产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说,本文所论述的施加电压或电流的振幅、形状或持续时间可经调整或变化,且针对在操作存储器裸片200中论述的各种操作可为不同的。
本地存储器控制器260可为可操作的以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。本地存储器控制器260可为可操作的以执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。
本地存储器控制器260可为可操作的以对存储器裸片200的一或多个存储器单元205执行写入操作(例如,编程操作)。在写入操作期间,存储器裸片200的存储器单元205可被编程为存储所要逻辑状态。本地存储器控制器260可以识别将执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如,目标存储器单元205的地址)耦合的目标字线210和目标数字线215。本地存储器控制器260可激活目标字线210和目标数字线215(例如,将电压施加到字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可在写入操作期间将特定信号(例如,写入脉冲)施加到数字线215以将特定状态(例如,电荷)存储在存储器单元205的电容器230中。用作写入操作的部分的脉冲可包含持续时间内的一或多个电压电平。
本地存储器控制器260可为可操作的以对存储器裸片200的一或多个存储器单元205执行读取操作(例如,感测操作)。在读取操作期间,可以确定存储在存储器裸片200的存储器单元205上的逻辑状态。本地存储器控制器260可以识别将执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如,目标存储器单元205的地址)耦合的目标字线210和目标数字线215。本地存储器控制器260可激活目标字线210和目标数字线215(例如,将电压施加到字线210或数字线215),以存取目标存储器单元205。目标存储器单元205可响应于加偏压于存取线而将信号传递到感测组件245。感测组件245可放大信号。本地存储器控制器260可激活感测组件245(例如,锁存感测组件),且因此比较从存储器单元205接收的信号与参考250。基于所述比较,感测组件245可确定存储在存储器单元205上的逻辑状态。
本地存储器控制器260可用于对存储器裸片200的一或多个存储器单元205执行一或多个重置操作。在重置操作期间,存储于存储器裸片200的存储器单元205中的逻辑状态可设置为与重置状态相关联的逻辑值。举例来说,存储器裸片200的存储器单元205可设置为逻辑值‘0’。可基于将初始电力供应到存储器裸片200(例如,使包含存储器裸片200的存储器装置通电)来执行这类重置操作。在另一实例中,可基于(例如,从主机装置)接收到执行重置操作的命令而执行重置操作。
存储器裸片200可被配置成指示重置操作是否成功。也就是说,存储器裸片200可(例如,向主机装置)指示重置操作成功完成,或替代地,与重置操作相关联的错误的指示。通过指示重置操作是否成功,存储器裸片200可降低与重置操作相关联的不确定性,因此提高包含存储器裸片200的存储器系统的可靠性或可靠性额定值。
在一些实例中,本地存储器控制器260可在存储器裸片200处发起重置操作。在重置操作完成之后,本地存储器控制器260可通过通道265发射重置操作是否成功的指示,所述通道265可为参考图1所描述的通道115的实例。通道265可为多用途通道265(例如,CA通道、CK通道、DQ通道或另一通道)或专用通道265(例如,专用于指示重置操作是否成功的通道265)。在一些实例中,本地存储器控制器260可在重置操作执行期间将模式寄存器296设置为给定值。此处,主机装置可读取模式寄存器296以确定重置操作是否成功。如果重置操作成功,那么模式寄存器196可能正在存储给定值。替代地,如果重置操作与错误相关联,那么模式寄存器296可能正在存储不同于给定值的值。
图3说明根据本文所公开的实例的支持存储器系统中的重置验证的定时图300的实例。定时图300可说明在参考图1和2所描述的存储器装置110或存储器裸片200处执行的重置操作335的定时。定时图300可说明时钟信号305、电力供应器电压310和重置信号315。
在320处,存储器装置可通电。在一些情况下,在320之前,存储器装置可处于断电状态或相对于320之后处于较低电力电平状态。此处,从320到325,电力供应器电压310可斜升到所要电力供应电压电平或高于所要电力供应电压电平。替代地,在320处,存储器装置可能已通电达一时间段。此处,电源电压310可能已经处于或高于所要电力供应电压电平。
在325处,存储器装置可通过将重置信号315维持于低状态(例如,低于阈值的状态)中,开始执行重置操作335。在一些情况下,存储器装置可基于执行在存储器装置初始通电之后发生的初始化序列而开始执行重置操作335。另外或替代地,存储器装置基于从主机装置接收到重置命令而开始执行重置操作335。举例来说,主机装置可将重置信号315从第一状态驱动到第二状态,例如从高状态驱动到低状态,因此初始化重置操作335。在一些情况下,主机装置可将重置信号315驱动到低状态以发起重置操作335。另外或替代地,主机装置可归因于噪声脉冲或毛刺信号以及其它条件而将重置信号315驱动到低状态。此处,存储器装置可开始执行重置操作335且主机装置可能并不知道重置操作335。如果主机装置将重置信号315驱动到较高状态(例如,在例如噪声脉冲或毛刺信号之后),那么存储器装置可在完成重置操作335的执行之前退出重置操作335,进而引起重置操作335发生错误。
在重置操作335执行期间,存储器装置可重置(例如,单个存储器阵列内、多个存储器阵列内)的存储器单元的至少一些(如果不是全部的话)。举例来说,存储器装置可在重置操作335期间将存储器单元设置为逻辑状态‘0’。可能并不在重置操作335期间开始时钟信号305。举例来说,时钟信号305-a可维持在高电压,而时钟信号305-b可维持在低电压。
在330处,存储器装置可通过将重置信号315驱动到高状态而退出重置操作335。另外,存储器装置可初始化时钟信号305-a和305-b。存储器装置可监测存储器装置内的一或多个组件或信号以检测330处的重置操作335的完成(例如,退出)。也就是说,存储器装置处的电路系统可监测时钟信号305、重置信号315或存储器装置的部分(例如,某些存储器单元、存取线电压)以检测与重置操作335的完成相关联的信号或信号改变。
举例来说,电路系统可监测时钟信号305-a、时钟信号305-b或这两者。此处,电路系统可检测在重置操作335完成之后在330处开始的时钟信号305中的一个或两个。电路系统可(例如,向本地控制器、向装置存储器控制器)指示时钟信号305的开始。存储器装置可基于时钟信号305中的至少一个的开始而确定重置操作335完成。因此,存储器装置可确定在重置操作335执行期间不发生退出错误。替代地,如果电路系统未在330处检测到时钟信号305中的至少一个的开始,那么电路系统可检测到在重置操作335执行期间确实发生错误。
在另一实例中,电路系统可监测重置信号315。此处,电路系统可检测到重置信号315从较低电压(例如,在重置操作335执行期间)转变到高于阈值的较高电压(例如,在重置操作335的执行完成后)。电路系统可向存储器装置的控制器指示重置信号315从较低电压切换到较高电压。控制器可基于重置信号315从较低电压切换到较高电压而确定重置操作335完成。替代地,如果电路系统未在330处检测到重置信号315从较低电压转到较高电压,那么电路系统可向控制器指示重置信号315不切换。此处,控制器可确定在重置操作335执行期间发生错误。
在一些实例中,电路系统可监测一或多个存储器单元以检测一或多个存储器单元何时被重置,进而指示重置操作335完成(或接近完成)。另外或替代地,电路系统可监测一或多个存取线以确定何时发生重置操作335(例如,在存储器装置的给定部分处)。举例来说,电路系统可监测与在重置操作335的执行结束时重置的存储器单元集相关联的一或多个存取线。此处,电路系统可向存储器装置的控制器指示存取线被驱动到较高电压(例如,与在所述存储器单元集处发生的重置操作335相关联)。因此,控制器可确定重置操作335在这些存储器单元中至少一些(如果不是全部的话)经重置之后完成。替代地,如果电路系统未能根据重置操作335的执行检测到正在驱动的存取线,那么电路系统可向控制器指示失败。此处,控制器可确定在重置操作335执行期间发生错误。
如果电路系统未能检测到重置操作335的完成,那么电路系统可向主机装置指示失败。举例来说,电路系统可将存储器装置的模式寄存器设置为与重置错误相关联的值。在另一实例中,电路系统可例如通过使用引脚将旗标传送到主机装置。在一些情况下,引脚可为专用引脚(例如,用于指示重置操作335是否成功)。另外或替代地,引脚可为多用途引脚(例如,与CA通道、CK通道、DQ通道或另一通道相关联)。因此,存储器装置可向主机装置指示重置操作未能正常退出。通过向主机装置指示重置操作失败,即使在主机装置不了解重置操作335的情况下,存储器装置仍可向主机装置指示存储器装置的不确定状态。举例来说,如果主机装置无意地(例如,归因于噪声、归因于毛刺)将重置信号315驱动为低,那么主机装置仍可接收与重置操作335相关联的一错误的指示。这可降低与存储器装置的操作相关联的不确定性。
在340处,存储器装置可通过重置确认340指示重置操作335是否成功。也就是说,在330和340之间,存储器装置可确定重置操作335是否成功,并且在340处,存储器装置可指示重置操作335成功(或发生错误)。介于330和340之间的时间可大于或等于阈值时间延迟。也就是说,存储器装置可指示在330之后大于或等于阈值时间延迟的时间,重置操作335是否成功。存储器装置可跟踪与时间延迟(例如,时间缓冲器)相关联的时间量并且指示在从330起经过的时间量之后,重置操作335是否成功。存储器装置可使用定时器,或通过时钟信号305,或某一其它方法或其任何组合跟踪所述时间量。
存储器装置可基于模式寄存器存储指示重置操作335成功的值(例如,第一值)来指示重置操作335成功。所述值可为预定义的或者被存储器装置和主机装置已知。在存储器装置的正常操作期间,模式寄存器可被配置成存储值(例如,第二值)。在重置操作335执行期间(或在一些情况下,在重置操作335执行之后),存储器装置可将模式寄存器编程到第一值。因此,可通过模式寄存器存储第一值来指示重置操作335的成功完成。另外,如果在重置操作335的执行期间发生错误,那么模式寄存器可存储不同于第一值的值(例如,第二值)。在一些情况下,第一值可对应于模式寄存器的每一位存储逻辑值‘0’或替代地,逻辑值‘1’。在一些实例中,第一值可对应于存储器装置可将模式寄存器的每一位设置为逻辑值‘1’以指示重置操作335完成。在一些实例中,第一逻辑值可为某一其它定义值。在一些情况下,如果存储器检测到与重置操作335相关联的错误,那么存储器装置可将模式寄存器设置为第二值(或在一些情况下,将模式寄存器维持在第二值)。替代地,存储器装置可将模式寄存器设置为指示错误的第三值。
将被编程为存储第一值的模式寄存器可为预定义的。举例来说,存储器装置和主机装置可被预配置为确定给定模式寄存器(例如第三模式寄存器(例如,[MRx3op7])可在重置操作335完成后即刻被编程为存储第一值。在另一实例中,存储器装置可指示哪个模式寄存器(例如,来自存储器装置处的模式寄存器集)将在重置操作335完成之后被编程为存储第一值。也就是说,存储器装置可将指示模式寄存器的指示发射到主机装置。
主机装置可读取模式寄存器以确定重置操作335是否成功。在一些情况下,主机装置可通过根据给定节奏(例如,周期性、非周期性调度、基于一或多个条件)发射用于模式寄存器的读取命令,以此周期性地请求(例如,轮询)模式寄存器或从模式寄存器读取信息。
在一些实例中,存储器装置可向主机装置指示重置操作335完成。此处,主机装置可基于接收到所述指示而读取模式寄存器。为读取模式寄存器,主机装置可将用于模式寄存器的读取命令发射到存储器装置。存储器装置可基于接收到所述读取命令而将存储于模式寄存器中的值传送到主机装置。
在一些实例中,主机装置(或另一装置或组件)可将存储于模式寄存器中的值与第二值进行比较以确定存储于模式寄存器中的值是否不同于第二值。如果主机装置确定模式寄存器正在存储第一值(或不同于第二值的值),那么主机装置可确定重置操作335成功。替代地,如果主机装置确定模式寄存器正在存储不同于第一值的值,那么主机装置可确定重置操作335不成功(例如,与错误相关联)。
在一些实例中,存储器装置可通过将指示发射到主机装置来指示重置操作335成功。在一些情况下,存储器装置可编程模式寄存器,或发射所述指示,或这两者。举例来说,存储器装置可向主机装置指示读取模式寄存器。另外或替代地,存储器装置可向主机装置指示(例如,模式寄存器的)值。在一些实例中,存储器装置可发射所述指示而非编程模式寄存器。此处,所述指示可指示重置操作335成功或失败。
存储器装置可在时间延迟(例如,介于330和340之间)之后发射所述指示。所述时间延迟可为定义的、基于存储器装置的处理速度,或这两者。存储器装置可通过存储器装置和主机装置之间的通道(例如,引脚)发射所述指示。所述通道可包含专用于发射所述指示的引脚(例如,重置引脚)。在一些实例中,所述通道可包含也传送其它信息的引脚。举例来说,所述引脚可为多用途引脚。此处,可存在定义的期间存储器装置可发射重置操作335是否成功的指示的单位时间间隔。举例来说,单元时间间隔可经定义为在已经过所述时间延迟(例如,介于330和340之间)之后发生。
在345处,存储器装置可在第一操作模式(例如,正常操作模式)中开始操作。举例来说,存储器装置可开始从主机装置接收存取命令并且相应地执行存取命令。也就是说,存储器装置可执行读取操作、写入操作、刷新操作,或与存储器装置的典型操作相关联的其它操作(或其任何组合)。
在一些情况下,存储器装置的一或多个模式寄存器可在345之前编程到与第一操作模式相关联的值。举例来说,如果存储器装置将模式寄存器编程到第一值以指示重置操作335完成,那么模式寄存器可在存储器装置接收存取命令并根据第一操作模式执行存取命令之前编程到与第一操作模式相关联的不同值(例如,第二值)。存储器装置可自主地确定将一或多个模式寄存器重新编程到与第一操作模式相关联的值。替代地,存储器装置可从主机装置接收指示与第一操作模式相关联的值的写入命令。存储器装置可基于在写入命令执行期间将模式寄存器编程为存储所指示的值。
图4示出根据本公开的实例的支持存储器系统中的重置验证的存储器装置405的框图400。存储器装置405可为如参考图1到3描述的存储器装置的方面的实例。存储器装置405可包含重置管理器410、模式寄存器管理器415、主机命令接收器420、发射管理器425和错误管理器430。这些模块中的每一个可直接或间接地(例如,经由一或多个总线)彼此通信。
重置管理器410可在存储器装置处执行重置操作。在一些实例中,重置管理器410可在存储器装置处执行第二重置操作。
模式寄存器管理器415可基于执行重置操作而将模式寄存器设置为第一值,所述第一值与成功地执行所述重置操作相关联。在一些实例中,模式寄存器管理器415可在向主机装置发射指示之后将模式寄存器设置为第二值,所述第二值与存储器装置的第二操作模式相关联,所述第二操作模式不同于存储器装置的与执行重置操作相关联的第一操作模式。在一些情况下,存储器装置的第二操作模式与执行读取操作或写入操作或这两者相关联。在一些情况下,第一值的每一位包含逻辑值‘0’。替代地,第一值的每一位可包含逻辑值‘1’。在一些情况下,第一值的每一位对应于预定义的值。
发射管理器425可在将模式寄存器设置为第一值之后,将基于第一值的指示发射到主机装置。在一些实例中,发射管理器425可基于接收到读取命令而将第一值发射到主机装置。在一些情况下,发射管理器425可基于接收到读取命令集中的一个读取命令,将存储于模式寄存器中的第一值发射到主机装置,其中发射所述指示是基于发射第一值。在一些情况下,发射管理器425可在检测到错误之后,将基于检测到与第二重置操作相关联的错误的第二指示发射到主机装置。
在一些实例中,发射管理器425可通过专用于发射与执行重置操作相关联的指示的引脚将所述指示发射到主机装置。在一些情况下,介于成功地执行重置操作与将所述指示发射到主机装置之间的时间量大于或等于针对执行重置操作定义的时间延迟。在一些情况下,所述指示是指示在存储器装置处执行重置操作的完成。在一些实例中,所述指示包含第一值。
主机命令接收器420可从主机装置接收将模式寄存器设置为第二值的命令,其中将模式寄存器设置为第二值是基于从主机装置接收到命令。在一些实例中,主机命令接收器420可基于发射所述指示而从主机装置接收用于模式寄存器的读取命令。在一些情况下,主机命令接收器420可根据周期性从主机装置接收用于模式寄存器的读取命令集。在一些实例中,发射管理器425可基于接收到读取命令而发射存储于模式寄存器处的第二值,其中所述第二值不同于第一值并且指示与第二重置操作相关联的错误。在一些实例中,主机命令接收器420可从主机装置接收在存储器装置处执行重置操作的命令,其中执行所述重置操作是基于接收到所述命令。
错误管理器430可通过存储器装置检测与第二重置操作相关联的错误。
图5示出根据本文所公开的实例的支持存储器系统中的重置验证的主机装置505的框图500。主机装置505可为如参考图1到3描述的主机装置的方面的实例。主机装置505可包含命令发射器510、接收管理器515、值管理器520、执行命令管理器525和模式寄存器管理器530。这些模块中的每一个可直接或间接地(例如,经由一或多个总线)彼此通信。
命令发射器510可将重置命令发射到存储器装置。在一些实例中,命令发射器510可基于在存储器装置处执行重置操作的完成而将用于模式寄存器的读取命令发射到存储器装置。在一些情况下,命令发射器510可在确定重置命令执行成功之后,将模式寄存器设置为第二值的命令发射到存储器装置。在一些情况下,命令发射器510可将第二重置命令发射到存储器装置。
接收管理器515可基于发射所述重置命令而从存储器装置接收与存储器装置的模式寄存器存储第一值相关联的指示。在一些情况下,所述指示包含第一值。在一些实例中,接收管理器515可基于发射读取命令而从存储器装置接收第一值,其中确定第一值是基于从存储器装置接收到第一值。在一些情况下,接收管理器515可基于发射第二重置命令而从存储器装置接收第二指示,所述第二指示与存储器装置的模式寄存器存储第二值相关联。
值管理器520可基于接收到所述指示而确定第一值。在一些实例中,值管理器520可将第一值与指示存储器装置的第二操作模式的第二值进行比较,所述第二操作模式不同于存储器装置的与执行重置命令相关联的第一操作模式。在一些实例中,值管理器520可基于所述比较确定第一值与第一操作模式相关联并且不同于第二值,其中确定重置命令执行成功是基于确定第一值与第二值是不同的。在一些实例中,值管理器520可基于所述指示包含第一值而确定第一值。在一些情况下,值管理器520可基于接收到第二指示而确定第二值不同于第一值,所述第一值与存储器装置的第一操作模式相关联,所述第一操作模式与执行第二重置命令相关联。
执行命令管理器525可基于确定第一值而确定重置命令执行成功。在一些实例中,执行命令管理器525可基于确定第二值不同于第一值而确定第二重置命令执行不成功。
模式寄存器管理器530可基于接收到所述指示而从模式寄存器集中确定所述模式寄存器,其中确定第一值是基于确定模式寄存器。
图6示出说明根据本公开的方面的支持存储器系统中的重置验证的一或多种方法600的流程图。方法600的操作可由如本文所描述的存储器装置或其组件实施。举例来说,方法600的操作可由如参考图4所描述的存储器装置执行。在一些实例中,存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地,存储器装置可使用专用硬件执行所描述的功能的方面。
在605处,存储器装置可在存储器装置处执行重置操作。可根据本文中所描述的方法执行605的操作。在一些实例中,可由参考图4所描述的重置管理器执行605的操作的方面。
在610处,存储器装置可基于执行重置操作而将模式寄存器设置为第一值,所述第一值与成功地执行所述重置操作相关联。可根据本文中所描述的方法执行610的操作。在一些实例中,可由参考图4所描述的模式寄存器管理器执行610的操作的方面。
在615处,存储器装置可在将模式寄存器设置为第一值之后,将基于第一值的指示发射到主机装置。可根据本文中所描述的方法执行615的操作。在一些实例中,可由参考图4所描述的发射管理器执行615的操作的方面。
在一些实例中,如本文中所描述的设备可执行一或多种方法,例如方法600。所述设备可包含用于以下操作的特征、装置或指令(例如,非暂时性计算机可读媒体存储的可由处理器执行的指令):在存储器装置处执行重置操作;基于执行所述重置操作而将模式寄存器设置为第一值,所述第一值与成功地执行所述重置操作相关联;和在将所述模式寄存器设置为所述第一值之后,将基于所述第一值的指示发射到主机装置。
本文所描述的方法600和设备的一些情况可另外包含用于以下操作的操作、特征、装置或指令:在将所述指示发射到所述主机装置之后,将所述模式寄存器设置为第二值,所述第二值与所述存储器装置的第二操作模式相关联,所述第二操作模式可不同于所述存储器装置的与执行所述重置操作相关联的第一操作模式。
本文所描述的方法600和设备的一些例子可另外包含用于以下操作的操作、特征、装置或指令:从所述主机装置接收将所述模式寄存器设置为所述第二值的命令,其中将所述模式寄存器设置为所述第二值可基于从所述主机装置接收到所述命令。
在本文所描述的方法600和设备的一些实例中,所述存储器装置的所述第二操作模式可与执行读取操作或写入操作或这两者相关联。
本文所描述的方法600和设备的一些情况可另外包含用于以下操作的操作、特征、装置或指令:基于发射所述指示而从所述主机装置接收用于所述模式寄存器的读取命令;和基于接收到所述读取命令而将所述第一值发射到所述主机装置。
本文所描述的方法600和设备的一些例子可另外包含用于以下操作的操作、特征、装置或指令:根据周期性从所述主机装置接收用于所述模式寄存器的读取命令集;和基于接收到所述读取命令集中的一个读取命令而将存储于所述模式寄存器中的所述第一值发射到所述主机装置,其中发射所述指示可基于发射所述第一值。
在本文所描述的方法600和设备的一些实例中,介于成功地执行所述重置操作与将所述指示发射到所述主机装置之间的时间量可大于或等于针对执行所述重置操作定义的时间延迟。
本文所描述的方法600和设备的一些情况可另外包含用于以下操作的操作、特征、装置或指令:从所述主机装置接收在所述存储器装置处执行所述重置操作的命令,其中执行所述重置操作可基于接收到所述命令。
本文所描述的方法600和设备的一些例子可另外包含用于以下操作的操作、特征、装置或指令:在所述存储器装置处执行第二重置操作;通过所述存储器装置检测与所述第二重置操作相关联的错误;和在检测到所述错误之后,将可基于检测到与所述第二重置操作相关联的所述错误的第二指示发射到所述主机装置。
本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:基于发射所述指示而从所述主机装置接收用于所述模式寄存器的读取命令;和基于接收到所述读取命令而发射存储于所述模式寄存器处的第二值,其中所述第二值可不同于所述第一值并且指示与所述第二重置操作相关联的所述错误。
本文所描述的方法600和设备的一些情况可另外包含用于以下操作的操作、特征、装置或指令:通过可专用于发射与执行重置操作相关联的指示的引脚将所述指示发射到所述主机装置。
在本文所描述的方法600和设备的一些情况下,所述第一值的每一位包含逻辑值‘0’;所述第一值的每一位包含逻辑值‘1’;或所述第一值的每一位对应于可为预定义的值。
在本文所描述的方法600和设备的一些实例中,所述指示是指示在所述存储器装置处执行所述重置操作的完成。
在本文所描述的方法600和设备的一些情况下,所述指示包含所述第一值。
图7示出说明根据本公开的方面的支持存储器系统中的重置验证的一或多种方法700的流程图。方法700的操作可由如本文所描述的存储器装置或其组件实施。举例来说,可由如参考图4所描述的存储器装置执行方法700的操作。在一些实例中,存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地,存储器装置可使用专用硬件执行所描述的功能的方面。
在705处,存储器装置可在存储器装置处执行重置操作。可根据本文中所描述的方法执行705的操作。在一些实例中,可由参考图4所描述的重置管理器执行705的操作的方面。
在710处,存储器装置可基于执行重置操作而将模式寄存器设置为第一值,所述第一值与成功地执行所述重置操作相关联。可根据本文中所描述的方法执行710的操作。在一些实例中,可由参考图4所描述的模式寄存器管理器执行710的操作的方面。
在715处,存储器装置可在将模式寄存器设置为第一值之后,将基于第一值的指示发射到主机装置。可根据本文中所描述的方法执行715的操作。在一些实例中,可由参考图4所描述的发射管理器执行715的操作的方面。
在720处,所述存储器装置可在将所述指示发射到所述主机装置之后,将所述模式寄存器设置为第二值,所述第二值与所述存储器装置的第二操作模式相关联,所述第二操作模式不同于所述存储器装置的与执行所述重置操作相关联的第一操作模式。可根据本文中所描述的方法执行720的操作。在一些实例中,可由参考图4所描述的模式寄存器管理器执行720的操作的方面。
图8示出说明根据本公开的方面的支持存储器系统中的重置验证的一或多种方法800的流程图。方法800的操作可由如本文所描述的主机装置或其组件实施。举例来说,方法800的操作可由如参考图5所描述的主机装置进行。在一些实例中,主机装置可执行指令集合以控制主机装置的功能元件来执行所描述功能。另外或替代地,主机装置可使用专用硬件来进行所描述功能的方面。
在805处,主机装置可将重置命令发射到存储器装置。可根据本文中所描述的方法执行805的操作。在一些实例中,可由参考图5所描述的命令发射器执行805的操作的方面。
在810处,主机装置可基于发射所述重置命令而从存储器装置接收与存储器装置的模式寄存器存储第一值相关联的指示。可根据本文中所描述的方法执行810的操作。在一些实例中,可由如参考图5所描述的接收管理器执行810的操作的方面。
在815处,主机装置可基于接收到所述指示而确定第一值。可根据本文中所描述的方法执行815的操作。在一些实例中,可由参考图5所描述的值管理器执行815的操作的方面。
在820处,主机装置可基于确定第一值而确定重置命令执行成功。可根据本文中所描述的方法执行820的操作。在一些实例中,可由参考图5所描述的执行命令管理器执行820的操作的方面。
在一些实例中,如本文中所描述的设备可执行一或多种方法,例如方法800。所述设备可包含用于以下操作的特征、装置或指令(例如,非暂时性计算机可读媒体存储的可由处理器执行的指令):将重置命令发射到存储器装置;基于发射所述重置命令而从所述存储器装置接收与所述存储器装置的模式寄存器存储第一值相关联的指示;基于接收到所述指示而确定所述第一值;和基于确定所述第一值而确定所述重置命令的执行成功。
本文所描述的方法800和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:将所述第一值与指示所述存储器装置的第二操作模式的第二值进行比较,所述第二操作模式不同于所述存储器装置的与执行所述重置命令相关联的第一操作模式;和基于所述比较而确定所述第一值可与所述第一操作模式相关联并且可不同于所述第二值,其中确定所述重置命令的所述执行成功可基于确定所述第一值与所述第二值可为不同的。
本文所描述的方法800和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:在确定所述重置命令的所述执行成功之后,将所述模式寄存器设置为所述第二值的命令发射到所述存储器装置。
本文所描述的方法800和设备的一些例子可另外包含用于以下操作的操作、特征、装置或指令:基于接收到所述指示而从模式寄存器集中确定所述模式寄存器,其中确定所述第一值可基于确定所述模式寄存器。
本文所描述的方法800和设备的一些情况可另外包含用于以下操作的操作、特征、装置或指令:基于在所述存储器装置处执行所述重置操作的所述完成而将用于所述模式寄存器的读取命令发射到所述存储器装置;和基于发射所述读取命令而从所述存储器装置接收所述第一值,其中确定所述第一值可基于从所述存储器装置接收到所述第一值。
在本文所描述的方法800和设备的一些情况下,所述指示包含所述第一值,且确定所述第一值可基于所述指示包含所述第一值。
本文所描述的方法800和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令:将第二重置命令发射到所述存储器装置;基于发射所述第二重置命令而从所述存储器装置接收第二指示,所述第二指示与所述存储器装置的所述模式寄存器存储第二值相关联;基于接收到所述第二指示而确定所述第二值可不同于所述第一值,所述第一值与所述存储器装置的第一操作模式相关联,所述第一操作模式与执行所述第二重置命令相关联;和基于确定所述第二值可不同于所述第一值而确定所述第二重置命令执行不成功。
图9示出说明根据本公开的方面的支持存储器系统中的重置验证的一或多种方法900的流程图。方法900的操作可由如本文中所描述的主机装置或其组件实施。举例来说,方法900的操作可由如参考图5所描述的主机装置执行。在一些实例中,主机装置可执行指令集合以控制主机装置的功能元件来执行所描述功能。另外或替代地,主机装置可使用专用硬件来进行所描述功能的方面。
在905处,主机装置可将重置命令发射到存储器装置。可根据本文中所描述的方法执行905的操作。在一些实例中,可由参考图5所描述的命令发射器执行905的操作的方面。
在910处,主机装置可基于发射所述重置命令而从存储器装置接收与存储器装置的模式寄存器存储第一值相关联的指示。可根据本文中所描述的方法执行910的操作。在一些实例中,可由参考图5所描述的接收管理器执行910的操作的方面。
在915处,主机装置可基于接收到所述指示而确定第一值。可根据本文中所描述的方法执行915的操作。在一些实例中,可由参考图5所描述的值管理器执行915的操作的方面。
在920处,主机装置可将第一值与指示存储器装置的第二操作模式的第二值进行比较,所述第二操作模式不同于存储器装置的与执行重置命令相关联的第一操作模式。可根据本文中所描述的方法执行920的操作。在一些实例中,可由参考图5所描述的值管理器执行920的操作的方面。
在925处主机装置可基于所述比较确定第一值与第一操作模式相关联并且不同于第二值。可根据本文中所描述的方法执行925的操作。在一些实例中,可由参考图5所描述的值管理器执行925的操作的方面。
在930处,主机装置可基于确定第一值并且基于确定所述第一值与所述第二值不同而确定重置命令执行成功。可根据本文中所描述的方法执行930的操作。在一些实例中,可由参考图5所描述的执行命令管理器执行930的操作的方面。
图10示出说明根据本公开的方面的支持存储器系统中的重置验证的一或多种方法1000的流程图。方法1000的操作可由如本文所描述的主机装置或其组件实施。举例来说,方法1000的操作可由如参考图5所描述的主机装置执行。在一些实例中,主机装置可执行指令集合以控制主机装置的功能元件来执行所描述功能。另外或替代地,主机装置可使用专用硬件来进行所描述功能的方面。
在1005处,存储器装置可执行重置操作。可根据本文中所描述的方法执行1005的操作。在一些实例中,可由参考图4所描述的重置管理器执行1005的操作的方面。
在1010处,存储器装置可基于执行重置操作而将模式寄存器设置为第一值,所述第一值与成功地执行所述重置操作相关联。可根据本文中所描述的方法执行1010的操作。在一些实例中,可由参考图4所描述的模式寄存器管理器执行1010的操作的方面。
在1015处,存储器装置可在将所述模式寄存器设置为所述第一值之后,将基于所述第一值的指示发射到主机装置。可根据本文中所描述的方法来执行1015的操作。在一些实例中,可由如参考图4所描述的发射管理器执行1015的操作的方面。
在1020处,所述存储器装置可在将所述指示发射到所述主机装置之后,将所述模式寄存器设置为第二值,所述第二值与所述存储器装置的第二操作模式相关联,所述第二操作模式不同于所述存储器装置的与执行所述重置操作相关联的第一操作模式。可根据本文中所描述的方法执行1020的操作。在一些实例中,可由参考图4所描述的模式寄存器管理器执行1020的操作的方面。
在1025处,存储器装置可执行第二重置操作。可根据本文中所描述的方法执行1025的操作。在一些实例中,可由参考图4所描述的重置管理器执行1025的操作的方面。
在1030处,存储器装置可检测与第二重置操作相关联的错误。可根据本文中所描述的方法执行1030的操作。在一些实例中,可由参考图4所描述的错误管理器执行1030的操作的方面。
在1035处,存储器装置可在检测到所述错误之后,将基于检测到与所述第二重置操作相关联的所述错误的第二指示发射到所述主机装置。可根据本文中所描述的方法执行1035的操作。在一些实例中,可由参考图4所描述的发射管理器执行1035的操作的方面。
应注意,上文所描述的方法描述了可能的实施方案,且操作和步骤可经重新布置或以其它方式修改,且其它实施方案是可能的。此外,可以组合来自方法中的两个或更多个的部分。
描述一种设备。所述设备可包含接口,其用于从主机装置接收用于在所述设备处执行重置操作的重置命令;电路系统,其用于检测基于接收到所述重置命令而执行的所述重置操作的成功执行;和控制器,其与所述接口和所述电路系统耦合并且可操作以致使所述设备进行以下操作:基于所述电路系统检测到所述重置操作的所述成功执行而产生所述重置操作的所述成功执行的指示;和将所述指示传送到所述接口,其中所述接口将所述指示发射到所述主机装置。
在一些实例中,模式寄存器可为可操作的以存储与成功地执行所述重置操作相关联的第一值;或存储与所述设备的第二操作模式相关联的第二值,所述第二操作模式可不同于所述设备的与执行所述重置操作相关联的第一操作模式。
在一些情况下,控制器可另外可操作以基于执行所述重置操作而将所述模式寄存器设置为所述第一值,其中所述指示可基于所述第一值;和在将所述指示发射到所述主机装置之后将所述模式寄存器设置为所述第二值。
在一些情况下,所述接口包含专用于将所述指示从所述设备发射到所述主机装置的引脚。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号;然而,所属领域的一般技术人员应理解,信号可表示信号的总线,其中总线可具有各种位宽度。
术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径,那么组件被视为彼此电子通信(或彼此导电接触,或彼此连接,或彼此耦合)。在任何给定时间,基于包含所连接组件的装置的操作,彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径,或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例下,可例如使用诸如开关或晶体管之类的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件,在开路关系中,信号当前无法通过导电路径在组件之间传达,在闭路关系中,信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时,组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路,则组件彼此隔离。举例来说,由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时,所述控制器实现以下改变:阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文中论述的装置,包含存储器阵列,可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中,衬底是半导体晶片。在其它实例中,衬底可为绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP),或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间,通过离子植入或通过任何其它掺杂方法执行掺杂。
本文结合附图阐述的描述内容描述了实例配置,且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”,且不“优选于”或“优于”其它实例。详细描述包含具体细节,以提供对所描述技术的理解。然而,这些技术可在没有这些具体细节的情况下实践。在一些情况下,以框图形式示出熟知结构和装置,以免混淆所描述实例的概念。
在附图中,类似组件或特征可以具有相同的参考标记。另外,可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记,那么描述适用于具有相同第一参考标记的类似组件中的任一个,与第二参考标记无关。
可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中本公开所描述的各种说明性区块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器,但在替代方案中,处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如,DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器,或任何其它此配置)。
本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施,那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以发射。其它实例和实施在本公开和所附权利要求书的范围内。举例来说,归因于软件的性质,上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征还可物理上位于各种位置处,包含经分布以使得功能的部分在不同物理位置处实施。并且,如本文中所使用,包含在权利要求书中,项目的列表(例如,以例如“……中的至少一个”或“……中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表,使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即,A和B和C)。另外,如本文所用,短语“基于”不应理解为提及封闭条件集。举例来说,在不脱离本公开的范围的情况下,描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说,如本文所用,短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改,且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此,本公开不限于本文所述的实例和设计,而是被赋予与本文所公开的原理和新颖特征一致的最宽范围。
Claims (25)
1.一种方法,其包括:
在存储器装置处执行重置操作;
至少部分地基于执行所述重置操作而将模式寄存器设置为第一值,所述第一值与成功地执行所述重置操作相关联;和
在将所述模式寄存器设置为所述第一值之后,将至少部分地基于所述第一值的指示发射到主机装置。
2.根据权利要求1所述的方法,其另外包括:
在将所述指示发射到所述主机装置之后,将所述模式寄存器设置为第二值,所述第二值与所述存储器装置的第二操作模式相关联,所述第二操作模式不同于所述存储器装置的与执行所述重置操作相关联的第一操作模式。
3.根据权利要求2所述的方法,其另外包括:
从所述主机装置接收将所述模式寄存器设置为所述第二值的命令,其中将所述模式寄存器设置为所述第二值至少部分地基于从所述主机装置接收到所述命令。
4.根据权利要求2所述的方法,其中所述存储器装置的所述第二操作模式与执行读取操作或写入操作或这两者相关联。
5.根据权利要求1所述的方法,其另外包括:
至少部分地基于发射所述指示而从所述主机装置接收用于所述模式寄存器的读取命令;和
至少部分地基于接收到所述读取命令而将所述第一值发射到所述主机装置。
6.根据权利要求1所述的方法,其另外包括:
根据周期性从所述主机装置接收用于所述模式寄存器的多个读取命令;和
至少部分地基于接收到所述多个读取命令中的一个读取命令而将存储于所述模式寄存器中的所述第一值发射到所述主机装置,其中发射所述指示至少部分地基于发射所述第一值。
7.根据权利要求1所述的方法,其中介于成功地执行所述重置操作与将所述指示发射到所述主机装置之间的时间量大于或等于针对执行所述重置操作定义的时间延迟。
8.根据权利要求1所述的方法,其另外包括:
从所述主机装置接收在所述存储器装置处执行所述重置操作的命令,其中执行所述重置操作至少部分地基于接收到所述命令。
9.根据权利要求1所述的方法,其另外包括:
在所述存储器装置处执行第二重置操作;
通过所述存储器装置检测与所述第二重置操作相关联的错误;和
在检测到所述错误之后,将至少部分地基于检测到与所述第二重置操作相关联的所述错误的第二指示发射到所述主机装置。
10.根据权利要求9所述的方法,其另外包括:
至少部分地基于发射所述指示而从所述主机装置接收用于所述模式寄存器的读取命令;和
至少部分地基于接收到所述读取命令而发射存储于所述模式寄存器处的第二值,其中所述第二值不同于所述第一值并且指示与所述第二重置操作相关联的所述错误。
11.根据权利要求1所述的方法,其另外包括:
通过专用于发射与执行重置操作相关联的指示的引脚将所述指示发射到所述主机装置。
12.根据权利要求1所述的方法,其中:
所述第一值的每一位包括逻辑值‘0’;
所述第一值的每一位包括逻辑值‘1’;或
所述第一值的每一位对应于预定义的值。
13.根据权利要求1所述的方法,其中所述指示是指示在所述存储器装置处执行所述重置操作的完成。
14.根据权利要求1所述的方法,其中所述指示包括所述第一值。
15.一种方法,其包括:
将重置命令发射到存储器装置;
至少部分地基于发射所述重置命令而从所述存储器装置接收与所述存储器装置的模式寄存器存储第一值相关联的指示;
至少部分地基于接收到所述指示而确定所述第一值;和
至少部分地基于确定所述第一值而确定所述重置命令的执行成功。
16.根据权利要求15所述的方法,其另外包括:
将所述第一值与指示所述存储器装置的第二操作模式的第二值进行比较,所述第二操作模式不同于所述存储器装置的与执行所述重置命令相关联的第一操作模式;和
至少部分地基于所述比较而确定所述第一值与所述第一操作模式相关联并且不同于所述第二值,其中确定所述重置命令的所述执行成功至少部分地基于确定所述第一值与所述第二值是不同的。
17.根据权利要求16所述的方法,其另外包括:
在确定所述重置命令的所述执行成功之后,将所述模式寄存器设置为所述第二值的命令发射到所述存储器装置。
18.根据权利要求15所述的方法,其另外包括:
至少部分地基于接收到所述指示而从多个模式寄存器中确定所述模式寄存器,其中确定所述第一值至少部分地基于确定所述模式寄存器。
19.根据权利要求15所述的方法,其中所述第一值指示在所述存储器装置处执行重置操作的完成,所述方法另外包括:
至少部分地基于在所述存储器装置处执行所述重置操作的所述完成而将用于所述模式寄存器的读取命令发射到所述存储器装置;和
至少部分地基于发射所述读取命令而从所述存储器装置接收所述第一值,其中确定所述第一值至少部分地基于从所述存储器装置接收到所述第一值。
20.根据权利要求15所述的方法,其中:
所述指示包括所述第一值;且
确定所述第一值至少部分地基于所述指示包括所述第一值。
21.根据权利要求15所述的方法,其另外包括:
将第二重置命令发射到所述存储器装置;
至少部分地基于发射所述第二重置命令而从所述存储器装置接收第二指示,所述第二指示与所述存储器装置的所述模式寄存器存储第二值相关联;
至少部分地基于接收到所述第二指示而确定所述第二值不同于所述第一值,所述第一值与所述存储器装置的第一操作模式相关联,所述第一操作模式与执行所述第二重置命令相关联;和
至少部分地基于确定所述第二值不同于所述第一值而确定所述第二重置命令执行不成功。
22.一种设备,其包括:
接口,其用于从主机装置接收用于在所述设备处执行重置操作的重置命令,
电路系统,其用于检测至少部分地基于接收到所述重置命令而执行的所述重置操作的成功执行,和
控制器,其与所述接口和所述电路系统耦合并且可操作以致使所述设备进行以下操作:
至少部分地基于所述电路系统检测到所述重置操作的所述成功执行而产生所述重置操作的所述成功执行的指示;和
将所述指示传送到所述接口,其中所述接口将所述指示发射到所述主机装置。
23.根据权利要求22所述的设备,其另外包括模式寄存器,所述模式寄存器可操作以进行以下操作:
存储与成功地执行所述重置操作相关联的第一值;或
存储与所述设备的第二操作模式相关联的第二值,所述第二操作模式不同于所述设备的与执行所述重置操作相关联的第一操作模式。
24.根据权利要求23所述的设备,其中所述控制器另外可操作以致使所述设备进行以下操作:
至少部分地基于执行所述重置操作而将所述模式寄存器设置为所述第一值,其中所述指示至少部分地基于所述第一值;和
在将所述指示发射到所述主机装置之后将所述模式寄存器设置为所述第二值。
25.根据权利要求22所述的设备,其中所述接口包括专用于将所述指示从所述设备发射到所述主机装置的引脚。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962943722P | 2019-12-04 | 2019-12-04 | |
US62/943,722 | 2019-12-04 | ||
US17/097,766 | 2020-11-13 | ||
US17/097,766 US11474698B2 (en) | 2019-12-04 | 2020-11-13 | Reset verification in a memory system by using a mode register |
PCT/US2020/060880 WO2021113072A1 (en) | 2019-12-04 | 2020-11-17 | Reset verification in a memory system |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114787922A true CN114787922A (zh) | 2022-07-22 |
Family
ID=76210495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080084142.4A Pending CN114787922A (zh) | 2019-12-04 | 2020-11-17 | 存储器系统中的重置验证 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11474698B2 (zh) |
KR (1) | KR20220104226A (zh) |
CN (1) | CN114787922A (zh) |
DE (1) | DE112020005929T5 (zh) |
WO (1) | WO2021113072A1 (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4620504B2 (ja) | 2005-03-10 | 2011-01-26 | 富士通セミコンダクター株式会社 | 半導体メモリおよびシステム装置 |
TWI437430B (zh) * | 2010-04-07 | 2014-05-11 | Phison Electronics Corp | 動態切換分割區方法、記憶卡控制器與記憶卡儲存系統及電腦程式產品 |
JP2012010026A (ja) * | 2010-06-23 | 2012-01-12 | Seiko Epson Corp | 撮像装置及び撮像制御回路 |
GB2481447B (en) * | 2010-06-25 | 2012-06-27 | Visteon Global Tech Inc | Matrix addressed display system |
US9098491B2 (en) | 2012-11-23 | 2015-08-04 | Hong Kong Applied Science and Technology Research Institute Company Limited | Method and system for performing data transfer with a flash storage medium |
US9928895B2 (en) | 2016-02-03 | 2018-03-27 | Samsung Electronics Co., Ltd. | Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof |
US10650899B2 (en) | 2017-04-27 | 2020-05-12 | Everspin Technologies, Inc. | Delayed write-back in memory with calibration support |
US10127971B1 (en) | 2017-05-01 | 2018-11-13 | Micron Technology, Inc. | Systems and methods for memory cell array initialization |
EP3707940A4 (en) * | 2017-11-10 | 2021-08-18 | Telefonaktiebolaget LM Ericsson (publ) | TRANSMISSION DEVICE, RECEPTION DEVICE AND PROCESSES PERFORMED THEREIN TO MANAGE A BUFFER MEMORY RESTART |
-
2020
- 2020-11-13 US US17/097,766 patent/US11474698B2/en active Active
- 2020-11-17 DE DE112020005929.4T patent/DE112020005929T5/de active Pending
- 2020-11-17 CN CN202080084142.4A patent/CN114787922A/zh active Pending
- 2020-11-17 WO PCT/US2020/060880 patent/WO2021113072A1/en active Application Filing
- 2020-11-17 KR KR1020227021236A patent/KR20220104226A/ko unknown
-
2022
- 2022-09-16 US US17/946,183 patent/US11928333B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
DE112020005929T5 (de) | 2022-11-17 |
US11474698B2 (en) | 2022-10-18 |
US11928333B2 (en) | 2024-03-12 |
US20210173562A1 (en) | 2021-06-10 |
KR20220104226A (ko) | 2022-07-26 |
US20230014955A1 (en) | 2023-01-19 |
WO2021113072A1 (en) | 2021-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114080588A (zh) | 用于存储器装置的擦除速率控制 | |
CN114072772A (zh) | 具有快速数据存取的错误校正存储器装置 | |
CN114868190A (zh) | 存储器健康状态报告 | |
CN113728388A (zh) | 用于存储器装置的安全事件检测 | |
CN113903377B (zh) | 用于设置读取操作的参考电压的方法 | |
CN114930309A (zh) | 用于存储器装置的中断信令 | |
US11775385B2 (en) | Targeted command/address parity low lift | |
CN116893925A (zh) | 使用行错误信息的擦除操作 | |
CN115904829A (zh) | 检测数据总线驱动故障 | |
US11928333B2 (en) | Reset verification in a memory system | |
CN114730593A (zh) | 存储器系统中的刷新计数器 | |
CN113689901B (zh) | 产生存储器阵列控制信号 | |
US20230317191A1 (en) | Techniques for determining an interface connection status | |
US20240028247A1 (en) | Efficient error signaling by memory | |
US11714576B2 (en) | Memory bus drive defect detection | |
US11748191B2 (en) | Techniques for error correction at a memory device | |
US11670357B2 (en) | Memory system configured to perform a reset on one or more non-volatile memory cells upon transitioning power states | |
US20230197180A1 (en) | Address fault detection | |
US20230205615A1 (en) | Error detection signaling | |
US20230266918A1 (en) | Techniques to season memory cells | |
CN113571119A (zh) | 识别存储器装置中的高阻抗故障 | |
WO2022266583A1 (en) | Cell disturb on power state transition | |
CN115910185A (zh) | 存储器错误校正技术 | |
CN114902188A (zh) | 存储器装置的地址验证 | |
CN115917650A (zh) | 用于存储器装置的错误控制 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |