CN114902188A - 存储器装置的地址验证 - Google Patents

Abstract

描述了用于存储器装置的地址验证的方法、系统和装置。当存储器装置接收到写入命令时，所述存储器装置可以与写入的数据相关联地存储与所述写入命令相关联的写入地址的指示。当所述存储器装置接收到读取命令时，所述存储器装置可以检索数据和与检索到的数据相关联的先前存储的写入地址，并且所述存储器装置可以对照与所述检索到的数据相关联的所述先前存储的写入地址来验证与所述读取命令相关联的读取地址。因此，例如，所述存储器装置可以验证基于与读取命令相关联的地址从所述存储器阵列读取的数据是否是先前写入所述存储器阵列时响应于与匹配地址相关联的写入命令而写入的数据。

Description

存储器装置的地址验证

交叉引用

本专利申请要求贝姆(BOEHM)等人于2020年11月13日提交的标题为“存储器装置的地址验证(ADDRESS VERIFICATION FOR A MEMORY DEVICE)”的第17/098,096号美国专利申请以及贝姆(BOEHM)等人于2019年12月20日提交的标题为“存储器装置的地址验证(ADDRESS VERIFICATION FOR A MEMORY DEVICE)”的第62/951,517号美国临时专利申请的优先权；所述申请中的每一者均转让给本受让人，并且所述申请中的每一者均以全文引用的方式并入本文中。

背景技术

下文大体上涉及一或多个存储器系统，且更具体地，涉及存储器装置的地址验证。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可以被编程为两个支持状态中的一者，经常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可以支持超过两个状态，其中的任一状态可存储。为了存取所存储信息，组件可以读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。

存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等。存储器单元可以是易失性的或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置，例如DRAM，在与外部电源断开连接时可能会丢失其所存储的状态。

附图说明

图1示出根据本文公开的实例支持存储器装置的地址验证的系统的实例。

图2示出根据本文公开的实例支持存储器装置的地址验证的存储器裸片的实例。

图3示出根据本文公开的实例支持地址验证的存储器装置的实例。

图4示出根据本文公开的实例的框图，其示出用于支持地址验证的存储器装置处的写入地址指示的存储方案。

图5示出根据本公开的方面支持存储器装置的地址验证的存储器装置的框图。

图6到8示出根据本文公开的实例的流程图，其示出支持存储器装置的地址验证的一或多种方法。

具体实施方式

存储器装置可在各种条件下作为电子设备的部分进行操作，所述电子设备如个人计算机、无线通信装置、服务器、物联网(IoT)装置、机动车的电子组件等。在一些情况下，支持某些实施方案(例如，机动车辆，在一些情况下具有自主或半自主驾驶能力)的应用的存储器装置的可靠性约束可能增加。由此，用于一些应用的存储器装置(例如，DRAM)可预期以受制于相对较高行业规范的可靠性(例如，较高可靠性约束)进行操作。对于其它应用，提高存储器装置的可靠性仍然可能是有益的。

一些存储器系统包含错误检测技术，其重点在于数据是否包括正确的逻辑值(例如，正确的位值)。此类错误检测技术可以检测在主机装置与存储器装置之间的传输期间(例如，由于一或多个位值被误解或丢失)或存储在存储器阵列中时(例如，由于一或多个存储器单元的状态未被正确写入、维护或读取)数据是否被破坏。然而，可能发生在存储器阵列内的不正确地址中写入或读取有效数据(例如未损坏的数据)的情况。例如，如果地址在存储器装置处被不正确地解码，或者在存储器装置内的行解码器、列解码器或其它内部组件处发生错误(例如，解码器激活错误的存取线)，则使用一些错误检测技术可能无法检测到此类错误。尽管数据有效(例如，不存在传输或存储错误)，但在这种情况下，由于主机装置与存储器阵列之间传输错误数据(例如，从存储器阵列中的错误位置读取数据，或从正确(预期)位置读取数据但是在错误写入所述位置之后)，仍可能发生错误。未能检测到此类地址和位置相关错误可能会对系统的可靠性产生不利影响。

如本文所描述，存储器系统可被配置成确定从存储器阵列内的某个位置(例如，由阵列内地址标识的位置)读取的数据是否是先前正确写入所述位置的数据(例如，从存储器阵列的位置读取的数据是否意味着先前已写入所述位置)。例如，当存储器装置接收到写入命令时，与写入命令相关联的地址的指示(例如，与受写入命令约束的数据相关联的逻辑或物理地址，其可被称为写入地址)可存储到指定用于存储写入地址副本的存储器阵列的一部分。例如，写入地址的指示可以包含写入地址、写入地址的子集、基于部分或全部写入地址的奇偶校验信息，或其任何组合。此外，可以存储此类指示的任何数量的副本，其中在一些情况下，多个副本提供冗余和相关的可靠性优势(例如，可以存储写入地址的两个或更多个副本)。写入地址的指示可存储在存储器阵列中，并且与相关数据相关联(例如，与响应于写入命令而写入的数据在同一行或页内)。

当存储器装置响应于读取命令而读取数据时，可以相对于与读取命令相关联的读取地址来验证先前与检索到的数据相关联地存储的写入地址。也就是说，例如，存储器装置可以接收与读取命令相关联的地址(例如，与受读取命令约束的数据相关联的逻辑或物理地址，其可被称为读取地址)，基于读取地址(例如，从与读取地址相对应的位置)从存储器阵列检索数据，并且还从存储器阵列中检索先前与检索到的数据相关联地存储(例如，与检索到的数据在同一行中，与检索到的数据在同一页中)的写入地址的指示。然后，存储器装置可以将检索到的写入地址的指示与读取地址的类似指示进行比较(例如，可以计算、生成或以其它方式获得读取地址的类似指示，以支持与检索到的写入地址的指示进行一一比较)。通常，作为一个实例，本文描述的技术可被称为地址数据副本验证(ADCV)。

通过验证与读取命令相关联的读取地址和先前接收到的与响应于读取命令检索到的数据相关联的写入地址(例如，比较其指示)，存储器系统可以确定从阵列内的地址读取的数据(例如，与读取命令相关联的数据)是否是先前打算写入所述地址的数据。此类地址验证可以提高存储器装置或包含所述存储器装置的存储器系统的可靠性。此外，在一些情况下，存储器阵列的一部分(例如，阵列的一或多个子阵列、阵列或子阵列的列的子集)可指定用于(例如，专用于)存储写入地址的指示，并且可以使用现有存储来进行地址验证(例如，不需要增加总阵列大小或裸片大小)。

首先在如参考图1和2描述的存储器系统裸片的上下文中描述本公开的特征。在参考图3-5描述的电路和装置图的上下文中描述本公开的特征。进一步通过与如参考图6-8描述的存储器装置的地址验证有关的设备图和流程图示出且参考所述设备图和流程图描述本公开这些和其它特征。

图1示出根据本文公开的实例支持存储器装置的地址验证的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置110，但所述一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中描述。

系统100可包含如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。例如，系统100可示出计算机、笔记本计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、联网装置、车辆控制器等的方面。存储器装置110可以是用于存储用于系统100的一或多个其它组件的数据的系统的组件。

系统100的至少部分可以是主机装置105的实例。主机装置105可以是使用存储器执行过程的装置内的处理器或其它电路的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器或某一其它固定或便携式电子装置以及其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。

存储器装置110可以是用于提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可以是可配置的以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可用于支持以下中的一或多者：用于调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例，或其它因素。

存储器装置110可用于存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应和执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。

主机装置105可包含以下中的一或多者：外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件。主机装置的组件可使用总线135彼此耦合。

处理器125可用于提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能。处理器125可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。

BIOS组件130可以是包含作为固件操作的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的期望容量或指定容量。每个存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个平铺块、一或多个区段)，其中每个存储器单元用于存储至少一位数据。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。在一些实例中，存储器阵列170可以包含一或多个子阵列(例如，参考图3所描述)。至少一个子阵列可被配置成存储与写入命令相关联的地址(例如，写入地址)的副本。所存储的地址的副本可与受制于读取命令的数据进行比较。

装置存储器控制器155可包含用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文描述的存储器装置110的操作。

在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。例如，存储器装置110可接收指示存储器装置110要存储用于主机装置105的数据的写入命令或指示存储器装置110要将存储于存储器裸片160中的数据提供到主机装置105的读取命令。如本文所描述，可将与写入命令相关联的地址(例如，写入地址)的副本存储到存储器阵列170的一部分。可将所存储的地址的副本与受制于读取命令的数据进行比较，这可提高存储器系统的可靠性。

本地存储器控制器165(例如，存储器裸片160本地的)可用于控制存储器裸片160的操作。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含可执行本文所描述的各种功能的装置存储器控制器155和本地存储器控制器165或外部存储器控制器120。由此，本地存储器控制器165可用于与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器，或用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。

外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传送信息、数据或命令中的一或多者。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的功能可由处理器125实施。例如，外部存储器控制器120可以是由处理器125或系统100的其它组件或主机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦可。

主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可用于支持外部存储器控制器120与存储器装置110之间的通信。每个通道115可以是在主机装置105与存储器装置之间运载信息的传输媒体的实例。每个通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可以是可操作以运载信号的导电路径的实例。例如，通道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫以及在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可用于充当通道的部分。

通道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。例如，通道115可以包含一或多个命令和地址(CA)通道186、一或多个时钟信号(CK)通道188、一或多个数据(DQ)通道190、一或多个其它通道192，或其组合。在一些实例中，可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令经由通道115传送信息。在SDR信令中，可针对(例如，在时钟信号的上升或下降沿上的)每个时钟周期登记信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对(例如，在时钟信号的上升沿和下降沿两者上的)每个时钟周期登记信号的两个调制符号(例如，信号电平)。

存储器装置110可被配置成确定从存储器阵列170内的位置读取的数据是否是响应于先前写入命令而正确写入所述位置的数据。如本文所讨论的，存储器装置110可以从主机装置105接收写入命令。当存储器装置110接收到写入命令时，可以将与写入命令相关联的地址的指示(例如，写入地址的指示)存储到存储器阵列170的一部分。存储器装置110还可以从主机装置105接收读取命令。响应于读取命令，存储器装置110可以对照与存储在存储器阵列170中与读取地址对应的位置处的数据相关联的写入地址的指示来验证与读取命令相关联的读取地址。如果地址(例如，其指示)匹配或以其它方式确定为不指示错误条件，则可由存储器装置110输出读取的数据。在一些实例中，如果地址(例如，其指示)不匹配，则存储器装置110可以通知主机装置105地址不匹配(例如，通过输出错误标志或通过存储错误标志以供主机装置105稍后轮询)。如果地址不匹配，则存储器装置110可以输出也可以不输出读取的数据，而如果地址匹配，则存储器装置可以通知也可以不通知主机装置105，这取决于实施方案。这种地址验证可以提高存储器装置110的可靠性。

图2示出根据本文公开的实例支持存储器装置的地址验证的存储器裸片200的实例。存储器裸片200可以是参考图1描述的存储器裸片160的实例。在一些实例中，存储器裸片200可以被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可以包含一或多个存储器单元205，所述存储器单元可各自编程为存储不同逻辑状态(例如，被编程为一组两个或更多个可能状态中的一者)。例如，存储器单元205可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层存储器单元)可用于一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，如参考图1所描述的存储器阵列170。

存储器单元205可以存储表示电容器中的可编程状态的电荷。DRAM架构可以包含电容器，所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件也是可能的。例如，可使用非线性电介质材料。存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，所述电压源可以是例如Vpl的单元板参考电压，或者可以是例如Vss的接地。

存储器裸片200可包含一或多个存取线(例如，一或多个字线210和一或多个数字线215)，其布置成图案，例如网格状图案。存取线可以是与存储器单元205耦合的导线，并且可以用于对存储器单元205执行存取操作。在一些实例中，字线210可以被称为行线。在一些实例中，数字线215可称作列线或位线。对存取线、行线、列线、字线、数字线或位线或其类似物的引用可在不影响理解或操作的情况下互换。存储器单元205可以定位在字线210与数字线215的相交处。

可通过激活或选择例如字线210或数字线215中的一或多者的存取线来对存储器单元205执行例如读取和写入的操作。通过偏置字线210和数字线215(例如，对字线210或数字线215施加电压)，可在其相交点处存取单个存储器单元205。呈二维或三维配置的字线210和数字线215的相交可被称为存储器单元205的地址。

可以通过行解码器220或列解码器225来控制对存储器单元205的存取。例如，行解码器220可以从本地存储器控制器260接收行地址，并且基于接收到的行地址来激活字线210。列解码器225可以从本地存储器控制器260接收列地址，并且可以基于接收到的列地址来激活数字线215。在一些实例中，存储器裸片200可以(例如，从主机装置)接收写入命令。行解码器220和列解码器225可以对写入地址进行解码，并且可以将相关联数据存储到一或多个存储器单元205。可将写入地址的副本存储到存储器裸片200的一部分。当存储器裸片200接收到对与所存储的写入地址相关联的数据的读取命令时，可将与读取命令相关联的地址(例如，读取地址)与所存储的写入地址进行比较。如果地址匹配，则可从存储器裸片200读取数据。

选择或撤销选择存储器单元205可通过使用字线210激活或撤销激活开关组件235来实现。电容器230可使用开关组件235与数字线215耦合。例如，当开关组件235被撤销激活时电容器230可与数字线215隔离，且当开关组件235被激活时电容器230可与数字线215耦合。

感测组件245可用于检测存储在存储器单元205的电容器230上的状态(例如电荷)且基于(例如使用)所存储状态确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或另外转换因存取存储器单元205产生的信号。感测组件245可将从存储器单元205检测到的信号与参考250(例如，参考电压)进行比较。检测到的存储器单元205的逻辑状态可作为感测组件245的输出提供(例如，到输入/输出组件255)，且可向包含存储器裸片200的存储器装置的另一组件指示检测到的逻辑状态。

本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件245)控制存储器单元205的存取。本地存储器控制器260可以是参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225和感测组件245中的一或多者可以与本地存储器控制器260处于相同位置。本地存储器控制器260可用于从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或这两者)转译为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行所述一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器260可产生行和列地址信号以激活目标字线210和目标数字线215。

本地存储器控制器260还可以产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的施加电压或电流的振幅、形状或持续时间可经调整或变化，且针对在操作存储器裸片200中论述的各种操作可以是不同的。

本地存储器控制器260可用于对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。本地存储器控制器260可用于执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。

存储器裸片200可被配置成确定从一或多个存储器单元205读取的数据是否是先前与对那些相同存储器单元205的写入命令相关联的数据。如本文所讨论，当接收到针对存储器裸片200的写入命令时，行解码器220和列解码器225可以解码相关联地址并激活一或多个适当的字线210和位线215，以将数据写入对应于与写入命令相关联的写入地址的一或多个存储器单元205。此外，可以将写入地址的指示存储到存储器裸片200的一部分，以便当随后接收到使得存取相同存储器单元205的读取命令时，可以对照与读取命令相关联的读取地址来验证先前存储的写入地址的指示。验证从阵列读取的数据是否正确写入读取数据的地址可以提高存储器裸片200的可靠性。

图3示出根据本文公开的实例支持地址验证的存储器装置300的实例。存储器装置300可以包含本文参考图1和2描述的一或多个组件。例如，存储器装置300可以包含行解码器330(其可以是参考图2描述的行解码器220的实例)和列解码器335(其可以是参考图2描述的列解码器225的实例)。存储器装置300还可以包含存储器阵列305、命令组件325、验证组件340、输出组件360和模式寄存器365。在一些实例中，验证组件340可以包含写入地址组件345、读取地址组件350和比较组件355。验证组件340可被配置成对照与存储器阵列305先前接收到的写入命令相关联的写入地址来验证与对数据的读取命令相关联的读取地址。通过验证与从存储器阵列305读取的数据相关联的读取和写入地址，存储器装置300可以基于与读取地址匹配的写入地址来确定从阵列读取的数据(例如，响应于与读取地址相关联的读取命令而读取的数据)先前是否已写入存储器阵列305，这可以提高存储器装置300的可靠性。

存储器阵列305可包含多个存储器单元。存储器阵列305的存储器单元可以被组织成从中可以同时读取或写入数据(例如，响应于单个存取命令)的群组，并且这些群组可以被称为页(例如，存储器单元页、数据页)。例如，具有存储器阵列305的存储器单元可以布置成行和列，并且每个存储器单元行可以对应于不同页。在一些实例中，存储器阵列305还可以划分为任意数量的子阵列315。例如，列的不同子集可对应于不同的子阵列315。在一些情况下，每个子阵列315可与感测组件310(例如，与感测组件310内的一或多个对应感测放大器)耦合，所述感测组件可以是如参考图2描述的感测组件245的实例。例如，存储器阵列可以包含2,048列的存储器单元，其被划分为八(8)个子阵列315，每个子阵列包含256列。应理解，本文中使用的这些和其它特定数字纯粹是为了清楚地说明相关概念，而并非限制性的。

存储器阵列305的部分380可专用于存储写入地址的指示。例如，存储器阵列305或子阵列315的列的子集可专用于存储写入地址的指示。在存储器单元行内，部分380内的存储器单元可用于存储与存储到此行其它存储器单元的数据相关联的写入地址的指示。在一些情况下，部分380可以是存储器阵列305的列的子集。另外或替代地，在一些情况下，部分380可以包含一或多个子阵列315(例如，如图3的实例中所示，其中部分380对应于子阵列315-a)，但应理解，部分380的边界不需要与子阵列315边界对齐。在部分380对应于一或多个子阵列315的情况下，应用数据的页大小可相应减小，例如，在图3的实例中，存储器阵列305可支持2,048位的页大小(例如，由于具有2,048列)，但当启用地址验证且部分380对应于子阵列315-a时，应用数据的页大小可以减少到1,792位。在一些情况下，部分380内的列的不同子集(或其它单元分组)可对应于不同的子阵列315(例如，在部分380内，列的第一子集可用于存储与子阵列315-b相关联的写入地址的指示，列的第一子集可用于存储与子阵列315-c相关联的写入地址的指示，等)。

存储器阵列305可经由行解码器330和/或列解码器335与命令组件325耦合。在一些实例中，命令组件325可以与主机装置(未示出)通信以接收对存储器阵列305的写入命令或读取命令。例如，命令组件325可以从主机装置接收命令，所述命令包含针对存储器阵列305处的存取操作(例如，读取操作、刷新操作、写入操作)的指令。所述命令还可以包含或以其它方式指示存取操作所针对的存储器阵列305的地址。地址可以包括例如与存储器阵列305的一或多个行和列相对应的行地址和列地址。存储器装置300可以利用验证组件340来确定(例如，识别、检测)与从主机装置接收的命令的传输、解码或执行相关联的错误。在一些情况下，确定错误可以提高存储器装置300的可靠性。例如，存储器装置300可以确保向正确的地址写入数据或从正确的地址读取数据。

存储器装置300可以利用验证组件340来确保将数据写入正确地址或从正确地址读取数据。例如，当命令组件325接收到对存储器阵列305的写入命令时，写入地址组件345可以从命令组件325接收写入地址或其指示，并且写入地址组件345可以将写入地址的指示存储(例如写入)部分380。所存储的写入地址的指示可以与对应于写入命令的数据相关联地存储(例如，存储在同一页中)。例如，可以将数据存储到存储器阵列305内的行的一部分(或多行的部分)(例如，至少部分地基于行解码器330、列解码器335或感测组件310或其任何组合的动作)，并且可以将相关联写入地址的指示存储到部分380内的行的剩余部分(或多行的剩余部分)中的一些或全部。

当命令组件325接收到对存储到存储器阵列305的数据的读取命令时，可以从存储器阵列305读取数据(例如，至少部分地基于行解码器330、列解码器335或感测组件310或其任何组合的动作)，并且读取地址组件350可以从命令组件325接收与读取命令相关联的读取地址的指示。也可以从存储器阵列305读取先前与读取数据相关联地存储在部分380中的写入地址的指示(例如，至少部分地基于行解码器330、列解码器335或感测组件310或其任何组合的动作)，并且读取地址组件350可以(例如，从感测组件310)接收先前存储的写入地址指示。

在一些实例中，当响应于读取命令而从存储器阵列305读取数据时，比较组件355可以将(i)基于与经历读取命令的数据相关联地存储而从部分380检索的写入地址的指示与(ii)与读取命令相关联的读取地址的类似指示进行比较。这种验证可以指示这两个指示是否匹配，且因此指示响应于读取命令而读取的数据是否是从与匹配的写入地址相关联的数据先前被写入的位置读取的(且因此指示对数据的读取命令和之前的写入命令是否在存储器阵列305的正确位置执行)。例如，比较组件355可以从读取地址组件350接收检索到的写入地址的指示，并且比较组件355可以从命令组件325接收读取地址并生成其适当指示(或从命令组件325接收指示)。写入地址的指示可以包括写入地址的副本、写入地址的子集的副本、基于写入地址的奇偶校验信息或其任何组合，因此读取地址的类似指示可以包括读取地址的副本、读取地址的子集的副本、基于读取地址的奇偶校验信息或其任何组合。

如果比较组件355确定(例如，基于比较相关联指示)(i)与读取命令相关联的读取地址和(ii)与从存储器阵列305检索到的数据相关联的写入地址匹配，则比较组件355可以识别没有与数据相关联的地址错误。如果比较组件355确定(例如，基于比较相关联指示)(i)与读取命令相关联的读取地址和(ii)与从存储器阵列305检索到的数据相关联的写入地址不匹配，则比较组件355可以识别存在与数据相关联的地址错误。

如果存在与读取命令相关联的地址错误，则比较组件355可以向外部装置(例如，主机装置105)指示地址错误。例如，比较组件355可以向输出组件360发送地址错误的指示，所述输出组件又可以向外部装置指示地址错误。另外或替代地，比较组件355可以更新模式寄存器365以包含地址错误的指示(例如，用于外部装置的后续轮询、用于错误记录或性能跟踪)。当读取的数据与地址错误相关联时，输出组件360可以将也可以不将读取的数据输出到外部装置，这取决于实施方案。

如果没有与读取命令相关联的地址错误，则比较组件355可以向输出组件360指示没有(不存在)地址错误，所述输出组件可以将读取的数据输出到外部装置(例如，主机装置105)。当读取的数据与地址错误不相关联时，输出组件360可以指示也可以不指示没有地址错误，并且比较组件355可以更新也可以不更新模式寄存器365，这取决于实施方案。

在一些实例中，并非在内部执行地址验证，存储器装置可以响应于读取命令(以及基于读取命令而从存储器阵列305读取的数据)而输出一或多条底层信息(例如，可输出一或多条先前存储的写入地址的指示)，并且例如主机装置的外部装置可以执行地址验证(例如，可以接收由验证组件340接收的如本文描述的信息，并且可以执行本文中归属于验证组件340的一或多个操作)。在此类实例中，输出组件360可以向外部装置输出支持验证的信息。

如先前所陈述，写入地址的指示可以是写入地址的副本、写入地址的子集的副本、或基于写入地址中的一些或全部的奇偶校验信息，或其任何组合。在一些情况下，可以在每个子阵列315的基础上寻址和存取数据(例如，写入和读取)。在一些此类情况下，不同子阵列315内的存储器单元行的部分可以独立操作，并且可以被称为子行或子页。

例如，数据的单个子页的写入地址可以包含有限数量的地址位，例如二十八(28)位。因此，由命令组件325接收的写入地址可以包含子阵列数量的倍数的位量。例如，搁置部分380可以使存储器阵列305具有七(7)个子阵列用于存储数据(也可被称为操作数据或应用数据)。在此类实例中，命令组件325接收的写入地址可以包含196位。因此，如果写入指示是写入地址的完整副本，则写入地址组件345可以将写入地址的副本(例如196位)存储到存储器阵列305的部分380。

在写入指示是写入地址子集的副本的其它实例中，则写入地址组件345可以将写入地址子集的副本存储到存储器阵列305的部分380。例如，数据的单个子页的写入地址可以包含有限数量的位，例如二十八(28)位，并且所存储的子集可以包含每个子页地址九(9)个最高有效位和九(9)个最低有效位，因此每个子页地址的总位为十八(18)位，并且总共126位，因此写入地址组件345可以将写入地址的子集的副本(例如，126位)存储到存储器阵列305的部分380。

在一些实例中，可以将写入地址的指示的多个副本存储到部分380，这可以提供增强的可靠性或其它益处。例如，如前一实例中所描述，如果存储写入地址的126位子集作为其指示，则可以将两个副本(因此总共252位)存储到部分380。此外，作为对写入地址的部分或全部位的代替或补充，写入地址的指示可以包含基于写入地址的部分或全部位计算的奇偶校验信息(一或多个奇偶校验位)。读取地址组件350可以根据写入地址组件345用于获取写入地址指示的相同算法来处理读取地址的位以获取其指示，从而支持比较组件355进行的一一比较。

在其中写入地址的指示的多个副本存储在部分380中的一个实例中，比较组件355可以在将任一副本与读取地址的对应指示进行比较之前比较所存储的副本。如果所存储的写入地址指示副本匹配，则比较组件355可以将任一副本与读取地址的对应指示进行比较，以确定是否存在地址错误。如果所存储的写入地址指示副本并非都彼此匹配，则可以通过输出组件360将此类指示输出到外部装置(例如，主机装置)或存储到模式寄存器365。例如，可以指示和读取地址的对应指示匹配或不匹配的写入地址指示的所存储副本的数量，从而提供关于是否存在地址错误(例如，存在潜在地址错误)的置信度指示。可以提供此类置信度指示来代替或补充关于是否存在地址错误的二进制(例如，是/否)指示(例如，如果写入地址的任何一或多个所存储指示和读取地址的对应指示不匹配，则二进制指示可指示存在地址错误)。

在其中写入地址的指示的多个副本存储在部分380中的另一实例中，比较组件355可以将每个所存储副本与读取地址的对应指示进行比较(例如，并行地，以获得延迟优势)。如果所存储的任何写入地址指示副本和读取地址的对应指示不匹配，则可以通过输出组件360将此类指示输出到外部装置(例如，主机装置)或存储到模式寄存器365。例如，可以指示和读取地址的对应指示匹配或不匹配的写入地址的指示的所存储副本的数量，从而提供关于是否存在地址错误(例如，存在潜在地址错误)的置信度指示。可以提供此类置信度指示来代替或补充关于是否存在地址错误的二进制(例如，是/否)指示(例如，如果写入地址的任何一或多个所存储指示和读取地址的对应指示不匹配，则二进制指示可指示存在地址错误)。

在其中写入地址的指示的多个副本存储在部分380中的另一实例中，比较组件355可以依次将每个所存储副本与读取地址的对应指示进行比较(例如，将所存储副本一个接另一与读取地址的对应指示进行比较)。在一些情况下，一旦写入地址的所存储指示之一与读取地址的对应指示不匹配，则可跳过后续比较(例如，以获得延迟优势)。替代地，可以指示和读取地址的对应指示匹配或不匹配的写入地址的指示的所存储副本的数量，从而提供关于是否存在地址错误(例如，存在潜在地址错误)的置信度指示。可以提供此类置信度指示来代替或补充关于是否存在地址错误的二进制(例如，是/否)指示(例如，如果写入地址的任何一或多个所存储指示和读取地址的对应指示不匹配，则二进制指示可指示存在地址错误)。

在一些情况下，写入地址的指示可以包含写入地址的一些或所有位，并且基于其的奇偶校验信息可以在部分380内关联存储(例如，在同一页或行中)。在这种情况下，响应于读取命令，比较组件355可以基于相关存储的奇偶校验信息，对检索到的写入地址的指示执行奇偶校验。在此类情况下，即使所有一或多个所存储和检索的写入地址指示和读取地址的对应指示匹配，但如果奇偶校验识别出所存储的奇偶校验信息与新计算的指示写入地址的奇偶校验信息之间的奇偶校验错误，则可指示潜在的地址错误。

应理解，如本文描述的地址错误或潜在地址错误的任何指示可以由输出组件360输出到外部装置(例如，主机装置)，并且可以另外或替代地存储到模式寄存器365(例如，用于外部装置的后续轮询，或用于错误记录或性能跟踪)。此外，本文描述的操作(例如，比较)和指示可以是在存储器阵列305级别、子阵列315级别，或者具有任何其它粒度(例如，可以存储写入地址的不同指示，并随后在每行、每子行或其它基础上进行评估)。

在一些情况下，是否启用和使用地址验证，以及因而是否将写入地址和相关信息的指示存储到部分380，或者是否替代地使用部分380来存储其它数据，且因此页中包含的数据总量，可以基于模式寄存器365的设置(例如，字段的内容)。

图4示出根据本文公开的实例的框图400，其示出用于支持地址验证的存储器装置处的写入地址指示的存储方案。框图400可示出存储器阵列405内的多个子阵列415到415-g。子阵列415和存储器阵列405可以是如参考图3讨论的子阵列315和存储器阵列305的实例。框图还可以示出验证数据集410，其可以包含写入地址的一或多个指示，可能还包含其它验证相关数据。在一些情况下，验证数据集410可对应于数据页(例如，行)，并且验证数据集410可以包含多个子集420。每个子集420可以包含与存储在相应子页(例如，子页，例如子行)中的数据相对应的一或多个验证数据位。例如，子集420-a可以包含与存储在子阵列415-a内的子行中的数据相对应的一或多个验证数据位，子集420-b可以包含与存储在子阵列415-b内的子行中的数据相对应的一或多个验证数据位，以此类推，其中子行中的每一者位于存储器阵列405的同一行中。验证数据集410或其子集420可以包含如本文描述的写入地址的指示。

如参考图3所描述，存储器阵列305的一部分可被配置成存储数据，存储器阵列305的另一部分380可被配置成存储验证数据集410。可以针对存储器装置接收的每个写入命令和相关联的数据集存储验证数据集410。例如，如图4所示，仅出于示例性目的，存储器阵列可以包含八(8)个子阵列415，并且七(7)个子阵列415可以被配置成存储数据，而一(1)个子阵列415或一部分被配置成存储验证数据集410。例如，子阵列415可被配置成存储验证数据集410，并且子阵列415-a到415-g可被配置成存储数据(例如，作为存储器阵列405内与对应验证数据集410相同的页或行的部分)。例如，子阵列415可对应于如参考图3描述的部分380。在其它实例(未示出)中，部分380可以包含任何数量的不同子阵列415、存储器阵列305内的一列或多列的任何其它集、或存储器阵列305内的存储器单元的任何其它分组中的一部分或全部。此外，在一些情况下，具有子阵列415的存储器单元的不同列或其它子集可被配置成存储与存储在相应子阵列415中的数据相关联的不同子集420。

在一些情况下，每个子集420可以包含写入与子集420相关联的子阵列的数据的子页写入地址的至少一个指示(例如，其中页(例如行)的写入地址包括页内每个子页(例如子行)的一个子页写入地址)。作为一个实例，每个子页写入地址可以包含一定数量的地址位(例如，28位)，并且响应于子阵列415-a到415-g中的一者内的子行的写入命令，可以将子页写入地址位中的一些或全部存储到子阵列415，作为对应子集420的一部分。在一些实例中，子阵列415的每个子页地址的最高有效位的数量和最低有效位的数量可以包含在子页写入地址的指示中。例如，每个子页写入地址的九(9)个最高有效位和九(9)个最低有效位可以包含在子页写入地址的指示中，使得每个子集420包含至少十八(18)位。如果每个子集420中包含子页写入地址的18位指示，则在图4的实例中，验证数据集410可以包含至少126位，因为有七个子阵列415-a到子阵列415-g用于存储数据，因此验证数据集410中有七个子集420。

此外，在一些情况下，如本文所描述，子页写入地址的每个指示的多个副本可以存储为验证数据集410的一部分。例如，如果子页写入地址的每个指示如上述实例中所示包含十八(18)位，并且每个子集420包含相关联子阵列415的子页写入地址的指示的两个副本，则在图4的实例中，验证数据集410可以包含至少252位。

在一些实例中，每个子集420可以包含与对应子阵列415的子页写入地址或数据子页相关联的一或多个奇偶校验位。例如，存储器装置可支持内部错误校正或检测过程，以校正或检测与传输或存储数据相关联的错误，这可被称为错误校正码(ECC)过程。在一些情况下，ECC过程可能是单错误校正(SEC)或单错误校正和双错误检测(SECDED)。一些SEC方案可以对特定大小的每个数据位群组使用固定数量的奇偶校验位(例如，对每个128数据位群组使用8个奇偶校验位)。一些SECDED方案可以对每个此类群组使用额外位(例如，对每个128数据位群组使用第9奇偶校验位)，并且所述额外位可以被称为DED位。DED位可指示两个评估的位集之间的失配量是奇数还是偶数(例如，使得SEC奇偶校验位可用于检测和校正单位(奇数编号)错误，但不校正双位(偶数编号)错误，从而避免第三位的混叠和无意中产生三位错误)。例如，可以通过对相关联群组中的所有位进行XOR运算来计算DED位。在一些情况下，存储器装置可以基于写入存储器阵列的位群组在内部计算DED位，或者，存储器装置可以针对位群组接收DED位(例如，作为ECC方案的部分，主机装置可以将DED位与位群组相关联地传输，用于检测与将位群组传输到存储器装置以写入存储器阵列相关联的传输错误)。

作为一个实例，每个子集420可以包含一或多个DED位，每个DED位用于写入与子集420相关联的子阵列415的对应位群组。例如，每个子阵列415可以是256列宽，且因此每个数据子页可以包含256位(例如，存储到子行中的256个存储器单元)。可以针对子页内的每个128位群组计算DED位，且因此每个子页可以与两(2)个DED位相关联，因此每个子集420可以包含两(2)个DED位。在一些情况下，DED位的冗余副本可以包含在子集420中，例如，每个DED位可以一式三份存储到部分380(作为冗余因子的一个实例)，因此每个子集420可以包含六(6)个DED位。因此，可以与响应于写入命令而写入的应用数据页相关联地将42个DED位，且因此至少42个奇偶校验位存储到子阵列415(应用数据的每个子页六(6)个DED位)。在一些情况下，将DED位存储在存储器阵列中可被称为内部双位错误检测(ISDD)。

在一些情况下，写入地址的每个指示中包含的位量可取决于验证数据集410中包含的其它信息(如有)(例如，基于存储器阵列的一部分380以及其中的行部分中包含的固定数量的存储器单元)。例如，可以根据是否启用了其它验证方案且因此部分380中的一些存储器单元是否可以用于其它目的来调整包含在写入地址的每个指示中的位量。作为一个实例，如果ISDD和ADCV都已启用，则子页写入地址的每个指示可以从十八(18)位减少到十四(14)位，例如，从九(9)个MSB和九(9)个LSB减少到七(7)个MSB和七(7)个LSB。因此，在图4的实例中，如果子页写入地址的每个指示被重复存储，则验证数据集410可以包含196位(每个子阵列415十四(14)位乘以七(7)个子阵列415乘以两(2))，其可以容纳子阵列415内如上所述的42个DED位(例如，因为196加42小于256)。

在一些情况下，ADCV、ISDD或两者是否启用可取决于模式寄存器(例如模式寄存器365)中的一或多个设置。在一情况下，可以基于模式寄存器中的单个设置(例如，单个字段、单个位)同时启用或禁用某些验证方案，例如ADCV、ISDD。

图5示出根据本公开的方面支持存储器装置的地址验证的存储器装置505的框图500。存储器装置505可以是如参考图3和4描述的存储器装置的方面的实例。存储器装置505可以包含写入组件510、接收中组件515、接收组件520、读取组件525、确定组件530和传输组件535。这些模块中的每一者可以直接或间接地彼此通信(例如，经由一或多个总线)。

接收组件520可在包含存储器单元阵列的存储器装置处接收将数据写入阵列内的地址的命令。写入组件510可以基于命令而将数据写入阵列。在一些实例中，写入组件510可以基于命令而将地址的指示写入阵列。

在一些实例中，接收组件520可以接收从阵列读取数据的第二命令，所述第二命令与阵列内的第二地址相关联。在一些实例中，读取组件525可以基于接收到第二命令而从阵列读取数据和地址的指示。在一些实例中，传输组件535可以基于数据和地址的指示而向存储器装置的主机装置传输信令。

确定组件530可以基于地址的指示而确定第二地址是否和地址匹配，其中信令指示数据以及第二地址是否和地址匹配。在一些实例中，写入组件510可以将第二地址和第一地址不匹配的指示写入存储器装置处的模式寄存器。在一些实例中，信令指示数据和第一地址。

在一些实例中，写入组件510可以将数据写入阵列内的存储器单元页的第一部分。在一些实例中，写入组件510可以将地址写入页的第二部分。

在一些实例中，页地址包含与同一行地址相关联的存储器单元。在一些实例中，存储器单元页包含多个子阵列内的存储器单元，页的第一部分在多个子阵列中的第一子阵列内，并且页的第二部分在多个子阵列中的第二子阵列内。

在一些实例中，地址包含多个位，并且地址的指示包含多个位的至少一个子集。在一些实例中，地址包含多个位，并且可以基于多个位而计算一或多个奇偶校验位，其中地址的指示包含一或多个奇偶校验位。

在一些实例中，写入组件510可以基于命令而将地址的指示的副本写入阵列。

在一些实例中，接收组件520可以接收从阵列读取数据的第二命令，所述第二命令与阵列内的第二地址相关联。在一些实例中，读取组件525可以基于第二命令而读取数据、地址的指示以及地址的指示的副本。在一些实例中，确定组件530可以确定第二地址是否对应于地址的指示或地址的指示的副本中的至少一者。传输组件535可以向存储器装置的主机装置传输指示数据和数据的有效性的信令，数据的有效性是基于第二地址是否对应于地址的指示或地址的指示的副本中的至少一者。

接收组件520可在包含存储器单元阵列的存储器装置处接收从阵列读取数据的第二命令，所述第二命令与阵列内的第二地址相关联。读取组件525可以基于第二命令和第二地址从阵列读取数据。在一些实例中，读取组件525可基于第二命令从阵列读取阵列内的第一地址的指示，所述第一地址与将数据写入存储器阵列的第一命令相关联。在一些实例中，传输组件535可以基于第二命令而传输数据以及第二地址是否和第一地址匹配的指示。

在一些实例中，可以存取对应于第二地址的存储器单元行，其中数据是从行的第一部分读取的，并且第一地址的指示是从行的第二部分检索的。

在一些实例中，接收组件520可以在接收第二命令之前在存储器装置处接收第一命令。在一些实例中，写入组件510可以基于接收到第一命令而基于第一地址和第一地址到阵列的指示将数据写入阵列。

在一些实例中，读取组件525可以基于第二命令而读取第一地址的第二指示。在一些实例中，确定组件530可以基于第一地址的指示和第一地址的第二指示而确定第二地址是否和第一地址匹配。

在一些实例中，第一地址的指示包含第一地址中包含的一或多个位，或第一地址的奇偶校验信息，或其任何组合。

图6示出根据本公开的方面的流程图，其示出支持存储器装置的地址验证的一或多种方法600。方法600的操作可由本文描述的存储器装置或其组件来实施。例如，方法600的操作可由如参考图5描述的存储器装置来执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在605，存储器装置可以在包含存储器单元阵列的存储器装置处接收将数据写入阵列内的地址的命令。605的操作可根据本文描述的方法来执行。在一些实例中，605的操作的方面可由如参考图5描述的接收组件来执行。

在610，存储器装置可以基于命令而将数据写入阵列。610的操作可根据本文描述的方法来执行。在一些实例中，610的操作的方面可由如参考图5描述的写入组件来执行。

在615，存储器装置可以基于命令而将地址的指示写入阵列。615的操作可根据本文描述的方法来执行。在一些实例中，615的操作的方面可由如参考图5描述的写入组件来执行。

在一些实例中，如本文描述的设备可以执行一种或多种方法，例如方法600。所述设备可以包含用于以下项的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在包含存储器单元阵列的存储器装置处接收将数据写入阵列内的地址的命令；基于命令而将数据写入阵列；以及基于命令而将地址的指示写入阵列。

本文描述的方法600和设备的一些实例可进一步包含用于以下项的操作、特征、装置或指令：接收从阵列读取数据的第二命令，所述第二命令与阵列内的第二地址相关联；基于接收到第二命令而从阵列读取数据和地址的指示；以及基于数据和地址的指示而向存储器装置的主机装置传输信令。

本文描述的方法600和设备的一些实例可进一步包含用于以下项的操作、特征、装置或指令：基于地址的指示而确定第二地址是否和地址匹配，其中信令指示数据以及第二地址是否和地址匹配。

本文描述的方法600和设备的一些实例可进一步包含用于以下项的操作、特征、装置或指令：将第二地址和地址不匹配的第二指示写入存储器装置处的模式寄存器。

在本文描述的方法600和设备的一些实例中，信令指示数据和地址。

在本文描述的方法600和设备的一些实例中，将数据和地址的指示写入阵列可以包含用于以下项的操作、特征、装置或指令：将数据写入阵列内的存储器单元页的第一部分；以及将地址写入存储器单元页的第二部分。

在本文描述的方法600和设备的一些实例中，存储器单元页包含与同一行地址相关联的存储器单元。

在本文描述的方法600和设备的一些实例中，存储器单元页包含子阵列集内的存储器单元，页的第一部分可以在子阵列集中的第一子阵列内，并且页的第二部分可以在子阵列集中的第二子阵列内。

在本文描述的方法600和设备的一些实例中，地址包含位集，并且地址的指示包含位集的至少一个子集。

在本文描述的方法600和设备的一些实例中，地址可以包含用于以下项的操作、特征、装置或指令：基于位集计算一或多个奇偶校验位，其中地址的指示包含一或多个奇偶校验位。

本文描述的方法600和设备的一些实例可进一步包含用于以下项的操作、特征、装置或指令：基于命令而将地址的指示的副本(例如，第二副本)写入阵列。

本文描述的方法600和设备的一些实例可进一步包含用于以下项的操作、特征、装置或指令：接收从阵列读取数据的第二命令，所述第二命令与阵列内的第二地址相关联；基于第二命令而读取数据、地址的指示以及地址的指示的副本；确定第二地址是否对应于地址的指示或地址的指示的副本中的至少一者；向存储器装置的主机装置传输指示数据和数据的有效性的信令，数据的有效性是基于第二地址是否对应于地址的指示或地址的指示的副本中的至少一者。

图7示出根据本公开的方面的流程图，其示出支持存储器装置的地址验证的一或多种方法700。方法700的操作可由如本文所描述的存储器装置或其组件实施。例如，方法700的操作可由如参考图5描述的存储器装置来执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在705，存储器装置可以在包含存储器单元阵列的存储器装置处接收将数据写入阵列内的地址的命令。705的操作可根据本文描述的方法来执行。在一些实例中，705的操作的方面可由如参考图5描述的接收组件来执行。

在710，存储器装置可以基于命令而将数据写入阵列。710的操作可根据本文描述的方法来执行。在一些实例中，710的操作的方面可由如参考图5描述的写入组件来执行。

在715，存储器装置可以基于命令而将地址的指示写入阵列。715的操作可根据本文描述的方法来执行。在一些实例中，715的操作的方面可由如参考图5描述的写入组件来执行。

在720，存储器装置可以接收从阵列读取数据的第二命令，所述第二命令与阵列内的第二地址相关联。720的操作可根据本文描述的方法来执行。在一些实例中，720的操作的方面可由如参考图5描述的接收组件来执行。

在725，存储器装置可以基于接收到第二命令而从阵列读取数据和地址的指示。725的操作可根据本文描述的方法来执行。在一些实例中，725的操作的方面可由如参考图5描述的读取组件来执行。

在730，存储器装置可以基于数据和地址的指示而向存储器装置的主机装置传输信令。730的操作可根据本文描述的方法来执行。在一些实例中，730的操作的方面可由如参考图5描述的传输组件来执行。

图8示出根据本公开的方面的流程图，其示出支持存储器装置的地址验证的一或多种方法800。方法800的操作可由本文描述的存储器装置或其组件来实施。例如，方法800的操作可由如参考图5描述的存储器装置来执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在805，存储器装置可以在包含存储器单元阵列的存储器装置处接收从阵列读取数据的第二命令，所述第二命令与阵列内的第二地址相关联。805的操作可根据本文描述的方法来执行。在一些实例中，805的操作的方面可由如参考图5描述的接收组件来执行。

在810，存储器装置可以基于第二命令和第二地址从阵列读取数据。810的操作可根据本文描述的方法来执行。在一些实例中，810的操作的方面可由如参考图5描述的读取组件来执行。

在815，存储器装置可以基于第二命令从阵列读取阵列内的第一地址的第一指示，所述第一地址与将数据写入阵列的第一命令相关联。815的操作可根据本文描述的方法来执行。在一些实例中，815的操作的方面可由如参考图5描述的读取组件来执行。

在820，存储器装置可以基于第二命令而传输数据以及第二地址是否和第一地址匹配的第二指示。820的操作可根据本文描述的方法来执行。在一些实例中，820的操作的方面可由如参考图5描述的传输组件来执行。

在一些实例中，如本文描述的设备可以执行一种或多种方法，例如方法800。所述设备可以包含用于以下项的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在包含存储器单元阵列的存储器装置处接收从阵列读取数据的第二命令，所述第二命令与阵列内的第二地址相关联；基于第二命令和第二地址从阵列读取数据；基于第二命令从阵列读取阵列内的第一地址的第一指示，所述第一地址与将数据写入阵列的第一命令相关联；以及基于第二命令而传输数据以及第二地址是否和第一地址匹配的第二指示。

本文描述的所述800和设备的一些实例可进一步包含用于以下项的操作、特征、装置或指令：基于第二命令而存取对应于第二地址的存储器单元行，其中数据是从存储器单元行的第一部分读取的，并且第一地址的第一指示是从存储器单元行的第二部分检索的。

本文描述的所述800和设备的一些实例可进一步包含用于以下项的操作、特征、装置或指令：在接收第二命令之前在存储器装置处接收第一命令；以及基于接收到第一命令而基于第一地址和第一地址到阵列的第一指示将数据写入阵列。

本文描述的所述800和设备的一些实例可进一步包含用于以下项的操作、特征、装置或指令：基于第二命令而读取第一地址的第三指示；以及基于第一地址的第一指示和第一地址的第三指示而确定第二地址是否和第一地址匹配。

在本文描述的所述800和设备的一些实例，第一地址的第一指示包含第一地址中包含的一或多个位，或第一地址的奇偶校验信息，或其任何组合。

应注意，上文所描述的方法描述了可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可以组合来自方法中的两个或更多个的部分。

描述一种设备。所述设备可以包含存储器单元阵列；命令组件，其用于接收与阵列内的地址相关联的写入命令和读取命令；以及验证组件，其与阵列和命令组件耦合，验证组件用于：响应于对数据的写入命令，将与对数据的写入命令相关联的地址的指示写入阵列；以及响应于对数据的读取命令，从阵列接收与对数据的写入命令相关联的地址的指示。

在一些实例中，验证组件可进一步用于：基于地址的指示，确定与读取命令相关联的第二地址是否和与写入命令相关联的地址匹配；以及向设备的主机装置传输与读取命令相关联的第二地址是否和与写入命令相关联的地址匹配的第二指示。

在一些实例中，验证组件可进一步用于：响应于对数据的写入命令，将与对数据的写入命令相关联的地址的指示的副本存储到阵列；响应于对数据的读取命令，从阵列接收与对数据的写入命令相关联的地址的指示的副本；以及当与读取命令相关联的第二地址对应于与写入命令相关联的地址的指示或与写入命令相关联的地址的指示的副本中的至少一者时，确定与读取命令相关联的第二地址和与写入命令相关联的地址匹配。

所述设备的一些实例可以包含模式寄存器，其与验证组件耦合，其中验证组件可进一步用于当与读取命令相关联的第二地址和与写入命令相关联的地址不匹配时将错误的第三指示存储到模式寄存器。

所述设备的一些实例可以包含输出组件，其与验证组件耦合并且用于向设备外部传输信号，其中验证组件可进一步用于向输出组件传输与对数据的写入命令相关联的地址的指示。

所述设备的一些实例可以包含解码组件，其用于响应于对数据的写入命令而将数据写入阵列内的存储器单元页的第一部分，其中验证组件可用于将与写入命令相关联的地址的指示写入存储器单元页的第二部分。

在一些实例中，与写入命令相关联的所述地址包含位集；并且与所述写入命令相关联的所述地址的所述指示包含位集的至少一个子集。

在一些实例中，与写入命令相关联的地址的指示包含地址的奇偶校验信息。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可以通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能引用的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。

术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传送，在闭路关系中，信号能够通过导电路径在组件之间传送。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。例如，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

如本文所用，术语“大体上”意指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。

本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文讨论的开关组件或晶体管可以表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端子装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可以是导电的，并且可以包括重掺杂的半导体区，例如简并半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型(例如，大部分载流子为信号)，那么FET可以被称作n型FET。如果沟道是p型(即，多数载流子是空穴)，则FET可被称为p型FET。通道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制通道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致通道变得导电。当向晶体管栅极施加大于或等于晶体管的阈值电压的电压时，晶体管可以“导通”或“激活”。当向晶体管栅极施加小于晶体管的阈值电压的电压时，晶体管可以“断开”或“去激活”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文使用的术语“示例性”意指“充当实例、例子或说明”，而不是“优选”或“优于其它实例”。详细描述包含具体细节，以提供对所描述技术的理解。然而，可以在没有这些具特定细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。

在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可以通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能引用的数据、指令、命令、信息、信号、位、符号和码片。

结合本文中本公开所描述的各种说明性区块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述之、的功能的其任何组合来实施或执行。通用处理器可以是微处理器，但在替代方案中，所述处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可以实施为计算装置的组合(例如DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它此类配置)。

本文描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施在本公开和所附权利要求书的范围内。例如，由于软件的本质，上文所描述的功能可以使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一者的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种方法，其包括：

在包括存储器单元阵列的存储器装置处，接收将数据写入所述阵列内的地址的命令；

至少部分地基于所述命令而将所述数据写入所述阵列；以及

至少部分地基于所述命令而将所述地址的指示写入所述阵列。

2.根据权利要求1所述的方法，其进一步包括：

接收从所述阵列读取所述数据的第二命令，所述第二命令与所述阵列内的第二地址相关联；

至少部分地基于接收到所述第二命令，从所述阵列读取所述数据和所述地址的所述指示；以及

至少部分地基于所述数据和所述地址的所述指示，向所述存储器装置的主机装置传输信令。

3.根据权利要求2所述的方法，其进一步包括：

至少部分地基于所述地址的所述指示，确定所述第二地址是否和所述地址匹配，其中所述信令指示所述数据以及所述第二地址是否和所述地址匹配。

4.根据权利要求3所述的方法，其中所述第二地址和所述地址不匹配，所述方法进一步包括：

将所述第二地址和所述地址不匹配的第二指示写入所述存储器装置处的模式寄存器。

5.根据权利要求2所述的方法，其中所述信令指示所述数据和所述地址。

6.根据权利要求1所述的方法，其中将所述数据和所述地址的所述指示写入所述阵列包括：

将所述数据写入所述阵列内的存储器单元页的第一部分；以及

将所述地址写入所述存储器单元页的第二部分。

7.根据权利要求6所述的方法，其中所述存储器单元页包括与同一行地址相关联的存储器单元。

8.根据权利要求6所述的方法，其中：

所述存储器单元页包括多个子阵列内的存储器单元；

所述页的所述第一部分在所述多个子阵列中的第一子阵列内；并且

所述页的所述第二部分在所述多个子阵列中的第二子阵列内。

9.根据权利要求1所述的方法，其中：

所述地址包括多个位；并且

所述地址的所述指示包括所述多个位的至少一个子集。

10.根据权利要求1所述的方法，其中所述地址包括多个位，所述方法进一步包括：

至少部分地基于所述多个位而计算一或多个奇偶校验位，其中所述地址的所述指示包括所述一或多个奇偶校验位。

11.根据权利要求1所述的方法，其进一步包括：

至少部分地基于所述命令而将所述地址的所述指示的副本写入所述阵列。

12.根据权利要求11所述的方法，其进一步包括：

接收从所述阵列读取所述数据的第二命令，所述第二命令与所述阵列内的第二地址相关联；

至少部分地基于所述第二命令，读取所述数据、所述地址的所述指示以及所述地址的所述指示的所述副本；

确定所述第二地址是否对应于所述地址的所述指示或所述地址的所述指示的所述副本中的至少一者；以及

向所述存储器装置的主机装置传输指示所述数据和所述数据的有效性的信令，所述数据的所述有效性至少部分地基于所述第二地址是否对应于所述地址的所述指示或所述地址的所述指示的所述副本中的至少一者。

13.一种设备，其包括：

存储器单元阵列，

命令组件，其用于接收与所述阵列内的地址相关联的写入命令和读取命令，以及验证组件，其与所述阵列和所述命令组件耦合，所述验证组件用于：

响应于对数据的写入命令，将与对所述数据的所述写入命令相关联的地址的指示写入所述阵列；以及

响应于对所述数据的读取命令，从所述阵列接收与对所述数据的所述写入命令相关联的所述地址的所述指示。

14.根据权利要求13所述的设备，其中所述验证组件进一步用于：

至少部分地基于所述地址的所述指示，确定与所述读取命令相关联的第二地址是否和与所述写入命令相关联的所述地址匹配；以及

向所述设备的主机装置传输与所述读取命令相关联的所述第二地址是否和与所述写入命令相关联的所述地址匹配的第二指示。

15.根据权利要求14所述的设备，其中所述验证组件进一步用于：

响应于对所述数据的所述写入命令，将与对所述数据的所述写入命令相关联的所述地址的所述指示的副本存储到所述阵列；

响应于对所述数据的所述读取命令，从所述阵列接收与对所述数据的所述写入命令相关联的所述地址的所述指示的所述副本；以及

当与所述读取命令相关联的所述第二地址对应于与所述写入命令相关联的所述地址的所述指示或与所述写入命令相关联的所述地址的所述指示的所述副本中的至少一者时，确定与所述读取命令相关联的所述第二地址和与所述写入命令相关联的所述地址匹配。

16.根据权利要求14所述的设备，其进一步包括：

模式寄存器，其与所述验证组件耦合，其中所述验证组件进一步用于当与所述读取命令相关联的所述第二地址和与所述写入命令相关联的所述地址不匹配时将错误的第三指示存储到所述模式寄存器。

17.根据权利要求13所述的设备，其进一步包括：

输出组件，其与所述验证组件耦合并且用于向所述设备外部传输信号，其中所述验证组件进一步用于向所述输出组件传输与对所述数据的所述写入命令相关联的所述地址的所述指示。

18.根据权利要求13所述的设备，其进一步包括：

解码组件，其用于响应于对所述数据的所述写入命令而将所述数据写入所述阵列内的存储器单元页的第一部分，其中所述验证组件用于将与所述写入命令相关联的所述地址的所述指示写入所述存储器单元页的第二部分。

19.根据权利要求13所述的设备，其中：

与所述写入命令相关联的所述地址包括多个位；并且

与所述写入命令相关联的所述地址的所述指示包括所述多个位的至少一个子集。

20.根据权利要求13所述的设备，其中与所述写入命令相关联的所述地址的所述指示包括所述地址的奇偶校验信息。

21.一种方法，其包括：

在包括存储器单元阵列的存储器装置处，接收从所述阵列读取数据的第二命令，所述第二命令与所述阵列内的第二地址相关联；

至少部分地基于所述第二命令和所述第二地址，从所述阵列读取所述数据；

至少部分地基于所述第二命令，从所述阵列读取所述阵列内的第一地址的第一指示，所述第一地址与将所述数据写入所述阵列的第一命令相关联；以及

至少部分地基于所述第二命令，传输所述数据以及所述第二地址是否和所述第一地址匹配的第二指示。

22.根据权利要求21所述的方法，其进一步包括：

至少部分地基于所述第二命令，存取对应于所述第二地址的存储器单元行，其中：

所述数据是从所述存储器单元行的第一部分读取的；并且

所述第一地址的所述第一指示是从所述存储器单元行的第二部分检索的。

23.根据权利要求21所述的方法，其进一步包括：

在接收所述第二命令之前，在所述存储器装置处接收所述第一命令；以及

至少部分地基于接收到所述第一命令，至少部分地基于所述第一地址和所述第一地址到阵列的所述第一指示而将所述数据写入所述阵列。

24.根据权利要求21所述的方法，其进一步包括：

至少部分地基于所述第二命令，读取所述第一地址的第三指示；以及

至少部分地基于所述第一地址的所述第一指示和所述第一地址的所述第三指示，确定所述第二地址是否和所述第一地址匹配。

25.根据权利要求21所述的方法，其中所述第一地址的所述第一指示包括包含在所述第一地址中的一或多个位、或所述第一地址的奇偶校验信息，或其任何组合。

Images