CN113454602B - 具有可配置内部错误校正模式的存储器装置 - Google Patents

Abstract

本申请案是针对具有可配置内部错误校正模式的存储器装置。举例来说，主机装置可指示存储器系统将使用一或多个通信(例如，消息)实施单错误校正双错误检测(SECDED)操作。在另一实例中，所述存储器系统可经硬连线以针对某些选项执行SECDED。所述存储器系统可调适与单错误校正(SEC)操作相关联的电路系统以在不明显地影响裸片大小的情况下实施SECDED操作。为了使用SEC电路系统实施SECDED操作，所述存储器系统可包含一些额外电路系统以改变所述SEC电路系统的用途以用于SECDED操作。

Description

具有可配置内部错误校正模式的存储器装置

交叉引用

本专利申请案要求2020年2月18日由沙佛(Schaefer)等人申请的标题为“具有可配置内部错误校正模式的存储器装置(MEMORY DEVICE WITH CONFIGURABLE INTERNALERROR CORRECTION MODES)”的第PCT/US2020/018672号PCT申请案(其要求2020年2月17日由沙佛等人申请的标题为“具有可配置错误校正模式的存储器装置(MEMORY DEVICE WITHCONFIGURABLE ERROR CORRECTION MODES)”的第16/792,820号美国专利申请案的优先权)和2019年2月19日由沙佛等人申请的标题为“具有可配置错误校正模式的存储器装置(MEMORY DEVICE WITH CONFIGURABLE ERROR CORRECTION MODES)”的第62/807,520号美国临时专利申请案的优先权，所述申请案中的每一者让与给本受让人且明确地以引用方式并入本文中。

技术领域

技术领域涉及具有可配置内部错误校正模式的存储器装置。

背景技术

下文大体上涉及一种存储器系统，且更具体地说，涉及具有可配置内部错误校正模式的存储器装置。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储两个以上状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存取信息，装置的组件可对存储器装置中的状态进行写入或编程。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源周期性地刷新，否则可随时间推移而丢失其存储的状态。

在一些情况下，存储器装置(例如，DRAM装置)可从外部装置(例如，主机装置)接收命令或数据。在一些情况下，可能会将错误引入到在内部存储于存储器装置中的数据中。

发明内容

描述一种方法。所述方法可包含：识别经配置以用于以用于执行至少一个单错误校正(SEC)操作的第一模式和用于执行单错误校正双错误检测(SECDED)操作的第二模式操作的存储器装置正以所述第二模式操作；由以所述第二模式操作的所述存储器装置经由通道接收数据；由所述存储器装置至少部分地基于经由所述通道接收所述数据而使用所述SECDED操作确定与所述数据相关联的错误检测信息；将所述数据和所述错误检测信息存储在存储器单元阵列中；从所述存储器单元阵列检索所述数据和所述错误检测信息；以及至少部分地基于所述存储器装置正以所述第二模式操作而使用从所述存储器单元阵列检索的所述错误检测信息对从所述存储器单元阵列检索的所述数据执行所述SECDED操作。

描述一种设备。所述设备可包含：存储器单元阵列，每一存储器单元包括电容性存储元件；收发器，其经配置以经由数据通道与主机装置传达数据；以及错误检测逻辑，其与所述收发器耦合且经配置而以用于使用至少一个单错误校正(SEC)操作确定与所述数据相关联的错误检测信息的第一模式操作，且经配置而以用于使用单错误校正双错误检测(SECDED)操作确定与所述数据相关联的错误检测信息的第二模式操作。

描述一种方法。所述方法可包含：识别经配置而以用于执行至少一个单错误校正(SEC)操作的第一模式和用于执行单错误校正双错误检测(SECDED)操作的第二模式操作的存储器装置正以所述第二模式操作；由正以所述第二模式操作的所述存储器装置经由与所述存储器装置耦合的数据通道接收数据；由所述存储器装置确定与所述数据相关联的码字及与所述数据的各部分相关联的一或多个奇偶校验位；以及至少部分地基于所述存储器装置正以所述第二模式操作而使用所述码字和所述一或多个奇偶校验位对所述数据执行错误检测操作。

附图说明

图1说明支持如本文中所公开的可配置错误校正模式的系统的实例。

图2说明支持如本文所公开的可配置错误校正模式的存储器裸片的实例。

图3说明支持如本文中所公开的可配置错误校正模式的系统的实例。

图4说明支持如本文中所公开的可配置错误校正模式的信息突发的实例。

图5说明支持如本文中所公开的可配置错误校正模式的处理流程的实例。

图6展示支持如本文中所公开的可配置错误校正模式的装置的框图。

图7到12展示说明根据如本文中所公开的支持可配置错误校正模式的一或多种方法的流程图。

具体实施方式

存储器装置可在各种条件下作为电子设备的部分进行操作，所述电子设备如个人计算机、无线通信装置、服务器、物联网(IoT)装置、机动车的电子组件，等。在一些情况下，支持某些实施方案(例如，机动车，在一些情况下具有自主或半自主驾驶能力)的应用程序的存储器装置可能受制于增大的可靠性约束。由此，用于一些应用(例如，汽车应用)的存储器装置(例如，DRAM)可预期以基于相对较高行业规范的可靠性(例如，较高可靠性约束)进行操作。

在一些情况下，由存储器装置存储的数据可能受损。数据损坏可指代数据的无意变化，且因此可指代由一或多个存储器单元存储的数据(例如，从逻辑一(1)到逻辑零(0)，或者反过来)的非预期变化。位值与其原始和预期值的偏差可称为错误、位错误或数据错误。一些存储器装置可经配置以在内部检测且在至少一些情况下校正(修复)此类数据损坏或错误，从而恢复损坏前所希望的数据。举例来说，作为写入操作的部分，存储器装置可产生一或多个错误检测码字，且将那些码字连同从主机装置接收的数据一起存储在存储器单元阵列中。在执行读取操作以检索数据后，存储器装置还可检索错误检测码字，且执行错误检测或错误校正操作以修正可能已由存储器装置引入的数据中的任何错误。此类错误检测及校正可依赖于包含一或多个错误校正码(ECC)(例如，汉明码)的错误检测信息。错误检测操作可为检测或校正数据集中的错误的任何操作，且相关过程、程序和技术可称为错误检测/校正操作、单错误校正(SEC)操作、单错误校正双错误检测(SECDED)操作、ECC过程、ECC程序、ECC技术，或在一些情况下简称为ECC。错误检测信息或错误检测码字可为基于数据而产生的用以检测或校正所述数据中的错误的任何类型的信息或码字，且可称为校正子、ECC校正子、ECC信息、ECC、ECC码字、错误检测/校正信息、错误检测/校正码字、SEC码字、SEC信息、SECDED码字、SECDED信息或其任何组合。在存储器装置内部进行的ECC可通常称为裸片上ECC(不管是在单裸片存储器装置还是在多裸片存储器装置内)。

作为写入操作的部分，主机装置可经由数据通道发射数据以将数据存储在存储器单元阵列中。在接收到数据时，存储器装置可执行错误检测操作。作为错误检测操作的部分，存储器装置可基于如从主机装置接收的数据产生码字，例如ECC码字，且将数据和码字存储在存储器单元阵列中。在读取操作期间，存储器装置还可检索码字，且执行错误检测或错误校正操作以修正在存储器装置中时可能已引入的数据中的任何错误。作为这些程序的部分，存储器装置可基于使用与用于产生第一码字相同的错误校正码从存储器单元阵列检索的数据而产生新码字(例如，第二ECC码字)。如果第一码字与第二码字匹配，则存储器装置可确定数据没有损坏(例如，不存在错误)。如果第一码字与第二码字不匹配，则错误检测操作可确定数据被损坏(例如，存在至少一个错误)。取决于错误校正码的强度，错误检测操作可能能够校正或检测一定数量的位错误。

SEC程序可检测单位错误(数据中的一个位受损)的发生，且校正单位错误(确定数据的原始未损坏的值，且基于数据的原始值执行一或多个后续操作)。然而，在一些情况下(例如，在两个或更多个位错误的情况下)，SEC程序可能因意外改变未损坏的位而增大数据内的位错误的数量。SECDED程序可检测单个位错误和双位错误两者的发生并且校正检测到的单位错误。即，SECDED程序可提供可对应于存储器装置的增大的可靠性的增大的错误检测(例如，在双位错误的情况下)。

本文中所描述的存储器系统可配置以选择性地实施SEC操作或SECDED操作而不明显地影响裸片大小(例如，如在存储器系统可视情况实施SEC操作或SECDED操作的情况下由主机装置指示)。举例来说，如果是任选的，则主机装置可指示存储器系统实施SECDED。此处，存储器系统可调适一些SEC电路系统以实施SECDED。另外或替代地，主机装置可指示存储器系统实施SEC。DRAM可经设计以支持SEC ECC，且接着通过金属掩模或某一其它永久性方法支持硬代码SECDED ECC，而不会明显地影响裸片大小。为了使用SEC电路系统实施SECDED，存储器系统可包含一些额外电路系统以在不显著地影响裸片大小的情况下改变SEC电路系统的用途以用于SECDED。在一些情况下，可基于使用SEC操作或SECDED操作调整与错误检测码字相关联的数据的粒度。举例来说，存储器系统可使用用于SEC的8位ECC码字对两个128位数据阵列执行错误检测操作，但可调适错误检测操作以使用10位ECC码字对256位数据阵列执行SECDED。这可使得存储器系统能够利用用于SEC的电路系统(例如，存储器阵列的用于存储ECC信息的数据引脚部分)以便执行SECDED程序，而不会显著地影响裸片大小。举例来说，存储器系统可将由SECDED程序产生的ECC信息存储在存储器阵列的用于存储由SEC程序产生的ECC信息的部分中。

下文参考图1到3在存储器系统和存储器装置的上下文中进一步描述本公开的特征。接着在参考图4和5所描述的信息突发及处理流程的上下文中描述本公开的特征。进一步参考图6到9中涉及可配置错误校正模式的设备图和流程图来说明且描述本公开的这些和其它特征。

图1说明根据本文公开的方面的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110以及使外部存储器控制器105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置，但为易于描述，可将所述一或多个存储器装置描述为单个存储器装置110。

系统100可包含电子装置的各方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等等的实例。存储器装置110可为经配置以存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例中，系统100经配置以用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。

系统100的至少若干部分可为主机装置的实例。这类主机装置可为使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等等。在某些情况下，主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在某些情况下，外部存储器控制器105可称为主机或主机装置。在一些实例中，系统100是图形卡。

在一些情况下，存储器装置110可为经配置以与系统100的其它组件通信并提供可供系统100使用或参考的物理存储器地址或其它空间的独立装置或组件。在一些实例中，存储器装置110可配置成与至少一种或多种不同类型的系统100合作。系统100的组件和存储器装置110之间的传信可用来支持调制信号的调制方案、用于传达信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100和存储器装置110之间的时钟传信和同步、定时惯例和其它因素。

存储器装置110可经配置以存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，对系统100通过外部存储器控制器105提供的命令作出响应及执行所述命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或封装(也称为多芯片存储器或封装)。

系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此电子连通。

处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况下，处理器120可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。

BIOS组件125可为包含作为固件操作的BIOS的软件组件，它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。

外围组件130可为任何输入装置或输出装置，或用于这类装置的接口，其可集成到系统100中或与所述系统集成在一起。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(PCI)或专门的图形端口。外围组件130可为本领域技术人员理解为外围设备的其它组件。

I/O控制器135可管理处理器120和外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。

输入装置145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下，输入装置145可为经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。

输出装置150可表示在系统100外部的装置或信号，其经配置以从系统100或其任何组件接收输出。输出装置150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情况下，输出装置150可为经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。

系统100的组件可由经设计以执行其功能的通用或专用电路构成。这可包含经配置以执行本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，网格)，其中每一存储器单元经配置以存储至少一个位的数字数据。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。

存储器装置110可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此上下堆叠或彼此紧邻堆叠。在一些情况下，3D存储器装置中的存储器裸片160-N可称为叠组、层级、层或裸片。3D存储器装置可包含任何数量的堆叠式存储器裸片160-N(例如，两个高的堆叠式存储器裸片、三个高的堆叠式存储器裸片、四个高的堆叠式存储器裸片、五个高的堆叠式存储器裸片、六个高的堆叠式存储器裸片、七个高的堆叠式存储器裸片、八个高的堆叠式存储器裸片)。这与单个2D存储器装置相比可增大可定位于衬底上的存储器单元的数量，反过来可减少生产成本或增大存储器阵列的性能，或这两者。在一些3D存储器装置中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一者。

装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可包含使存储器装置110能执行命令的硬件、固件和软件，且可经配置以接收、发射或执行关于存储器装置110的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。举例来说，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些数据的写入命令，或接收指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况下，装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制及发射信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。

本地存储器控制器165(例如，存储器裸片160的本地)可经配置以控制存储器裸片160的操作。而且，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收及发射数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因此，本地存储器控制器165可经配置以与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。

外部存储器控制器105可经配置以实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的传达。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络，使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可包含产生公共(源)数据时钟信号的公共数据时钟。

在一些情况下，外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但是在一些情况下，外部存储器控制器105或其在本文中所描述的功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可分布在处理器120及存储器装置110上，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。

系统100的组件可使用多个通道115与存储器装置110交换信息。在一些实例中，通道115可实现外部存储器控制器105与存储器装置110之间的通信。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或发射媒体(例如，导体)。举例来说，通道115可包含第一端子，所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可经配置以充当通道的部分。

在一些情况下，端子的引脚或衬垫可为通道115的信号路径的一部分。额外信号路径可与通道的端子耦合以用于在系统100的组件内路由信号。举例来说，存储器装置110可包含信号路径(例如，存储器装置110或其组件内部，例如在存储器裸片160内部的信号路径)，所述信号路径将信号从通道115的端子路由到存储器装置110的各个组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。

通道115(及相关联的信号路径及端子)可专用于传达特定类型的信息。在一些情况下，通道115可为聚合通道且因此可包含多个单独的通道。举例来说，数据通道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、xl6(包含十六个信号路径)等等。经由通道传达的信号可使用双数据速率(DDR)传信。举例来说，信号的一些符号可记录在时钟信号的上升沿上，且信号的其它符号可记录在时钟信号的下降沿上。经由通道传达的信号可使用单数据速率(SDR)传信。举例来说，可针对每一时钟循环记录信号的一个符号。

在一些情况下，通道115可包含一或多个命令和地址(CA)通道186。CA通道186可经配置以在外部存储器控制器105与存储器装置110之间传达命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA通道186可包含关于所需数据的地址的读取命令。在一些情况下，CA通道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，CA通道186可包含任何数量的信号路径以解码地址和命令数据(例如，八个或九个信号路径)。

在一些情况下，通道115可包含一或多个时钟信号(CK)通道188。CK通道188可经配置以在外部存储器控制器105与存储器装置110之间传达一或多个共同时钟信号。每个时钟信号可经配置以在高状态与低状态之间振荡，且协调外部存储器控制器105及存储器装置110的动作。在一些情况下，时钟信号可为差分输出(例如，CK_t信号及CK_c信号)且可相应地配置CK通道188的信号路径。在一些情况下，时钟信号可为单端的。CK通道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或者存储器装置110的其它系统范围内的操作的定时参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟产生，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。

在一些情况下，通道115可包含一或多个数据(DQ)通道190。数据通道190可经配置以在外部存储器控制器105与存储器装置110之间传达数据和/或控制信息。举例来说，数据通道190可传达将写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据通道190可传达可使用多种不同调制方案(例如，NRZ、PAM4)进行调制的信号。

在一些情况下，与存取操作的数据相关联的错误检测信息可使用通道115中的一或多者来传达。可修改本文中所描述的使用经配置以选择性地执行SEC操作或SECDED操作的错误检测逻辑的技术以检测或校正在数据从主机装置发射到存储器装置110时引入到数据中的错误。错误检测信息可包含用于检测或校正相关联数据中的错误的码字。取决于系统100实施的ECC的类型，码字可为SEC码字或SECDED码字。可经由一或多个ECC通道191传达错误检测信息。数据可经由DQ通道190传达，且错误检测信息可在相同突发周期期间传达。另外或替代地，可经由DQ通道190传达错误检测信息。此类错误检测信息可称为线内或分级错误检测信息。在使用线内或分级错误检测时，外部存储器控制器105和/或存储器装置110可调整数据突发的突发长度以包含与存取操作相关联的数据和与数据相关联的错误检测信息两者。

在一些情况下，通道115可包含可专用于其它目的的一或多个其它通道192。这些其它通道192可包含任何数量的信号路径。

在一些情况下，其它通道192可包含一或多个写入时钟信号(WCK)通道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供一般用于存储器装置110的存取操作的定时参考(例如，用于读取和写入操作两者的定时参考)。因此，写入时钟信号WCK也可称为数据时钟信号WCK。WCK通道可经配置以在外部存储器控制器105与存储器装置110之间传达共同数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可为差分输出(例如，WCK_t信号和WCK_c信号)，且WCK通道的信号路径可相应地予以配置。WCK通道可包含任何数量的信号路径。数据时钟信号WCK可由数据时钟产生，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。在其它情况下，通道192可含有链路ECC(例如，SEC ECC、SECDED ECC或其它ECC)以对进出外部存储器控制器105和存储器装置110的数据发射提供ECC保护。

通道115可使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件等高密度内插件，或形成于有机衬底中的通道，或其某一组合。举例来说，在一些情况下，信号路径可至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。

可使用各种不同的调制方案来调制经由通道115传达的信号。在一些情况下，可以使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可为M等于二的M进制调制方案的实例。二进制符号调制方案的每一符号可经配置以表示一位数字数据(例如符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号(例如，PAM2)的脉冲振幅调制(PAM)等等。

在一些情况下，可使用多符号(或多电平)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。多符号调制方案可为M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可经配置以表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等等。多符号信号或PAM4信号可为使用包含至少三个层级以对信息的多于一个位进行编码的调制方案来调制的信号。多符号调制方案和符号可替代地称为非二进制、多位或高阶调制方案和符号。

存储器装置110可经配置以作为写入操作的部分对从主机装置接收的数据选择性地执行SEC操作或SECDED操作。在接收到数据时，存储器装置110可确定或产生与所接收数据相关联的一或多个错误检测码字(例如，ECC码字)。存储器装置110可接着将数据和一或多个错误检测码字存储在一或多个存储器阵列170中。在作为读取操作的部分从一或多个存储器阵列170检索数据时，存储器装置110还可从一或多个存储器阵列170检索一或多个错误检测码字。存储器装置110可基于从一或多个存储器阵列170检索的数据产生额外错误检测码字。存储器装置110可将从一或多个存储器阵列170检索的错误检测码字与基于从一或多个存储器阵列170检索的数据而产生或确定的额外错误检测码字相比较。存储器装置110可基于码字的比较来检测从一或多个存储器阵列170检索的数据中的一或多个错误，校正从一或多个存储器阵列170检索的数据中的一或多个错误，或这两者。存储器装置110可在执行错误检测操作之后作为读取操作的部分将所检索到的数据发射到主机装置。本文中所描述的错误检测操作可由外部存储器控制器105、装置存储器控制器155或本地存储器控制器165或其组合执行。

图2说明根据本公开的各种实例的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些情况下，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个可编程以存储不同逻辑状态的存储器单元205。每一存储器单元205可为可编程的以存储两个或更多个状态。举例来说，存储器单元205可经配置以每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多层级存储器单元)可经配置以一次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。

存储器单元205可将表示可编程状态的电荷存储在电容器中。DRAM架构可包含电容器，所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和部件也是可能的。举例来说，可使用非线性介电材料。

可通过启动或选择例如字线210和/或数字线215等存取线而对存储器单元205执行例如读取和写入等操作。在一些情况下，数字线215也可称为位线。对存取线、字线和数字线或其类似物的引用可互换，而不影响理解或操作。启动或选择字线210或数字线215可包含将电压施加到相应线。

存储器裸片200可包含布置成网格状图案的存取线(例如，字线210和数字线215)。存储器单元205可定位于字线210和数字线215的相交点处。通过偏置字线210和数字线215(例如，对字线210或数字线215施加电压)，可在其相交点处存取单个存储器单元205。

可通过行解码器220或列解码器225来控制对存储器单元205的存取。举例来说，行解码器220可从本地存储器控制器260接收行地址，并基于接收到的行地址来启动字线210。列解码器225可从本地存储器控制器260接收列地址且可基于所接收的列地址来启动数字线215。举例来说，存储器裸片200可包含标记为WL_1至WL_M的多个字线210以及标记为DL_1至DL_N的多个数字线215，其中M和N取决于存储器阵列的大小。因此，通过启动字线210和数字线215，例如WL_1和DL_3，可存取其相交处的存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可称为存储器单元205的地址。

存储器单元205可包含逻辑存储组件，例如电容器230和切换组件235。电容器230可为电介质电容器或铁电电容器的实例。电容器230的第一节点可与切换组件235耦合，且电容器230的第二节点可与电压源240耦合。在一些情况下，电压源240可为单元板参考电压，例如Vpl，或可接地，例如Vss。在一些情况下，电压源240可为与板线驱动器耦合的板线的实例。切换组件235可为选择性地建立或撤销建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。

选择或撤销选择存储器单元205可通过启动或撤销启动切换组件235来实现。电容器230可以使用切换组件235与数字线215电子通信。举例来说，当撤销启动切换组件235时，电容器230可与数字线215隔离，且当启动切换组件235时，电容器230可与数字线215耦合。在一些情况下，切换组件235是晶体管，且其操作可通过将电压施加到晶体管栅极来控制，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，切换组件235可为p型晶体管或n型晶体管。字线210可与切换组件235的栅极电子连通，且可基于施加到字线210的电压而启动/解除启动切换组件235。

字线210可为与存储器单元205电子连通的导电线，其用以对存储器单元205执行存取操作。在一些架构中，字线210可与存储器单元205的切换组件235的栅极电子连通，且可经配置以控制存储器单元的切换组件235。在一些架构中，字线210可与存储器单元205的电容器的节点电子连通，且存储器单元205可不包含切换组件。

数字线215可为连接存储器单元205与感测组件245的导线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的切换组件235可经配置以耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可与数字线215电子连通(例如，恒定)。

感测组件245可经配置以检测存储器单元205的电容器230上存储的状态(例如，电荷)，且基于存储状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因此，感测组件245可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可检测在读取操作期间数字线215的电荷的小改变，且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器单元205的电容器230可输出信号(例如，释放电荷)到其对应的数字线215。所述信号可使数字线215的电压改变。感测组件245可经配置以将跨越数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)进行比较。感测组件245可基于所述比较而确定存储器单元205的所存储状态。举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，则感测组件245可确定存储器单元205的存储状态是逻辑1，并且如果数字线215具有比参考信号250低的电压，则感测组件245可确定存储器单元205的存储状态是逻辑0。感测组件245可包含各种晶体管或放大器以检测和放大信号的差。存储器单元205的检测到的逻辑状态可经由ECC块265作为输出255而输出。在一些情况下，感测组件245可为另一组件(例如，ECC块265、列解码器225、行解码器220)的部分。在一些情况下，感测组件245可与行解码器220或列解码器225电子连通。

本地存储器控制器260可经由各种组件(例如，行解码器220、列解码器225、感测组件245、ECC块265)控制存储器单元205的操作。本地存储器控制器260可为参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225、感测组件245和ECC块265中的一或多个可与本地存储器控制器260位于同一地点。本地存储器控制器260可配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转译成存储器裸片200可使用的信息，对存储器裸片200进行一或多个操作，和响应于进行一或多个操作而将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可产生行和列地址信号以启动目标字线210和目标数字线215。本地存储器控制器260还可产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的施加电压或电流的振幅、形状或持续时间可经调整或变化，且针对在操作存储器裸片200中论述的各种操作可为不同的。

在一些情况下，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所需逻辑状态。在一些情况下，可在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可识别将执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可启动目标字线210和目标数字线215(例如，对字线210或数字线215施加电压)，以存取目标存储器单元205。本地存储器控制器260可在写入操作期间对数字线215施加特定信号(例如，电压)以在存储器单元205的电容器230中存储特定状态(例如，电荷)，所述特定状态(例如，电荷)可指示所需逻辑状态。

ECC块265或本地存储器控制器260可对作为写入操作的部分从主机装置接收的数据执行一或多个错误检测操作。举例来说，ECC块265可确定或产生与作为写入操作的部分而从主机装置接收的数据相关联的一或多个错误检测码字。在一些情况下，ECC块265可包含错误检测逻辑或可使得错误检测逻辑(未展示)进行本文中所描述的错误检测操作。ECC块265可致使数据和一或多个错误检测码字作为写入操作的部分而存储在一或多个存储器单元205中。

在一些情况下，作为写入操作的部分，主机装置可经由第一通道发射待存储于存储器裸片中的数据，且经由第二通道发射错误检测信息。取决于存储器裸片200的ECC操作模式，错误检测信息可包括一或多个SEC码字或SECDED码字。存储器裸片200可利用错误检测信息来检测和校正单位错误，且在一些情况下检测和/或校正双位错误。在一些情况下，存储器裸片200可存储检测到的单位或双位错误的指示。通过校正单位错误和/或存储检测到的双位错误的指示，存储器裸片200可增大所存储的数据的可靠性。

以下展示的表1展示在使用每一类型的错误检测操作之后错误的可能数量(例如，具有不正确错误的位的数量)。明确地说，在双位错误的情况下，SECDED操作可防止将额外错误引入到数据中，而SEC操作可能从双位错误到三位错误增大错误的数量。

错误检测操作之前的错误	1	2	3	4	5
						SEC操作之后的错误	0	3	3/4	4/5	5/6
SECDED操作之后的错误	0	2	3/4	4/5	5/6

表1：错误检测操作之后的错误

在一些情况下，本地存储器控制器260可经配置以在存储器裸片200的一或多个存储器单元205上执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可识别将执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可启动目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线将信号传递到感测组件245。感测组件245可放大信号。本地存储器控制器260可激发感测组件245(例如，锁存感测组件)且进而将从存储器单元205接收的信号与参考信号250进行比较。基于所述比较，感测组件245可确定存储在存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器260可将存储在存储器单元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器155)。

作为读取操作的部分，本地存储器控制器260或ECC块265可经配置以对从一或多个存储器单元205检索的数据执行一或多个错误检测操作。在作为读取操作的部分从一或多个存储器单元205检索数据时，ECC块265还可从一或多个存储器单元205检索一或多个错误检测码字。ECC块265可基于从一或多个存储器单元205检索的数据产生额外错误检测码字。ECC块265可将从一或多个存储器单元205检索的错误检测码字与基于从一或多个存储器单元205检索的数据而产生或确定的额外错误检测码字相比较。ECC块265可基于码字的比较来检测从一或多个存储器单元205检索的数据中的一或多个错误，校正从一或多个存储器单元205检索的数据中的一或多个错误，或这两者。ECC块265可将来自一或多个存储器单元205的数据(例如，作为输出255)输出到本地存储器控制器260。所述数据可为从一或多个存储器单元205检索的数据的经校正版本，或可包含检测到的错误的指示。本地存储器控制器260可将数据发射到主机装置(例如，在ECC块265作为读取操作的部分执行错误检测操作之后)，或致使所检索数据在执行错误检测操作之后作为读取操作的部分而发射。在一些情况下，本地存储器控制器260可包含如本文所描述的ECC块265。

在一些情况下，本地存储器控制器260或ECC块265可将任何所存储的错误检测信息(例如，由在存储数据之前执行的ECC操作检测到的双位错误的指示)传达到主机装置。在此些情况下，当作为读取操作的一部分检索数据时，存储器裸片200可检索相关联的错误检测信息。存储器裸片200可作为读取操作的部分而将错误检测信息发射到主机装置。在一些其它情况下，本地存储器控制器260可检索与所述数据相关联的所存储的ECC码字(例如，SEC码字或SECDED码字)。本地存储器控制器260可对所述数据执行ECC操作以产生新ECC码字，且比较所述两个ECC码字(例如，所存储的ECC码字与所产生的ECC码字)以检测和/或校正某些错误。

在一些存储器架构中，存取存储器单元205可使存储于存储器单元205中的逻辑状态降级或毁坏(例如，用于写入操作或读取操作)。举例来说，在DRAM架构中执行的读取操作可使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可执行重写操作或刷新操作以使存储器单元返回到其原始逻辑状态。本地存储器控制器260可以在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可被视为读取操作的部分。另外，启动单个存取线(例如，字线210)可干扰存储在与所述存取线电子通信的一些存储器单元中的状态。因此，可对可能尚未存取的一或多个存储器单元进行重写操作或刷新操作。

图3说明如本文所公开的系统300的实例，其说明具有可配置错误校正模式的存储器装置。系统300可包含如参考图1和2所描述的一个或多个组件。系统300可包含使用多个通道(例如，C/A通道386、CLK通道388、数据通道390、错误检测通道、其它通道或其组合)耦合在一起的主机装置305和存储器装置310。主机装置305可为如参考图1所描述的外部存储器控制器105的实例；存储器装置310可为参考图1和2描述的存储器装置110和/或存储器裸片200的实例；C/A通道386、CLK通道388及数据通道390可分别为如参考图1所描述的C/A通道186、CLK通道188及数据通道190的实例；存储器阵列325可为如参考图1所描述的存储器阵列170中的一或多者的实例；存储器控制器340可为如参考图1和2所描述的装置存储器控制器155或本地存储器控制器165或260的实例；行解码器345可为参考图2所描述的行解码器220的实例；列解码器350可为参考图2所描述的列解码器225的实例；且错误检测逻辑320可包含独立组件、如参考图1和2所描述的装置存储器控制器155或本地存储器控制器165或260的方面，或其组合。存储器装置310还可包含用于经由数据通道390与主机装置305传达数据的收发器315。在一些情况下，收发器315可包含一或多个I/O缓冲器。

作为写入操作的部分，主机装置305可经由数据通道390发射数据。可经由构成用于特定突发长度(例如，一定数量的单位间隔)的数据通道390的一定数量的引脚355发送数据。存储器装置310可作为写入操作的部分将数据存储在存储器阵列325中。在一些情况下，存储于存储器阵列325中的数据可能受损。存储器装置310可经配置以对存储于存储器阵列325中的数据执行一或多个错误检测和/或错误校正操作。引入到数据中的错误可致使由主机装置305和/或存储器装置310执行的过程失败或具有问题。在一些情形中，可使用错误检测信息来检测和/或校正这些错误中的一些。

如果可编程，则存储器控制器340可确定启用哪种类型的错误校正程序(例如，SEC或SECDED)。在一些情况下，存储器控制器340可基于从主机装置305接收的指示而识别错误校正程序的类型。举例来说，主机装置305可致使寄存器370(例如，模式寄存器)中的值经设定以指示错误校正程序的类型(例如，主机装置305可将寄存器370设定为逻辑值‘0’以指示SEC，且将其设定为逻辑值‘1’以指示SECDED)。在一些其它实例中，主机装置305可将指示发射到存储器装置310(例如，经由CA通道386)。在一些其它情况下，存储器装置310可经硬连线以针对某些选项执行SECDED。

作为写入操作的部分，存储器装置310可经由一或多个数据通道390从主机装置305接收数据。在一些情况下，存储器装置310可包含用于与数据通道390耦合的一定数量的引脚。收发器315可从主机装置305接收和/或缓冲数据。错误检测逻辑320可确定或产生与作为写入操作的部分而从主机装置305接收的数据相关联的一或多个错误检测码字。错误检测逻辑320可经配置以基于存储器装置310操作的模式对所接收数据执行SEC操作或对所接收数据执行SECDED操作。在执行一或多个ECC操作之后，从主机装置305接收的数据和由错误检测逻辑320产生或确定的ECC码字可传递到I/O逻辑375且存储于存储器阵列325中。在一些情况下，数据可存储于存储器阵列的第一部分(例如，数据阵列360)中，且ECC码字可存储于存储器阵列的第二部分(例如，ECC阵列365)中。

存储器装置310可能够基于存储器装置310的操作模式执行不同类型的错误检测操作。举例来说，在第一模式中，存储器装置310可对从主机装置305接收的数据执行至少一个SEC操作。在第二模式中，存储器装置可对从主机装置305接收的数据执行至少一个SECDED操作。

用于执行SEC操作和SECDED操作的电路系统和/或ECC阵列存储器可不同。举例来说，存储器系统可将存储器裸片的一部分分配到电路系统和/或存储装置以用于错误检测操作。在一些传统系统中，用于配置存储器裸片以执行SECDED的电路系统可比用于配置存储器裸片以执行SEC的电路系统更广泛。另外或替代地，在一些传统系统中，用于SECDED的ECC阵列分配可比用于SEC的ECC阵列分配更广泛。在一些情况下，用于执行SECDED的额外电路系统可涉及当与SEC相比较时针对SECDED增大的ECC码字大小。举例来说，配置有SEC的存储器系统可使用两个8位ECC码字以便对两个128位的数据执行错误检测操作，而配置有SECDED的存储器系统可使用两个9位ECC码字来对两个128位的数据执行错误检测操作。增大的ECC码字大小可产生更宽的内部ECC通道。举例来说，经配置以执行SEC的存储器裸片可使用第一ECC通道宽度，而经配置以执行SECDED的存储器裸片可使用增大的ECC通道宽度。增大的码字大小还可使用存储器阵列325的更多存储器单元来存储数据和ECC码字。这可产生为ECC电路系统和ECC信息的存储而分配的存储器裸片的增大部分(例如，从用于SEC的6.3％到用于SECDED的12.6％)。举例来说，存储器装置310可利用用于ECC的ECC阵列存储的单个内部数据路径来在与跨越构成DQ通道390的16个数据引脚接收两个128位数据相同的间隔期间接收两个8位SEC ECC码字。然而，存储器装置310可使用用于ECC的ECC阵列存储的两个内部数据路径来在与跨越构成DQ通道390的16个数据引脚接收两个128位数据相同的间隔期间接收两个9位SECDED ECC码字。在一些情况下，存储器系统可能不支持用于实现SECDED的增大的电路系统需求(例如，当与SEC相比时)。举例来说，商品LP5 DRAM市场可能不支持额外的裸片大小增大。此外，较大ECC码字可使用更多存储器来存储。举例来说，存储器阵列325可划分成存储数据的第一部分(例如，数据阵列360)和存储错误检测信息的第二部分(例如，ECC阵列365)。当ECC码字的大小变得更大时，存储器阵列和支持电路的大小可增大6.3％或12.6％。

此处，存储器装置310可使用SEC电路系统用于SEC操作和SECDED操作两者。当执行SEC操作时，错误检测逻辑320的控制逻辑335可根据所指示的错误校正程序的类型来配置错误检测逻辑320内的电路系统(例如，SEC电路系统330)的功能性。错误检测逻辑320可致使将信息的突发划分为一或多个数据部分，且针对每一数据部分确定对应码字。错误检测逻辑320可使用对应的ECC码字对数据部分执行错误检测操作。举例来说，数据通道390包含16个数据引脚，且主机装置305使用可产生256位数据突发的突发长度16。错误检测逻辑可将数据突发划分为两个128位部分，且可确定用于每一数据部分的两个对应SEC码字(例如，2个8位码字)。控制逻辑335可配置SEC电路系统330，使得SEC电路系统330-a对数据的第一部分(例如，使用第一SEC码字)执行SEC操作，而SEC电路系统330-b对数据的第二部分(例如，使用第二SEC码字)执行SEC操作。此处，错误检测逻辑320可检测并校正单位错误。在一些情况下(例如，在双位错误的情况下)，错误检测逻辑320可能无意地翻转正确的位，因此产生额外的位错误。经更新(例如，经校正或无意中出错)的数据可存储在存储器阵列325处。

在执行SECDED操作时，控制逻辑335可根据所指示的错误校正程序类型来配置错误检测逻辑320内的电路系统(例如，SEC电路系统330)的功能性。举例来说，控制逻辑335可配置第一SEC电路330-a和第二SEC电路330-b以充当单组SECDED电路系统。

在一些情况下，错误检测逻辑320可以比SEC操作小的粒度对信息突发执行SECDED操作。举例来说，当数据通道390包含16个数据引脚且主机装置305使用突发长度16来产生256位突发数据时，错误校正信息可为SECDED码字(例如，长度为10位)，错误检测逻辑320可使用SECDED码字对256位数据突发执行一个SECDED操作。此处，控制逻辑335可配置SEC电路系统330，使得SEC电路系统330-a和SEC电路系统330-b一起对从主机装置305接收的数据突发执行SECDED ECC操作。错误检测逻辑320可检测且校正单位错误且检测双位错误。在一些情况下，错误检测信息可除SECDED码字之外还含有奇偶校验位。在一些情况下，额外奇偶校验位可提供较大水平的双位错误检测(例如，错误检测的较精确位置)。在一些其它情况下，额外奇偶校验位还可允许错误检测逻辑校正双位错误。经更新(例如，经校正或经更新)的数据可存储在存储器阵列325处。在一些情况下，在存储器阵列325处还可存储双位错误(例如，可能未校正)的指示。另外或替代地，可经由收发器315将双位错误指示给主机装置305。

作为读取操作的部分，存储器装置310可经配置以使用从存储器阵列325检索的一或多个错误检测码字对从存储器阵列325检索的数据执行一或多个错误检测操作。错误检测操作可经配置以校正或检测存储于存储器阵列325中的数据中的错误。

在作为读取操作的部分从数据阵列360检索数据之后，存储器装置310还可从ECC阵列365检索一或多个错误检测码字。错误检测逻辑320可基于从数据阵列360检索的数据产生额外错误检测码字。错误检测逻辑320可将从ECC阵列365检索的错误检测码字与基于从数据阵列360检索的数据产生或确定的额外错误检测码字相比较。错误检测逻辑320可基于码字的比较来检测所检索到的数据中的一或多个错误、校正所检索到的数据中的一或多个错误，或这两者。存储器装置310可作为读取操作的部分在执行错误检测操作之后将所检索的数据发射到主机装置305，或致使在执行错误检测操作之后经由数据通道390发射所检索的数据。在一些情况下，错误检测逻辑320的功能可至少部分由存储器控制器340执行。在一些情况下，存储器控制器340可包含一或多个控制寄存器或一或多个冗余熔丝和逻辑或其组合。

在一些情况下，上文参考用于存储在存储器阵列325上的数据的内部错误检测操作所描述的技术可应用于在主机装置305与存储器装置310之间传达的任何信息(例如，经由数据通道390传达的数据、经由C/A通道386传达的命令/地址信息等)。在主机装置305与存储器装置310之间传达的数据可能在发射中损坏。主机装置305可经由错误检测通道发射错误检测信息，这可允许存储器装置310执行裸片上错误校正和/或检测。错误检测通道可包含单个引脚，使得错误检测信息内发射的位的数量可小于或等于数据的突发长度。在一些情况下，错误检测通道可包含多个引脚(例如，两个引脚、三个引脚、四个引脚、五个引脚等)。

在发射错误检测信息之前，主机装置305可基于用于系统300的数据和错误检测模式产生错误检测信息(例如，码字)。即，存储器装置310可能能够利用多于一种类型的ECC(例如，SEC或SECDED)来检测和/或校正数据内的错误。举例来说，如果存储器系统根据用于执行SEC的模式操作，则ECC码字可包含用于SEC ECC的奇偶校验位。在另一实例中，如果存储器装置310根据用于执行SECDED的模式操作，则码字可包含用于SECDED的奇偶校验位。在一些情况下，错误检测信息可进一步包含与数据的对应部分相关联的一或多个奇偶校验位。举例来说，错误检测信息可包含四个额外奇偶校验位，其中每一奇偶校验位对应于数据的相异四分之一。在一些情况下，这可允许存储器装置310检测和/或校正所接收数据内的额外错误。

主机装置305可与存储器装置310传达待用于数据的错误检测模式。为了确保错误检测和操作恰当地起作用，主机装置305和存储器装置310两者可经配置以协调其使用的模式。举例来说，主机装置305可经由收发器315将信息突发发送到存储器装置301。信息突发可包含数据，且在一些情况下，包含错误检测信息。信息突发的大小可对应于构成DQ通道390和ECC通道的引脚的数量以及突发长度。收发器315可将所接收信息突发(例如，含有数据和错误检测信息)转发到错误检测逻辑320。针对ECC使用SEC或SECDED模式，错误检测逻辑320可基于错误检测信息检测和/或校正与数据相关联的一或多个错误(例如，使用控制逻辑335和SEC电路系统330中的一或多者)。

在一些情况下，标准LP DRAM在突发长度16下可为进入DRAM中或退出DRAM的xl6(16I/O)及时钟数据，且所述阵列可构造为两个128位x8子阵列。因此，x16装置可具有上部字节和下部字节；裸片还可具有使设计为字节模式装置且可在突发长度16下用作进入DRAM或退出DRAM的x8(8I/O)及时钟数据，且可将阵列构造为一个128位x8子阵列，因此x8装置具有一个字节。对于一些x16 LP DRAM，可存在16个I/O以在DRAM与SoC之间发射数据，且对于标准x8 LP DRAM，存在8个I/O以在DRAM与SoC之间发射数据。

一些LP DRAM可具有内部裸片上ECC。即，ECC数据产生和检查可完全在LPDRAM内执行；内部ECC功能可被SoC或主机装置遮挡或不可见。内部裸片上ECC可用阵列构造为具有8个I/O的两个128+8。举例来说，内部裸片上ECC可经配置以处置128位阵列数据(例如，数据码字)和一或多个8位ECC数据区段(例如，ECC码字或错误检测信息)的两个部分。xl6LPDRAM内部裸片上ECC可为具有两个128+8(128个阵列数据加8个ECC数据)的SEC ECC，从而产生完整的256个阵列数据加16个ECC数据。字节模式LPDRAM内部裸片上ECC可为具有一个128+8(128个阵列数据加8个ECC数据)的SEC ECC。在xl6上，对于总共256位阵列数据，经由16个DQ从SoC传送两个128位阵列数据部分。一旦LPDRAM捕获256位阵列数据(两个128位阵列)并将其内部传送，内部裸片上ECC就可产生用于每一128位阵列数据的内部SEC ECC 8位ECC数据。内部16位ECC数据可经由额外伪内部DQ在内部传送。即，对于xl6 LPDRAM，16个单位间隔(ui)可经由16个DQ将256位的阵列数据传送到LPDRAM的存储器阵列中。还可将16位ECC内部产生数据传送到存储器阵列的额外区段以供存储。当从LPDRAM读取数据时，可在内部比较阵列数据和ECC数据，从而在将阵列数据读出到SoC或主机装置之前校正任何单位错误。在一些情况下，内部产生的ECC数据可不传送到SoC或主机装置。

当LPDRAM在汽车或其它车辆(例如，摩托车、公共汽车、卡车、飞机、火车等)中使用时，一些用户可能喜欢SECDED裸片上ECC而非SEC裸片上ECC(如果可能)。为了在LPDRAM中将SEC改变为SECDED，可能需要阵列改变到256+18，以支持两个128+9而非128+8子阵列。由于突发长度为16个单位间隔，因此用于ECC数据的内部总线转换和存储可使用一个额外的伪内部DQ路径和存储装置，这可导致对裸片大小的显著添加。

如果在xl6而非x8 LPDRAM上支持SECDED裸片上ECC，则可能不需要支持两个128+9子阵列。可在仅具有10位错误检测信息的单个256位阵列上支持SECDED。此类配置将意味着可能不存在(或极小)裸片大小增大，因为DRAM可支持高达16个错误位。因此，裸片可设计为具有SEC裸片上ECC的标准字节模式装置或具有选择性地为用于裸片上ECC覆盖范围的SECDED或SEC的选项的xl6装置。

图4说明支持如本文中所公开的可配置错误校正模式的信息突发400的实例。信息突发可包含数据405和错误检测信息420。信息突发的部分可由主机装置产生和发射，如参考图1到3所描述。信息突发400的其它部分可由存储器装置产生(例如，错误检测信息420)。可在存储器装置处接收并存储数据405，所述存储器装置可为如参考图1到3所描述的存储器装置110、存储器裸片160、存储器裸片200或存储器装置310的实例。存储器装置可在数据已经存储于存储器阵列中之后使用错误检测信息420来检测和/或校正数据405内的一些错误(例如，如参考图1到3所描述)。

数据突发可包含数据405，其可为经由数据通道(例如，DQ通道190、390)传达的数据突发的实例。数据405可划分成若干部分，例如数据部分430-a及430-b。数据通道可具有界定通道的宽度的一定数量的数据引脚410。举例来说，数据通道可为16引脚宽(例如，DQ01到DQ15)。在其它实例中，数据通道可小于十六个引脚宽或大于十六个引脚宽。数据的突发还可具有多个单位间隔415，或用于传达至少一个数据符号(例如，位)的时间资源。在使用双数据速率的系统中，单位间隔415可在上升和下降两者的每一时钟边沿处发生。在使用单数据速率的其它系统中，单位间隔415可每时钟循环发生。

在一些情况下，信息突发可包含错误检测信息420的部分。在一些情况下，错误检测信息420在存储器装置处在内部产生，且在存储器装置处在内部使用。在其它情况下，错误检测信息420由主机装置产生，且由主机装置发射到存储器装置。在这些情况中的一些中，错误检测通道可具有界定错误检测通道的宽度的单个错误检测引脚425。在一些情况下，错误检测信息420内含有的位的数量可小于或等于单位间隔415的数量。错误检测信息420可包含一或多个码字(例如，SEC码字、SECDED码字)，且在一些情况下，包含与数据405有关的额外奇偶校验位。错误检测信息420中所含有的一或多个码字的类型可对应于存储器装置的操作模式或存储器系统所使用的错误检测操作的类型。即，存储器系统可能能够根据SEC模式或SECDED模式操作(例如，如由主机装置所指示)。可基于由存储器系统使用的错误检测操作的类型来分派错误检测信息420和数据405。

当存储器系统根据SEC模式操作时，信息突发400可划分成一或多个数据部分430。信息突发400可包含对应于每一数据部分430的错误检测信息420。在一些情况下，信息突发400可根据单位间隔415划分成若干部分。举例来说，第一数量的单位间隔415可包含第一数据部分430-a和第一码字(例如，含于错误检测信息420的前8位内)。数据405可划分成两个128位数据部分430，而错误检测信息420可划分成两个对应的8位码字。即，数据部分430-a可对应于经由错误检测引脚425在相同的前8个单位间隔内发射的第一码字。此外，数据部分430-b可对应于在最后8个单位间隔内发射的第二码字。在此实例中，信息突发400可包含两个相异的128位数据部分和两个对应的8位SEC码字。在一些情况下，数据可能分裂为每一部分内具有任何数量的位的任何数量的部分。类似地，错误检测信息420可包含任何位大小的任何数量的码字。存储器装置可对子阵列执行相异SEC程序以检测且校正每一部分中的单位错误。即，存储器装置可以逐部分粒度执行SEC程序。

当存储器系统正根据SECDED模式操作时，信息突发400可不划分成数据部分430(或可划分成较大部分)。存储器系统可使用对应的错误检测信息420对所有数据405(例如，对应于数据部分430-a和430-b)执行SECDED操作。即，错误检测信息420可对应于所有数据405。此处，错误检测信息420可提供用于256位数据的错误检测信息420。错误检测信息420可包含单个SECDED码字。举例来说，码字可为10位SECDED码字(例如，在错误检测信息420的位0到9内发射)，其允许存储器装置校正单位错误且检测双位错误。在一些情况下，错误检测信息420内的其余位(例如，位10、11、12、13、14及15)可能未使用。或者，错误检测信息420内的其余位中的一或多者可包含与数据405的一部分相关联的奇偶校验位。一或多个额外奇偶校验位可允许存储器装置检测或校正双位或甚至更多错误，并且识别较小边界中的错误位置。举例来说，位10、11、12和13可用作用于数据405的相异四分之一的奇偶校验位。此处，位10可为对应于在前四个单位间隔415(例如，ui0到ui3)内发射的数据405的奇偶校验位，且位11到13可为对应于数据405的其它三个相异部分(例如，如由ui4到ui7、ui8到ui11和ui12到ui15界定)的奇偶校验位。在另一实例中，位10到15可在半字节基础上(例如，在每4位基础上)提供额外奇偶校验位。

图5说明支持如本文中所公开的可配置错误检测模式的处理流程500的实例。过程流程500可实施参考图1到3所描述的系统100及300以及存储器裸片200的方面。处理流程500可包含由主机装置505执行的操作，所述主机装置可为如参考图3所描述的主机装置305的实例。主机装置505可实施如参考图1所描述的外部存储器控制器105的方面。处理流程500可进一步包含由存储器装置510执行的操作，所述存储器装置可为如参考图1到3所描述的存储器装置110、存储器阵列170或存储器裸片200或存储器装置310的实例。

在515处，主机装置505可视情况设定用于在存储器装置510处执行错误校正的模式。举例来说，存储器装置510可经配置以用于通过执行SEC操作(例如，用于执行错误校正的第一模式)或通过执行SECDED操作(例如，用于执行错误校正的第二模式)来执行错误校正。主机装置505可通过致使将模式寄存器中(例如，存储器装置510处)的值设定为指示错误校正程序的类型而设定用于在存储器装置510处执行错误校正的模式。举例来说，主机装置505可将模式寄存器设定为逻辑值‘0’以指示SEC，且设定为逻辑值‘1’以指示SECDED。另外或替代地，主机装置505可将指示用于执行错误校正的模式的指示发射到存储器装置510。在一些情况下，从主机装置505接收的指示符可存储在存储器装置510的模式寄存器中。

在520处，存储器装置510可视情况识别用于执行错误校正的模式。在一些情况下，存储器装置510可基于存储器装置510的硬编码特性而识别用于执行错误检测或校正的模式。在一些情况下，存储器装置510可通过从存储器装置510的模式寄存器检索用于操作存储器装置的模式的指示符来识别用于执行错误检测或校正的模式。在一些情况下，存储器装置510可从主机装置505接收请求存储器装置510以不同模式操作的指示符。

在525处，存储器装置510可视情况根据所述模式(例如，如在520处所识别)配置存储器装置510。即，存储器装置510可基于识别出用于执行错误校正的模式而配置存储器装置510以用于校正从主机装置505接收的数据中的错误(例如，根据SECDED或SEC)。在一些情况下，存储器装置510可基于在520处识别出模式而从一个模式(例如，SEC)切换到另一模式(例如，SECDED)。举例来说，存储器装置510可基于从主机装置505接收到切换模式的指示符而切换。

另外或替代地，存储器装置510可经预配置以根据用于执行错误校正的特定模式操作。举例来说，模式寄存器可在工厂处被硬设定为指示用于执行错误校正的模式的值。在另一实例中，存储器装置510可经硬编码(例如，通过掩模或熔丝)以根据用于执行错误校正的特定模式操作。此处，主机装置可不执行515，且存储器装置可不执行520或525。替代地，用于执行错误校正的模式可为存储器装置510的预配置特性。

在530处，存储器装置510可从主机装置505接收数据。存储器装置510可经由DQ通道(例如，第一通道)接收数据。DQ通道可包含十六个导电路径(例如，引脚)。

在框535处，存储器装置510可依据从主机装置505接收的数据确定错误检测信息。即，存储器装置510可基于从主机装置505接收的数据(例如，由存储器装置510处的内部ECC引擎)产生错误检测信息。在一些情况下，存储器装置510可包含ECC块(例如，如参考图2所论述)，其可在写入操作期间(例如，当存储器装置510从主机装置505接收数据且将数据写入到存储器装置510处的阵列时)产生错误检测信息。错误检测信息可为错误检测码字的实例。在存储器装置510正以第一模式(例如，SEC模式)操作时，错误检测信息可为一个或多个SEC码字。在存储器装置510正以第二模式(例如，SECDED模式)操作时，错误检测信息可为一或多个SECDED码字。

错误检测信息可包含根据操作模式的码字。举例来说，如果存储器装置510使用SECDED，则错误检测信息可包含SECDED码字和与数据的部分相关联的一或多个奇偶校验位。此处，SECDED码字可包含十个位，且可与所有数据相关联。在另一实例中，如果存储器装置510正使用SEC，则错误检测信息可包含与数据的第一部分相关联的第一码字(例如，第一SEC码字)及与数据的第二部分相关联的第二码字(例如，第二SEC码字)。

在540处，存储器装置510可将从主机装置505接收的数据和错误检测信息(例如，如在写入操作期间由存储器装置510的内部ECC引擎产生)存储在存储器单元阵列中。当作为读取操作的部分从存储器单元的阵列检索数据时，错误检测信息可经配置以检测或校正数据中的错误。在一些情况下，数据可包含经校正位(例如，通过SEC或SECDED校正)。在一些其它情况下，数据可包含已检测到双位错误但未校正的数据。

在框545处，存储器装置510可从存储器单元阵列检索所述数据，且可从存储器单元阵列检索错误检测信息。通过将错误检测信息存储于存储器单元阵列中，存储器装置510可经配置以通过以下操作检测和/或校正可能引入到数据中的错误：将数据写入到存储器阵列、将数据存储于存储器阵列中、刷新存储器阵列中的数据、从存储器阵列读取数据、其它操作或其组合。

在550处，存储器装置510可使用从存储器阵列检索的错误检测信息对从存储器阵列检索的数据执行错误检测操作。存储器装置510可基于根据所识别的模式配置存储器装置510而执行错误检测操作。举例来说，存储器装置510可基于存储器装置510以SECDED模式操作而使用错误检测信息对数据执行SECDED操作。在一些情况下，存储器装置510可依据从存储器单元阵列检索的数据产生新的错误检测信息。在一些情况下，存储器装置510可将新的错误检测信息与从存储器阵列检索的错误检测信息相比较。在其它情况下，存储器装置510可使用从存储器阵列检索的错误检测信息执行错误检测操作550，而不产生新的错误检测信息。

在一些情况下，存储器装置510可在555处基于错误检测信息识别数据中的错误。举例来说，存储器装置510可基于包含于错误检测信息中的SECDED码字而识别数据中的错误。在一些情况下，存储器装置510可基于包含于错误检测信息中的奇偶校验位而确定数据的包含错误的部分。在一些其它情况下，存储器装置510可使用错误检测信息识别数据中的单位错误且校正数据中的单个错误。另外或替代地，存储器装置510可使用错误检测信息识别数据中的双位错误。

图6展示支持如本文中所公开的可配置错误校正模式的装置605的框图600。装置605可为如本文中参考图1、3及5所公开的存储器装置110、存储器装置310和存储器装置510的方面的实例。装置605可包含模式识别器610、数据收发器615、错误检测管理器620、数据存储管理器625、错误检测管理器630和数据存储管理器635。这些模块中的每一者可直接或间接地彼此通信(例如，经由一或多个总线)。

模式识别器610可识别经配置以用于以用于执行至少一个SEC操作的第一模式和用于执行SECDED操作的第二模式操作的存储器装置正以第二模式操作。数据收发器615可由以第二模式操作的存储器装置经由通道接收数据。错误检测管理器620可由存储器装置基于经由通道接收到数据而使用SECDED操作确定与数据相关联的错误检测信息。数据存储管理器625可将数据和错误检测信息存储在存储器单元阵列中。在一些实例中，数据存储管理器625可从存储器单元阵列检索数据和错误检测信息。在一些实例中，错误检测管理器620可由存储器装置确定与数据相关联的码字(例如，SECDED码字)及与数据的各部分相关联的一或多个奇偶校验位。

模式识别器610可识别存储器装置正以用于执行SECDED操作的第二模式操作，所述存储器装置经配置以用于以用于执行至少一个SEC操作的第一模式和第二模式操作。数据收发器615可由正以第二模式操作的存储器装置经由与存储器装置耦合的数据通道接收数据。错误检测管理器620可基于存储器装置正以第二模式操作而使用从存储器单元阵列检索的错误检测信息对从存储器单元阵列检索的数据执行SECDED操作。即，错误检测管理器620可基于经由通道接收到的数据在装置605处产生错误检测信息。数据存储管理器625可将数据、SECDED码字和一或多个奇偶校验位存储于存储器单元阵列中。在一些实例中，数据存储管理器625可从存储器单元阵列检索数据、SECDED码字和一或多个奇偶校验位，其中使用从存储器单元阵列检索的SECDED码字和一或多个奇偶校验位对从存储器单元阵列检索的数据执行错误检测操作。在一些实例中，错误检测管理器620可基于存储器装置正以第二模式操作而使用SECDED码字和一或多个奇偶校验位对数据执行错误检测操作。

在一些实例中，模式识别器610可从存储器装置的模式寄存器检索用于操作存储器装置的模式的指示符，其中识别存储器装置正以第二模式操作是基于从模式寄存器检索指示符。在一些情况下，模式识别器610可确定装置605经预配置以根据用于执行错误校正的特定模式操作。举例来说，模式寄存器可在工厂处被硬设定为指示用于执行错误校正的模式的值。在另一实例中，装置605可经硬编码(例如，通过掩模或保险丝)以根据用于执行错误校正的特定模式操作。

在一些实例中，模式识别器610可从主机装置接收请求存储器装置以第二模式操作的指示符。在一些实例中，模式识别器610可基于接收到指示符从第一模式切换到第二模式，其中识别存储器装置正以第二模式操作是基于从第一模式切换到第二模式。在一些实例中(例如，在用于操作存储器装置的模式未在存储器装置处经硬译码的实例中)，模式识别器610可从主机装置接收请求存储器装置以第二模式操作的指示符。

在一些实例中，模式识别器610可基于接收到指示符而从第二模式切换到第一模式。在一些情况下，由正以第一模式操作的存储器装置确定的错误检测信息包含与数据的第一部分相关联的第一码字(例如，第一SEC码字)及与数据的第二部分相关联的第二码字(例如，第二SEC码字)。在一些情况下，通道具有十六个导电路径。

在一些实例中，错误检测管理器620可基于识别出存储器装置正以第二模式操作而配置存储器装置以用于校正从主机装置接收的数据中的错误，其中执行SECDED操作是基于配置存储器装置。

在一些实例中，错误检测管理器620可基于包含于错误检测信息中的SECDED码字而识别从存储器单元阵列检索的数据中的错误。在一些实例中，错误检测管理器620可基于包含于错误检测信息中的奇偶校验位而确定数据的包含错误的部分。

在一些实例中，错误检测管理器620可使用错误检测信息识别从存储器单元阵列检索的数据中的单位错误。在一些实例中，错误检测管理器620可校正数据中的单位错误。

在一些实例中，错误检测管理器620可使用错误检测信息识别从存储器单元阵列检索的数据中的双位错误。在一些实例中，错误检测管理器620可将数据与双位错误的指示符一起发射到另一装置，但不校正数据中的错误。在一些实例中，错误检测管理器620可基于SECDED码字识别数据中的错误。

在一些实例中，错误检测管理器620可基于一或多个奇偶校验位中的奇偶校验位确定数据的包含错误的部分，其中执行错误检测操作是基于确定数据的包含错误的部分。在一些情况下，由存储器装置确定的错误检测信息包含码字(例如，SECDED ECC码字)和与数据的各部分相关联的一或多个奇偶校验位。在一些情况下，码字包含十个位。在一些情况下，码字为ECC码字。

在一些情况下，包含于错误检测信息中的码字(例如，SECDED码字)与所有数据相关联。在一些情况下，一或多个奇偶校验位中的第一奇偶校验位与数据的第一部分相关联。在一些情况下，一或多个奇偶校验位中的第二奇偶校验位与数据的第二部分相关联。在一些情况下，SECDED码字包含十个位。在一些情况下，一或多个奇偶校验位包含四个位。

数据存储管理器625可将与使用SECDED操作确定的数据相关联的错误检测信息存储在阵列的用于存储与使用SEC操作确定的数据相关联的错误检测信息的区域中。

图7展示说明根据本公开的方面的支持具有可配置错误校正模式的存储器装置的一或多种方法700的流程图。方法700的操作可由存储器装置(例如，如本文中参考图1、3及5所公开的存储器装置110、存储器装置310及存储器装置510)或如本文中所描述的其组件实施。举例来说，方法700的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在705处，存储器装置可识别经配置而以用于执行至少一个SEC操作的第一模式和用于执行SECDED操作的第二模式操作的存储器装置正以第二模式操作。可根据本文中所描述的方法来执行705的操作。在一些实例中，705的操作的方面可由如参考图6所描述的模式识别器执行。

在710处，存储器装置可由正以第二模式操作的存储器装置经由通道接收数据。在一些情况下，存储器装置可通过内部通道在ECC块(例如，如参考图2所论述)与阵列之间传送数据。可根据本文中所描述的方法来执行710的操作。在一些实例中，710的操作的方面可由如参考图6所描述的数据收发器执行。

在715处，存储器装置可由所述存储器装置基于经由通道接收到数据而使用SECDED操作确定与所述数据相关联的错误检测信息。可根据本文中所描述的方法来执行715的操作。在一些实例中，715的操作的方面可由如参考图6所描述的错误检测管理器执行。

在720处，存储器装置可基于存储器装置正以第二模式操作而使用错误检测信息对数据执行SECDED操作。可根据本文中所描述的方法来执行720的操作。在一些实例中，720的操作的方面可由如参考图6所描述的错误检测管理器执行。

图8为说明根据本公开的方面的支持具有可配置错误校正模式的存储器装置的一或多种方法800的流程图。方法800的操作可由存储器装置(例如，如本文中参考图1、3及5所公开的存储器装置110、存储器装置310及存储器装置510)或如本文中所描述的其组件实施。举例来说，方法800的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在805处，存储器装置可识别经配置而以用于执行至少一个SEC操作的第一模式和用于执行SECDED操作的第二模式操作的存储器装置正以第二模式操作。可根据本文中所描述的方法来执行805的操作。在一些实例中，805的操作的方面可由如参考图6所描述的模式识别器执行。

在810处，存储器装置可由正以第二模式操作的存储器装置经由通道接收数据。在一些情况下，存储器装置可通过内部通道在ECC块(例如，如参考图2所论述)与阵列之间传送数据。可根据本文中所描述的方法来执行810的操作。在一些实例中，810的操作的方面可由如参考图6所描述的数据收发器执行。

在815处，存储器装置可由所述存储器装置基于经由通道接收到数据而使用SECDED操作确定与所述数据相关联的错误检测信息。可根据本文中所描述的方法来执行815的操作。在一些实例中，815的操作的方面可由如参考图6所描述的错误检测管理器执行。

在820处，存储器装置可将数据和错误检测信息存储在存储器单元阵列中。可根据本文中所描述的方法来执行820的操作。在一些实例中，820的操作的方面可由如参考图6所描述的数据存储管理器执行。

在825处，存储器装置可从存储器单元阵列检索数据和错误检测信息。可根据本文中所描述的方法来执行825的操作。在一些实例中，825的操作的方面可由如参考图6所描述的数据存储管理器执行。

在830处，存储器装置可至少部分地基于存储器装置正以第二模式操作而使用从存储器单元阵列检索的错误检测信息对从存储器单元阵列检索的数据执行SECDED操作。可根据本文中所描述的方法来执行830的操作。在一些实例中，830的操作的方面可由如参考图6所描述的错误检测管理器执行。

在一些实例中，如本文所描述的设备可执行例如方法800等一或多种方法。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：识别经配置以用于以用于执行至少一个SEC操作的第一模式和用于执行SECDED操作的第二模式操作的存储器装置正以第二模式操作；由正以第二模式操作的存储器装置经由通道接收数据；由存储器装置基于经由通道接收到数据而使用SECDED操作确定与数据相关联的错误检测信息；将数据和错误检测信息存储在存储器单元阵列中；从存储器单元阵列检索数据和错误检测信息；以及基于存储器装置正以第二模式操作而使用从存储器单元阵列检索的错误检测信息对从存储器单元阵列检索的数据执行SECDED操作。

本文中所描述的方法800和设备的一些实例可进一步包含用于基于识别出存储器装置可能正以第二模式操作而配置存储器装置以校正从主机装置接收的数据中的错误的操作、特征、构件或指令，其中执行SECDED操作可基于配置存储器装置。

本文中所描述的方法800和设备的一些实例可进一步包含用于从存储器装置的模式寄存器检索用于操作存储器装置的模式的指示符的操作、特征、构件或指令，其中识别存储器装置可能正以第二模式操作可基于从模式寄存器检索指示符。

在本文中所描述的方法800和设备的一些实例中，由存储器装置确定的错误检测信息包含码字(例如，SECDED码字)和与数据的各部分相关联的一或多个奇偶校验位。

本文中所描述的方法800和设备的一些实例可进一步包含用于基于包含于错误检测信息中的SECDED码字识别从存储器单元阵列检索的数据中的错误且基于包含于错误检测信息中的奇偶校验位确定数据的包含错误的部分的操作、特征、构件或指令。

在本文中所描述的方法800和设备的一些实例中，SECDED码字包含十个位。

在本文中所描述的方法800和设备的一些情况下，码字是ECC码字。

在本文中所描述的方法800和设备的一些实例中，执行SECDED操作进一步可包含用于使用错误检测信息识别从存储器单元阵列检索的数据中的单位错误且校正数据中的单位错误的操作、特征、构件或指令。

在本文中所描述的方法800和设备的一些实例中，执行SECDED操作可进一步包含用于使用错误检测信息识别从存储器单元阵列检索的数据中的双位错误且将数据与双位错误的指示符一起发射到另一装置的操作、特征、构件或指令。

在本文中所描述的方法800和设备的一些实例中，通道可具有十六个导电路径。

在本文所描述的方法800和设备的一些实例中，由正以第一模式操作的存储器装置确定的错误检测信息包含与数据的第一部分相关联的第一码字(例如，第一SEC码字)和与数据的第二部分相关联的第二码字(例如，第二SEC码字)。

在本文中所描述的方法800和设备的一些实例中，包含于错误检测信息中的码字(例如，SECDED码字)可与所有数据相关联。

本文中所描述的方法800和设备的一些实例可进一步包含用于从主机装置接收请求存储器装置以第二模式操作的指示符，且基于接收到所述指示符而从第一模式切换到第二模式的操作、特征、构件或指令，其中识别存储器装置可能正以第二模式操作可基于从第一模式切换到第二模式。

在本文所述的方法800和设备的一些情况下，与使用SECDED操作的数据相关联的错误检测信息存储在区域的用于存储与使用SEC操作的数据相关联的错误检测信息的区域中。

图9展示说明根据本公开的方面的支持具有可配置错误校正模式的存储器装置的一或多种方法900的流程图。方法900的操作可由存储器装置(例如，如本文中参考图1、3及5所公开的存储器装置110、存储器装置310及存储器装置510)或如本文中所描述的其组件实施。举例来说，方法900的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在905处，存储器装置可识别经配置而以用于执行至少一个SEC操作的第一模式和用于执行SECDED操作的第二模式操作的存储器装置正以第二模式操作。可根据本文中所描述的方法来执行905的操作。在一些实例中，905的操作的方面可由如参考图6所描述的模式识别器执行。

在910处，存储器装置可由正以第二模式操作的存储器装置经由与存储器装置耦合的数据通道接收数据。可根据本文中所描述的方法来执行910的操作。在一些实例中，910的操作的方面可由如参考图6所描述的数据收发器执行。

在915处，存储器装置可由存储器装置确定与数据相关联的码字(例如，SECDED码字)及与数据的各部分相关联的一或多个奇偶校验位。可根据本文中所描述的方法来执行915的操作。在一些实例中，915的操作的方面可由如参考图6所描述的错误检测管理器执行。

在920处，存储器装置可基于存储器装置正以第二模式操作而使用SECDED码字和一或多个奇偶校验位对数据执行错误检测操作。可根据本文中所描述的方法来执行920的操作。在一些实例中，920的操作的方面可由如参考图6所描述的错误检测管理器执行。

在一些实例中，如本文所描述的设备可执行例如方法900等一或多种方法。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：识别经配置而以用于执行至少一个SEC操作的第一模式和用于执行SECDED操作的第二模式操作的存储器装置正以第二模式操作；由正以第二模式操作的存储器装置经由与存储器装置耦合的数据通道接收数据；由存储器装置确定与数据相关联的码字(例如，SECDED码字)及与数据的各部分相关联的一或多个奇偶校验位；以及基于存储器装置正以第二模式操作而使用SECDED码字及一或多个奇偶校验位对数据执行错误检测操作。

本文中所描述的方法900及设备的一些实例可进一步包含用于将数据、SECDED码字及一或多个奇偶校验位存储于存储器单元阵列中且从存储器单元阵列检索数据、SECDED码字及一或多个奇偶校验位的操作、特征、构件或指令，其中可使用从存储器单元阵列检索的SECDED码字及一或多个奇偶校验位对从存储器单元阵列检索的数据执行错误检测操作。

本文中所描述的方法900和设备的一些实例可进一步包含用于基于SECDED码字识别数据中的错误且基于一或多个奇偶校验位中的奇偶校验位确定数据的包含错误的部分的操作、特征、构件或指令，其中执行错误检测操作可基于确定数据的包含错误的部分。

在本文中所描述的方法900和设备的一些实例中，所述一或多个奇偶校验位中的第一奇偶校验位可与数据的第一部分相关联，且所述一或多个奇偶校验位中的第二奇偶校验位可与数据的第二部分相关联。

在本文中所描述的方法900和设备的一些实例中，SECDED码字包含十个位，且所述一或多个奇偶校验位包含四个位、五个位或六个位。

图10展示说明支持如本文所公开的可配置错误校正模式的方法1000的流程图。方法1000的操作可由存储器装置(例如，如本文中参考图1、3及5所公开的存储器装置110、存储器装置310及存储器装置510)或如本文中所描述的其组件实施。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件来执行本文中所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行本文中所描述的功能的各方面。

在1005处，存储器装置可识别经配置而以用于执行至少一个SEC操作的第一模式和用于执行至少一SECDED操作的第二模式操作的存储器装置正以第二模式操作。可根据本文中所描述的方法来执行1005的操作。在一些实例中，1005的操作的方面可由如参考图6所描述的模式识别器执行。

在1010处，存储器装置可由正以第二模式操作的存储器装置经由第一通道接收数据且经由第二通道接收与数据相关联的错误检测信息。可根据本文中所描述的方法来执行1010的操作。在一些实例中，1010的操作的方面可由如参考图6所描述的数据收发器执行。

在1015处，存储器装置可基于存储器装置正以第二模式操作而使用错误检测信息对数据执行SECDED操作。可根据本文中所描述的方法来执行1015的操作。在一些实例中，1015的操作的方面可由如参考图6所描述的错误检测管理器执行。

图11展示说明支持如本文所公开的可配置错误校正模式的一或多种方法1100的流程图。方法1100的操作可由存储器装置(例如，如本文中参考图1、3及5所公开的存储器装置110、存储器装置310及存储器装置510)或如本文中所描述的其组件实施。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件来执行本文中所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行本文中所描述的功能的各方面。

在1105处，存储器装置可识别经配置而以用于执行至少一个SEC操作的第一模式和用于执行SECDED操作的第二模式操作的存储器装置正以第二模式操作。可根据本文中所描述的方法来执行1105的操作。在一些实例中，1105的操作的方面可由如参考图6所描述的模式识别器执行。

在1110处，存储器装置可基于识别出存储器装置正以第二模式操作而配置存储器装置以用于校正从主机装置接收的数据中的错误，其中执行SECDED操作是基于配置存储器装置。可根据本文中所描述的方法来执行1110的操作。在一些实例中，1110的操作的方面可由如参考图6所描述的模式识别器执行。

在1115处，存储器装置可由正以第二模式操作的存储器装置经由第一通道接收数据且经由第二通道接收与数据相关联的错误检测信息。可根据本文中所描述的方法来执行1115的操作。在一些实例中，1115的操作的方面可由如参考图6所描述的数据收发器执行。

在1120处，存储器装置可基于存储器装置正以第二模式操作而使用错误检测信息对数据执行SECDED操作。可根据本文中所描述的方法来执行1120的操作。在一些实例中，1120的操作的方面可由如参考图6所描述的错误检测管理器执行。

在一些实例中，如本文所描述的设备可执行例如方法1100等一或多种方法。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：识别经配置以用于以用于执行至少一个SEC操作的第一模式和用于执行SECDED操作的第二模式操作的存储器装置正以第二模式操作；由正以第二模式操作的存储器装置经由第一通道接收数据且经由第二通道接收与数据相关联的错误检测信息；以及基于存储器装置正以第二模式操作而使用错误检测信息对所述数据执行SECDED操作。

本文中所描述的方法1100和设备的一些实例可进一步包含用于基于识别出存储器装置可能正以第二模式操作而配置存储器装置以校正从主机装置接收的数据中的错误的操作、特征、构件或指令，其中执行SECDED操作可基于配置存储器装置。

本文中所描述的方法1100和设备的一些实例可进一步包含用于从存储器装置的模式寄存器检索用于操作存储器装置的模式的指示符的操作、特征、构件或指令，其中识别存储器装置可能正以第二模式操作可基于从模式寄存器检索指示符。

在本文中所描述的方法1100和设备的一些实例中，经由错误检测通道接收的错误检测信息包含码字(例如，SECDED码字)和与数据的各部分相关联的一或多个奇偶校验位。

本文中所描述的方法1100和设备的一些实例可进一步包含用于基于包含于错误检测信息中的SECDED码字识别数据中的错误且基于包含于错误检测信息中的奇偶校验位确定数据的包含错误的部分的操作、特征、构件或指令。

在本文中所描述的方法1100和设备的一些实例中，错误检测信息中所接收的SECDED码字包含十个位。

在本文中所描述的方法1100和设备的一些实例中，执行SECDED操作可包含用于使用错误检测信息识别数据中的单位错误且校正数据中的单个错误的操作、特征、构件或指令。

在本文中所描述的方法1100和设备的一些实例中，执行SECDED操作可包含用于使用错误检测信息识别数据中的双位错误且将数据存储在存储器装置的存储器单元阵列中而不校正数据中的错误的操作、特征、构件或指令。

本文中所描述的方法1100和设备的一些实例可进一步包含用于基于使用错误检测信息对数据执行SECDED操作而将数据存储在存储器装置的存储器单元阵列中的操作、特征、构件或指令。

在本文中所描述的方法1100和设备的一些实例中，第一通道可具有十六个导电路径。在一些情况下，第二通道可具有单个导电路径。

在本文所述的方法1100和设备的一些实例中，由正以第一模式操作的存储器装置经由错误检测通道接收的第二错误检测信息包含与数据的第一部分相关联的第一码字(例如，第一SEC码字)和与数据的第二部分相关联的第二码字(例如，第二SEC码字)。

在本文中所描述的方法1100和设备的一些实例中，包含于错误检测信息中的码字(例如，SECDED码字)可与所有数据相关联。

本文中所描述的方法1100和设备的一些实例可进一步包含用于从主机装置接收请求存储器装置以第二模式操作的指示符，且基于接收到所述指示符而从第一模式切换到第二模式的操作、特征、构件或指令，其中识别存储器装置可能正以第二模式操作可基于从第一模式切换到第二模式。

图12展示说明支持如本文所公开的可配置错误校正模式的一或多种方法1200的流程图。方法1200的操作可由存储器装置(例如，如本文中参考图1、3及5所公开的存储器装置110、存储器装置310及存储器装置510)或如本文中所描述的其组件实施。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件来执行本文中所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行本文中所描述的功能的各方面。

在1205处，存储器装置可识别经配置而以用于执行至少一个SEC操作的第一模式和用于执行SECDED操作的第二模式操作的存储器装置正以第二模式操作。可根据本文中所描述的方法来执行1205的操作。在一些实例中，1205的操作的方面可由如参考图6所描述的模式识别器执行。

在1210处，存储器装置可由正以第二模式操作的存储器装置经由存储器装置的数据通道接收数据，经由存储器装置的错误检测通道接收与数据相关联的码字(例如，SECDEDECC码字)，且经由存储器装置的错误检测通道接收与数据的各部分相关联的一或多个奇偶校验位。可根据本文中所描述的方法来执行1210的操作。在一些实例中，1210的操作的方面可由如参考图6所描述的数据收发器执行。

在1215处，存储器装置可基于存储器装置正以第二模式操作而使用SECDED码字和一或多个奇偶校验位对数据执行错误检测操作。可根据本文中所描述的方法来执行1215的操作。在一些实例中，1215的操作的方面可由如参考图6所描述的错误检测管理器执行。

在一些实例中，如本文所描述的设备可执行例如方法1200等一或多种方法。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：识别经配置而以用于执行至少一个SEC操作的第一模式和用于执行SECDED操作的第二模式操作的存储器装置正以第二模式操作；由正以第二模式操作的存储器装置经由存储器装置的数据通道接收数据、经由存储器装置的错误检测通道接收与数据相关联的码字(例如，SECDED码字)且经由存储器装置的错误检测通道接收与数据的各部分相关联的一或多个奇偶校验位；以及基于存储器装置正以第二模式操作而使用SECDED码字及一或多个奇偶校验位对数据执行错误检测操作。

本文中所描述的方法1200和设备的一些实例可进一步包含用于基于SECDED码字识别数据中的错误且基于一或多个奇偶校验位中的奇偶校验位确定数据的包含错误的部分的操作、特征、构件或指令，其中执行错误检测操作可基于确定数据的包含错误的部分。

在本文中所描述的方法1200和设备的一些实例中，所述一或多个奇偶校验位中的第一奇偶校验位可与数据的第一部分相关联，且所述一或多个奇偶校验位中的第二奇偶校验位可与数据的第二部分相关联。

在本文中所描述的方法1200和设备的一些实例中，SECDED码字包含十个位，且所述一或多个奇偶校验位包含四个位。

应注意，上文所描述的方法描述了可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自方法的两个或更多个方面。

在一些实例中，具有可配置错误校正模式的设备可使用通用或专用硬件执行本文中所描述的功能的方面。所述设备可包含：存储器单元阵列，每一存储器单元包括电容性存储元件；收发器，其经配置以与主机装置经由数据通道传达数据且经由错误检测通道传达错误检测信息；以及错误检测逻辑，其与所述收发器耦合且经配置而以用于使用至少一个SEC操作确定与所述数据相关联的错误检测信息的第一模式操作，且经配置而以用于使用SECDED操作确定与所述数据相关联的错误检测信息的第二模式操作。

在一些情况下，所述错误检测逻辑可经配置以在以第二模式操作时对经由数据通道接收的数据执行SECDED操作，且所述错误检测逻辑可经配置以在以第一模式操作时对经由数据通道接收的数据的第一部分执行第一SEC操作，且对数据的第二部分执行第二SEC操作。

在一些情况下，错误检测逻辑可控制经配置以识别错误检测逻辑可能正以第二模式操作且基于所述识别而配置错误检测逻辑的逻辑。

在一些情况下，所述设备可包含模式寄存器，其经配置以存储用于操作错误检测逻辑的模式的指示符，其中所述错误检测逻辑可经配置以基于存储在模式寄存器中的指示符来以第二模式操作。

在一些实例中，经由错误检测通道接收或由错误检测逻辑确定的错误检测信息包含码字(例如，SECDED码字)和与数据的各部分相关联的一或多个奇偶校验位。

在一些情况下，错误检测逻辑可经配置以使用错误检测信息识别数据中的单位错误且校正数据中的单个错误。

在一些情况下，在以第二模式操作时，所述错误检测逻辑可经配置以使用错误检测信息识别数据中的双位错误，且将数据存储于存储器单元阵列中而不校正数据中的错误。

在一些情况下，存储器单元阵列可经配置以存储数据和由错误检测逻辑确定的错误检测信息，且错误检测逻辑可经配置以使用从存储器单元阵列检索的错误检测信息对从存储器单元阵列检索的数据执行SECDED操作。

尽管本文中可关于DRAM技术或在DRAM技术的上下文中描述某些特征，但这仅出于说明性目的，且所属领域的一般技术人员应了解，本文中的教示可应用于任何类型的存储器装置。举例来说，本文中的教示可应用于易失性或非易失性存储器装置，例如磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。

可使用多种不同技术和技艺中的任一者来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。

如本文所使用，术语“虚拟接地”是指保持在大约零伏(0V)的电压下而不直接与接地耦合的电路节点。因此，虚拟接地的电压可在时间上为波动的且在稳定状态下返回到大致0V。可使用例如由运算放大器和电阻器组成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到大约0V。

术语“电子连通”、“导电接触”、“连接”和“耦合”可指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下，可例如使用如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传达，在闭路关系中，信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(silicon-on-insulator，SOI)衬底，例如玻璃上硅(silicon-on-glass，SOG)或蓝宝石上硅(silicon-on-sapphire，SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文中所论述的切换组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端子装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如，简并)半导体区。源极与漏极可通过经轻掺杂半导体区或通道分离。如果通道是n型(例如，大部分载流子为信号)，则FET可称为n型FET。如果通道是p型的(即，大部分载体为电洞)，则FET可称为p型FET。通道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制通道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致通道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“启动”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“撤销启动”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些特定细节的情况下实践这些技术。在一些情况下，以框图形式说明熟知结构和装置，以免混淆所描述实例的概念。

在附图中，类似组件或特征可具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。

可使用多种不同技术和技艺中的任一者来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本文中的公开内容所描述的各种说明性块和模块可使用通用处理器、DSP、ASIC、FPGA或经设计以执行本文所描述的功能的其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件来实施，则可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以发射。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一者的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。

提供本文中的描述以使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例及设计，而应符合与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (24)

1.一种用于存储器装置的方法，其包括：

识别经配置以用于执行至少一个单错误校正SEC操作的第一模式和用于执行单错误校正双错误检测SECDED操作的第二模式操作的所述存储器装置正以所述第二模式操作，其中所述存储器装置包括错误检测电路系统的第一部分和错误检测电路系统的第二部分，且其中以所述第一模式操作包括使所述第一部分与所述第二部分对第一数据集合的不同部分进行操作，且以所述第二模式操作包括使所述第一部分与所述第二部分一起对第二数据集合的相同部分进行操作；

由以所述第二模式操作的所述存储器装置经由通道接收数据，其中所述所接收数据包括所述第二数据集合；

由所述存储器装置至少部分地基于经由所述通道接收所述数据而使用所述SECDED操作确定与所述数据相关联的错误检测信息；

将所述数据和所述错误检测信息存储在存储器单元阵列中；

从所述存储器单元阵列检索所述数据和所述错误检测信息；以及

至少部分地基于所述存储器装置正以所述第二模式操作而使用从所述存储器单元阵列检索的所述错误检测信息对从所述存储器单元阵列检索的所述数据执行所述SECDED操作。

2.根据权利要求1所述的方法，其进一步包括：

至少部分地基于识别出所述存储器装置正以所述第二模式操作而配置所述存储器装置以用于校正从主机装置接收的所述数据中的错误，其中执行所述SECDED操作至少部分地基于配置所述存储器装置。

3.根据权利要求1所述的方法，其进一步包括：

从所述存储器装置的模式寄存器检索用于操作所述存储器装置的模式的指示符，其中识别所述存储器装置正以所述第二模式操作至少部分地基于从所述模式寄存器检索所述指示符。

4.根据权利要求1所述的方法，其中由所述存储器装置确定的所述错误检测信息包括码字和与所述数据的各部分相关联的一或多个奇偶校验位。

5.根据权利要求4所述的方法，其进一步包括：

至少部分地基于所述错误检测信息中包含的所述码字而识别从所述存储器单元阵列检索的所述数据中的错误；以及

至少部分地基于所述错误检测信息中包含的奇偶校验位而确定所述数据的包含所述错误的部分。

6.根据权利要求1所述的方法，其中执行所述SECDED操作进一步包括：

使用所述错误检测信息识别从所述存储器单元阵列检索的所述数据中的单位错误；以及

校正所述数据中的所述单位错误。

7.根据权利要求1所述的方法，其中执行所述SECDED操作进一步包括：

使用所述错误检测信息识别从所述存储器单元阵列检索的所述数据中的双位错误；以及

将所述数据与所述双位错误的指示符一起发射到另一装置。

8.根据权利要求1所述的方法，其中所述通道具有十六个导电路径。

9.根据权利要求1所述的方法，其中由以所述第二模式操作的所述存储器装置确定的所述错误检测信息包括与所述数据的第一部分相关联的第一码字及与所述数据的第二部分相关联的第二码字。

10.根据权利要求1所述的方法，其中包含于所述错误检测信息中的码字与所有所述数据相关联。

11.根据权利要求1所述的方法，其进一步包括：

从主机装置接收请求所述存储器装置以所述第二模式操作的指示符；以及

至少部分地基于接收到所述指示符而从所述第一模式切换到所述第二模式，其中识别所述存储器装置正以所述第二模式操作至少部分地基于从所述第一模式切换到所述第二模式。

12.根据权利要求1所述的方法，其中与使用所述SECDED操作确定的所述数据相关联的所述错误检测信息存储在所述存储器单元阵列的用于存储与使用SEC操作确定的所述数据相关联的错误检测信息的区域中。

13.一种存储器装置，其包括：

存储器单元阵列，每一存储器单元包括电容性存储元件；

收发器，其经配置以经由数据通道与主机装置传达数据；以及

错误检测逻辑，其与所述收发器耦合且经配置而以用于使用至少一个单错误校正SEC操作确定与所述数据相关联的错误检测信息的第一模式操作，且经配置而以用于使用单错误校正双错误检测SECDED操作确定与所述数据相关联的错误检测信息的第二模式操作，其中所述错误检测逻辑包括错误校正逻辑的第一部分和错误校正逻辑的第二部分，且其中以所述第一模式操作包括使所述第一部分与所述第二部分对第一数据集合的不同部分进行操作，且以所述第二模式操作包括使所述第一部分和所述第二部分一起对第二数据集合的相同部分进行操作。

14.根据权利要求13所述的存储器装置，其中所述错误检测逻辑包括：

控制逻辑，其经配置以识别所述错误检测逻辑正以所述第二模式操作且至少部分地基于所述识别而配置所述错误检测逻辑。

15.根据权利要求13所述的存储器装置，其进一步包括：

模式寄存器，其经配置以存储用于操作所述错误检测逻辑的模式的指示符，其中所述错误检测逻辑经配置以至少部分地基于存储在所述模式寄存器中的所述指示符来以所述第二模式操作。

16.根据权利要求13所述的存储器装置，其中由所述错误检测逻辑确定的所述错误检测信息包括码字和与所述数据的各部分相关联的一或多个奇偶校验位。

17.根据权利要求13所述的存储器装置，其中所述错误检测逻辑经配置以使用所述错误检测信息识别所述数据中的单位错误且校正所述数据中的所述单位错误。

18.根据权利要求13所述的存储器装置，其中在以所述第二模式操作时，所述错误检测逻辑经配置以使用所述错误检测信息识别所述数据中的双位错误，且将所述数据存储于所述存储器单元阵列中而不校正所述数据中的错误。

19.根据权利要求13所述的存储器装置，其中：

所述存储器单元阵列经配置以存储所述数据和由所述错误检测逻辑确定的所述错误检测信息；且

所述错误检测逻辑经配置以使用从所述存储器单元阵列检索的所述错误检测信息对从所述存储器单元阵列检索的所述数据执行所述SECDED操作。

20.一种用于存储器装置的方法，其包括：

识别经配置而以用于执行至少一个单错误校正SEC操作的第一模式和用于执行单错误校正双错误检测SECDED操作的第二模式操作的所述存储器装置正以所述第二模式操作，其中所述存储器装置包括错误检测电路系统的第一部分和错误检测电路系统的第二部分，且其中以所述第一模式操作包括使所述第一部分与所述第二部分对第一数据集合的不同部分进行操作，且以所述第二模式操作包括使所述第一部分和所述第二部分一起对第二数据集合的相同部分进行操作；

由正以所述第二模式操作的所述存储器装置经由与所述存储器装置耦合的数据通道接收数据，其中所述所接收数据包括所述第二数据集合；

由所述存储器装置确定与所述数据相关联的码字及与所述数据的各部分相关联的一或多个奇偶校验位；以及

至少部分地基于所述存储器装置正以所述第二模式操作而使用所述码字和所述一或多个奇偶校验位对所述数据执行错误检测操作。

21.根据权利要求20所述的方法，其进一步包括：

将所述数据、所述码字和所述一或多个奇偶校验位存储在存储器单元阵列中；以及

从所述存储器单元阵列检索所述数据、所述码字和所述一或多个奇偶校验位，其中使用从所述存储器单元阵列检索的所述码字和所述一或多个奇偶校验位对从所述存储器单元阵列检索的所述数据执行所述错误检测操作。

22.根据权利要求20所述的方法，其进一步包括：

至少部分地基于所述码字识别所述数据中的错误；以及

至少部分地基于所述一或多个奇偶校验位中的奇偶校验位确定所述数据的包含所述错误的部分，其中执行所述错误检测操作至少部分地基于确定所述数据的包含所述错误的所述部分。

23.根据权利要求20所述的方法，其中：

所述一或多个奇偶校验位中的第一奇偶校验位与所述数据的第一部分相关联；且

所述一或多个奇偶校验位中的第二奇偶校验位与所述数据的第二部分相关联。

24.根据权利要求20所述的方法，其中：

所述码字包括十个位；且

所述一或多个奇偶校验位包括四个位、五个位或六个位。

Images