CN114695394A - 阵列基板和显示面板 - Google Patents

阵列基板和显示面板 Download PDF

Info

Publication number
CN114695394A
CN114695394A CN202210318330.XA CN202210318330A CN114695394A CN 114695394 A CN114695394 A CN 114695394A CN 202210318330 A CN202210318330 A CN 202210318330A CN 114695394 A CN114695394 A CN 114695394A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
semiconductor layer
metal element
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210318330.XA
Other languages
English (en)
Inventor
赵军
赵斌
肖军城
李珊
吴伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210318330.XA priority Critical patent/CN114695394A/zh
Priority to PCT/CN2022/086790 priority patent/WO2023184587A1/zh
Publication of CN114695394A publication Critical patent/CN114695394A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明公开了一种阵列基板和显示面板，阵列基板包括基板、栅极、栅极绝缘层、氧化物半导体层和源漏极金属层，氧化物半导体层的材料包括第一金属元素的氧化物；本发明通过设置栅极绝缘层至少与氧化物半导体层相接触的部分的材料也为第一金属元素的氧化物，使得栅极绝缘层和氧化物半导体层之间的过渡界面处具有较低的缺陷态密度，从而避免了现有技术中的栅极绝缘层和氧化物半导体层因具有不同材料成分，导致两者直接接触在过渡界面处产生较多缺陷态的情况，有利于提升薄膜晶体管的迁移率和稳定性。

Description

阵列基板和显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板和显示面板。
背景技术
随着显示面板向着大尺寸/高分辨率/高频率及自发光显示模式等方向发展，对于控制开关和驱动显示的薄膜晶体管的迁移率和稳定性提出了越来越高的要求，金属氧化物薄膜晶体管的迁移率高达非晶硅薄膜晶体管的迁移率的10～100倍，但与低温多晶硅薄膜晶体管相比，金属氧化物薄膜晶体管的迁移率仍偏低、稳定性较差。
发明内容
本发明实施例提供一种阵列基板和显示面板，以解决现有的金属氧化物薄膜晶体管的迁移率仍偏低、稳定性较差的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种阵列基板，包括基板和设置于所述基板上的栅极、栅极绝缘层、氧化物半导体层和源漏极金属层，所述栅极绝缘层位于所述栅极和所述氧化物半导体层之间；
其中，所述氧化物半导体层的材料包括第一金属元素的氧化物，所述栅极绝缘层至少与所述氧化物半导体层相接触的部分的材料为所述第一金属元素的氧化物。
根据本发明提供的阵列基板，整个所述栅极绝缘层的材料为所述第一金属元素的氧化物。
根据本发明提供的阵列基板，所述栅极绝缘层包括相接的第一子层和第二子层，所述第一子层设置于所述栅极靠近所述氧化物半导体层的一侧，所述第二子层设置在所述氧化物半导体层和所述第一子层之间，所述第二子层在所述基板上的正投影覆盖所述氧化物半导体层在所述基板上的正投影；
其中，所述第一子层和所述第二子层的材料不同，且所述第二子层的材料为所述第一金属元素的氧化物。
根据本发明提供的阵列基板，所述第一子层包括设置于所述第一子层远离所述基板一侧的沟槽，至少部分所述沟槽与所述氧化物半导体层对应设置，所述第二子层填充于所述沟槽内。
根据本发明提供的阵列基板，所述氧化物半导体层设置于至少部分所述第一子层远离所述基板的一侧。
根据本发明提供的阵列基板，所述第一子层的材料包括氮化硅、氧化硅和氮氧化硅中的至少一种。
根据本发明提供的阵列基板，所述第二子层的厚度范围为5纳米～1微米。
根据本发明提供的阵列基板，所述第一金属元素包括铝、铪、钛、锆、镨和镧中的其中一种。
根据本发明提供的阵列基板，所述氧化物半导体层还包括第二金属元素的氧化物和第三金属元素的氧化物，所述第一金属元素、所述第二金属元素和所述第三金属元素为不同金属元素；
其中，所述第二金属元素为铟、镓、锌和锡中的其中一种，所述第三金属元素为铟、镓、锌和锡中的其中一种。
根据本发明提供的阵列基板，所述第一金属元素为铝Al，所述第二金属元素为镓Ga，所述第三金属元素为锌Zn；其中，所述铝Al、所述镓Ga和所述锌Zn的摩尔含量满足以下关系：
0.1≤Al/(Al+Ga+Zn)≤0.5；
0.2≤Ga/(Al+Ga+Zn)≤0.4；
0.3≤Zn/(Al+Ga+Zn)≤0.5。
根据本发明提供的阵列基板，所述栅极、所述栅极绝缘层、所述氧化物半导体层和所述源漏极金属层沿远离所述基板方向依次层叠设置；或者，所述氧化物半导体层、所述栅极绝缘层、所述栅极和所述源漏极金属层沿远离所述基板方向依次层叠设置。
根据本发明提供的阵列基板，所述阵列基板还包括：
钝化层，覆于所述源漏极金属层远离所述基板的一侧；以及
像素电极，设置于所述钝化层远离所述基板的一侧，所述像素电极通过贯穿所述钝化层的过孔与所述源漏极金属层电连接。
本发明提供一种显示面板，包括对置基板和上述阵列基板，所述对置基板与所述阵列基板相对间隔设置。
本发明的有益效果为：本发明提供的阵列基板和显示面板，通过设置氧化物半导体层的材料包括第一金属元素的氧化物，栅极绝缘层至少与所述氧化物半导体层相接触的部分的材料为第一金属元素的氧化物，由于栅极绝缘层和氧化物半导体层在两者间的过渡界面处具有相同的成分，从而使得过渡界面处具有较低的缺陷态密度，避免了现有技术中的栅极绝缘层和氧化物半导体层因具有不同材料成本，导致两者直接接触在过渡界面处产生较多缺陷态的情况，有利于提升薄膜晶体管的迁移率和稳定性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的阵列基板的截面结构示意图；
图2是本发明实施例提供的第一种阵列基板的截面结构示意图；
图3是本发明实施例提供的第二种阵列基板的截面结构示意图；
图4是本发明实施例提供的第三种阵列基板的截面结构示意图；
图5是本发明实施例提供的第四种阵列基板的截面结构示意图；
图6是本发明实施例提供的第五种阵列基板的截面结构示意图；
图7是本发明实施例提供的第六种阵列基板的截面结构示意图。
附图标记说明：
100、阵列基板；10、基板；20、栅极；30、栅极绝缘层；301、第一子层；301a、沟槽；302、第二子层；40、氧化物半导体层；50、源漏极金属层；51、源极；52、漏极；60、源漏极绝缘层；200、钝化层；200a、过孔；300、像素电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
请参阅图1，图1是现有技术中的阵列基板的截面结构示意图。现有技术中的阵列基板100包括基板10、栅极20、栅极绝缘层30、氧化物半导体层40和源漏极金属层50，所述栅极绝缘层30位于所述栅极20和所述氧化物半导体层40之间，所述源漏极金属层50包括源极51和漏极52。由于所述栅极绝缘层30的材料一般为氮化硅或氧化硅等无机绝缘材料，所述氧化物半导体层40的材料一般为IGZO(indium gallium zinc oxide，铟镓锌氧化物)等金属氧化物材料，因此，所述栅极绝缘层30和所述氧化物半导体层40的材料成分不同，导致两者间的过渡界面处的缺陷态密度较大，进而导致所述薄膜晶体管的器件迁移率和稳定性较低。
有鉴于此，本发明实施例提供一种阵列基板100，与现有技术中的阵列基板100的不同之处在于，本发明实施例提供的所述阵列基板100的所述氧化物半导体层40的材料包括第一金属元素的氧化物，且，所述栅极绝缘层30至少与所述氧化物半导体层40相接触的部分的材料为所述第一金属元素的氧化物。
可以理解的是，本发明实施例通过设置所述氧化物半导体层40的材料包括第一金属元素，所述栅极绝缘层30至少与所述氧化物半导体层40相接触的部分的材料为第所述第一金属元素的氧化物，由于所述栅极绝缘层30和所述氧化物半导体层40在两者间的过渡界面处具有相同的成分，从而使得过渡界面处具有较低的缺陷态密度，避免了现有技术中的所述栅极绝缘层30和所述氧化物半导体层40因具有不同材料成分，导致两者直接接触时在过渡界面处产生较多缺陷态的情况，有利于提升所述薄膜晶体管的迁移率和稳定性。
需要说明的是，所述薄膜晶体管可以为顶栅型薄膜晶体管，也可以为底栅型薄膜晶体管，为了清楚的描述本发明提供的技术方案，本发明实施例重点以所述薄膜晶体管为底栅型薄膜晶体管为例进行阐述说明，但采用本发明提供的发明构思的顶栅型薄膜晶体管也在本发明的保护范围之内。
在一种实施例中，如图2所示，图2是本发明实施例提供的第一种阵列基板的截面结构示意图。所述薄膜晶体管可以为底栅型薄膜晶体管，具体的，所述阵列基板100包括基板10和设置于所述基板10上的栅极20、所述栅极绝缘层30、所述氧化物半导体层40和所述源漏极金属层50，所述栅极20、所述栅极绝缘层30、所述氧化物半导体层40和所述源漏极金属层50沿远离所述基板10方向依次层叠设置，具体的，所述栅极20设置于所述基板10一侧，所述栅极绝缘层30覆于所述栅极20远离所述基板10的一侧，所述氧化物半导体层40设置于所述栅极绝缘层30远离所述基板10的一侧，所述源漏极金属层50设置于所述氧化物半导体层40远离所述基板10的一侧，所述源漏极金属层50包括源极51和漏极52。
在本实施例中，图2与图1的不同之处在于，所述栅极绝缘层30的整个膜层的材料均为所述第一金属元素的氧化物，所述栅极绝缘层30仅需要一道制程即可制备形成。简单地说，本实施例即是将现有技术中的所述栅极绝缘层30的材料替换成所述第一金属元素的氧化物，使得所述栅极绝缘层30和所述氧化物半导体层40之间的过渡界面处具有相同的材料成分，从而避免现有技术中的所述栅极绝缘层30和所述氧化物半导体层40直接接触时在过渡界面处产生较多缺陷态的情况。
具体的，所述第一金属元素包括铝Al、铪Hf、钛Ti、锆Zr、镨Pr和镧La中的其中一种，相应的，所述栅极绝缘层30的材料包括氧化铝(Al2O3)、氧化铪(HfO2)、氧化钛(TiO)、氧化锆(ZrO)、氧化镨(Pr O11)和氧化镧(La O)中的其中一种，所述氧化物半导体层40的材料包括氧化铝(Al2O3)、氧化铪(HfO2)、氧化钛(TiO)、氧化锆(ZrO)、氧化镨(Pr O11)和氧化镧(La O)中的其中一种。
优选的，所述第一金属元素为铝，所述栅极绝缘层30的材料为氧化铝。
具体的，在本实施例中，所述栅极绝缘层30的材料包括氧化铝(Al2O3)、氧化铪(HfO2)、氧化钛(TiO)、氧化锆(ZrO)、氧化镨(Pr O11)和氧化镧(La O)中的其中一种。
进一步的，所述氧化物半导体层40还包括第二金属元素和第三金属元素，所述第一金属元素、所述第二金属元素和所述第三金属元素为不同金属元素；可选的，所述第二金属元素为铟In、镓Ga、锌Zn和锡Sn中的其中一种，所述第三金属元素为铟In、镓Ga、锌Zn和锡Sn中的其中一种。
一般的，现有技术中的所述氧化物半导体层40的材料为IGZO等金属氧化物材料，具体包含铟In、镓Ga、锌Zn和氧O四种元素，由于铟In价格昂贵，因此，在本发明实施例中，可将所述第一金属元素替代铟In，即，所述第二金属元素为镓Ga、锌Zn和锡Sn中的其中一种，所述第三金属元素为镓Ga、锌Zn和锡Sn中的其中一种，在不影响所述氧化物半导体层40的特性的前提下，可大幅降低成本。
具体的，在实施例中，所述第一金属元素为铝Al，所述第二金属元素为镓Ga，所述第三金属元素为锌Zn；其中，所述铝Al、所述镓Ga和所述锌Zn的摩尔含量满足以下关系：
0.1≤Al/(Al+Ga+Zn)≤0.5；
0.2≤Ga/(Al+Ga+Zn)≤0.4；
0.3≤Zn/(Al+Ga+Zn)≤0.5。
具体的，所述基板10的材料包括玻璃基板10；所述栅极20的材料包括金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、铝(Al)、钼(Mo)或铬(Cr)的单层或多层；所述源漏极金属层50的材料包括钼、铜和钼铜合金。
在另一种实施例中，请参阅图3、图4和图5，图3是本发明实施例提供的第二种阵列基板的截面结构示意图，图4是本发明实施例提供的第三种阵列基板的截面结构示意图；图5是本发明实施例提供的第四种阵列基板的截面结构示意图。图3、图4和图5与图2的不同之处在于，仅有部分所述栅极绝缘层30的材料为所述第一金属元素的氧化物，其余部分所述栅极绝缘层30的材料为与所述第一金属元素的氧化物不同的材料，可选的，其余部分所述栅极绝缘层30的材料与现有技术中的所述栅极绝缘层30的材料相同。
简单地说，本实施例即是在现有技术中的所述栅极绝缘层30的基础上，将一部分所述栅极绝缘层30的材料更换为所述第一金属元素的氧化物；或者，保持现有技术中的所述栅极绝缘层30的基础上另外增设一层膜层，两者共同组成本发明实施例中的所述栅极绝缘层30，该膜层的材料为所述第一金属元素的氧化物，使得所述栅极绝缘层30和所述氧化物半导体层40之间的过渡界面处具有相同的材料成分，从而使得过渡界面处的缺陷态减少。
具体的，所述栅极绝缘层30包括相接的第一子层301和第二子层302，所述第一子层301设置于所述栅极20靠近所述氧化物半导体层40的一侧，所述第二子层302设置于所述第一子层301和所述氧化物半导体层40之间，所述第二子层302在所述基板10上的正投影覆盖所述氧化物半导体层40在所述基板10上的正投影；其中，所述第一子层301和所述第二子层302的材料不同，且所述第二子层302的材料为所述第一金属元素的氧化物。
可以理解的是，由于所述第二子层302的材料和所述氧化物半导体层40的材料均为所述第一金属元素的氧化物，则所述第二子层302的材料与所述氧化物半导体层40的材料相同；又由于所述第二子层302与所述氧化物半导体层40直接接触，因此，所述第二子层302和所述氧化物半导体层40之间的过渡界面处具有较低的缺陷态密度，有利于提升所述阵列基板100中的薄膜晶体管的迁移率和稳定性。
在本实施例中，所述第一子层301的材料与所述第二子层302的材料不同，即，所述第一子层301和所述第二子层302为两个不同膜层，所述第一子层301和所述第二子层302分别通过不同的制程制备而成。
具体的，所述第一子层301的材料包括氮化硅、氧化硅和氮氧化硅中的至少一种，在本实施例中，所述栅极绝缘层30的材料为氮化硅，所述第二子层302的材料包括氧化铝(Al2O3)、氧化铪(HfO2)、氧化钛(TiO)、氧化锆(ZrO)、氧化镨(Pr O11)和氧化镧(La O)中的其中一种；在其它实施例中，所述栅极绝缘层30也可以为层叠设置的氮化硅和氧化硅。
同样的，在本实施例中，所述第二子层302在所述基板10上的正投影覆盖所述氧化物半导体层40在所述基板10上的正投影，以保证所述氧化物半导体层40完全形成于所述第二子层302上，所述氧化物半导体层40与所述第一子层301之间未直接接触，从而避免所述氧化物半导体层40与所述第一子层301之间产生缺陷态，进而避免了所述氧化物半导体层40与所述栅极绝缘层30之间产生缺陷态的情况。
具体的，如图3所示，所述第一子层301包括设置于所述第一子层301远离所述基板一侧的沟槽301a，至少部分所述沟槽301a与所述氧化物半导体层40对应设置，所述第二子层302填充于所述沟槽301a内，需要说明的是，此处的“对应设置”的意思是指，所述沟槽301a与所述氧化物半导体层40在层叠方向上至少部分重叠。
在本实施例中，所述沟槽301a的底部至所述栅极20远离所述基板10一侧之间存在一定的距离，以避免采用黄光制程形成所述沟槽301a时对所述栅极20造成破坏，导致所述薄膜晶体管的性能受到影响。
具体的，所述沟槽301a的截面形状可以为矩形、梯形和倒三角形中的其中一种，本发明对此不做限定。
具体的，所述第二子层302的厚度范围为5纳米～1微米，所述第二子层302的厚度不能设置过大，也不能设置过小，厚度过小容易导致所述第二子层302被击穿，无法起到减少所述栅极绝缘层30和所述氧化物半导体层40之间过渡界面的缺陷态的效果；厚度过大导致所述阵列基板100的整体厚度增大，不利于产品的轻薄化。
如图4和图5所示，图4及图5与图3的不同之处在于，所述第二子层302设置于所述氧化物半导体层40和所述第一子层301之间，所述氧化物半导体层40设置于至少部分所述第一子层301远离所述基板10的一侧。
如图4所示，所述第二子层302完全覆盖整个所述第一子层301，所述第二子层302仅通过一道制程即可制备形成，有利于节省制程，降低成本。
如图5所示，图5与图4的不同之处在于，所述第二子层302覆盖部分所述第一子层301，所述第二子层302在所述基板10上的正投影与所述氧化物半导体层40在所述基板10上的正投影完全重合，有利于节省材料成本。
请参阅图6，图6是本发明实施例提供的第五种阵列基板的截面结构示意图。所述薄膜晶体管可以为顶栅型薄膜晶体管，所述氧化物半导体层40、所述栅极绝缘层30、所述栅极20和所述源漏极金属层50沿远离所述基板方向依次层叠设置。具体的，所述氧化物半导体层40设置于所述基板10一侧，所述栅极绝缘层30覆于所述氧化物半导体层40远离所述基板10的一侧，所述栅极20设置于所述栅极绝缘层30远离所述基板10的一侧，所述源漏极金属层50设置于所述氧化物半导体层40远离所述基板10的一侧，所述源漏极金属层50包括源极51和漏极52，所述阵列基板100还包括设置于所述源漏极金属层50和所述栅极20之间的源漏极绝缘层60，所述源极51通过贯穿所述源漏极绝缘层60和所述栅极绝缘层30的通孔与所述氧化物半导体层40电连接，所述漏极52通过贯穿所述源漏极绝缘层60和所述栅极绝缘层30的另一通孔与所述氧化物半导体层40电连接。
同理的，本实施例通过设置所述氧化物半导体层40的材料包括第一金属元素的氧化物，所述栅极绝缘层30至少与所述氧化物半导体层40相接触的部分的材料为第一金属元素的氧化物，由于所述栅极绝缘层30和所述氧化物半导体层40在两者间的过渡界面处具有相同的成分，从而使得过渡界面处具有较低的缺陷态密度，有利于提升薄膜晶体管的迁移率和稳定性。
具体的，所述栅极绝缘层30也可包括相接的第一子层301和第二子层302，所述第一子层301设置于所述栅极20靠近所述氧化物半导体层40的一侧，所述第二子层302设置于所述第一子层301和所述氧化物半导体层40之间，所述第二子层302在所述基板10上的正投影覆盖所述氧化物半导体层40在所述基板10上的正投影，且至少部分所述第二子层302与所述氧化物半导体层40相接触；其中，所述第一子层301和所述第二子层302的材料不同，且所述第二子层302的材料为所述第一金属元素的氧化物。
示例性的，请参阅表一，为了清楚地阐述本发明提供的技术方案，发明人以所述第一金属元素为铝Al，所述第二金属元素为镓Ga，所述第三金属元素为锌Zn为例，对本发明实施例提供的技术方案进行了实验验证，现将具体实验结果说明如下：
需要说明的是，在实验验证过程中，需要控制制备工艺制程、环境条件和测定方式保持一致，通过改变所述氧化物半导体层40中的金属元素的成分及比例大小(靶组成)，来测定最终形成的薄膜晶体管的迁移率。
由表一中的Ref可知，当现有技术中的所述氧化物半导体层40的材料包括铟In、镓Ga和锌Zn三种金属元素时，且所述铟In、所述镓Ga和所述锌Zn的摩尔含量分别满足以下关系时：In/(In+Ga+Zn)＝0.3、Ga/(In+Ga+Zn)＝0.3、Zn/(In+Ga+Zn)＝0.4时，所述薄膜晶体管的器件迁移率为8.3。而当所述氧化物半导体层40的材料包括铝Al、镓Ga和锌Zn三种金属元素时，所述薄膜晶体管的器件迁移率均大于8.3，由此可见，本发明实施例提供的技术方案能够提升薄膜晶体管的迁移率和稳定性。
此外，将例1、例2、例3和例4进行比较，在例1中，当所述氧化物半导体层40中的所述铝Al、所述镓Ga和所述锌Zn的摩尔含量满足以下关系时：
Al/(Al+Ga+Zn)＝0.3；
Ga/(Al+Ga+Zn)＝0.3；
Zn/(Al+Ga+Zn)＝0.4。
此时，所述薄膜晶体管的器件迁移率为10.6。
在例2中，当所述氧化物半导体层40中的所述铝Al、所述镓Ga和所述锌Zn的摩尔含量满足以下关系时：
Al/(Al+Ga+Zn)＝0.4；
Ga/(Al+Ga+Zn)＝0.3；
Zn/(Al+Ga+Zn)＝0.4。
此时，所述薄膜晶体管的器件迁移率为16。
在例3中，当所述氧化物半导体层40中的所述铝Al、所述镓Ga和所述锌Zn的摩尔含量满足以下关系时：
Al/(Al+Ga+Zn)＝0.4；
Ga/(Al+Ga+Zn)＝0.3；
Zn/(Al+Ga+Zn)＝0.4。
此时，所述薄膜晶体管的器件迁移率为16。
在例4中，当所述氧化物半导体层40中的所述铝Al、所述镓Ga和所述锌Zn的摩尔含量满足以下关系时：
Al/(Al+Ga+Zn)＝0.1；
Ga/(Al+Ga+Zn)＝0.4；
Zn/(Al+Ga+Zn)＝0.5。
此时，所述薄膜晶体管的器件迁移率为2.3。
由此可见，随着所述氧化物半导体层40中的所述铝Al的摩尔含量增加，所述薄膜晶体管的器件迁移率得到提升，因此，可将所述氧化物半导体层40中的所述铝Al的含量在允许范围内设置较大。
Figure BDA0003569592340000111
表一
进一步的，请参阅图7，图7是本发明实施例提供的第六种阵列基板的截面结构示意图。本发明实施例提供的所述阵列基板10还包括钝化层200和像素电极300，所述钝化层200覆于所述源漏极52金属层50远离所述基板10的一侧；所述像素电极300设置于所述钝化层200远离所述基板10的一侧，所述像素电极300通过贯穿所述钝化层200的过孔200a与所述源漏极52金属层50电连接。
具体的，所述钝化层200的材料包括氧化硅、氮化硅和氮氧化硅中的其中一种或多种组合，所述像素电极300的材料包括氧化铟锡。
进一步的，本发明实施例还提供一种显示面板，所述显示面板包括对置基板和上述实施例中的阵列基板10，所述对置基板与所述阵列基板10相对间隔设置。
有益效果为：本发明实施例提供的阵列基板和显示面板，通过设置氧化物半导体层的材料包括第一金属元素的氧化物，栅极绝缘层至少与所述氧化物半导体层相接触的部分的材料为第一金属元素的氧化物，由于栅极绝缘层和氧化物半导体层在两者间的过渡界面处具有相同的成分，从而使得过渡界面处具有较低的缺陷态密度，避免了现有技术中的栅极绝缘层和氧化物半导体层因具有不同材料成本，导致两者直接接触在过渡界面处产生较多缺陷态，有利于提升薄膜晶体管的迁移率和稳定性。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (13)

1.一种阵列基板，其特征在于，包括基板和设置于所述基板上的栅极、栅极绝缘层、氧化物半导体层和源漏极金属层，所述栅极绝缘层位于所述栅极和所述氧化物半导体层之间；
其中，所述氧化物半导体层的材料包括第一金属元素的氧化物，所述栅极绝缘层至少与所述氧化物半导体层相接触的部分的材料为所述第一金属元素的氧化物。
2.根据权利要求1所述的阵列基板，其特征在于，整个所述栅极绝缘层的材料为所述第一金属元素的氧化物。
3.根据权利要求1所述的阵列基板，其特征在于，所述栅极绝缘层包括相接的第一子层和第二子层，所述第一子层设置于所述栅极靠近所述氧化物半导体层的一侧，所述第二子层设置在所述氧化物半导体层和所述第一子层之间，所述第二子层在所述基板上的正投影覆盖所述氧化物半导体层在所述基板上的正投影；
其中，所述第一子层和所述第二子层的材料不同，且所述第二子层的材料为所述第一金属元素的氧化物。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一子层包括设置于所述第一子层远离所述基板一侧的沟槽，至少部分所述沟槽与所述氧化物半导体层对应设置，所述第二子层填充于所述沟槽内。
5.根据权利要求3所述的阵列基板，其特征在于，所述氧化物半导体层设置于至少部分所述第一子层远离所述基板的一侧。
6.根据权利要求3～5任意一项所述的阵列基板，其特征在于，所述第一子层的材料包括氮化硅、氧化硅和氮氧化硅中的至少一种。
7.根据权利要求3所述的阵列基板，其特征在于，所述第二子层的厚度范围为5纳米～1微米。
8.根据权利要求1所述的阵列基板，其特征在于，所述第一金属元素包括铝、铪、钛、锆、镨和镧中的其中一种。
9.根据权利要求8所述的阵列基板，其特征在于，所述氧化物半导体层还包括第二金属元素的氧化物和第三金属元素的氧化物，所述第一金属元素、所述第二金属元素和所述第三金属元素为不同金属元素；
其中，所述第二金属元素为铟、镓、锌和锡中的其中一种，所述第三金属元素为铟、镓、锌和锡中的其中一种。
10.根据权利要求9所述的阵列基板，其特征在于，所述第一金属元素为铝Al，所述第二金属元素为镓Ga，所述第三金属元素为锌Zn；其中，所述铝Al、所述镓Ga和所述锌Zn的摩尔含量满足以下关系：
0.1≤Al/(Al+Ga+Zn)≤0.5；
0.2≤Ga/(Al+Ga+Zn)≤0.4；
0.3≤Zn/(Al+Ga+Zn)≤0.5。
11.根据权利要求1所述的阵列基板，其特征在于，所述栅极、所述栅极绝缘层、所述氧化物半导体层和所述源漏极金属层沿远离所述基板方向依次层叠设置；或者，所述氧化物半导体层、所述栅极绝缘层、所述栅极和所述源漏极金属层沿远离所述基板方向依次层叠设置。
12.根据权利要求11所述的阵列基板，其特征在于，所述阵列基板还包括：
钝化层，覆于所述源漏极金属层远离所述基板的一侧；以及
像素电极，设置于所述钝化层远离所述基板的一侧，所述像素电极通过贯穿所述钝化层的过孔与所述源漏极金属层电连接。
13.一种显示面板，其特征在于，包括对置基板和如权利要求1～12任意一项所述的阵列基板，所述对置基板与所述阵列基板相对间隔设置。
CN202210318330.XA 2022-03-29 2022-03-29 阵列基板和显示面板 Pending CN114695394A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210318330.XA CN114695394A (zh) 2022-03-29 2022-03-29 阵列基板和显示面板
PCT/CN2022/086790 WO2023184587A1 (zh) 2022-03-29 2022-04-14 阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210318330.XA CN114695394A (zh) 2022-03-29 2022-03-29 阵列基板和显示面板

Publications (1)

Publication Number Publication Date
CN114695394A true CN114695394A (zh) 2022-07-01

Family

ID=82140883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210318330.XA Pending CN114695394A (zh) 2022-03-29 2022-03-29 阵列基板和显示面板

Country Status (2)

Country Link
CN (1) CN114695394A (zh)
WO (1) WO2023184587A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354354B1 (ko) * 2010-07-02 2022-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
CN105655291B (zh) * 2016-01-07 2019-03-22 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示面板
CN105679833B (zh) * 2016-01-12 2018-12-11 华南理工大学 具有叠层有源层的薄膜晶体管及其制备方法
CN106847932B (zh) * 2017-04-13 2019-10-22 上海天马微电子有限公司 一种薄膜晶体管、阵列基板、显示装置及薄膜晶体管制造方法
CN108461403A (zh) * 2018-03-26 2018-08-28 京东方科技集团股份有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN114122014A (zh) * 2021-11-12 2022-03-01 惠州华星光电显示有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
WO2023184587A1 (zh) 2023-10-05

Similar Documents

Publication Publication Date Title
US9837446B2 (en) Thin film transistor array panel and manufacturing method thereof
US10109647B2 (en) MOTFT with un-patterned etch-stop
TWI476494B (zh) 包含一薄膜電晶體之顯示器基板及顯示器裝置
KR101700882B1 (ko) 산화물 반도체 박막 트랜지스터
US20080203387A1 (en) Thin film transistor and method of manufacturing the same
US9991398B2 (en) Thin film transistor (TFT) array substrate and fabrication method thereof, and display device
KR102183920B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2016188052A1 (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
TW201626580A (zh) 半導體裝置及其製造方法
CN103022144B (zh) 氧化物半导体
US10971526B2 (en) Pixel structure with electrode of transistor having U-shaped portion
US11211581B2 (en) Display panel, manufacturing method thereof, and display device having multiple spacers
WO2023103004A1 (zh) 驱动基板及其制备方法、显示面板
CN113345924A (zh) 显示面板及其制作方法和显示装置
CN110729312B (zh) 显示基板及其制备方法、显示装置
CN114695394A (zh) 阵列基板和显示面板
US10797146B2 (en) Thin film transistor substrate and manufacturing method thereof
CN112670301A (zh) 显示面板及其制作方法
JP2010205932A (ja) 電界効果型トランジスタ
WO2020066288A1 (ja) 薄膜トランジスタ及び表示装置
CN110808289A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
EP3944332A1 (en) Transistor and display device including the same
KR20140081413A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US11367766B2 (en) Organic light emitting diode display device and method of manufacturing organic light emitting diode display device
TWI804302B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination