CN114664661A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114664661A
CN114664661A CN202011547632.1A CN202011547632A CN114664661A CN 114664661 A CN114664661 A CN 114664661A CN 202011547632 A CN202011547632 A CN 202011547632A CN 114664661 A CN114664661 A CN 114664661A
Authority
CN
China
Prior art keywords
layer
forming
fin
mask layer
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011547632.1A
Other languages
English (en)
Inventor
赵海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011547632.1A priority Critical patent/CN114664661A/zh
Publication of CN114664661A publication Critical patent/CN114664661A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供了一种半导体结构的形成方法，提供初始衬底，初始衬底包括平台区和鳍部区；在初始衬底上形成图形化的鳍部掩膜层，鳍部掩膜层包括用于形成鳍部的第一掩膜层和用于覆盖平台区的第二掩膜层；以鳍部掩膜层为掩膜，去除鳍部区部分厚度的初始衬底，形成多个并行的鳍部，其中，以剩余厚度的初始衬底为衬底，以鳍部区内凸出于衬底的初始衬底为鳍部，以平台区内凸出于衬底的初始衬底为平台；去除第二掩膜层，暴露所述平台区的第一掩膜层；形成覆盖鳍部和平台的隔离材料层，隔离材料层暴露第一掩膜层；去除隔离材料层暴露的第一掩膜层；去除部分厚度的隔离材料层，在鳍部之间形成隔离层。本发明实施例能够提升半导体结构的电学性能。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和进行能量转换。现有常用的半导体器件包括：场效应晶体管、双极型晶体管以及晶体二级管等。其中，特别是横向扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semiconductor，LDMOS)，由于其更容易与互补金属氧化物半导体(Complementary Metal Oxide Semiconductors，CMOS)的逻辑工艺兼容而被广泛应的用于功率集成电路中。
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，晶体管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如LDMOS鳍式场效应晶体管，这种器件结构中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面LDMOS相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且相对于其他器件，与现有集成电路制造具有更好的兼容性。
但是，现有技术形成的半导体器件的形成工艺复杂，工艺成本高。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，以改善器件的电学性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供初始衬底，所述初始衬底包括平台区和鳍部区；
在所述初始衬底上形成图形化的鳍部掩膜层，所述鳍部掩膜层包括用于形成鳍部的第一掩膜层和用于覆盖所述平台区的第二掩膜层；
以所述鳍部掩膜层为掩膜，去除所述鳍部区部分厚度的初始衬底，形成多个并行的鳍部，其中，以剩余厚度的初始衬底为衬底，以所述鳍部区内凸出于所述衬底的初始衬底为鳍部，以所述平台区内凸出于所述衬底的初始衬底为平台；
去除所述第二掩膜层，暴露所述平台区的第一掩膜层；
形成覆盖所述鳍部和所述平台的隔离材料层，所述隔离材料层暴露所述第一掩膜层；
去除所述隔离材料层暴露的第一掩膜层；
去除部分厚度的隔离材料层，在所述鳍部之间形成隔离层。
可以看出，本发明实施例在形成鳍部后，通过隔离材料层覆盖所述鳍部和所述平台，并暴露所述第一掩膜层，从而使鳍部、衬底和平台在隔离材料层的保护下去除用于形成鳍部的第一掩膜层，并进一步通过去除部分厚度的隔离材料层，在所述鳍部之间形成隔离层，从而使形成隔离层的步骤与去除第一掩膜层的步骤相融合，避免了形成牺牲层和去除牺牲层的步骤，简化了工艺，降低了工艺成本。
附图说明
图1是一种半导体结构的形成方法对应的结构示意图；
图2至图19是本发明实施例半导体结构的形成方法中各步骤对应的结构示意图。
具体实施方式
目前形成器件的形成工艺复杂，工艺成本高。
参考图1，示出了一种用于形成LDMOS器件的半导体结构，包括源极190、漏极191和栅极170，其中，为提高漏极191的击穿电压，将漏极191形成在平台上，栅极170和源极191形成在鳍部上。
然而，在形成鳍部和平台的过程中，需要形成用于形成鳍部图形的侧墙硬掩膜层，在进行侧墙硬掩膜层的去除工艺时，由于鳍部尺寸极小，为避免鳍部受损，需要采用牺牲层填充鳍部之间的空隙后，再进行侧墙硬掩膜层的去除，从而使得去除所述侧墙硬掩膜层后，还需要对填充在鳍部之间的牺牲层进行去除，工艺复杂，工艺成本高。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供初始衬底，所述初始衬底包括平台区和鳍部区；在所述初始衬底上形成图形化的鳍部掩膜层，所述鳍部掩膜层包括用于形成鳍部的第一掩膜层和用于覆盖所述平台区的第二掩膜层；以所述鳍部掩膜层为掩膜，去除所述鳍部区部分厚度的初始衬底，形成多个并行的鳍部，其中，以剩余厚度的初始衬底为衬底，以所述鳍部区内凸出于所述衬底的初始衬底为鳍部，以所述平台区内凸出于所述衬底的初始衬底为平台；去除所述第二掩膜层，暴露所述平台区的第一掩膜层；形成覆盖所述鳍部和所述平台的隔离材料层，所述隔离材料层暴露所述第一掩膜层；去除所述隔离材料层暴露的第一掩膜层；去除部分厚度的隔离材料层，在所述鳍部之间形成隔离层。
可以看出，本发明实施例在形成鳍部后，通过隔离材料层覆盖所述鳍部和所述平台，并暴露所述第一掩膜层，从而使鳍部、衬底和平台在隔离材料层的保护下去除用于形成鳍部的第一掩膜层，并进一步通过去除部分厚度的隔离材料层，在所述鳍部之间形成隔离层，从而使形成隔离层的步骤与去除第一掩膜层的步骤相融合，避免了形成牺牲层和去除牺牲层的步骤，简化了工艺，降低了工艺成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图19是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图2-图3，其中，图2为俯视图，图3为图2沿AA’方向的剖视图。提供初始衬底200，所述初始衬底包括平台区II和鳍部区I。
所述初始衬底200用于为后续形成衬底以及鳍部和与所述鳍部邻接的平台提供相应的工艺基础，所述初始衬底还用于为后续形成半导体结构提供工艺基础。
本实施例中，所述初始衬底的材料为硅。在其他实施例中，所述初始衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述初始衬底还能够为绝缘体上的硅基底或者绝缘体上的锗基底等其他类型的基底。所述初始衬底的材料可以是适宜于工艺需要或易于集成的材料。
所述初始衬底表面包括相邻的阱区20A和漂移区20B，可选的，所述阱区20A和所述漂移区20B相接。其中，所述阱区20A可以用于作为LDMOS器件的阱区，所述漂移区20B可以用于作为LDMOS器件的漂移区，从而在后续工艺中，在阱区20A和漂移区20B上形成相应的器件结构，从而形成对应的LDMOS器件。
所述阱区20A和漂移区20B内掺杂有不同导电类型的掺杂离子。例如，在阱区内掺杂有N型离子时，漂移区内掺杂有P型离子；在阱区内掺杂有P型离子时，漂移区内掺杂有N型离子。所述不同导电类型的掺杂离子，可以根据最终要形成的器件的导电类型相关，本发明在此不做赘述。
所述阱区20A和漂移区20B可以通过外延工艺形成，例如，在外延生长过程中，掺杂相应离子，以形成对应导电类型的层结构；或者，所述阱区20A和漂移区20B可以在初始衬底的相应区域进行相应离子的离子注入，以形成阱区20A和漂移区20B。其中，当掺杂离子为N型离子时，所述N型离子可以为P离子、As离子或Sb离子；当掺杂离子为P型离子，所述P型离子可以为B离子、Ga离子或In离子。
所述鳍部区I为后续工艺中用于形成鳍部的区域，所述平台区II为后续工艺中用于形成平台的区域。可选的，以所述阱区20A和与所述漂移区20B朝向所述阱区的部分区域为鳍部区I，以所述漂移区20B背离所述阱区20A的部分区域为平台区II。
可选的，所述初始衬底上还可以进一步包括平坦层210、硬掩膜材料层220，以及硬掩膜帽层221。
所述初始衬底上进一步包括平坦层210，所述平坦层210用于缓解所述初始衬底表面不平的情况，并且为后续工艺提供相应的工艺基础。所述硬掩膜材料层220用于进行图形化后，形成图形化的图形硬掩膜层，以在后续步骤中作为形成鳍部的掩膜，所述硬掩膜帽层221，用于向图形硬掩膜层准确的传递图形。其中，平坦层210、硬掩膜材料层220，以及硬掩膜帽层221的材料可以为氮化硅、氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种，且相邻层结构为不同的材料。在本实施例中，所述平坦层210的材料可以为氧化硅，所述硬掩膜材料层220的材料可以为氮化硅，以及硬掩膜帽层221的材料可以为氧化硅。
需要说明的是，硬掩膜材料层的材料与鳍部的材料的热膨胀系数相差较大，若所述硬掩膜材料层直接形成在所述初始衬底上，所述硬掩膜材料层容易出现裂纹甚至脱落，以至于不能起到掩膜的作用，因此，在所述硬掩膜材料层与初始衬底之间形成有平坦层，所述平坦层不仅可以缓解所述初始衬底表面不平整的问题，还可以对所述硬掩膜材料层起到缓冲的作用。
参考图4-图5，在所述初始衬底上形成图形化的鳍部掩膜层，所述鳍部掩膜层包括用于形成鳍部的第一掩膜层和用于覆盖所述平台区的第二掩膜层。
其中，第一掩膜层为侧墙硬掩膜层，用于实现形成所述鳍部；第二掩膜层为光刻胶层，用作平台区的掩膜，以便后续工艺实现仅对鳍部区进行相应的图形化。
具体的，所述鳍部掩膜层的形成步骤可以包括：
参考图4，在所述初始衬底上形成第一掩膜层230，所述第一掩膜层230包括多个鳍部图形结构，所述鳍部图形结构从所述鳍部区延伸至所述平台区。
其中，需要进行适当说明的是，所述第一掩膜层用于在图形化后暴露出述鳍部区和平台区的部分初始衬底。所述第一掩膜层230包括多个鳍部图形结构，所述鳍部图形结构从所述鳍部区延伸至所述平台区。
在本发明实施例中，所述第一掩膜层可以为侧墙硬掩膜层，所述侧墙硬掩膜层可以满足较小关键尺寸下，对图形转移的精准度和稳定性的要求。具体的，所述侧墙硬掩膜层可以通过自对准双重图形化技术(Self-Aligned Double Patterning，SADP)或自对准四重图形化技术(Self-Aligned Quadruple Patterning，SAQP)形成，也可以采用本领域的其他工艺形成。
在本实施例中，所述第一掩膜层的材料可以为氮化硅。其中，氮化硅的硬度和致密度较高，有利于提高后续图形化的第一掩膜层的掩膜效果，而且氮化硅是半导体工艺中常用的介电材料，具有较高的工艺兼容性。在另一些实施例中，所述第一掩膜层的材料还可以为无定形碳。在其他实施例中，所述第一掩膜层的材料还可以选取SiOC，SiOCH，SiC，SiCN，SiO2，SiN，SiON中的一种或多种。
在本发明实施例中，为保证鳍部的尺寸均一性，在形成鳍部的同时，还会形成多个与所述鳍部并行的伪鳍部，相应的，所述第一掩膜层同时用于形成鳍部和伪鳍部(图中未示出)。
参考图5，在所述第一掩膜层230上形成第二掩膜层240，所述第二掩膜层240覆盖所述平台区II的初始衬底和第一掩膜层230。
可选的，所述第二掩膜层用于覆盖平台区的初始衬底和第一掩膜层，第二掩膜层作为平台区的第一掩膜层的掩膜，实现暴露鳍部区的第一掩膜层，以便后续工艺实现对鳍部区进行相应的处理。
在本实施例中，所述第一掩膜层为侧墙硬掩膜层，所述第二掩膜层为光刻掩膜层。对应的光刻掩膜层的材料可以为光刻胶，可以通过旋涂、固化工艺形成，所述曝光显影可以采用相应的工艺参数实现，所述曝光显影可以采用相应的工艺参数实现。所述光刻胶可以为正性光刻胶，也可以为负性光刻胶，本发明在此不做具体的限定。
参考图6-图7，其中，图6为俯视图，图7为图6沿BB’方向的剖面结构图，以所述鳍部掩膜层为掩膜，去除所述鳍部区部分厚度的初始衬底，形成多个并行的鳍部202，其中，以剩余厚度的初始衬底为衬底201，以所述鳍部区内凸出于所述衬底的初始衬底为鳍部202，以所述平台区内凸出于所述衬底的初始衬底为平台。
经由前述可知，所述鳍部掩膜层包括用于形成鳍部的第一掩膜层和用于覆盖所述平台区的第二掩膜层，也就是以形成鳍部的第一掩膜层和用于覆盖所述平台区的第二掩膜层，去除所述鳍部区部分厚度的初始衬底，形成多个并行的鳍部。
具体的，在刻蚀过程中，可以首先以所述第一掩膜层和所述第二掩膜层240为掩膜刻蚀所述硬掩膜帽层221，将鳍部图形传递至所述硬掩膜帽层221上，并进一步以所述硬掩膜帽层221为掩膜，刻蚀所述硬掩膜材料层220，形成图形化的图形硬掩膜层222，进一步的，以所述图形硬掩膜层222为掩膜，刻蚀所述平坦层210和所述初始衬底，进而形成鳍部202。需要说明的是，在本实施例中，基于所述图形硬掩膜层222和所述第一掩膜层(侧墙硬掩膜层)230的材料相同，在图形化所述硬掩膜材料层220的同时，会去除或部分去除所述鳍部区暴露的第一掩膜层230，图中以去除所述鳍部区暴露的第一掩膜层230为例进行的说明。
本实施例中，通过湿法刻蚀、干法刻蚀或湿法刻蚀与干法刻蚀相结合的工艺实现对所述初始衬底的刻蚀，从而形成相应的结构。
可选的，可以通过湿法刻蚀进行所述初始衬底的刻蚀，相应的，所述湿法刻蚀的刻蚀液可以为酸混合液，如盐酸、磷酸、硝酸等酸液，按照一定的比例混合得到。
需要说明的是，基于本发明实施例中，所述第一掩膜层同时用于形成伪鳍部，相应的，在本步骤的刻蚀工艺中，在形成鳍部的同时，还形成有与所述鳍部并行的伪鳍部(图中未示出)。
接着，参考图8，去除所述第二掩膜层，暴露所述平台区II的第一掩膜层230。
所述第二掩膜层为覆盖在所述平台区的掩膜层，通过去除所述第二掩膜层，实现暴露所述平台区的第一掩膜层，从而便于后续步骤中去除所述第一掩膜层。
在本发明实施例中，所述第二掩膜层为光刻胶层，相应的，可以采用剥离的工艺去除所述第二掩膜层。
在本发明实施例中，还可以进一步形成隔离沟槽，从而可以同时在鳍部之间形成隔离层，在隔离沟槽内形成隔离结构。具体的，隔离沟槽的形成过程可以包括：
在本实施例中，参考图9，所述鳍部区包括隔离区20C，所述隔离区20C位于所述鳍部区I背离所述平台区II一侧，在去除所述第二掩膜层之后，还可以进一步包括：
首先，去除所述隔离区20C内的鳍部，形成隔离沟槽N。
所述隔离沟槽用于为后续形成隔离结构提供工艺空间，从而在隔离沟槽内形成用于隔离器件结构的隔离结构。
其中，可以通过采用干法刻蚀、湿法刻蚀或干法刻蚀与湿法刻蚀相结合的工艺去除所述隔离区内的至少部分高度的鳍部。
在本发明实施例还同时形成有伪鳍部时，还可以同时在去除所述隔离区内的至少部分高度的鳍部的步骤中，去除所述伪鳍部，从而简化工艺流程，降低工艺成本。
接着，参考图10-图11，形成覆盖所述鳍部和所述平台的隔离材料层251，所述隔离材料层暴露所述第一掩膜层。
所述隔离材料层用于为后续形成隔离层和隔离结构提供工艺基础，同时，填充在所述鳍部之间并覆盖所述鳍部，从而可以避免后续去除第一掩膜层的过程中对鳍部造成损伤，从而使形成隔离层的步骤与去除第一掩膜层的步骤相融合，避免了形成牺牲层和去除牺牲层的步骤，简化了工艺，降低了工艺成本。
具体的，参考图10，形成完全覆盖所述衬底具有所述第一掩膜层一侧的初始隔离材料层250。
可选的，所述初始隔离材料层用于形成隔离材料层。
本实施例中，所述初始隔离材料层的材料为氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成所述隔离材料层的工艺难度和工艺成本；此外，氧化硅的介电常数较小，还有利于提高所述初始隔离材料层的隔离作用。在其他实施例中，所述初始隔离材料层的材料还可以为氮化硅、氮氧化硅等其他绝缘材料。
本实施例中，采用流动性化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)工艺形成初始隔离材料层。流动性化学气相沉积工艺具有良好的填充能力，适用于填充高深宽比的开口，有利于降低所述初始隔离材料层内形成空洞等缺陷的概率，相应的有利于提高所述隔离材料层的质量。
参考图11，平坦化处理所述初始隔离材料层，直至剩余的初始隔离材料层暴露所述第一掩膜层230的顶部，其中，以剩余的初始隔离材料层为隔离材料层251。
所述初始隔离材料层完全覆盖所述衬底具有所述第一掩膜层，通过研磨等工艺可以实现初始隔离材料层的平坦化，去除所述平台上的初始隔离材料层，直至暴露出第一掩膜层230的顶部。
需要进一步说明的是，所述隔离材料层251同时覆盖所述隔离沟槽。
参考图12，去除所述隔离材料层251暴露的第一掩膜层。
基于隔离材料层覆盖所述鳍部，通过去除所述隔离材料层暴露的第一掩膜层，可以保护鳍部不受本步骤的影响，从而避免可能出现的损伤。
可选的，可以根据所述第一掩膜层的材料，选取相应的刻蚀工艺，实现对第一掩膜层的去除。
需要说明的是，在本实施例中，去除所述第一掩膜层后，暴露出所述第一掩膜层下方的硬掩膜帽层221。
参考图13，去除部分厚度的隔离材料层，在所述鳍部之间形成隔离层252。
在本实施例中，剩余隔离材料层的高度高于所述隔离沟槽底部的高度，其中，以所述隔离区20C内的隔离材料层作为隔离结构，在所述鳍部之间形成隔离层。
具体的，去除部分厚度的隔离材料层的步骤可以包括：
平坦化处理所述隔离材料层251，去除高出所述平台的隔离材料层。
在本实施例中，在去除所述第一掩膜层以后，可以通过平坦化处理所述隔离材料层，从而降低后续需要刻蚀的隔离材料层的厚度。具体的，基于本实施例中硬掩膜帽层与所述隔离材料的材料相同，可以以图形硬掩膜层为停止层，研磨去除所述隔离材料层，从而可以同时去除所述硬掩膜帽层。
在去除所述平台上的隔离材料层之后，本实施例还可以进一步包括：去除所述平坦层和所述图形硬掩膜层。
其中，可以根据所述平坦层和所述图形硬掩膜层的材料，选取相应的刻蚀工艺，实现对平坦层和图形硬掩膜层的去除。
参考图14-15，其中，图15为图14沿CC’方向的剖视图，刻蚀剩余的隔离材料层，直至剩余的隔离材料层暴露所述鳍部的顶部和部分侧壁，其中，以剩余的隔离材料层为隔离层252。
所述隔离材料层位于鳍部之间以及隔离沟槽中，以所述鳍部之间的隔离材料层作为隔离层，所述隔离层能够实现鳍部之间的隔离。
所述隔离材料层同时覆盖在所述隔离沟槽中，以所述隔离沟槽中的所述隔离材料层作为隔离结构260，所述隔离结构用于隔离半导体结构上的器件结构。
在本发明实施例中，还可以进一步包括栅极结构、源极和漏极的形成过程，具体的，栅极结构、源极和漏极的形成过程如下：
参考图16-图17，其中，图17为图16沿DD’方向的剖视图，形成横跨所述鳍部的栅极结构270，所述栅极结构270覆盖部分漂移区20B和部分阱区20A。
所述栅极结构270包括栅介质层271、栅极272和侧墙273，所述形成横跨所述鳍部的栅极结构，具体的形成过程可以是，形成保形覆盖初始衬底具有所述鳍部一侧的栅介质材料层；在所述栅介质材料层上形成横跨所述鳍部的栅极，所述栅极覆盖所述鳍部的部分侧壁和部分顶部；在所述栅极两侧形成侧墙；以所述栅极和侧墙为掩膜，去除暴露的栅介质材料层，以剩余的栅介质材料层为栅介质层。
需要进行说明的是，所述栅介质材料层用于形成栅介质层271。所述栅介质层271的材料为高k介质材料。其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。本实施例中，所述栅介质层271的材料为HfO2。在其他实施例中，所述栅介质层的材料还可以选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3中的一种或几种。
所述栅极272用作电极，用于实现与外部电路的电连接。本实施例中，所述栅极272的材料可以为镁钨合金，在其他实施例中，所述栅极272的材料还可以为Al、Cu、Ag、Au、Pt、Ni或Ti等。
可选的，所述栅极材料层用于后续形成所述栅极，因此，所述栅极的材料选取可参见前文栅极材料层的选取，这里不再赘述。
所述侧墙273用于实现对栅极的支撑和隔离，从而避免栅极与侧面的结构产生短路。
在所述栅介质材料层上形成横跨所述鳍部的栅极的步骤中，还可以同时形成与所述栅极并行的多个伪栅极(图中未示出)，从而提高栅极的尺寸均一性。在以所述栅极和侧墙为掩膜，去除暴露的栅介质材料层之后，可以去除所述伪栅极和所述伪栅极两侧的侧墙。
本实施例中，所述侧墙273的材料为氮化硅，在其他实施例中，侧墙的材料还可以为氮氧化硅。
参考图18，在所述栅极结构朝向所述平台一侧形成阻挡层280，所述阻挡层覆盖至少部分所述漂移区。
所述阻挡层可以为金属化阻挡层，所述阻挡层用于避免漂移区内的掺杂离子向外扩散。
可以理解的是，在漂移区为鳍部时，需要在鳍部和鳍部之间的凹槽内形成阻挡层，相应的，阻挡层的形成过程不易控制，且形成的阻挡层的形貌不佳，而本实施例基于所述漂移区大部分为平台，本发明实施例中形成阻挡层的工艺更加简单，且形成的阻挡层的形貌良好。
所述阻挡层的材料可以包括无定型硅。其他实施例中，所述阻挡层的材料还可以包括氮化硅或者钛化硅。
参考图19，在所述阱区20A内形成源极290，在所述漂移区20B内形成漏极291。
在形成所述阱区内形成源极同时，还可以在漂移区内形成漏极。当然，在其他实施例中，源极和漏极还可以是在形成栅极结构之前形成。在半导体结构工作时，所述源极和漏极为沟道提供应力，增大沟道中载流子的迁移速率。
可以进行详细说明的是，当所述半导体器件为LDMOS晶体管时，所述LDMOS晶体管为高压器件，所述LDMOS晶体管中漏极、衬底和源极所形成的寄生三极管可以泄放静电电流，当本发明实施例中的漏极接高压时，能够基于前述的平台进行分压，避免器件击穿。
可以看出，本发明实施例在形成鳍部后，通过隔离材料层覆盖所述鳍部和所述平台，并暴露所述第一掩膜层，从而使鳍部、衬底和平台在隔离材料层的保护下去除用于形成鳍部的第一掩膜层，并进一步通过去除部分厚度的隔离材料层，在所述鳍部之间形成隔离层，从而使形成隔离层的步骤与去除第一掩膜层的步骤相融合，避免了形成牺牲层和去除牺牲层的步骤，简化了工艺，降低了工艺成本。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体结构的形成方法，其特征在于，包括：
提供初始衬底，所述初始衬底包括平台区和鳍部区；
在所述初始衬底上形成图形化的鳍部掩膜层，所述鳍部掩膜层包括用于形成鳍部的第一掩膜层和用于覆盖所述平台区的第二掩膜层；
以所述鳍部掩膜层为掩膜，去除所述鳍部区部分厚度的初始衬底，形成多个并行的鳍部，其中，以剩余厚度的初始衬底为衬底，以所述鳍部区内凸出于所述衬底的初始衬底为鳍部，以所述平台区内凸出于所述衬底的初始衬底为平台；
去除所述第二掩膜层，暴露所述平台区的第一掩膜层；
形成覆盖所述鳍部和所述平台的隔离材料层，所述隔离材料层暴露所述第一掩膜层；
去除所述隔离材料层暴露的第一掩膜层；
去除部分厚度的隔离材料层，在所述鳍部之间形成隔离层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述在所述初始衬底上形成图形化的鳍部掩膜层，包括：
在所述初始衬底上形成第一掩膜层，所述第一掩膜层包括多个鳍部图形结构，所述鳍部图形结构从所述鳍部区延伸至所述平台区；
在所述第一掩膜层上形成第二掩膜层，所述第二掩膜层覆盖所述平台区的初始衬底和第一掩膜层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一掩膜层为侧墙硬掩膜层，所述第二掩膜层为光刻胶掩膜层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成覆盖所述鳍部和所述平台的隔离材料层，包括：
形成完全覆盖所述衬底具有所述第一掩膜层一侧的初始隔离材料层；
平坦化处理所述初始隔离材料层，直至剩余的初始隔离材料层暴露所述第一掩膜层的顶部，其中，以剩余的初始隔离材料层为隔离材料层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述去除部分厚度的隔离材料层，包括：
平坦化处理所述隔离材料层，去除高出所述平台的隔离材料层；
刻蚀剩余的隔离材料层，直至剩余的隔离材料层暴露所述鳍部的顶部和部分侧壁，其中，以剩余的隔离材料层为隔离层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，在提供初始衬底的步骤中，所述初始衬底上还依次形成有平坦层、图形硬掩膜层和硬掩膜帽层；
所述平坦化处理所述隔离材料层的步骤中，以所述图形硬掩膜层为停止层，研磨去除所述隔离材料层；
所述刻蚀剩余的隔离材料层之前，还包括：去除所述平坦层和所述图形硬掩膜层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述鳍部区包括隔离区，所述隔离区位于所述鳍部区背离所述平台区一侧，所述去除所述第二掩膜层之后，所述形成覆盖所述鳍部和所述平台的隔离材料层之前，还包括：
去除所述隔离区内的鳍部，形成隔离沟槽；
在形成覆盖所述鳍部和所述平台的隔离材料层的步骤中，所述隔离材料层同时覆盖所述隔离沟槽；
在去除部分厚度的隔离材料层的步骤中，剩余隔离材料层的高度高于所述隔离沟槽底部的高度，其中，以所述隔离区内的隔离材料层作为隔离结构。
8.如权利要求7所述的半导体结构的形成方法，其特征在于：
在形成所述鳍部的步骤中，还形成多个与所述鳍部并行的多个伪鳍部；
所述去除所述隔离区内的至少部分高度的鳍部的步骤中，还去除所述伪鳍部。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供初始衬底的步骤中，所述初始衬底表面包括相邻的阱区和漂移区，其中，以所述阱区和与所述漂移区朝向所述阱区的部分区域为鳍部区，以所述漂移区背离所述阱区的部分区域为平台区；所述在所述鳍部之间形成隔离层之后，还包括：
形成横跨所述鳍部的栅极结构，所述栅极结构覆盖部分漂移区和部分阱区；
在所述阱区内形成源极，在所述漂移区内形成漏极。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述栅极结构包括栅介质层、栅极和侧墙，所述形成横跨所述鳍部的栅极结构，包括：
形成保形覆盖初始衬底具有所述鳍部一侧的栅介质材料层；
在所述栅介质材料层上形成横跨所述鳍部的栅极，所述栅极覆盖所述鳍部的部分侧壁和部分顶；
在所述栅极两侧形成侧墙；
以所述栅极和侧墙为掩膜，去除暴露的栅介质材料层，以剩余的栅介质材料层为栅介质层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述在所述栅介质材料层上形成横跨所述鳍部的栅极的步骤中，还包括，形成与所述栅极并行的多个伪栅极；
所述以所述栅极和侧墙为掩膜，去除暴露的栅介质材料层之后，还包括，去除所述伪栅极和所述伪栅极两侧的侧墙。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述形成横跨所述鳍部的栅极结构之后，所述在所述阱区内形成源极，在所述漂移区内形成漏极之前，还包括：
在所述栅极结构朝向所述平台一侧形成阻挡层，所述阻挡层覆盖至少部分所述漂移区。
CN202011547632.1A 2020-12-23 2020-12-23 半导体结构的形成方法 Pending CN114664661A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011547632.1A CN114664661A (zh) 2020-12-23 2020-12-23 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011547632.1A CN114664661A (zh) 2020-12-23 2020-12-23 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114664661A true CN114664661A (zh) 2022-06-24

Family

ID=82024774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011547632.1A Pending CN114664661A (zh) 2020-12-23 2020-12-23 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114664661A (zh)

Similar Documents

Publication Publication Date Title
US11088248B2 (en) LDD-free semiconductor structure and manufacturing method of the same
KR101402580B1 (ko) 분할 게이트 장치 및 분할 게이트 장치를 제조하는 방법
US11646312B2 (en) Buried channel semiconductor device and method for manufacturing the same
US10164006B1 (en) LDMOS FinFET structures with trench isolation in the drain extension
US11791773B2 (en) High-implant channel semiconductor device and method for manufacturing the same
CN113594039B (zh) 半导体结构及其形成方法
TW201926429A (zh) 半導體元件
US9953976B2 (en) Effective device formation for advanced technology nodes with aggressive fin-pitch scaling
CN115985773A (zh) 一种自对准沟槽栅与源区接触igbt的制造方法
US10290712B1 (en) LDMOS finFET structures with shallow trench isolation inside the fin
CN111554578A (zh) 半导体结构及其形成方法
CN109585558B (zh) 具有多个栅极结构的ldmos finfet结构
CN110854194B (zh) 半导体结构及其形成方法
US11239315B2 (en) Dual trench isolation structures
CN114664661A (zh) 半导体结构的形成方法
CN113224137A (zh) 具有不对称设置的源/漏区的晶体管
CN114664662A (zh) 半导体结构及其形成方法
CN112786451A (zh) 半导体结构及其形成方法
CN113903805B (zh) 半导体结构及其形成方法
TWI752512B (zh) 溝槽式電晶體及其製造方法
TWI819254B (zh) 半導體元件及其製造方法及類比數位轉換器
CN112103249B (zh) 半导体结构及其形成方法
CN117672974A (zh) 半导体结构的形成方法
TW202201505A (zh) 半導體元件及半導體方法
CN115440818A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination