CN114631190A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114631190A
CN114631190A CN202080075883.6A CN202080075883A CN114631190A CN 114631190 A CN114631190 A CN 114631190A CN 202080075883 A CN202080075883 A CN 202080075883A CN 114631190 A CN114631190 A CN 114631190A
Authority
CN
China
Prior art keywords
electrode
disposed
pattern
display device
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080075883.6A
Other languages
English (en)
Inventor
卜胜龙
赵显敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114631190A publication Critical patent/CN114631190A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。根据实施例的显示装置包括包含多个像素区域的基底，以及分别设置在多个像素区域中的像素。像素包括：第一电极和第二电极，设置在基底上并且设置在同一层；发光元件二极管，设置在第一电极和第二电极上；第三电极，电连接第一电极和发光元件的一个端部；第四电极，电连接第二电极和发光元件的另一端部；以及电极图案，与第三电极和第四电极设置在同一层。

Description

显示装置
技术领域
本公开的各种实施例涉及一种显示装置，更具体地，涉及一种包括发光元件的显示装置。
背景技术
随着对信息显示的兴趣的增加和对使用便携式信息媒介的需求的增加，对显示装置的需求显著增加，并且其商业化正在进行中。
发明内容
技术问题
当在显示装置的面板上形成感测电极层以形成触摸传感器的感测电极时，会需要用于形成感测电极层的单独工艺，并且显示装置的制造成本会增加。
本公开的各种实施例涉及一种显示装置，该显示装置形成与每个像素的内部线设置在同一层的电极图案并且使用电极图案作为触摸传感器的感测电极。
本公开的效果不限于上述效果，并且本领域技术人员将从所附权利要求清楚地理解其他未提及的效果。
技术方案
根据本公开的方面，显示装置可以包括：基底，包括多个像素区域；以及像素，设置在多个像素区域中的每个中，其中，像素可以包括：第一电极和第二电极，设置在基底上并且设置在同一层；发光元件，设置在第一电极和第二电极上；第三电极，被构造为电连接第一电极和发光元件的第一端；第四电极，被构造为电连接第二电极和发光元件的第二端；以及电极图案，与第三电极和第四电极中的一者设置在同一层。
电极图案可以与第三电极设置在同一层，并且电极图案可以与第三电极电绝缘。
电极图案可以与第四电极设置在同一层并且电极图案可以与第四电极电绝缘，并且电极图案可以与第三电极的至少一部分叠置。
显示装置还可以包括电连接到电极图案的输入感测控制器，电极图案可以是输入感测电极，并且输入感测控制器可以基于从电极图案提供的信号来感测来自外部装置的输入。
显示装置还可以包括：第一绝缘层，被构造为覆盖第一电极和第二电极的至少一部分并且设置在发光元件与基底之间，第一绝缘层可以包括被构造为暴露第一电极的至少一部分的第一开口和被构造为暴露第二电极的至少一部分的第二开口，并且第三电极可以通过第一开口接触第一电极，第四电极可以通过第二开口接触第二电极。
显示装置还可以包括被构造为覆盖第三电极的第二绝缘层，并且电极图案可以与第四电极设置在同一层，并且电极图案可以设置在第二绝缘层上。
显示装置还可以包括被构造为覆盖第三电极的第二绝缘层，电极图案可以与第三电极设置在同一层，并且电极图案可以设置在第一绝缘层与第二绝缘层之间。
电极图案可以包括彼此间隔开的第一电极图案和第二电极图案。
显示装置还可以包括被构造为电连接第一电极图案和第二电极图案的连接图案，并且连接图案可以与第三电极和第四电极中的一者设置在同一层，并且连接图案可以与第一电极图案和第二电极图案设置在不同的层。
显示装置还可以包括沿着多个像素区域的边界设置在基底上的分隔壁，并且连接图案可以设置在分隔壁上。
显示装置还可以包括沿着多个像素区域的边界设置在基底上的分隔壁，并且连接图案可以设置在第一绝缘层与分隔壁之间。
显示装置还可以包括被构造为覆盖第三电极的第二绝缘层，并且第二绝缘层可以包括形成为与连接图案叠置的第一接触件和第二接触件，并且电极图案可以通过第一接触件和第二接触件连接到连接图案。
显示装置还可以包括被构造为覆盖第三电极和第四电极的第二绝缘层，第三电极和第四电极可以设置在同一层，并且电极图案可以设置在第一绝缘层与第二绝缘层之间。
显示装置还可以包括沿着多个像素区域的边界设置在基底上的分隔壁，并且电极图案可以设置在分隔壁与第二绝缘层之间。
电极图案可以在平面图中以窗口形状设置。
根据本公开的另一方面，显示装置可以包括：基底，包括多个像素区域；像素，设置在多个像素区域中的每个中；以及输入感测控制器，像素可以包括：第一电极和第二电极，设置在基底上并且设置在同一层；发光元件，电连接到第一电极和第二电极；以及感测电极，与第一电极和第二电极设置在同一层，并且输入感测控制器可以电连接到感测电极以基于从感测电极提供的信号来感测来自外部装置的输入。
显示装置还可以包括：第一绝缘层，被构造为覆盖第一电极和第二电极的至少一部分，并且设置在发光元件与基底之间；第三电极，设置在第一电极上并且被构造为接触发光元件的第一端；以及第四电极，设置在第二电极上并且被构造为接触发光元件的第二端，第一绝缘层可以包括被构造为暴露第一电极的至少一部分的第一开口和被构造为暴露第二电极的至少一部分的第二开口，并且第三电极可以通过第一开口接触第一电极，第四电极可以通过第二开口接触第二电极。
感测电极可以包括具有第一反射率的金属，并且感测电极可以使从外部入射的光反射并且将光发射回到外部。
显示装置还可以包括与第一电极和第二电极设置在同一层的虚设电极，并且虚设电极可以与感测电极电分离。
根据本公开的又一方面，显示装置可以包括：基底，包括多个像素区域；像素，设置在多个像素区域中的每个中；以及输入感测控制器，像素可以包括：第一电极和第二电极，设置在基底上并且设置在同一层；发光元件，设置在第一电极和第二电极上；第三电极，被构造为电连接第一电极和发光元件的第一端；第四电极，被构造为电连接第二电极和发光元件的第二端；屏蔽电极，设置在第一电极与第三电极之间；以及感测电极，与屏蔽电极设置在同一层，并且输入感测控制器可以电连接到感测电极以基于从感测电极提供的信号来感测来自外部装置的输入。
屏蔽电极和感测电极可以设置为彼此间隔开，并且彼此电分离。
显示装置还可以包括设置在屏蔽电极与第三电极之间的绝缘图案，屏蔽电极可以通过绝缘图案而与第三电极电分离，并且屏蔽电极和感测电极可以一体地形成。
各种实施例的详情被包括在详细描述和附图中。
有益效果
根据本公开的实施例的显示装置可以包括电极图案，该电极图案用作与各个像素中包括的内部线中的任何一条在同一层的触摸传感器的感测电极。
因此，在根据本公开的显示装置中，可以省略用于形成触摸传感器的感测电极的单独工艺，可以简化显示装置的制造工艺，并且可以降低其制造成本。
此外，因为根据本公开的显示装置不包括用于形成触摸传感器的感测电极的单独的感测电极层，所以可以实现薄显示装置。
本公开的效果不受前述内容的限制，并且这里预期了其他各种效果。
附图说明
图1a和图1b是示出根据本公开的实施例的发光元件的透视图。
图2是示意性地示出根据本公开的实施例的显示装置的平面图。
图3a至图3c是各自示出根据本公开的实施例的像素的电路图。
图4是示出根据本公开的另一实施例的像素的电路图。
图5和图6是根据本公开的实施例的像素的平面图。
图7是根据本公开的实施例的像素的剖视图，并且是沿着图5的线A-A'截取的剖视图。
图8和图9是用于解释根据本公开的显示装置的触摸感测功能的图。
图10是示出根据本公开的另一实施例的像素的剖视图。
图11a至图11c是根据各种实施例的对应于图10的线B-B'的像素的剖视图。
图12a和图12b是示出根据本公开的另一实施例的像素的平面图。
图13是示出根据本公开的又一实施例的像素的平面图。
图14是示出根据本公开的又一实施例的像素的平面图。
图15a至图15c是根据各种实施例的对应于图14的线C-C'的像素的剖视图。
图16是示出根据本公开的又一实施例的显示装置的平面图。
图17a和图17b是根据各种实施例的对应于图16的线D-D'的像素的剖视图。
图18是示出根据本公开的又一实施例的像素的平面图。
图19a和图19b是根据各种实施例的对应于图18的线E-E'的像素的剖视图。
图20是示出根据本公开的又一实施例的像素的平面图。
图21a和图21b是根据各种实施例的对应于图20的线F-F'的像素的剖视图。
图22是示出根据本公开的又一实施例的像素的平面图。
图23是示出根据本公开的又一实施例的像素的平面图。
图24a和图24b是根据各种实施例的对应于图23的线G-G'的像素的剖视图。
图25是示出根据又一实施例的显示装置的平面图。
图26a和图26b是根据各种实施例的对应于图25的线H-H'的像素的剖视图。
具体实施方式
参照后面结合附图详细描述的实施例，本公开的优点和特征以及用于实现本公开的方法将是清楚的。然而，本发明可以以许多不同的形式体现，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达发明的概念，并且本发明将仅由所附权利要求限定。
将理解的是，当元件或层被称为“在”另一元件或层“上”时，该元件或层可以直接在另一元件或层上、连接到或结合到另一元件或层，或者可以存在一个或更多个居间元件或层。同样的附图标记始终表示同样的元件。
将理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。在本公开中，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。
在下文中，将参照附图详细描述本公开的实施例。在附图中，相同或相似的附图标记用于指定相同或相似的元件。
图1a和图1b是示出根据本公开的实施例的发光元件的透视图。
参照图1a和图1b，根据本公开的实施例的发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以实现为通过连续堆叠第一半导体层11、活性层12和第二半导体层13而形成的堆叠体。
在本公开的实施例中，发光元件LD可以以在一个方向上延伸的棒的形式设置。如果发光元件LD延伸所沿的方向被定义为纵向方向，则发光元件LD可以具有在纵向方向上的第一端和第二端。
在本公开的实施例中，第一半导体层11和第二半导体层13中的一者可以设置在发光元件的第一端上，并且第一半导体层11和第二半导体层13中的另一者可以设置在发光元件的第二端上。
在本公开的实施例中，发光元件LD可以以棒的形式设置。这里，术语“棒型”包括诸如在纵向方向上延伸的圆柱形形状和棱柱形状(即，具有大于1的纵横比)的棒状形状和条状形状。例如，发光元件LD的长度可以大于其直径。然而，本公开不限于此。例如，发光元件LD可以是核-壳结构的发光元件。
发光元件LD可以被制造为具有对应于例如微米级或纳米级尺寸的直径和/或长度。例如，发光元件LD的直径可以等于或小于600nm，并且发光元件LD的长度可以等于或小于4μm。然而，发光元件LD的尺寸不限于此。例如，可以改变发光元件LD的尺寸以满足应用发光元件LD的显示装置的要求。
第一半导体层11可以包括例如至少一个N型半导体层。例如，第一半导体层11可以包括包含InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料的半导体层，并且掺杂有诸如Si、Ge或Sn的第一掺杂剂。形成第一半导体层11的材料不限于此，并且第一半导体层11可以由各种其他材料形成。
活性层12可以形成在第一半导体层11上，并且具有单量子阱结构或多量子阱结构。活性层12可以发射具有400nm至900nm的波长的光。在本公开的实施例中，掺杂有掺杂剂的包覆层(未示出)可以形成在活性层12上和/或下。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施例中，还可以使用诸如AlGaN或AlInGaN的材料来形成活性层12，并且可以使用各种其他材料来形成活性层12。
如果将具有预定电压或更高电压的电场施加到发光元件LD的相对端，则发光元件LD通过活性层12中的电子-空穴对的结合而发光。因为基于前述原理控制发光元件LD的光发射，所以发光元件LD可以用作各种发光装置的光源以及显示装置的像素。
第二半导体层13可以设置在活性层12上，并且包括与第一半导体层11的类型不同类型的半导体层。例如，第二半导体层13可以包括至少一个P型半导体层。例如，第二半导体层13可以包括包含InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料的半导体层，并且掺杂有诸如Mg的第二掺杂剂。形成第二半导体层13的材料不限于此，并且第二半导体层13可以由各种其他材料形成。
在本公开的实施例中，发光元件LD不仅可以包括第一半导体层11、活性层12和第二半导体层13，而且可以包括荧光层、另一活性层、另一半导体层和/或设置在每层上和/或下的电极层。
在实施例中，发光元件LD还可以包括设置在第二半导体层13的一侧(例如，上表面)或第一半导体层11的一侧(例如，下表面)上的至少一个电极层。例如，如图1b中所示，发光元件LD还可以包括设置在第二半导体层13的一侧上的电极层15。电极层15可以是欧姆电极，但不限于此。此外，电极层15可以包括金属或金属氧化物。例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或合金可以单独使用或彼此组合使用。然而，本公开不限于此。在实施例中，电极层15可以是基本上透明的或半透明的。因此，从发光元件LD产生的光可以在穿过电极层15之后发射到发光元件LD的外部。
发光元件LD还可以包括绝缘膜14。然而，在本公开的实施例中，绝缘膜14可以省略，或者可以设置为覆盖第一半导体层11、活性层12和第二半导体层13中的仅一些。例如，绝缘膜14可以设置在发光元件LD的除了其相对端之外的部分上，使得发光元件LD的相对端可以暴露。
为了解释，图1a和图1b示出了其一部分已经被去除的绝缘膜14。发光元件LD的侧表面的全部可以被绝缘膜14包围。
在本公开的实施例中，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括SiO2、Si3N4、Al2O3和TiO2中的至少一种或更多种绝缘材料，但不限于此。换言之，可以采用具有绝缘性质的各种材料。
绝缘膜14可以防止活性层12由于与除了第一半导体层11和第二半导体层13之外的导电材料进行接触而短路。由于绝缘膜14，可以使发光元件LD的表面上的缺陷的发生最小化，由此可以改善发光元件的寿命和效率。在多个发光元件LD彼此紧密接触地设置的情况下，绝缘膜14可以防止不期望的短路在发光元件LD之间发生。
根据本公开的实施例的发光元件LD的类型、结构、形状等可以以各种方式改变。
图2是示意性地示出根据本公开的实施例的显示装置的平面图。
参照图1a至图2，显示装置1000可以包括基底SUB和设置在基底SUB上的多个像素PXL。详细地，显示装置1000可以包括被构造为显示图像的显示区域DA和形成在除了显示区域DA之外的区域中的非显示区域NDA。
显示区域DA可以是其中设置有像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器和用于将像素PXL结合到驱动器的各种线(未示出)的区域。
显示区域DA可以具有各种形状。例如，显示区域DA可以以各种形式(诸如包括由直线形成的边的闭合多边形、包括由曲线形成的边的圆形或椭圆形等、以及包括由直线和曲线形成的边的半圆形或半椭圆形等)设置。
在显示区域DA包括多个区域的情况下，每个区域也可以以各种形状(诸如包括直线边的闭合多边形，以及包括由曲线形成的边的半圆形或半椭圆形等)设置。此外，多个区域的表面面积可以彼此相同或不同。
在本公开的实施例中，将描述显示区域DA设置有具有包括直线边的矩形形状的单个区域的示例。
非显示区域NDA可以设置在显示区域DA的至少一侧上。在本公开的实施例中，非显示区域NDA可以包围显示区域DA。
像素PXL可以设置在基底SUB上的显示区域DA中。像素PXL中的每个可以包括被构造为响应于相应的扫描信号和相应的数据信号而被驱动的至少一个发光元件LD。
像素PXL各自可以包括发射白光和/或彩色光的发光元件。每个像素PXL可以发射具有红色、绿色和蓝色中的任何一种颜色的光，并且不限于此。例如，每个像素PXL可以发射具有青色、品红色、黄色和白色中的任何一种颜色的光。
详细地，像素PXL可以包括被构造为发射具有第一颜色的光的第一像素PXL1、被构造为发射具有与第一颜色不同的第二颜色的光的第二像素PXL2、以及被构造为发射具有与第一颜色和第二颜色不同的第三颜色的光的第三像素PXL3。彼此相邻设置的至少一个第一像素PXL1、至少一个第二像素PXL2和至少一个第三像素PXL3可以形成可以发射具有各种颜色的光的一个像素单元PXU。
在实施例中，第一像素PXL1可以是发射红光的红色像素，第二像素PXL2可以是发射绿光的绿色像素，第三像素PXL3可以是发射蓝光的蓝色像素。在实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以包括与第一颜色相关的发光元件、与第二颜色相关的发光元件和与第三颜色相关的发光元件作为光源，使得像素可以分别发射具有第一颜色的光、具有第二颜色的光和具有第三颜色的光。在另一实施例中，第一像素PXL1、第二像素PXL2和第三像素PXL3可以分别包括具有相同颜色的发光元件，并且具有不同颜色的光转换层可以设置在相应的发光元件上，使得像素可以发射具有第一颜色的光、具有第二颜色的光和具有第三颜色的光。
然而，形成每个像素单元PXU的像素PXL的颜色、类型和/或数量没有特别限制。
多个像素PXL可以在第一方向DR1和与第一方向DR1交叉的第二方向DR2上布置。像素PXL的布置不限于特定的布置。换言之，像素可以以各种形式布置。
驱动器可以通过线组件(未示出)向像素PXL提供信号，因此控制像素PXL的操作。在图2中，为了解释，省略了线组件。
驱动器可以包括被构造为通过扫描线向像素PXL提供扫描信号的扫描驱动器SDV、被构造为通过发射控制线向像素PXL提供发射控制信号的发射驱动器EDV、被构造为通过数据线向像素PXL提供数据信号的数据驱动器DDV、以及时序控制器(未示出)。时序控制器可以控制扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。根据实施例，显示装置1000可以不包括发射驱动器EDV。
在实施例中，像素PXL中的每个可以由有源像素形成。然而，能够被应用于本公开的像素PXL的类型、结构和/或驱动方案不受特别限制。
图3a至图3c是各自示出根据本公开的实施例的像素的电路图。特别地，图3a至图3c示出了形成有源发射显示面板的像素的示例。
参照图3a，像素PXL中的每个可以包括至少一个发光元件LD和像素驱动电路DC，像素驱动电路DC连接到发光元件以驱动发光元件LD。
发光元件LD的第一电极(例如，阳电极)可以经由像素驱动电路DC连接到第一驱动电源VDD。发光元件LD的第二电极(例如，阴电极)可以连接到第二驱动电源VSS。
第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第二驱动电源VSS可以具有比第一驱动电源VDD的电位低等于或大于发光元件LD的阈值电压的值的电位。
发光元件LD可以以与由像素驱动电路DC控制的驱动电流对应的亮度发光。
尽管图3a示出了像素PXL中的每个仅包括一个发光元件LD的实施例，但是本公开不限于此。例如，像素PXL中的每个可以包括彼此并联和/或串联连接的多个发光元件。
在本公开的实施例中，像素驱动电路DC可以包括第一晶体管M1、第二晶体管M2和存储电容器Cst。
第一晶体管(开关晶体管)M1可以包括连接到数据线DL的第一电极和连接到第一节点N1的第二电极。这里，第一晶体管M1的第一电极和第二电极可以是不同的电极。例如，如果第一电极是源电极，则第二电极可以是漏电极。第一晶体管M1的栅电极可以连接到扫描线SL。
当从扫描线SL供应具有能够使第一晶体管M1导通的电压(例如，栅极导通电压)的扫描信号时，第一晶体管M1可以导通以将数据线DL与第一节点N1电连接。这里，对应帧的数据信号被供应到数据线DL，由此数据信号可以被传输到第一节点N1。传输到第一节点N1的数据信号可以被存储在存储电容器Cst中。
第二晶体管(驱动晶体管)M2可以包括连接到第一驱动电源VDD的第一电极和电连接到发光元件LD的第一电极(例如，阳电极)的第二电极。第二晶体管M2的栅电极可以连接到第一节点N1。第二晶体管M2可以响应于第一节点N1的电压来控制要供应到发光元件LD的驱动电流。
存储电容器Cst可以包括连接到第一驱动电源VDD的第一电极和连接到第一节点N1的第二电极。存储电容器Cst可以被充电有与供应到第一节点N1的数据信号对应的电压，并且保持充电电压直到后一帧的数据信号被供应为止。
为了解释，图3a示出了具有相对简单结构的驱动电路DC，该驱动电路包括被构造为将数据信号传输到像素PXL的第一晶体管M1、被构造为存储数据信号的存储电容器Cst、以及被构造为将与数据信号对应的驱动电流供应到发光元件LD的第二晶体管M2。
然而，本公开不限于此，驱动电路DC的结构可以以各种方式改变。例如，驱动电路DC还可以包括至少一个晶体管(诸如被构造为补偿第二晶体管M2的阈值电压的晶体管、被构造为使第一节点N1初始化的晶体管和/或被构造为控制发光元件LD的发射时间的晶体管)，或者其他电路元件(诸如用于使第一节点N1的电压升压的升压电容器)。
此外，尽管在图3a中，包括在驱动电路DC中的晶体管(例如，第一晶体管M1和第二晶体管M2)已经被示出为由P型晶体管形成，但是本公开不限于此。换言之，包括在驱动电路DC中的第一晶体管M1和第二晶体管M2中的至少一个可以改变为N型晶体管。
例如，参照图3b，驱动电路DC的第一晶体管M1和第二晶体管M2中的每个可以由N型晶体管形成。除了由于晶体管的类型的改变而导致的一些组件的连接位置的改变之外，图3b中所示的驱动电路DC的构造和操作可以类似于图3a的驱动电路DC的构造和操作。因此，将省略与此有关的详细描述。
参照图3c，在一些实施例中，像素PXL中的每个还可以包括第三晶体管M3(感测晶体管)。
第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3的第一电极可以连接到感测线SENL，并且其第二电极可以连接到发光元件LD的阳电极。第三晶体管M3可以响应于供应到感测信号线SSL的感测信号而将发光元件LD的阳电极处的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以被提供到外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值来补偿每个像素PXL。
图4是示出根据本公开的另一实施例的像素的电路图。
参照图4，根据本公开的另一实施例的像素PXL中的每个可以包括发光元件LD、第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst。
发光元件LD的第一电极(例如，阳电极)可以经由第六晶体管T6连接到第一晶体管T1。发光元件LD的第二电极(例如，阴电极)可以连接到第二驱动电源VSS。发光元件LD可以发射具有与从第一晶体管T1供应的电流对应的预定亮度的光。
第一晶体管(驱动晶体管)T1可以包括经由第五晶体管T5连接到第一驱动电源VDD的第一电极，以及经由第六晶体管T6连接到发光元件LD的第一电极的第二电极。第一晶体管T1可以响应于作为其栅电极的第一节点N1的电压来控制从第一驱动电源VDD经由发光元件LD流到第二驱动电源VSS的电流。
第二晶体管(开关晶体管)T2可以连接在数据线DL与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极可以连接到扫描线SL。当具有栅极导通电压的扫描信号被供应到扫描线SL时，第二晶体管T2可以导通，使得数据线DL可以电连接到第一晶体管T1的第一电极。
第三晶体管T3可以连接在第一晶体管T1的第二电极与第一节点N1之间。此外，第三晶体管T3的栅电极可以连接到扫描线SL。当具有栅极导通电压的扫描信号被供应到扫描线SL时，第三晶体管T3可以导通，使得第一晶体管T1的第二电极可以电连接到第一节点N1。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。此外，第四晶体管T4的栅电极可以连接到前一级的扫描线SL-1。当具有栅极导通电压的扫描信号被供应到前一级的扫描线SL-1时，第四晶体管T4导通，使得初始化电源Vint的电压可以被供应给第一节点N1。初始化电源Vint可以被设定为比数据信号的电压低的电压。
第五晶体管T5可以连接在第一驱动电源VDD与第一晶体管T1的第一电极之间。第五晶体管T5的栅电极可以连接到发射控制线EL。第五晶体管T5在具有栅极导通电压的发射控制信号被供应到发射控制线EL时可以导通，并且在其他情况下可以截止。
第六晶体管T6可以连接在第一晶体管T1的第二电极与发光元件LD的第一电极之间。第六晶体管T6的栅电极可以连接到发射控制线EL。第六晶体管T6在具有栅极导通电压的发射控制信号被供应到发射控制线EL时可以导通，并且在其他情况下可以截止。
第七晶体管T7可以连接在初始化电源Vint与发光元件LD的第一电极(例如，阳电极)之间。第七晶体管T7的栅电极可以连接到后一级的扫描线SL+1。当具有栅极导通电压的扫描信号被供应到后一级的扫描线SL+1时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以被供应到发光元件LD的第一电极。
图4示出了第七晶体管T7的栅电极连接到后一级的扫描线SL+1的情况。然而，本公开的技术精神不限于此。例如，在本公开的另一实施例中，第七晶体管T7的栅电极可以连接到扫描线SL。在这种情况下，当栅极导通电压的扫描信号被供应到扫描线SL时，初始化电源Vint的电压可以经由第七晶体管T7被供应给发光元件LD的阳电极。
存储电容器Cst可以连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可以存储对应于数据信号和第一晶体管T1的阈值电压两者的电压。
尽管在图4中，包括在驱动电路DC中的晶体管(例如，第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7)已经示出为由P型晶体管形成，但本发明不限于此。例如，第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6及T7中的至少一个可以改变为N型晶体管。
图5和图6是根据本公开的实施例的像素的平面图。图7是根据本公开的实施例的像素的剖视图，并且是沿着图5的线A-A'截取的剖视图。
尽管为了解释，每个电极被简单地示出为由单个电极层形成，但是本公开不限于此。在本公开的实施例中，表述“组件形成和/或设置在同一层”可以意味着组件可以通过相同的工艺形成并且可以由相同的材料形成。
参照图2、图5至图7，显示装置1000可以包括包含多个像素区域PA1、PA2和PA3的基底SUB以及设置在基底SUB上的像素PXL。像素PXL可以包括第一像素PXL1、第二像素PXL2和第三像素PXL3。第一像素PXL1可以设置在第一像素区域PA1中，第二像素PXL2可以设置在第二像素区域PA2中，第三像素PXL3可以设置在第三像素区域PA3中。
像素PXL中的每个可以包括设置在基底SUB上的第一堤BNK1和第二堤BNK2、第一电极RFE1和第二电极RFE2、第一绝缘层INS1、发光元件LD、第三电极CTE1和第四电极CTE2、第二绝缘层INS2和第三绝缘层INS3。在一些实施例中，像素PXL中的每个还可以包括锚固层ANCL和沿着每个像素PXL的边界设置的分隔壁(未示出)。
基底SUB可以是刚性基底或柔性基底，并且其材料或性质没有特别限制。例如，基底SUB可以是由玻璃或钢化玻璃制成的刚性基底，或者是由塑料或金属制成的薄膜形成的柔性基底。此外，基底SUB可以是透明基底，但不限于此。例如，基底SUB可以是半透明基底、不透明基底或反射基底。
第一堤BNK1和第二堤BNK2可以设置在基底SUB上。可以在第一堤BNK1与第二堤BNK2之间提供其中设置发光元件LD的空间。在实施例中，第一堤BNK1和第二堤BNK2可以设置在基底SUB上，以在第一方向DR1上彼此间隔开发光元件LD的长度。此外，第一堤BNK1和第二堤BNK2可以在与第一方向DR1交叉的第二方向DR2上延伸。
第一堤BNK1和第二堤BNK2可以是包括有机材料或无机材料的绝缘材料。然而，第一堤BNK1和第二堤BNK2的材料不限于此。
第一堤BNK1和第二堤BNK2中的每个可以具有拥有以预定角度倾斜的边的梯形形状。第一堤BNK1和第二堤BNK2不限于上述形状，并且可以具有诸如半椭圆形状、圆形形状和正方形形状的各种形状。
第一电极RFE1(或第一像素电极)和第二电极RFE2(或第二像素电极)可以设置在基底SUB上。尽管为了解释，第一电极RFE1和第二电极RFE2被示出为直接设置在基底SUB上，但是本公开不限于此。例如，可以在基底SUB与第一电极RFE1和第二电极RFE2之间进一步设置用于使显示装置被驱动为无源矩阵或有源矩阵的组件(例如，像素电路)。
在实施例中，第一电极RFE1和第二电极RFE2可以分别设置在相应的第一堤BNK1和第二堤BNK2上。例如，第一电极RFE1可以设置在第一堤BNK1上，第二电极RFE2可以设置在第二堤BNK2上。
第一电极RFE1和第二电极RFE2可以设置为沿着第一堤BNK1和第二堤BNK2的表面具有基本上均匀的厚度，并且第一电极RFE1和第二电极RFE2可以设置为与第一堤BNK1和第二堤BNK2的形状对应。例如，第一电极RFE1可以具有与第一堤BNK1的倾斜度对应的形状，第二电极RFE2可以具有与第二堤BNK2的倾斜度对应的形状。
第一电极RFE1和第二电极RFE2可以设置在基底SUB上以在第一方向DR1上彼此间隔开并且在第二方向DR2上延伸，且发光元件LD置于第一电极RFE1与第二电极RFE2之间。
在实施例中，第一电极RFE1可以设置为与每个发光元件LD的第一端相邻，并且可以通过第三电极CTE1电连接到每个发光元件LD。第二电极RFE2可以设置为与每个发光元件LD的第二端相邻，并且可以通过第四电极CTE2电连接到每个发光元件LD。
第一电极RFE1和第二电极RFE2可以设置在同一平面并且具有相同的高度。如果第一电极RFE1和第二电极RFE2具有相同的高度，则发光元件LD可以更可靠地连接到第一电极RFE1和第二电极RFE2。
第一电极RFE1和第二电极RFE2可以由导电材料形成。导电材料可以包括金属，例如，Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti及其合金。然而，导电材料不限于此。
此外，第一电极RFE1和第二电极RFE2中的每个可以具有单层结构，但是本公开不限于此。第一电极RFE1和第二电极RFE2中的每个可以具有多层结构。例如，第一电极RFE1和第二电极RFE2中的每个还可以包括由透明导电材料形成的覆盖层(未示出)。覆盖层可以设置为覆盖第一电极RFE1和第二电极RFE2，使得可以防止第一电极RFE1和第二电极RFE2在制造显示装置的工艺期间被损坏。
这里，第一电极RFE1和第二电极RFE2的材料不限于上述材料。例如，第一电极RFE1和第二电极RFE2可以包括具有预定反射率的导电材料。在第一电极RFE1和第二电极RFE2由具有预定反射率的导电材料制成的情况下，从发光元件LD的相对端发射的光可以被第一电极RFE1和第二电极RFE2反射以在显示方向(例如，第三方向DR3)上行进。
特别地，第一电极RFE1和第二电极RFE2可以具有与第一堤BNK1和第二堤BNK2的形状对应的形状，并且可以与基底SUB具有预定角度。从发光元件LD中的每个的两端发射的光可以被第一电极RFE1和第二电极RFE2反射以进一步在第三方向DR3上行进。因此，可以改善显示装置的光输出效率。
第一电极RFE1和第二电极RFE2中的任何一个可以是阳电极，另一个可以是阴电极。
如图5中所示，第一电极RFE1可以连接到第一连接线CNL1，第二电极RFE2可以连接到第二连接线CNL2。在实施例中，第一连接线CNL1可以与第一电极RFE1一体地设置，第二连接线CNL2可以与第二电极RFE2一体地设置。在另一实施例中，第一连接线CNL1和第二连接线CNL2可以与第一电极RFE1和第二电极RFE2分开形成，以通过单独的通孔或接触孔彼此电连接。
参照图3a，第一电极RFE1和第二电极RFE2可以分别通过第一连接线CNL1和第二连接线CNL2电连接到像素驱动电路DC和第二驱动电源VSS。
第一电极RFE1和第二电极RFE2可以分别连接到发光元件LD的第一端和第二端，使得驱动信号可以被提供到发光元件LD。发光元件LD可以发射具有与从驱动电路DC提供的驱动电流对应的预定亮度的光。
第一绝缘层INS1可以设置在第一电极RFE1和第二电极RFE2上。第一绝缘层INS1可以完全设置在基底SUB上，以覆盖以上描述的第一堤BNK1和第二堤BNK2以及第一电极RFE1和第二电极RFE2。此外，第一绝缘层INS1可以沿着基底SUB的未设置第一堤BNK1和第二堤BNK2以及第一电极RFE1和第二电极RFE2的表面设置。
在实施例中，第一绝缘层INS1可以是由无机材料形成的无机绝缘层。在这种情况下，第一绝缘层INS1可以设置为沿着基底SUB以及第一电极RFE1和第二电极RFE2的表面具有基本上均匀的厚度，并且可以在第一绝缘层INS1与设置在第一绝缘层INS1上的发光元件LD之间形成至少部分地空的空间。在一些实施例中，第一绝缘层INS1可以包括由有机材料形成的有机绝缘层。在这种情况下，第一绝缘层INS1可以填充基底SUB与发光元件LD之间的空间并且可靠地支撑发光元件LD。
第一绝缘层INS1可以包括第一开口OP1和第二开口OP2。第一开口OP1和第二开口OP2可以暴露第一电极RFE1和第二电极RFE2的至少一部分。
第一开口OP1和第二开口OP2可以形成为分别与相应的第一电极RFE1和第二电极RFE2叠置。例如，第一开口OP1可以形成为与第一电极RFE1叠置，第二开口OP2可以形成为与第二电极RFE2叠置。
第一开口OP1和第二开口OP2可以具有与第一绝缘层INS1的厚度对应的厚度和/或深度。也就是说，第一开口OP1和第二开口OP2可以在相应的区域中完全穿透第一绝缘层INS1。因此，第一电极RFE1和第二电极RFE2可以暴露于外部以接触稍后将描述的第三电极CTE1和第四电极CTE2。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以设置在由第一堤BNK1和第二堤BNK2提供的空间中，并且可以电连接在第一电极RFE1与第二电极RFE2之间。例如，发光元件LD的第一端可以电连接到第一电极RFE1，发光元件LD的第二端可以电连接到第二电极RFE2。
第三电极CTE1(或第一接触电极)和第四电极CTE2(或第二接触电极)可以设置在第一绝缘层INS1和发光元件LD上。此外，第二绝缘层INS2可以设置在第三电极CTE1与第四电极CTE2之间。
第三电极CTE1和第四电极CTE2可以接触每个发光元件LD的相对端中的一者。例如，第三电极CTE1可以接触每个发光元件LD的第一端，第四电极CTE2可以接触每个发光元件LD的第二端。
在平面图中，第三电极CTE1可以覆盖第一电极RFE1并且与第一电极RFE1叠置。第三电极CTE1可以通过第一绝缘层INS1的第一开口OP1电连接到第一电极RFE1。
在平面图中，第四电极CTE2可以覆盖第二电极RFE2并且与第二电极RFE2叠置。第四电极CTE2可以通过第一绝缘层INS1的第二开口OP2电连接到第二电极RFE2。
第三电极CTE1和第四电极CTE2中的每个可以由透明导电材料形成。例如，透明导电材料可以包括ITO、IZO、ITZO等。当第三电极CTE1和第四电极CTE2由透明导电材料形成时，当从发光元件LD发射的光在第三方向DR3上行进时，可以减少损耗。第三电极CTE1和第四电极CTE2的材料不限于以上描述的材料。
第二绝缘层INS2可以设置在第三电极CTE1与第四电极CTE2之间。详细地，第二绝缘层INS2可以设置在第三电极CTE1上，并且第四电极CTE2的至少一部分可以设置在第二绝缘层INS2上。第三电极CTE1和第四电极CTE2可以设置在不同的层，并且可以通过第二绝缘层INS2彼此绝缘。
然而，第三电极CTE1和第四电极CTE2的布置不限于此，第三电极CTE1和第四电极CTE2可以设置在同一层。这将在后面描述。
像素PXL中的每个可以包括设置在基底SUB上的电极图案TEL(或感测电极)。电极图案TEL可以与设置在基底SUB上的各种线中的一条设置在同一层。在实施例中，电极图案TEL可以与第四电极CTE2设置在同一层。电极图案TEL的布置不限于此，并且稍后将描述其各种实施例。
如上所述，电极图案TEL可以与第四电极CTE2设置在同一层。此外，电极图案TEL可以与第四电极CTE2同时形成，并且可以包括相同的材料。例如，可以在第一绝缘层INS1和第二绝缘层INS2上形成基体金属层，并且可以使基体金属层图案化，从而同时形成第四电极CTE2和电极图案TEL。
电极图案TEL可以至少部分地与第三电极CTE1叠置，并且可以在平面图中设置在像素区域PA1、PA2和PA3之中的不与第四电极CTE2叠置的区域中。
设置在像素区域PA1、PA2和PA3中的电极图案TEL可以一体地形成以彼此连接。然而，不限于此，电极图案可以分别形成在像素区域PA1、PA2和PA3中。换言之，设置在像素区域PA1、PA2和PA3中的电极图案TEL可以彼此间隔开。此时，设置在像素区域PA1、PA2和PA3中的电极图案TEL可以经由单独的连接图案彼此电连接。
电极图案TEL可以用作触摸传感器的触摸电极层。详细地，电极图案TEL可以用作自电容型触摸传感器的感测电极或互电容型触摸传感器的感测电极。
在这方面，将进一步参照图8和图9详细描述使用电极图案TEL作为触摸电极层的显示装置的触摸感测功能。
图8和图9是用于解释根据本公开的显示装置的触摸感测功能的图。更具体而言，图8示出了包括自电容型触摸传感器的显示装置，图9示出了包括互电容型触摸传感器的显示装置。
参照图8和图9，显示装置1000可以包括设置在基底SUB上的多个感测电极组件TE1、TE2、TE3和TE4。为了便于解释，图8和图9示出了其中四个感测电极组件TE1、TE2、TE3和TE4设置在基底SUB上的结构。然而，当然，可以设置更多数量的感测电极组件。
感测电极组件TE1、TE2、TE3和TE4中的每个可以形成为具有与多个像素PXL对应的尺寸。例如，感测电极组件TE1、TE2、TE3和TE4中的每个可以形成为具有与10个至300个像素PXL对应的尺寸，但不限于此。
感测电极组件TE1、TE2、TE3和TE4中的每个可以是形成有以上描述的电极图案TEL的感测电极。例如，感测电极组件TE1、TE2、TE3和TE4中的每个可以形成有在多个像素PXL上一体地形成的电极图案TEL，或者形成在像素PXL中的每个上的电极图案TEL可以彼此电连接。
首先，根据本公开的实施例，在显示装置1000包括自电容型触摸传感器的情况下，如图8中所示，感测电极组件TE1、TE2、TE3和TE4中的每个可以连接到触摸感测线TL，并且可以通过触摸感测线TL电连接到触摸感测控制器TSC(或输入感测控制器)。
触摸感测控制器TSC可以形成为在基底SUB上的一个控制器或多个控制器，以向触摸感测线TL提供触摸驱动信号或者从触摸感测线TL接收触摸感测信号。触摸感测控制器TSC的位置不限于此，并且触摸感测控制器TSC可以形成在单独的构件上以通过其他线路与其连接。
如上所述，图8的感测电极组件TE1、TE2、TE3和TE4可以用作自电容型触摸屏面板的感测电极。
例如，如果外部导体(例如，用户的手指)触摸(或邻近)显示装置1000，那么感测电极组件TE1、TE2、TE3和TE4中的至少一个的自电容值可以在触摸位置处改变。这样的自电容值的变化可以成为用于感测触摸的触摸感测信号，并且触摸感测信号可以通过触摸感测线TL被提供到触摸感测控制器TSC。触摸感测控制器TSC(或连接到触摸感测控制器TSC的执行处理装置)可以根据电容值的变化基于触摸感测信号来确定外部导体被触摸的位置。
接下来，根据本公开的实施例，在显示装置1000包括互电容型触摸传感器的情况下，如图9中所示，感测电极组件TE1、TE2、TE3和TE4可以形成感测电极串TES1和TES2，并且感测电极串TES1和TES2可以通过触摸感测线TL1和TL2电连接到触摸感测控制器TSC。
详细地，第一感测电极组件TE1可以通过第一连接线BE1连接到第四感测电极组件TE4。第四感测电极组件TE4可以连接到第二触摸感测线TL2，并且可以通过第二触摸感测线TL2连接到触摸感测控制器TSC。换言之，第一感测电极组件TE1、第四感测电极组件TE4和第一连接线BE1可以形成第一感测电极串TES1。
第三感测电极组件TE3可以通过第二连接线BE2连接到第二感测电极组件TE2。第二感测电极组件TE2可以连接到第一触摸感测线TL1，并且可以通过第一触摸感测线TL1连接到触摸感测控制器TSC。换言之，第二感测电极组件TE2、第三感测电极组件TE3和第二连接线BE2可以形成第二感测电极串TES2。
尽管图9仅示出了一个第一感测电极串TES1和一个第二感测电极串TES2，但是可以在基底SUB上设置多个第一感测电极串TES1和多个第二感测电极串TES2。
第一感测电极串TES1和第二感测电极串TES2可以设置为彼此交叉。此外，单独的绝缘层或绝缘图案可以形成在第一感测电极串TES1与第二感测电极串TES2之间，并且第一感测电极串TES1和第二感测电极串TES2可以彼此绝缘。
触摸感测控制器TSC可以通过触摸感测线TL1和TL2向第一感测电极串TES1和第二感测电极串TES2中的任一者提供触摸驱动信号，并且可以接收从剩下的感测电极串产生的触摸信号。
如上所述，图9的感测电极组件TE1、TE2、TE3和TE4可以用作互电容型触摸屏面板的感测电极。
可以在第一感测电极串TES1的第一感测电极组件TE1与第四感测电极组件TE4之间以及在第二感测电极串TES2的第二感测电极组件TE2与第三感测电极组件TE3之间形成互电容值。如果外部导体(例如，用户的手指)触摸(或邻近)显示装置1000，则在各个感测电极组件TE1、TE2、TE3和TE4之间形成的互电容值可以在触摸位置处改变。这样的互电容值的变化可以成为用于感测触摸的触摸感测信号，并且触摸感测信号可以通过触摸感测线TL1和TL2被提供到触摸感测控制器TSC。触摸感测控制器TSC(或连接到触摸感测控制器TSC的执行处理装置)可以根据给定的互电容值的变化基于触摸感测信号来确定外部导体被触摸的位置。
返回参照图5至图7，第三绝缘层INS3可以设置在第四电极CTE2和电极图案TEL上。第三绝缘层INS3可以覆盖第四电极CTE2和电极图案TEL，以防止第四电极CTE2和电极图案TEL被损坏。另外，第三绝缘层INS3可以用作防止氧气和湿气渗透到发光元件LD中的封装层。
第三绝缘层INS3可以包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。尽管第三绝缘层INS3可以具有如附图中所示的单层结构，但是本公开不限于此。例如，第三绝缘层可以具有包括有机绝缘层和无机绝缘层的多层结构。
尽管未在附图中示出，但是在一些实施例中，还可以在第三绝缘层INS3上设置平坦化层(未示出)。平坦化层可以减轻由设置在其下方的各种组件引起的台阶差。平坦化层可以包括有机绝缘层。然而，不限于此，平坦化层可以包括无机绝缘层。
尽管本公开的电极图案TEL已经被描述为每个像素PXL的组件，但是它可以用作感测电极，该感测电极根据诸如触摸的外部输入产生电信号。例如，电极图案TEL不涉及设置在像素PXL中的每个中的发光元件LD的发射，并且可以是构成触摸传感器的感测电极。
如上所述，电极图案TEL可以用作显示装置中包括的触摸传感器的感测电极。电极图案TEL可以与第四电极CTE2形成在同一层，并且可以与第四电极同时形成。也就是说，根据本公开的显示装置可以省略用于形成触摸传感器的感测电极的单独工艺，简化显示装置的制造工艺，并且降低其制造成本。此外，由于根据本公开的显示装置不包括用于形成触摸传感器的感测电极的单独的感测电极层，因此实现薄显示装置可以是有效的。
在下文中，将描述根据其他实施例的像素和包括该像素的显示装置。在以下实施例中，与先前描述的实施例的组件相同的组件由相同的附图标记表示，将省略或简化其描述，并且将主要描述差异。
图10是示出根据本公开的另一实施例的像素的剖视图。图11a至图11c是根据各种实施例的对应于图10的线B-B'的像素的剖视图。
图10至图11c的实施例与图5至图7的实施例的不同之处在于，电极图案TEL_1设置在像素区域PA1、PA2和PA3中以彼此间隔开，并且进一步形成连接图案BRL1和BRL2以将电极图案TEL_1彼此连接。
参照图10至图11c，像素PXL_1可以包括电极图案TEL_1。电极图案TEL_1可以设置在像素区域PA1、PA2和PA3中，并且可以在平面图中彼此间隔开。电极图案TEL_1可以与第四电极CTE2设置在同一层。
可以在电极图案TEL_1之间形成被构造为连接相邻的电极图案TEL_1的连接图案BRL1和BRL2。连接图案BRL1和BRL2可以包括第一连接图案BRL1和第二连接图案BRL2。第一连接图案BRL1可以是被构造为连接在第一方向DR1上彼此相邻的电极图案TEL_1的连接图案，第二连接图案BRL2可以是被构造为连接在第二方向DR2上彼此相邻的电极图案TEL_1的连接图案。
例如，设置在第一像素区域PA1中的电极图案TEL_1(或第一电极图案)和设置在第二像素区域PA2中的电极图案TEL_1(或第二电极图案)可以设置为彼此间隔开，并且第一连接图案BRL1可以电连接第一电极图案和第二电极图案。
第一连接图案BRL1可以与电极图案TEL_1设置在不同的层。换言之，第一连接图案BRL1可以与第四电极CTE2设置在不同的层。在实施例中，第一连接图案BRL1可以与第三电极CTE1设置在同一层，并且第一连接图案BRL1可以设置在第一绝缘层INS1与第二绝缘层INS2之间。第一连接图案BRL1和第三电极CTE1可以同时形成并且包括相同的材料。例如，可以在第一绝缘层INS1上形成基体金属层，并且可以使基体金属层图案化，从而同时形成第三电极CTE1和第一连接图案BRL1。
被构造为覆盖第一连接图案BRL1的第二绝缘层INS2可以包括暴露第一连接图案BRL1的至少部分的第一接触件CT1和第二接触件CT2。彼此相邻的电极图案TEL_1可以通过第二绝缘层INS2的第一接触件CT1和第二接触件CT2而接触第一连接图案BRL1。
例如，设置在第一像素区域PA1中的电极图案TEL_1和设置在第二像素区域PA2中的电极图案TEL_1可以通过第一连接图案BRL1彼此电连接。设置在第一像素区域PA1中的电极图案TEL_1可以通过第一接触件CT1而接触第一连接图案BRL1，设置在第二像素区域PA2中的电极图案TEL_1可以通过第二接触件CT2而接触第一连接图案BRL1。
如图11b和图11c中所示，被构造为包围像素PXL_1a和PXL_1b中的每个的分隔壁PW还可以沿着像素PXL_1a和PXL_1b中的每个的边界设置在基底SUB上。分隔壁PW可以设置在第一绝缘层INS1上，但不限于此。例如，分隔壁PW可以设置在基底SUB与第一绝缘层INS1之间。
分隔壁PW可以防止在相邻的像素PXL_1a与PXL_1b之间发生漏光。另外，在使发光元件LD对准的工艺中，分隔壁PW可以防止包括发光元件LD的溶液泄漏到相邻的像素。
第一连接图案BRL1可以设置在分隔壁PW的上方或下面。例如，如图11b中所示，第一连接图案BRL1a可以设置在分隔壁PW上。更具体地，第一连接图案BRL1a可以设置在分隔壁PW与第二绝缘层INS2之间。第一连接图案BRL1a可以通常沿着分隔壁PW的表面设置。作为另一示例，如图11c中所示，第一连接图案BRL1b可以设置在分隔壁PW下面。更具体地，第一连接图案BRL1b可以设置在第一绝缘层INS1与分隔壁PW之间。
由于第二连接图案BRL2的连接关系和结构可以与第一连接图案BRL1的连接关系和结构基本上相同，因此将省略其详细描述。
如上所述，在电极图案TEL_1设置在像素区域PA1、PA2和PA3中以彼此间隔开的情况下，与在像素区域PA1、PA2和PA3中的每个中一体地形成的结构相比，可以减小可能在像素PXL的电极线之间产生的寄生电容值。当寄生电容值减小时，可以减少由寄生电容引起的噪声现象。
图12a和图12b是示出根据本公开的另一实施例的像素的平面图。图12a和图12b示出了电极图案TELa和TELb的各种形状。
参照图12a，电极图案TELa可以设置为在平面图中包围多个第三电极CTE1和第四电极CTE2。电极图案TELa可以具有单个闭合曲线形状，并且可以具有精细布线结构。电极图案TELa可以包括宽开口，并且可以具有沿着开口的边缘设置的窗口形状。
此外，参照图12b，电极图案TELb可以在平面图中沿着像素区域PA1、PA2和PA3的边缘设置，并且可以具有包括精细布线结构的网格形状。
电极图案TELa和TELb的形状不限于此。电极图案可以具有各种形状，只要它们可以与像素PXLa和PXLb中包括的其他布线设置在同一层即可。
图13是示出根据本公开的又一实施例的像素的平面图。图13的实施例与图5的实施例的不同之处在于，在平面图中，每个像素包括圆形电极。
参照图13，每个像素PXLc可以包括第一电极RFE1c、第二电极RFE2c、发光元件LD、第三电极CTE1c、第四电极CTE2c和电极图案TELc。
第一电极RFE1c和第二电极RFE2c可以彼此间隔开，且发光元件LD置于第一电极RFE1c与第二电极RFE2c之间。例如，第一电极RFE1c和第二电极RFE2c可以设置为使得在平面图中一个电极围绕另一个电极。例如，第一电极RFE1c可以被第二电极RFE2c包围。更具体地，第一电极RFE1c可以在平面图中形成为圆形形状，并且第二电极RFE2c可以形成为围绕第一电极RFE1c的形状(例如，圆环形状)。第一电极RFE1c和第二电极RFE2c的形状不限于此。例如，第一电极RFE1c可以具有椭圆形状或者诸如三角形或正方形的多边形形状。此外，如果第二电极RFE2c也形成为围绕第一电极RFE1c，则其形状不受限制。
发光元件LD可以设置在第一电极RFE1c与第二电极RFE2c之间。发光元件LD的第一端可以通过第三电极CTE1c连接到第一电极RFE1c，并且发光元件LD的第二端可以通过第四电极CTE2c连接到第二电极RFE2c。第三电极CTE1c和第四电极CTE2c可以分别至少部分地与第一电极RFE1c和第二电极RFE2c叠置。
第三电极CTE1c和第四电极CTE2c也可以分别与第一电极RFE1c和第二电极RFE2c类似地形成。例如，第三电极CTE1c可以与第一电极RFE1c叠置，并且可以在平面图中形成为圆形形状。此外，第四电极CTE2c可以与第二电极RFE2c叠置，并且可以设置为围绕第三电极CTE1c的形状(或圆环形状)。第三电极CTE1c和第四电极CTE2c不限于此，并且可以具有各种形状。
电极图案TELc可以与上述第一电极RFE1c、第二电极RFE2c、第三电极CTE1c和第四电极CTE2c中的任何一个设置在同一层。例如，电极图案TELc可以与第四电极CTE2c设置在同一层。在实施例中，电极图案TELc可以设置在不与第一电极RFE1c、第二电极RFE2c、第三电极CTE1c和第四电极CTE2c叠置的区域中，但不限于此。例如，电极图案TELc可以与第一电极RFE1c和/或第三电极CTE1c至少部分地叠置。
图14是示出根据本公开的又一实施例的像素的平面图。图15a至图15c是根据各种实施例的对应于图14的线C-C'的像素的剖视图。
图14至图15c的实施例与图5至图7的实施例的不同之处在于，电极图案TEL_2与第三电极CTE1设置在同一层。
参照图14至图15c，每个像素PXL_2可以包括电极图案TEL_2。电极图案TEL_2可以与第三电极CTE1设置在同一层。
电极图案TEL_2可以与第三电极CTE1同时形成，并且可以包括相同的材料。例如，可以在第一绝缘层INS1上形成基体金属层，并且可以使基体金属层图案化，从而同时形成第三电极CTE1和电极图案TEL_2。
电极图案TEL_2可以设置在像素区域PA1、PA2和PA3之中的不与第三电极CTE1和第四电极CTE2叠置的区域中。
设置在像素区域PA1、PA2和PA3中的电极图案TEL_2可以一体地形成以彼此连接。然而，不限于此，电极图案可以分别形成在像素区域PA1、PA2和PA3中。
如图15b和图15c中所示，分隔壁PW可以沿着像素PXL_2a和PXL_2b的边界设置，并且电极图案TEL_2可以设置在分隔壁PW的上方或下面。例如，如图15b中所示，电极图案TEL_2a可以设置在分隔壁PW上。更具体地，电极图案TEL_2a可以设置在分隔壁PW与第二绝缘层INS2之间。作为另一示例，如图15c中所示，电极图案TEL_2b可以设置在分隔壁PW下面。更具体地，电极图案TEL_2b可以设置在第一绝缘层INS1与分隔壁PW之间。
图16是示出根据本公开的又一实施例的显示装置的平面图。图17a和图17b是根据各种实施例的对应于图16的线D-D'的像素的剖视图。
图16至图17b的实施例与图10至图11c的实施例的不同之处在于，电极图案TEL_3与第三电极层CTE1设置在同一层，并且连接图案BRL1_3和BRL2_3与第四电极层CTE2设置在同一层。
参照图16至图17b，像素PXL_3可以包括电极图案TEL_3。电极图案TEL_3可以设置在像素区域PA1、PA2和PA3中，并且可以在平面图中彼此间隔开。电极图案TEL_3可以与第三电极CTE1设置在同一层。
被构造为连接相邻的电极图案TEL_3的连接图案BRL1_3和BRL2_3可以形成在电极图案TEL_3之间。连接图案BRL1_3和BRL2_3可以包括第一连接图案BRL1_3和第二连接图案BRL2_3。第一连接图案BRL1_3可以是被构造为连接在第一方向DR1上彼此相邻的电极图案TEL_3的连接图案，第二连接图案BRL2_3可以是被构造为连接在第二方向DR2上彼此相邻的电极图案TEL_3的连接图案。
第一连接图案BRL1_3可以与电极图案TEL_3设置在不同的层。换言之，第一连接图案BRL1_3可以与第三电极CTE1设置在不同的层。在实施例中，第一连接图案BRL1_3可以与第四电极CTE2设置在同一层，并且第一连接图案BRL1_3可以设置在第二绝缘层INS2与第三绝缘层INS3之间。第一连接图案BRL1_3和第四电极CTE2可以同时形成并且包括相同的材料。
被构造为覆盖电极图案TEL_3的第二绝缘层INS2可以包括暴露电极图案TEL_3的至少一部分的第一接触件CT1和第二接触件CT2。彼此相邻的电极图案TEL_3可以通过第二绝缘层INS2的第一接触件CT1和第二接触件CT2接触第一连接图案BRL1_3。
如图17b中所示，可以在基底SUB上进一步设置分隔壁PW，以沿着每个像素PXL_3a的边界包围每个像素PXL_3a，并且可以在分隔壁PW上方设置第一连接图案BRL1_3。更具体地，第一连接图案BRL1_3a可以设置在第三绝缘层INS3与设置在分隔壁PW上的第二绝缘层INS2之间。
由于第二连接图案BRL2_3的连接关系和结构可以与第一连接图案BRL1_3的连接关系和结构基本上相同，因此将省略其详细描述。
图18是示出根据本公开的又一实施例的像素的平面图。图19a和图19b是根据各种实施例的对应于图18的线E-E'的像素的剖视图。
图18至图19b的实施例与图5至图7的实施例的不同之处在于，第三电极CTE1_4和第四电极CTE2_4设置在同一层，并且电极图案TEL_4与第三电极CTE1_4和第四电极CTE2_4设置在同一层。
参照图18至图19b，每个像素PXL_4可以包括电极图案TEL_4。第三电极CTE1_4和第四电极CTE2_4可以设置在同一层，并且电极图案TEL_4可以与第三电极CTE1_4和第四电极CTE2_4设置在同一层。换言之，电极图案TEL_4、第三电极CTE1_4和第四电极CTE2_4可以同时形成，并且可以包括相同的材料。
因此，与上述实施例不同，可以不在第三电极CTE1_4与第四电极CTE2_4之间设置单独的绝缘层(例如，图7的第二绝缘层INS2)。
电极图案TEL_4可以设置在像素区域PA1、PA2和PA3之中的不与第三电极CTE1_4和第四电极CTE2_4叠置的区域中。
设置在像素区域PA1、PA2和PA3中的电极图案TEL_4可以一体地形成以彼此连接。然而，不限于此，电极图案可以分别形成在像素区域PA1、PA2和PA3中。
如图19b中所示，分隔壁PW可以沿着每个像素PXL_4a的边界设置，并且电极图案TEL_4a可以设置在分隔壁PW上方。更具体地，电极图案TEL_4a可以设置在分隔壁PW与第三绝缘层INS3之间。
图20是示出根据本公开的又一实施例的像素的平面图。图21a和图21b是根据各种实施例的对应于图20的线F-F'的像素的剖视图。图22是示出根据本公开的又一实施例的像素的平面图。
图20至图22的实施例与图5至7的实施例的不同之处在于，电极图案TEL_5与第一电极RFE1和第二电极RFE2设置在同一层。
参照图20至图22，每个像素PXL_5可以包括电极图案TEL_5。电极图案TEL_5可以与第一电极RFE1和第二电极RFE2设置在同一层。
电极图案TEL_5可以与第一电极RFE1和第二电极RFE2同时形成。例如，可以在基底SUB上形成基体金属层，并且可以使基体金属层图案化，从而同时形成第一电极RFE1、第二电极RFE2和电极图案TEL_5。
此外，电极图案TEL_5可以包括与第一电极RFE1和第二电极RFE2相同的材料。也就是说，电极图案TEL_5可以包括具有预定反射率的导电材料。因此，电极图案TEL_5可以使从外部入射在电极图案TEL_5上的光反射并且将该光发射到外部，并且可以提供反射定位在显示装置前方的对象的图像的镜子功能。
电极图案TEL_5可以设置在像素区域PA1、PA2和PA3之中的不与第一电极RFE1和第二电极RFE2叠置的区域中。此外，电极图案TEL_5可以不与第三电极CTE1和第四电极CTE2叠置。
设置在像素区域PA1、PA2和PA3中的电极图案TEL_5可以分别形成在像素区域PA1、PA2和PA3中。被构造为连接相邻电极图案TEL_5的连接图案BRL1_5和BRL2_5可以形成在电极图案TEL_5之间。连接图案BRL1_5和BRL2_5可以与第三电极CTE1和第四电极CTE2中的任何一个形成在同一层，但是本公开不限于此。
如图21b中所示，可以沿着每个像素PXL_5a的边界设置分隔壁PW，并且可以在分隔壁PW下面设置电极图案TEL_5a。更具体地，电极图案TEL_5a可以设置在第二绝缘层INS2与基底SUB之间。
像素PXL_5中的每个还可以包括形成在像素区域PA1、PA2和PA3中的每个的一部分中的第一虚设图案DMP1(或第一虚设电极)。此外，如图22中所示，像素PXL_5b中的每个还可以包括定位在像素PXL_5b中的每个的边界处的第二虚设图案DMP2(或第二虚设电极)。
第一虚设图案DMP1和第二虚设图案DMP2可以与电极图案TEL_5设置在同一层，并且可以与其同时形成。第一虚设图案DMP1和第二虚设图案DMP2可以与电极图案TEL_5电分离。第一虚设图案DMP1和第二虚设图案DMP2可以是处于浮置状态的电极，但不限于此。例如，与电极图案TEL_5的电压或信号不同的电压或信号可以被施加到第一虚设图案DMP1和第二虚设图案DMP2。此外，不同的电压或信号可以分别被施加到第一虚设图案DMP1和第二虚设图案DMP2。
第一虚设图案DMP1和第二虚设图案DMP2可以减小可能在电极图案TEL_5与像素PXL_5的电极线之间过度产生的寄生电容值，并且可以减少由于寄生电容引起的触摸传感器的噪声现象。
此外，第一虚设图案DMP1和第二虚设图案DMP2可以包括具有如在电极图案TEL_5中的预定反射率的导电材料。因此，第一虚设图案DMP1和第二虚设图案DMP2可以提供用于反射定位在显示装置前方的对象的图像的镜子功能。
图23是示出根据本公开的又一实施例的像素的平面图。图24a和图24b是根据各种实施例的对应于图23的线G-G'的像素的剖视图。
图23至图24b的实施例与图5至图7的实施例的不同之处在于，它还包括设置在第一电极RFE1与第三电极CTE1之间的屏蔽电极SML，并且电极图案TEL_6与屏蔽电极SML设置在同一层。
参照图23至图24b，每个像素PXL_6可以包括屏蔽电极SML和电极图案TEL_6。屏蔽电极SML可以设置在第一电极RFE1与第三电极CTE1之间，并且电极图案TEL_6可以与屏蔽电极SML设置在同一层。电极图案TEL_6可以与屏蔽电极SML同时形成，并且可以包括相同的材料。
例如，可以在第一绝缘层INS1上形成基体屏蔽电极层，以包围其中每个发光元件LD对准的区域，可以对准发光元件LD，然后可以使基体屏蔽电极层图案化，从而形成电极图案TEL_6。
电极图案TEL_6可以设置在像素区域PA1、PA2和PA3之中的不与第三电极CTE1和第四电极CTE2叠置的区域中，并且可以与第三电极CTE1和第四电极CTE2电分离。
设置在像素区域PA1、PA2和PA3中的电极图案TEL_6可以分别形成在像素区域PA1、PA2和PA3中。被构造为连接相邻的电极图案TEL_6的连接图案BRL1_6和BRL2_6可以形成在电极图案TEL_6之间。连接图案BRL1_6和BRL2_6可以与第三电极CTE1和第四电极CTE2中的任何一个形成在同一层，但是本公开不限于此。
如图24b中所示，分隔壁PW可以沿着每个像素PXL_6a的边界设置，并且电极图案TEL_6a可以设置在分隔壁PW下面。更具体地，电极图案TEL_6a可以设置在分隔壁PW与第二绝缘层INS2之间。
图25是示出根据又一实施例的显示装置的平面图。图26a和图26b是根据各种实施例的对应于图25的线H-H'的像素的剖视图。
图25至图26b的实施例与图23至图24b的实施例的不同之处在于，屏蔽电极SML和电极图案TEL_7彼此成一体，并且还包括使第三电极CTE1与电极图案TEL_7绝缘的绝缘图案INSP。
参照图25至图26b，每个像素PXL_7可以包括电极图案TEL_7和绝缘图案INSP。
电极图案TEL_7可以设置在第一电极RFE1与第三电极CTE1之间，并且可以形成为包围其中发光元件LD对准的区域。在布置发光元件LD的工艺中，电极图案TEL_7可以处于浮置状态。换言之，电极图案TEL_7可以用作屏蔽电极SML，并且发光元件LD可以在第一电极RFE1与第二电极RFE2之间可靠地对准。
设置在像素区域PA1、PA2和PA3中的电极图案TEL_7可以分别形成在像素区域PA1、PA2和PA3中。被构造为连接相邻的电极图案TEL_7的连接图案BRL1_7和BRL2_7可以形成在电极图案TEL_7之间。连接图案BRL1_7和BRL2_7可以与第三电极CTE1和第四电极CTE2中的任何一个形成在同一层，但是本公开不限于此。
此外，电极图案TEL_7的布置不限于此，设置在像素区域PA1、PA2和PA3中的电极图案TEL_7可以一体地形成以彼此连接。
如图26b中所示，分隔壁PW可以沿着每个像素PXL_7a的边界设置，并且电极图案TEL_7a可以设置在分隔壁PW下面。更具体地，电极图案TEL_7a可以设置在分隔壁PW与第二绝缘层INS2之间。
尽管已经公开了本公开的实施例，但是本领域技术人员将理解的是，在不脱离所附权利要求中公开的本公开的范围和精神的情况下，本公开可以实施为其他具体形式。因此，应当理解的是，示例性实施例仅用于说明性的目的，并不限制本发明的界限。

Claims (22)

1.一种显示装置，所述显示装置包括：
基底，包括多个像素区域；以及
像素，设置在所述多个像素区域中的每个中，
其中，所述像素包括：第一电极和第二电极，设置在所述基底上并且设置在同一层；发光元件，设置在所述第一电极和所述第二电极上；第三电极，被构造为电连接所述第一电极和所述发光元件的第一端；第四电极，被构造为电连接所述第二电极和所述发光元件的第二端；以及电极图案，与所述第三电极和所述第四电极中的一者设置在同一层。
2.根据权利要求1所述的显示装置，其中，所述电极图案与所述第三电极设置在同一层，并且所述电极图案与所述第三电极电绝缘。
3.根据权利要求1所述的显示装置，其中，所述电极图案与所述第四电极设置在同一层，并且所述电极图案与所述第四电极电绝缘，并且
其中，所述电极图案与所述第三电极的至少一部分叠置。
4.根据权利要求1所述的显示装置，所述显示装置还包括电连接到所述电极图案的输入感测控制器，
其中，所述电极图案是输入感测电极，并且
其中，所述输入感测控制器基于从所述电极图案提供的信号来感测来自外部装置的输入。
5.根据权利要求4所述的显示装置，所述显示装置还包括第一绝缘层，所述第一绝缘层被构造为覆盖所述第一电极和所述第二电极的至少一部分并且设置在所述发光元件与所述基底之间，
其中，所述第一绝缘层包括被构造为暴露所述第一电极的至少一部分的第一开口和被构造为暴露所述第二电极的至少一部分的第二开口，并且
其中，所述第三电极通过所述第一开口接触所述第一电极，所述第四电极通过所述第二开口接触所述第二电极。
6.根据权利要求5所述的显示装置，所述显示装置还包括被构造为覆盖所述第三电极的第二绝缘层，
其中，所述电极图案与所述第四电极设置在同一层，并且所述电极图案设置在所述第二绝缘层上。
7.根据权利要求5所述的显示装置，所述显示装置还包括被构造为覆盖所述第三电极的第二绝缘层，
其中，所述电极图案与所述第三电极设置在同一层，并且所述电极图案设置在所述第一绝缘层与所述第二绝缘层之间。
8.根据权利要求5所述的显示装置，其中，所述电极图案包括彼此间隔开的第一电极图案和第二电极图案。
9.根据权利要求8所述的显示装置，所述显示装置还包括被构造为电连接所述第一电极图案和所述第二电极图案的连接图案，
其中，所述连接图案与所述第三电极和所述第四电极中的一者设置在同一层，并且所述连接图案与所述第一电极图案和所述第二电极图案设置在不同的层。
10.根据权利要求9所述的显示装置，所述显示装置还包括沿着所述多个像素区域的边界设置在所述基底上的分隔壁，
其中，所述连接图案设置在所述分隔壁上。
11.根据权利要求9所述的显示装置，所述显示装置还包括沿着所述多个像素区域的边界设置在所述基底上的分隔壁，
其中，所述连接图案设置在所述第一绝缘层与所述分隔壁之间。
12.根据权利要求9所述的显示装置，所述显示装置还包括被构造为覆盖所述第三电极的第二绝缘层，
其中，所述第二绝缘层包括形成为与所述连接图案叠置的第一接触件和第二接触件，并且
其中，所述电极图案通过所述第一接触件和所述第二接触件连接到所述连接图案。
13.根据权利要求5所述的显示装置，所述显示装置还包括被构造为覆盖所述第三电极和所述第四电极的第二绝缘层，
其中，所述第三电极和所述第四电极设置在同一层，并且
其中，所述电极图案设置在所述第一绝缘层与所述第二绝缘层之间。
14.根据权利要求13所述的显示装置，所述显示装置还包括沿着所述多个像素区域的边界设置在所述基底上的分隔壁，并且
其中，所述电极图案设置在所述分隔壁与所述第二绝缘层之间。
15.根据权利要求4所述的显示装置，其中，所述电极图案在平面图中以窗口形状设置。
16.一种显示装置，所述显示装置包括：
基底，包括多个像素区域；
像素，设置在所述多个像素区域中的每个中；以及
输入感测控制器，
其中，所述像素包括：第一电极和第二电极，设置在所述基底上并且设置在同一层；发光元件，电连接到所述第一电极和所述第二电极；以及感测电极，与所述第一电极和所述第二电极设置在同一层，并且其中，所述输入感测控制器电连接到所述感测电极以基于从所述感测电极提供的信号来感测来自外部装置的输入。
17.根据权利要求16所述的显示装置，所述显示装置还包括：
第一绝缘层，被构造为覆盖所述第一电极和所述第二电极的至少一部分，并且设置在所述发光元件与所述基底之间；
第三电极，设置在所述第一电极上并且被构造为接触所述发光元件的第一端；以及
第四电极，设置在所述第二电极上并且被构造为接触所述发光元件的第二端，并且
其中，所述第一绝缘层包括被构造为暴露所述第一电极的至少一部分的第一开口和被构造为暴露所述第二电极的至少一部分的第二开口，并且
其中，所述第三电极通过所述第一开口接触所述第一电极，并且所述第四电极通过所述第二开口接触所述第二电极。
18.根据权利要求16所述的显示装置，
其中，所述感测电极包括具有第一反射率的金属，并且
其中，所述感测电极使从外部入射的光反射并且将所述光发射回到所述外部。
19.根据权利要求16所述的显示装置，所述显示装置还包括与所述第一电极和所述第二电极设置在同一层的虚设电极，
其中，所述虚设电极与所述感测电极电分离。
20.一种显示装置，所述显示装置包括：
基底，包括多个像素区域；
像素，设置在所述多个像素区域中的每个中；以及
输入感测控制器，
其中，所述像素包括：第一电极和第二电极，设置在所述基底上并且设置在同一层；发光元件，设置在所述第一电极和所述第二电极上；第三电极，被构造为电连接所述第一电极和所述发光元件的第一端；第四电极，被构造为电连接所述第二电极和所述发光元件的第二端；屏蔽电极，设置在所述第一电极与所述第三电极之间；以及感测电极，与所述屏蔽电极设置在同一层，并且
其中，所述输入感测控制器电连接到所述感测电极以基于从所述感测电极提供的信号来感测来自外部装置的输入。
21.根据权利要求20所述的显示装置，其中，所述屏蔽电极和所述感测电极设置为彼此间隔开，并且彼此电分离。
22.根据权利要求20所述的显示装置，所述显示装置还包括设置在所述屏蔽电极与所述第三电极之间的绝缘图案，
其中，所述屏蔽电极通过所述绝缘图案而与所述第三电极电分离，并且
其中，所述屏蔽电极和所述感测电极一体地形成。
CN202080075883.6A 2019-11-08 2020-09-08 显示装置 Pending CN114631190A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0142706 2019-11-08
KR1020190142706A KR20210056481A (ko) 2019-11-08 2019-11-08 표시 장치
PCT/KR2020/012124 WO2021091065A1 (ko) 2019-11-08 2020-09-08 표시 장치

Publications (1)

Publication Number Publication Date
CN114631190A true CN114631190A (zh) 2022-06-14

Family

ID=75848892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080075883.6A Pending CN114631190A (zh) 2019-11-08 2020-09-08 显示装置

Country Status (4)

Country Link
US (1) US20220393070A1 (zh)
KR (1) KR20210056481A (zh)
CN (1) CN114631190A (zh)
WO (1) WO2021091065A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007830A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 회로 기판 및 이를 포함하는 표시 장치
WO2024089110A1 (en) * 2022-10-25 2024-05-02 Motherson Innovations Company Ltd. Light emitting device, motor vehicle component, motor vehicle and method to manufacture a light emitting device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180051692A (ko) * 2016-11-07 2018-05-17 삼성디스플레이 주식회사 지문 센서, 표시 장치 및 표시 장치의 제조 방법
KR102390995B1 (ko) * 2017-04-28 2022-04-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조방법
KR102413058B1 (ko) * 2017-10-16 2022-06-27 삼성디스플레이 주식회사 표시 장치
KR102503172B1 (ko) * 2018-02-13 2023-02-27 삼성디스플레이 주식회사 표시 장치
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법

Also Published As

Publication number Publication date
WO2021091065A1 (ko) 2021-05-14
KR20210056481A (ko) 2021-05-20
US20220393070A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
JP7089059B2 (ja) 発光装置、これを備えた表示装置、及びその製造方法
KR20200010704A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102602621B1 (ko) 표시 장치
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20200105598A (ko) 표시 장치
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
KR20200145966A (ko) 표시 장치 및 그의 제조 방법
CN112543999A (zh) 显示装置及其制造方法
KR20200121956A (ko) 표시 장치 및 그의 제조 방법
KR20200079379A (ko) 표시 장치 및 그의 리페어 방법
JP2022502712A (ja) 発光装置、その製造方法、及びこれを備えた表示装置
CN113903268A (zh) 显示装置
KR20200129244A (ko) 화소 및 이를 구비한 표시 장치
KR20210053391A (ko) 표시 장치
CN114631190A (zh) 显示装置
CN116508157A (zh) 显示设备
CN114846613A (zh) 显示装置和用于制造该显示装置的方法
KR20210116833A (ko) 표시 장치 및 그의 제조 방법
KR20210086816A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220143225A (ko) 화소 및 이를 구비한 표시 장치
CN112420763A (zh) 显示装置
CN114846612A (zh) 显示装置
EP4075509A1 (en) Display device and method for manufacturing same
KR20200121438A (ko) 표시 장치 및 그의 제조 방법
CN219800841U (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination