CN114597256A - 一种负电容鳍型栅氮化镓基功率晶体管及制备方法 - Google Patents
一种负电容鳍型栅氮化镓基功率晶体管及制备方法 Download PDFInfo
- Publication number
- CN114597256A CN114597256A CN202210219208.7A CN202210219208A CN114597256A CN 114597256 A CN114597256 A CN 114597256A CN 202210219208 A CN202210219208 A CN 202210219208A CN 114597256 A CN114597256 A CN 114597256A
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- layer
- power transistor
- fin
- based power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 127
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 76
- 238000002360 preparation method Methods 0.000 title abstract description 7
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 21
- 238000002161 passivation Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 229910020696 PbZrxTi1−xO3 Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 229910002113 barium titanate Inorganic materials 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 230000003321 amplification Effects 0.000 abstract description 14
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 14
- 230000003647 oxidation Effects 0.000 abstract description 13
- 238000007254 oxidation reaction Methods 0.000 abstract description 13
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种负电容鳍型栅氮化镓基功率晶体管及制备方法，负电容鳍型栅氮化镓基功率晶体管包括：由下至上的衬底、氮化镓沟道层、氮化铝镓势垒层、氧化层、铁电介质层和栅极，栅极为三维鳍式结构，且栅极由上至下覆盖铁电介质层、氧化层、氮化铝镓势垒层和氮化镓沟道层，且氧化层和铁电介质层在栅极覆盖的区域内形成三维鳍式结构；氮化铝镓势垒层的上表面一端设有源极，另一端设有漏极；氧化层和铁电介质层位于源极与漏极之间并连接漏极和源极。本发明采用负电容鳍型栅氮化镓基功率晶体管，利用铁电介质的负电容特性使加到氧化层表面的电压大于栅极电压，在同样的沟道宽度下提供更高的功率放大倍数，提升了氮化镓基功率晶体管的栅控能力。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种负电容鳍型栅氮化镓基功率晶体管及制备方法。
背景技术
目前，鳍型栅氮化镓基功率晶体管主要被用于解决短沟道横向器件栅控能力差、寄生效应多的问题，然而由于三边包围的栅极会耗尽部分二维电子气从而减小沟道电流密度，传统的鳍型栅氮化镓基功率晶体管中存在栅极控制能力(对应更小的亚阈值摆幅)和功率放大能力的设计矛盾，也就是说，更窄的沟道宽度对应更强的栅极控制能力，但同时对应更小的电流密度和功率放大倍数，即存在栅极控制能力和功率放大能力无法同时达到最佳的问题。
发明内容
本发明的目的是提供一种负电容鳍型栅氮化镓基功率晶体管及制备方法，能够提升器件用于功率放大时的放大倍数和栅极控制能力。
为实现上述目的，本发明提供了如下方案：
本发明提供了一种负电容鳍型栅氮化镓基功率晶体管，包括：由下至上依次的衬底、氮化镓沟道层、氮化铝镓势垒层、氧化层、铁电介质层和栅极，所述栅极为三维鳍式结构，所述栅极由上至下覆盖所述铁电介质层、所述氧化层、所述氮化铝镓势垒层和所述氮化镓沟道层，并且所述氧化层和所述铁电介质层在所述栅极覆盖的区域内形成三维鳍式结构；
所述氮化铝镓势垒层的上表面的一端设有源极，另一端设有漏极；所述氧化层和所述铁电介质层位于所述源极与所述漏极之间，并连接所述漏极和所述源极。
可选地，还包括：
钝化层，位于所述氮化铝镓势垒层上，且位于所述栅极与所述源极之间和所述栅极与所述漏极之间。
可选地，还包括：
缓冲层，位于所述衬底上。
可选地，还包括：
2DEG层，位于所述氮化镓沟道层和所述氮化铝镓势垒层之间。
可选地，所述衬底的材质为硅、蓝宝石、碳化硅或氮化镓。
可选地，所述氧化层的材质为Al2O3或SiO2。
可选地，所述铁电介质层的材质为BaTiO3、PbZrxTi1-xO3或HfxZr1-xO2。
可选地，所述钝化层的材质为Si3N4、Si3N4/AlN或Si3N4/SiON。
可选地，所述缓冲层的材质为掺有碳的氮化镓、掺有铁的氮化镓、氮化铝 /氮化镓超晶格结构或氮化铝镓/氮化镓超晶格结构。
为实现上述目的，本发明还提供了一种制备所述的负电容鳍型栅氮化镓基功率晶体管的方法，包括：
S1：在衬底上依次沉积缓冲层、氮化镓沟道层和氮化铝镓势垒层；
S2：刻蚀所述缓冲层、所述氮化镓沟道层和所述氮化铝镓势垒层，形成具有三维鳍式结构的缓冲层、氮化镓沟道层和氮化铝镓势垒层；
S3：对所述衬底、所述缓冲层、所述氮化镓沟道层和所述氮化铝镓势垒层进行台面隔离，确定所述衬底、所述缓冲层、所述氮化镓沟道层和所述氮化铝镓势垒层的尺寸；
S4：对完成台面隔离的所述衬底、所述缓冲层、所述氮化镓沟道层和所述氮化铝镓势垒层进行表面处理；
S5：采用PECVD沉积工艺，在所述氮化铝镓势垒层上沉积钝化层；
S6：通过湿法蚀刻工艺将栅极覆盖区域的钝化层蚀刻掉；
S7：在所述钝化层上沉积氧化层；
S8：在所述氧化层上沉积铁电介质层；
S9：采用湿法蚀刻工艺去除源极、漏极区域下的钝化层、氧化层和铁电介质层，形成源极区域窗口和漏极区域窗口；
S10：采用电子束蒸发工艺，在源极区域窗口和漏极区域窗口上蒸发欧姆接触金属，并高温退火形成源极和漏极；
S11：采用光刻工艺得到栅极区域窗口，在栅极区域窗口上蒸发肖特基接触金属，形成具有三维鳍式结构的栅极。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明提供了一种负电容鳍型栅氮化镓基功率晶体管及制备方法，所述负电容鳍型栅氮化镓基功率晶体管包括：由下至上依次的衬底、氮化镓沟道层、氮化铝镓势垒层、氧化层、铁电介质层和栅极，栅极为三维鳍式结构，且栅极由上至下覆盖铁电介质层、氧化层、氮化铝镓势垒层和氮化镓沟道层，并且氧化层和铁电介质层在栅极覆盖的区域内形成三维鳍式结构；氮化铝镓势垒层的上表面的一端设有源极，另一端设有漏极；氧化层和铁电介质层位于源极与漏极之间，并连接漏极和源极。本发明采用负电容鳍型栅氮化镓基功率晶体管，利用铁电介质的负电容特性使加到氧化层表面的电压大于栅极电压，能够在同样的沟道宽度下提供更高的功率放大倍数，使鳍型栅的参数设计倾向于使用更窄的沟道宽度，提升了氮化镓基功率晶体管的栅控能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明负电容鳍型栅氮化镓基功率晶体管的二维结构示意图；
图2为本发明负电容鳍型栅氮化镓基功率晶体管的X-Z平面截面示意图；
图3为本发明负电容鳍型栅氮化镓基功率晶体管的Y-Z平面截面示意图；
图4为本发明负电容鳍型栅氮化镓基功率晶体管的Y-Z平面横切面三维结构示意图；
图5为本发明负电容鳍型栅氮化镓基功率晶体管的制备方法的流程图。
符号说明：
衬底-1，缓冲层-2，氮化镓沟道层-3，氮化铝镓势垒层-4，钝化层-5，氧化层-6，铁电介质层-7，源极-8，漏极-9，栅极-10，2DEG层-11。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种负电容鳍型栅氮化镓基功率晶体管及制备方法，能够提升器件用于功率放大时的放大倍数和栅极控制能力。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1-图4所示，本发明提供了一种负电容鳍型栅氮化镓基功率晶体管，包括：由下至上依次的衬底1、氮化镓沟道层3、氮化铝镓势垒层4、氧化层6、铁电介质层7和栅极10，所述栅极10为三维鳍式结构，所述栅极10由上至下覆盖所述铁电介质层7、所述氧化层6、所述氮化铝镓势垒层4和所述氮化镓沟道层3，并且所述氧化层6和所述铁电介质层7在所述栅极10覆盖的区域内形成三维鳍式结构。
所述氮化铝镓势垒层4的上表面的一端设有源极8，另一端设有漏极9；所述氧化层6和所述铁电介质层7位于所述源极8与所述漏极9之间，并连接所述漏极9和所述源极8。其中，采用鳍式栅结构以在用作射频器件时获得更好的线性度。
优选地，如图1所示，还包括：钝化层5。
所述钝化层5位于所述氮化铝镓势垒层4上，且位于所述栅极10与所述源极8之间以及所述栅极10与所述漏极9之间，所述钝化层5用于降低表面陷阱，填补碳的空位。进一步地，所述钝化层5的材质为Si3N4、Si3N4/AlN或 Si3N4/SiON。
优选地，如图1所示，还包括：缓冲层2。
所述缓冲层2，位于所述衬底1上，引入缓冲层2实现应力释放与位错过滤，以获得较完美的晶体质量。进一步地，所述缓冲层的材质为掺杂铁或掺杂碳的氮化镓层或Al(Ga)N/GaN超晶格结构。具体地，在本发明的具体实施例中，缓冲层2向上凸起，被三维鳍式结构的氧化层覆盖，此外，缓冲层还可以是平面结构，没有向上凸起的部分。
进一步地，还包括：2DEG层11。
所述2DEG层，位于所述氮化镓沟道层3和所述氮化铝镓势垒层4之间，即在氮化镓沟道层3和氮化铝镓势垒层4的接触面上方，通过压电极化和自发极化效应在靠近氮化镓沟道层3的一侧产生二维电子气11(2DEG)，作为器件的导电沟道，正是2DEG的高电子浓度和高电子迁移率使器件有很大的输出电流和功率增益。
具体地，所述衬底1的材质为硅、蓝宝石、碳化硅或氮化镓，所述衬底1 置于整个结构的最下方，起支撑作用。
优选地，所述氧化层6的材质为Al2O3或SiO2。
进一步地，所述铁电介质层的材质为BaTiO3(BTO)、PbZrxTi1-xO3(PZT)或HfxZr1-xO2(HZO)等钙钛矿结构材料。利用铁电介质材料的负电容特性，使加到氧化层6表面的电压大于栅极电压，提升晶体管的功率放大能力。
为实现上述目的，如图5所示，本发明还提供了一种制备所述的负电容鳍型栅氮化镓基功率晶体管的方法，包括：
S1：在衬底上依次沉积缓冲层、氮化镓沟道层和氮化铝镓势垒层。
S2：刻蚀所述缓冲层、所述氮化镓沟道层和所述氮化铝镓势垒层，形成具有三维鳍式结构的缓冲层、氮化镓沟道层和氮化铝镓势垒层。
S3：对所述衬底、所述缓冲层、所述氮化镓沟道层和所述氮化铝镓势垒层进行台面隔离，确定所述衬底、所述缓冲层、所述氮化镓沟道层和所述氮化铝镓势垒层的尺寸。
S4：对完成台面隔离的所述衬底、所述缓冲层、所述氮化镓沟道层和所述氮化铝镓势垒层进行表面处理。例如酸处理：HCl，H2SO4+H2O2，BOE。
S5：采用PECVD沉积工艺，在所述氮化铝镓势垒层上沉积钝化层。
S6：通过湿法蚀刻工艺将栅极覆盖区域的钝化层蚀刻掉。
S7：在所述钝化层上沉积氧化层。
S8：在所述氧化层上沉积铁电介质层。
S9：采用湿法蚀刻工艺去除源极、漏极区域下的钝化层、氧化层和铁电介质层，形成源极区域窗口和漏极区域窗口。
S10：采用电子束蒸发工艺，在源极区域窗口和漏极区域窗口上蒸发欧姆接触金属(例如Ti/Al/Ni/Au或Ti/Al/Mo/Au)，并高温退火形成源极和漏极。
S11：采用光刻工艺得到栅极区域窗口，在栅极区域窗口上蒸发肖特基接触金属(Ni和Au)，形成具有三维鳍式结构的栅极。
本发明的技术效果：
本发明在常规三面围栅的Fin-HEMT基础上，在栅极氧化物(比如 Al2O3/SiO2)与栅极金属之间形成一层铁电介质材料，采用鳍型栅氮化镓功率晶体管拥有较传统鳍型栅氧化镓晶体管更高的功率放大倍数，且能得到更高的微波截止频率fT(或称电流截止频率)和最大振荡频率fMAX(或称增益截止频率)同时拥有较好的射频线性度。
所述更高的功率放大倍数是源于栅极与氧化层之间的铁电介质层的特性，使得加到氧化层表面的电压大于栅极电压，进而提高器件用于功率放大时的放大倍数，微波截止频率fT和最大振荡频率fMAX也将随放大倍数的提高而提高。所述更好的线性度是源于鳍型栅结构，由于鳍型栅结构中栅极三边包围导电沟道，侧边的两个栅极也会与半导体形成金属-氧化物-半导体(M-O-S)沟道，在栅极电压大于一定值后侧边两个M-O-S沟道也贡献电流，使器件跨导在一个很大的栅极电压范围内保持在较高值，从而提升了器件作为射频功率放大器件的线性度。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种负电容鳍型栅氮化镓基功率晶体管，其特征在于，包括：由下至上依次的衬底、氮化镓沟道层、氮化铝镓势垒层、氧化层、铁电介质层和栅极，所述栅极为三维鳍式结构，所述栅极由上至下覆盖所述铁电介质层、所述氧化层、所述氮化铝镓势垒层和所述氮化镓沟道层，并且所述氧化层和所述铁电介质层在所述栅极覆盖的区域内形成三维鳍式结构；
所述氮化铝镓势垒层的上表面的一端设有源极，另一端设有漏极；所述氧化层和所述铁电介质层位于所述源极与所述漏极之间，并连接所述漏极和所述源极。
2.根据权利要求1所述的一种负电容鳍型栅氮化镓基功率晶体管，其特征在于，还包括：
钝化层，位于所述氮化铝镓势垒层上，且位于所述栅极与所述源极之间和所述栅极与所述漏极之间。
3.根据权利要求1所述的一种负电容鳍型栅氮化镓基功率晶体管，其特征在于，还包括：
缓冲层，位于所述衬底上。
4.根据权利要求1所述的一种负电容鳍型栅氮化镓基功率晶体管，其特征在于，还包括：
2DEG层，位于所述氮化镓沟道层和所述氮化铝镓势垒层之间。
5.根据权利要求1所述的一种负电容鳍型栅氮化镓基功率晶体管，其特征在于，所述衬底的材质为硅、蓝宝石、碳化硅或氮化镓。
6.根据权利要求1所述的一种负电容鳍型栅氮化镓基功率晶体管，其特征在于，所述氧化层的材质为Al2O3或SiO2。
7.根据权利要求1所述的一种负电容鳍型栅氮化镓基功率晶体管，其特征在于，所述铁电介质层的材质为BaTiO3、PbZrxTi1-xO3或HfxZr1-xO2。
8.根据权利要求2所述的一种负电容鳍型栅氮化镓基功率晶体管，其特征在于，所述钝化层的材质为Si3N4、Si3N4/AlN或Si3N4/SiON。
9.根据权利要求3所述的一种负电容鳍型栅氮化镓基功率晶体管，其特征在于，所述缓冲层的材质为掺有碳的氮化镓、掺有铁的氮化镓、氮化铝/氮化镓超晶格结构或氮化铝镓/氮化镓超晶格结构。
10.一种制备所述权利要求1-9任一项所述的负电容鳍型栅氮化镓基功率晶体管的方法，其特征在于，包括：
S1：在衬底上依次沉积缓冲层、氮化镓沟道层和氮化铝镓势垒层；
S2：刻蚀所述缓冲层、所述氮化镓沟道层和所述氮化铝镓势垒层，形成具有三维鳍式结构的缓冲层、氮化镓沟道层和氮化铝镓势垒层；
S3：对所述衬底、所述缓冲层、所述氮化镓沟道层和所述氮化铝镓势垒层进行台面隔离，确定所述衬底、所述缓冲层、所述氮化镓沟道层和所述氮化铝镓势垒层的尺寸；
S4：对完成台面隔离的所述衬底、所述缓冲层、所述氮化镓沟道层和所述氮化铝镓势垒层进行表面处理；
S5：采用PECVD沉积工艺，在所述氮化铝镓势垒层上沉积钝化层；
S6：通过湿法蚀刻工艺将栅极覆盖区域的钝化层蚀刻掉；
S7：在所述钝化层上沉积氧化层；
S8：在所述氧化层上沉积铁电介质层；
S9：采用湿法蚀刻工艺去除源极、漏极区域下的钝化层、氧化层和铁电介质层，形成源极区域窗口和漏极区域窗口；
S10：采用电子束蒸发工艺，在源极区域窗口和漏极区域窗口上蒸发欧姆接触金属，并高温退火形成源极和漏极；
S11：采用光刻工艺得到栅极区域窗口，在栅极区域窗口上蒸发肖特基接触金属，形成具有三维鳍式结构的栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210219208.7A CN114597256A (zh) | 2022-03-08 | 2022-03-08 | 一种负电容鳍型栅氮化镓基功率晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210219208.7A CN114597256A (zh) | 2022-03-08 | 2022-03-08 | 一种负电容鳍型栅氮化镓基功率晶体管及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114597256A true CN114597256A (zh) | 2022-06-07 |
Family
ID=81807801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210219208.7A Pending CN114597256A (zh) | 2022-03-08 | 2022-03-08 | 一种负电容鳍型栅氮化镓基功率晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114597256A (zh) |
-
2022
- 2022-03-08 CN CN202210219208.7A patent/CN114597256A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9224809B2 (en) | Field effect transistor structure comprising a stack of vertically separated channel nanowires | |
| KR101736277B1 (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| Palacios et al. | AlGaN/GaN high electron mobility transistors with InGaN back-barriers | |
| JP5217157B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP4845872B2 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| WO2015125471A1 (ja) | 電界効果トランジスタ | |
| JP5765171B2 (ja) | 化合物半導体装置の製造方法 | |
| TWI462290B (zh) | 化合物半導體裝置、其製造方法以及電氣裝置 | |
| JP2016139781A (ja) | エンハンスメント型高電子移動度トランジスタおよびその製作方法 | |
| TW201417280A (zh) | 化合物半導體裝置及其製造方法 | |
| JP2008270794A (ja) | 半導体装置及びその製造方法 | |
| JP2017073499A (ja) | 窒化物半導体装置およびその製造方法 | |
| WO2013185526A1 (zh) | 一种射频器件及其制作方法 | |
| CN111199883A (zh) | 具有经调整的栅极-源极距离的hemt晶体管及其制造方法 | |
| TW201419530A (zh) | 化合物半導體裝置及其製造方法 | |
| CN112635545A (zh) | 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 | |
| US10283598B2 (en) | III-V heterojunction field effect transistor | |
| JP3709437B2 (ja) | ＧａＮ系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法 | |
| CN107785435A (zh) | 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法 | |
| JP6687831B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN107706232A (zh) | 一种原位MIS栅结构常关型GaN基晶体管及制备方法 | |
| JP2012049170A (ja) | 窒化物半導体装置 | |
| KR101668445B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2014229767A (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
| CN116344586A (zh) | 折叠沟道氮化镓基场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |