CN114514800B - 双导体层叠基板 - Google Patents

双导体层叠基板 Download PDF

Info

Publication number
CN114514800B
CN114514800B CN202080068489.XA CN202080068489A CN114514800B CN 114514800 B CN114514800 B CN 114514800B CN 202080068489 A CN202080068489 A CN 202080068489A CN 114514800 B CN114514800 B CN 114514800B
Authority
CN
China
Prior art keywords
insulating layer
conductive
trace pattern
laminate
laminated substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080068489.XA
Other languages
English (en)
Other versions
CN114514800A (zh
Inventor
T·休斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiewen Automobile Co ltd
Original Assignee
Jiewen Automobile Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiewen Automobile Co ltd filed Critical Jiewen Automobile Co ltd
Publication of CN114514800A publication Critical patent/CN114514800A/zh
Application granted granted Critical
Publication of CN114514800B publication Critical patent/CN114514800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/043—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/0207—Wire harnesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种用于制备双导体层叠基板的方法，包括：提供包括第一绝缘层以及第一导电层的第一层叠件；在所述第一层叠件中限定包括一个或多个迹线的第一迹线图案；提供包括第二绝缘层以及第二导电层的第二层叠件；在所述第二层叠件中限定包括一个或多个迹线的第二迹线图案；在所述第二绝缘层中限定接入孔；在所述第二绝缘层的所述接入孔中进行对导电材料的沉积以及印刷中的至少一种；以及将所述第一层叠件对齐并且附接至所述第二层叠件，以创建层叠基板。

Description

双导体层叠基板
相关申请的交叉引用
本申请要求于2019年9月30日提交的美国专利申请No.16/587,292的优先权。以上引用的申请的全部公开内容通过引用并入本文。
技术领域
本公开涉及层叠基板，并且更具体地涉及包括两个导电层的层叠基板。
背景技术
此处提供的背景描述是为了一般性地呈现本公开的上下文。在本背景章节中描述的目前指定的发明人的工作，以及在申请时可能不符合现有技术条件的说明书的方面既不明确也不隐含地被承认为本公开的现有技术。
随着车辆中的电子系统变得更加复杂，需要将越来越多数目的设备彼此连接。在大多数车辆中，使用具有独立导线的复杂导线束。这种导线束容易出现故障并且难以制造。
发明内容
一种用于制备双导体层叠基板的方法，包括：提供包括第一绝缘层以及第一导电层的第一层叠件；在所述第一层叠件中限定包括一个或多个迹线的第一迹线图案；提供包括第二绝缘层以及第二导电层的第二层叠件；在所述第二层叠件中限定包括一个或多个迹线的第二迹线图案；在所述第二绝缘层中限定接入孔；在所述第二绝缘层的所述接入孔中进行对导电材料的沉积以及印刷中的至少一种；以及将所述第一层叠件对齐并且附接至所述第二层叠件，以创建层叠基板。
在其他特征中，方法包括将第三绝缘层对齐并且附接至所述第二导电层；在所述第一绝缘层中限定接入孔；以及在所述第三绝缘层中限定接入孔。
在其他特征中，方法包括加热所述层叠基板以使所述导电材料流动。该方法包括固化所述导电材料。
在其他特征中，所述第一迹线限定相对于所述第二绝缘层中的至少一个所述接入孔的垂伸部分；以及所述导电材料被布置在所述第二绝缘层中的至少一个所述接入孔中。
在其他特征中，所述第二导电层中的所述第二迹线图案或所述第一导电层中的所述第一迹线图案中的至少一个。所述第一绝缘层中的所述接入孔或者所述第二绝缘层中的所述接入孔中的至少一个接入孔被干式研磨。所述第一绝缘层中的所述接入孔以及所述第二绝缘层中的所述接入孔中的至少一个接入孔被飞切。所述第一绝缘层中的所述接入孔以及所述第二绝缘层中的所述接入孔中的至少一个接入孔被激光烧蚀。
在其他特征中，所述第一导电层以及所述第二导电层包括选自由铜和铝构成的组中的材料。所述第一绝缘层包括选自由聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或者聚酰亚胺(PI)构成的组中的材料。所述导电材料选自由焊料、导电墨以及导电粘合剂构成的组。
一种双导体层叠基板，包括第一绝缘层。第一导电层，被附接至所述第一绝缘层，并且限定包括一个或多个迹线的第一迹线图案。第二绝缘层，被附接至所述第一导电层并且限定接入孔。第二导电层，被附接至所述第二绝缘层，并且限定包括一个或多个迹线的第二迹线图案。导电材料位于所述第二绝缘层的至少一个所述接入孔中，以将所述第一迹线图案中的迹线连接至所述第二迹线图案中的迹线。
在其他特征中，所述第一绝缘层以及所述第二绝缘层中的至少一个绝缘层包括接入孔。所述导电材料被加热以使所述导电材料流动。所述导电材料被固化。
在其他特征中，所述第一迹线图案限定相对于所述第二绝缘层中的一个所述接入孔的垂伸部分。所述导电材料被布置在所述第二绝缘层中的一个所述接入孔中。所述第一导电层中的所述第一迹线图案或者所述第二导电层中的所述第二迹线图案中的至少一个迹线图案被干式研磨。所述第一绝缘层中的所述接入孔或者所述第二绝缘层中的至少一个接入孔所述接入孔被干式研磨。所述第一绝缘层中的所述接入孔以及所述第二绝缘层中的所述接入孔中的至少一个接入孔被飞切。所述第一绝缘层中的所述接入孔以及所述第二绝缘层中的所述接入孔中的至少一个接入孔被激光烧蚀。
在其他特征中，所述第一导电层以及所述第二导电层包括选自由铜和铝构成的组中的材料。所述第一绝缘层以及所述第二绝缘层包括选自由聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或者聚酰亚胺(PI)构成的组中的材料。所述导电材料选自由焊料、导电墨以及导电粘合剂构成的组。
一种用于制备双导体层叠基板的方法，包括：提供包括第一绝缘层以及第一导电层的第一层叠件；在所述第一层叠件中限定包括一个或多个迹线的第一迹线图案；将包括一个或多个接入孔的第二绝缘层附接至所述第一层叠件；在所述第二绝缘层的一个或多个所述接入孔中进行对导电材料的沉积以及印刷中的至少一种；提供包括第二导电层以及第三绝缘层的第二层叠件；在所述第二层叠件中限定包括一个或多个迹线的第二迹线图案；以及将所述第二层叠件对齐并且附接至所述第二绝缘层。
在其他特征中，所述方法包括以下至少一项：在所述第一绝缘层中限定接入孔；以及在所述第三绝缘层中限定接入孔。所述导电材料被加热以使所述导电材料流动。所述导电材料被固化。所述第一迹线图案限定相对于所述第二绝缘层中的至少一个所述接入孔的垂伸部分。所述导电材料被布置在所述第二绝缘层中的至少一个所述接入孔中。
在其他特征中，所述第一层叠件中的所述第一迹线图案或者所述第二层叠件中的所述第二迹线图案中的至少一个被干式研磨。所述第一绝缘层中的所述接入孔以及所述第二绝缘层中的所述接入孔被干式研磨。所述第一绝缘层中的所述接入孔以及所述第二绝缘层中的所述接入孔中的至少一个被飞切。所述第一绝缘层中的所述接入孔以及所述第二绝缘层中的所述接入孔中的至少一个被激光烧蚀。
在其他特征中，所述第一导电层以及所述第二导电层包括选自由铜和铝构成的组中的材料。所述第一绝缘层以及所述第二绝缘层包括选自由聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或者聚酰亚胺(PI)构成的组中的材料。所述导电材料选自由焊料、导电墨以及导电粘合剂构成的组。
根据具体实施方式、权利要求和附图，本公开的其他应用领域将变得很清楚。具体实施方式和具体示例仅用于说明的目的，并不旨在限制本公开的范围。
附图说明
根据具体实施方式和附图，本公开将变得能够被更加充分地理解，在附图中：
图1是根据本公开的包括两个导电层的层叠基板的示例的侧截面图；
图2是根据本公开的被图案化至第一导电层中的第一迹线图案的示例的平面图；
图3是根据本公开的被图案化至第二导电层中的第二迹线图案的示例的平面图；
图4是示出根据本公开的覆盖第二迹线图案的第一迹线图案的示例的平面图；
图5是根据本公开的包括第一绝缘层以及第一导电层的第一层叠件的示例的放大侧截面图；
图6是根据本公开的包括第二绝缘层以及第二导电层的第二层叠件的示例的放大侧截面图；
图7是层叠结构的放大侧截面图，该层叠结构将第一层叠件和第二层叠件两者结合为单个结构，并且包括选择性地布置的导电材料，以在预选位置通过第一层叠件的绝缘体中的开口电连接第一层叠件的迹线与第二层叠件的迹线；
图8是根据本公开的用于制备图1至图7的层叠基板的方法的示例的流程图；
图9是根据本公开的包括第一绝缘层以及第一导电层的第一层叠件的示例的放大侧截面图；
图10是根据本公开的第二绝缘层的示例的放大侧截面图；
图11是根据本公开的包括层叠之前的第二导电层以及第三绝缘层的第二层叠件的示例的放大侧截面图；
图12是层叠结构的放大侧截面图，该层叠结构将第一层叠件和第二层叠件两者结合，由第二电绝缘层隔开，并且包括选择性地布置的导电材料，以在预选位置通过第二绝缘体中的开口电连接第一层叠件以及第二层叠件的迹线；以及
图13是根据本公开的用于制备图9至图12的层叠基板的方法的示例的流程图。
在附图中，可以重新使用附图标记来标识相似和/或相同的元素。
具体实施方式
本公开涉及层叠基板，其包括夹设于绝缘层之间的第一导电层以及第二导电层。第一导电层以及第二导电层被图案化为分别包括第一迹线图案以及第二迹线图案。外部绝缘层中的接入孔允许对第一迹线图案中的迹线以及第二迹线图案中的迹线建立外部连接。
位于第一导电层与第二导电层之间的绝缘层中的接入孔允许在第一迹线图案中的迹线与第二迹线图案中的迹线之间建立连接。为了允许第一迹线图案中的迹线与第二迹线图案中的迹线之间的连接，第一迹线图案或者第二迹线图案包括相对于第二绝缘层中对准的接入孔的垂伸部分。将导电材料(诸如焊料、导电墨或者导电粘合剂)印刷或者沉积在接入孔中，并且在层叠之后加热，从而以回流或者其他方式固化导电材料，并且建立在第一迹线图案中的迹线与第二迹线图案中的迹线之间的连接。
现在参考图1，层叠基板100包括第一绝缘层110、第一导电层114、第二绝缘层118、第二导电层122以及第三绝缘层126。第一层叠件115包括第一绝缘层110以及第一导电层114，在附接至第二层叠件127之前，第一层叠件115被图案化以限定包括一个或多个迹线的第一迹线图案。在绝缘层118中形成有接入孔134。在一些示例中，第一层叠件115被干式研磨以形成第一迹线图案和/或接入孔134，然而，可以使用其他方法(诸如光刻或者激光烧蚀)以形成第一迹线图案和/或可以飞切接入孔134。
同样地，第二层叠件127包括第二绝缘层118以及第二导电层122，在附接至第一层叠件115之前，第二层叠件127被图案化以限定包括一个或多个迹线的第二迹线图案。在绝缘层118中形成有接入孔132。在一些示例中，第二层叠件127被干式研磨以形成第二迹线图案和/或接入孔138，然而可以使用其他方法(诸如光刻或者激光烧蚀)以形成第二迹线图案和/或可以飞切接入孔132。
导电材料130被布置在位于第二绝缘层118中被选择的接入孔132中。在一些示例中，导电材料130被印刷和/或沉积。使用粘合剂或者其他方法将第一层叠件115与第二层叠件127对齐并且附接。第三绝缘层126对齐并附接至第二导电层122。第三绝缘层126的接入孔138可以在附接之前被预先切割，或者在附接之后被干式研磨、激光烧蚀或者飞切。
加热导电材料130以使导电材料回流并且在第一导电层114中的第一迹线图案中的迹线与第二导电层122中的第二迹线图案中的迹线之间形成连接。
现在参考图2，第一迹线图案160包括一个或多个迹线164，被限定于第一层叠件115的第一导电层114中。在一些示例中，第一层叠件115包括连续幅材170，并且第一迹线图案160在连续幅材170上以规则相隔的间隔重复。
在一些示例中，干式研磨导电层114以及绝缘层110以形成第一迹线图案160。同样地，可以从相对侧干式研磨接入孔134。或者，可以干式研磨第一迹线图案160，并且飞切接入孔134。
在2011年4月5日授权的题为“Methods and Devices for Manufacturing ofElectrical Components and Laminated Structures”的美国专利No.7,919,027中示出和描述了干式研磨工艺的一个合适的示例，该专利在此通过引用整体并入本文。
在干式研磨期间，连续幅材被馈入磨轮与刻板之间。刻板包括具有凸起部分的图案以及具有非凸起部分的图案。图案的凸起部分将层叠结构推入与凸起部分相邻的区域中的磨轮中。非凸起部分不被研磨。图案的非凸起部分限定导电层中的迹线。图案的凸起部分限定在迹线之间的、导电层被去除的区域。
现在参考图3，第二迹线图案180包括形成在第二层叠件127的第二导电层122中的一个或多个迹线184。在一些示例中，第二层叠件127包括连续幅材190，并且第二迹线图案180在连续幅材190上以规则相隔的间隔重复。第二层叠件127可以以与第一层叠件115相似的方式制造。
现在参考图4，第一迹线图案160被示出为覆盖第二迹线图案180(为了清楚起见省略了其他部分)。可以根据需要而在各种位置中布置接入孔以及在迹线之间的连接。例如，来自一侧的接入孔可以位于210处，来自相对侧的接入孔可以位于220处，并且在第一迹线图案160中的迹线与第二迹线图案180中的迹线之间的连接可以位于230处，然而，可以使用其他布置。
现在参考图5至图7，在图案化第一层叠件115以及第二层叠件127之后，它们被对齐并且附接在一起。在图5中，第一层叠件115包括第一绝缘层110以及第一导电层114。在一些示例中，第一迹线图案160限定相对于在第二绝缘层118中对齐的接入孔132的垂伸部分260(图7)。
在图6中，第二层叠件127包括第二绝缘层118以及第二导电层122。导电材料130被印刷和/或沉积在第一层叠件115和/或第二层叠件127的接入孔中。在图7中，第一层叠件115以及第二层叠件127对齐并且附接在一起。可以施加热以使导电材料130回流，并且形成在第一层叠件115的迹线和/或第二层叠件127的迹线之间的连接。第三绝缘层126可以在导电材料130回流之前或者之后对齐并附接。
在一些示例中，第一迹线图案160被限定在第一导电层114中，包括相对于下方的一个接入孔132向内侧偏移的部分，以形成第一导电层114的垂伸部分260。当被加热时，导电材料130流动并且形成在第二导电层122与第一导电层114的垂伸部分260之间的电连接。如可以理解的，垂伸部分260可以在第二导电层122中图案化，而不是在第一导电层114中图案化。
现在参考图8，示出了用于制备图1至图7的层叠基板100的方法300。在310处，提供包括第一绝缘层110以及第一导电层114的第一层叠件115。在314处，在第一层叠件115中干式研磨第一迹线图案160。在318处，可以在第一绝缘层110中干式研磨或者飞切接入孔134。在一些示例中，第一迹线图案160限定相对于第二绝缘层118中的接入孔132的一个或多个垂伸部分260。
在330处，提供包括第二导电层以及第二支撑层的第二层叠件。在334处，在第二层叠件中干式研磨第二迹线图案180。在338处，可以在第二绝缘层118中干式研磨、激光烧蚀或者飞切接入孔134。在一些示例中，第二迹线图案180相对于第二绝缘体层118中的接入孔132而限定垂伸部分260。
在350处，导电材料130被印刷或者沉积在第二绝缘层118中被选择的接入孔132中。在354处，第一层叠件115附接至第二层叠件127，以创建层叠基板100。在358处，包括一个或多个接入孔138的第三绝缘层126被对齐并且附接至层叠基板100的导电层122。或者，第三绝缘层126可以被附接，并且然后可以在附接之后干式研磨或者飞切接入孔138。在362处，加热导电材料130以形成在第一迹线图案160中的一个或多个迹线与第二迹线图案180中的一个或多个迹线之间的连接。
现在参考图9至图12，可以以其他方式制造层叠基板100。例如，在图9中，第一层叠件115包括第一绝缘层110以及第一导电层114。在图10中，第二绝缘层118附接在第一层叠件115与第二层叠件610之间。在图11中，第二层叠件610包括第二导电层122以及第三绝缘层126。在图12中，第一层叠件115附接至第二绝缘层118。导电材料130被印刷或者沉积于第二绝缘层118的接入孔132中。第二层叠件610被附接至第二绝缘层118。加热层叠基板100以使导电材料130流动或固化。
现在参考图13，示出了用于制备图9至图12的层叠基板的方法700。在710处，提供包括第一绝缘层110以及第一导电层114的第一层叠件115。在714处，在第一层叠件115中干式研磨第一迹线图案160。在718处，可以在第一绝缘层110中干式研磨、激光烧蚀或者飞切接入孔134。在一些示例中，第一迹线图案160限定相对于第二绝缘层118中的接入孔132的一个或多个垂伸部分260。
在730处，提供包括第二导电层122以及第三绝缘层126的第二层叠件610。在734处，在第二层叠件610中干式研磨第二迹线图案。在738处，可以在第二绝缘层118中干式研磨、激光烧蚀或者飞切接入孔134。在740处，包括接入孔132的第二绝缘层118被对齐并且附接至第一层叠件115。
在742处，将导电材料130印刷或者沉积在第二绝缘层118中被选择的接入孔132中。在744处，第二层叠件610被对齐并且附接至第二绝缘层118。在748处，加热或固化导电材料130以形成在第一迹线图案160中的一个或多个迹线与第二迹线图案180中的一个或多个迹线之间的连接。
前述描述在本质上仅仅是说明性的并且决不旨在限制本公开、其应用或使用。本公开的广泛教导可以多种形式实现。因此，虽然本公开包括特定示例，但本公开的真实范围不应当如此限制，因为在研究附图、说明书和所附权利要求之后，其他修改将变得很清楚。应当理解，方法内的一个或多个步骤可以以不同顺序(或同时)执行而不改变本公开的原理。此外，虽然每个实施例在上面被描述为具有某些特征，但是关于本公开的任何实施例描述的特征中的任何一个或多个可以在任何其他实施例的特征中实现和/或与其组合，即使该组合没有明确描述。换言之，所描述的实施例不是相互排斥的，并且一个或多个实施例彼此的排列保持在本公开的范围内。
元件之间(例如，模块、电路元件、半导体层等)之间的空间和功能关系使用各种术语描述，包括“连接的”、“接合的”、“耦合的”、“邻接”、“相邻”、“在……之上”、“上方”、“下方”和“设置”。除非明确描述为“直接”，否则当在上述公开中描述第一元件和第二元件之间的关系时，该关系可以是其中在第一元件与第二元件之间不存在其他中间元件的直接关系，但也可以是在第一元件与第二元件之间存在一个或多个中间元件(空间上或功能上)的间接关系。如本文中使用的，短语A、B和C中的至少一个应当被解释为表示使用非排他性的逻辑或的逻辑(A或B或C)，而不应当被解释为表示“A中的至少一个、B中的至少一个、和C中的至少一个”。

Claims (11)

1.一种双导体层叠基板，包括：
第一绝缘层；
第一导电层，附接至所述第一绝缘层，并且限定包括一个或多个迹线的第一迹线图案；
第二绝缘层，附接至所述第一导电层并且限定接入孔；
第二导电层，附接至所述第二绝缘层，并且限定包括一个或多个迹线的第二迹线图案；以及
导电材料，位于所述第二绝缘层的至少一个所述接入孔中，以将所述第一迹线图案中的迹线连接至所述第二迹线图案中的迹线；
其中所述第一迹线图案限定相对于所述第二绝缘层中的一个接入孔的垂伸部分；
其中所述导电材料被布置在所述第二绝缘层中的相邻垂伸部分的相对端之间的一个所述接入孔中；
其中所述第一导电层包括相对于下方的一个所述接入孔向内侧偏移的部分；以及
其中所述导电材料与所述第一绝缘层的下表面以及所述第二绝缘层的下表面齐平。
2.根据权利要求1所述的双导体层叠基板，其中：
所述第一绝缘层包括接入孔；以及
所述第二绝缘层包括接入孔。
3.根据权利要求1所述的双导体层叠基板，其中所述导电材料包括经加热的导电材料以及经固化的导电材料中的至少一种。
4.根据权利要求1所述的双导体层叠基板，其中所述第一迹线图案以及所述第二迹线图案中的至少一个迹线图案包括干式研磨的迹线图案。
5.根据权利要求1所述的双导体层叠基板，其中所述第一绝缘层以及所述第二绝缘层中的至少一个绝缘层包括干式研磨的接入孔。
6.根据权利要求1所述的双导体层叠基板，其中所述第一绝缘层以及所述第二绝缘层中的至少一个绝缘层包括经飞切的接入孔。
7.根据权利要求1所述的双导体层叠基板，其中所述第一绝缘层以及所述第二绝缘层中的至少一个绝缘层包括经激光烧蚀的接入孔。
8.根据权利要求1所述的双导体层叠基板，其中所述第一导电层以及所述第二导电层包括选自由铜和铝构成的组中的材料。
9.根据权利要求1所述的双导体层叠基板，其中所述第一绝缘层以及所述第二绝缘层包括选自由聚对苯二甲酸乙二醇酯PET、聚萘二甲酸乙二醇酯PEN或者聚酰亚胺PI构成的组中的材料。
10.根据权利要求1所述的双导体层叠基板，其中所述导电材料选自由焊料、导电墨以及导电粘合剂构成的组。
11.根据权利要求1所述的双导体层叠基板，其中所述第一导电层以及所述第二导电层中的至少一个导电层包括干式研磨的导电层。
CN202080068489.XA 2019-09-30 2020-09-25 双导体层叠基板 Active CN114514800B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/587,292 2019-09-30
US16/587,292 US11134575B2 (en) 2019-09-30 2019-09-30 Dual conductor laminated substrate
PCT/US2020/052704 WO2021067129A1 (en) 2019-09-30 2020-09-25 Dual conductor laminated substrate

Publications (2)

Publication Number Publication Date
CN114514800A CN114514800A (zh) 2022-05-17
CN114514800B true CN114514800B (zh) 2023-10-17

Family

ID=72915899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080068489.XA Active CN114514800B (zh) 2019-09-30 2020-09-25 双导体层叠基板

Country Status (4)

Country Link
US (2) US11134575B2 (zh)
CN (1) CN114514800B (zh)
DE (1) DE112020004005T5 (zh)
WO (1) WO2021067129A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3555964A (en) * 1968-10-18 1971-01-19 Lawrence T Fleming Insulation stripping device
US3995969A (en) * 1968-10-18 1976-12-07 Fleming Lawrence T Flat circuit insulation stripping apparatus
EP0562670A1 (en) * 1992-03-23 1993-09-29 Koninklijke Philips Electronics N.V. Method of manufacturing a plate of electrically insulating material having a pattern of apertures and/or cavities
JP2001168481A (ja) * 1999-12-08 2001-06-22 Ibiden Co Ltd 銅張積層板およびプリント配線板用回路基板とその製造方法
JP2007081157A (ja) * 2005-09-14 2007-03-29 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US7919027B2 (en) * 2003-09-17 2011-04-05 Webshape Ab Methods and devices for manufacturing of electrical components and laminated structures

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1134632A (en) * 1965-02-13 1968-11-27 Elliott Brothers London Ltd Improvements in or relating to the production of printed circuits
DE4439108C1 (de) 1994-11-02 1996-04-11 Lpkf Cad Cam Systeme Gmbh Verfahren zum Durchkontaktieren von Bohrungen in mehrlagigen Leiterplatten
US6133142A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Lower metal feature profile with overhanging ARC layer to improve robustness of borderless vias
US6184463B1 (en) * 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
US7444662B2 (en) 2001-06-28 2008-10-28 Emc Corporation Video file server cache management using movie ratings for reservation of memory and bandwidth resources
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
US6569706B2 (en) * 2001-09-19 2003-05-27 Osram Opto Semiconductors Gmbh Fabrication of organic light emitting diode using selective printing of conducting polymer layers
TWI392713B (zh) * 2003-03-26 2013-04-11 Atotech Deutschland Gmbh 粉體塗料及在製造印刷電路板中製備薄層的方法
JP2004311786A (ja) * 2003-04-08 2004-11-04 Shinko Electric Ind Co Ltd 配線基板、多層配線基板、配線基板の製造方法及び多層配線基板の製造方法
US20050108875A1 (en) * 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
US9380975B2 (en) 2004-05-07 2016-07-05 Becton, Dickinson And Company Contact activated lancet device
US20070009362A1 (en) 2005-07-07 2007-01-11 Ming-Chi Tseng Combination of ceiling fan and light unit
US9221948B2 (en) 2009-05-13 2015-12-29 Chemtura Corporation Phosphorus-containing flame retardants
US20120247822A1 (en) * 2011-03-28 2012-10-04 Endicott Interconnect Technologies, Inc. Coreless layer laminated chip carrier having system in package structure
US8723327B2 (en) * 2011-10-20 2014-05-13 Invensas Corporation Microelectronic package with stacked microelectronic units and method for manufacture thereof
US9673132B2 (en) * 2012-04-27 2017-06-06 Taiwan Semiconductor Manufacting Company, Ltd. Interconnection structure with confinement layer
US10637147B2 (en) * 2015-09-29 2020-04-28 Hewlett-Packard Development Company, L.P. Wideband antennas
JP6143909B1 (ja) * 2016-03-29 2017-06-07 株式会社フジクラ 配線体、配線基板、タッチセンサ、及び配線体の製造方法
US10363649B2 (en) 2016-07-22 2019-07-30 Kirk Wrench Llc Multi-functional wrench
US10283445B2 (en) * 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects
MY191331A (en) * 2016-12-30 2022-06-16 Intel Corp Substrate with gradiated dielectric for reducing impedance mismatch
US10418197B2 (en) 2017-07-25 2019-09-17 Siemens Aktiengesellschaft Circuit breaker accessory cover interlock and forced safety tripping apparatus, systems, and methods
US20190150296A1 (en) * 2017-11-10 2019-05-16 Raytheon Company Additive manufacturing technology microwave vertical launch
CN111508924B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 部件承载件的通孔中的悬伸部补偿式环形镀层

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3555964A (en) * 1968-10-18 1971-01-19 Lawrence T Fleming Insulation stripping device
US3995969A (en) * 1968-10-18 1976-12-07 Fleming Lawrence T Flat circuit insulation stripping apparatus
EP0562670A1 (en) * 1992-03-23 1993-09-29 Koninklijke Philips Electronics N.V. Method of manufacturing a plate of electrically insulating material having a pattern of apertures and/or cavities
JP2001168481A (ja) * 1999-12-08 2001-06-22 Ibiden Co Ltd 銅張積層板およびプリント配線板用回路基板とその製造方法
US7919027B2 (en) * 2003-09-17 2011-04-05 Webshape Ab Methods and devices for manufacturing of electrical components and laminated structures
JP2007081157A (ja) * 2005-09-14 2007-03-29 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
US11134575B2 (en) 2021-09-28
WO2021067129A1 (en) 2021-04-08
US20210136930A1 (en) 2021-05-06
CN114514800A (zh) 2022-05-17
US11744023B2 (en) 2023-08-29
US20210100109A1 (en) 2021-04-01
DE112020004005T5 (de) 2022-05-12

Similar Documents

Publication Publication Date Title
US6667443B2 (en) Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method
JP6148176B2 (ja) フレキシブル基板上に電気構成要素を組み立てる方法および装置、ならびに電気構成要素とフレキシブル基板との組立体
KR950010719A (ko) 인쇄 회로 배선기판 및 인쇄 회로 배선기판의 제조방법
EP1861651B1 (de) Flächige beleuchtungseinrichtung
US20170288202A1 (en) Battery circuit contactors
US11617270B2 (en) Method of manufacturing a double-sided laminate including dry milling a conductive trace pattern and providing a cover layer with precut access holes that expose the trace pattern
US20130220691A1 (en) Multilayer wiring substrate and method of manufacturing the same
US20200337154A1 (en) Milling of Flex Foil with Two Conductive Layers From Both Sides
WO2017203607A1 (ja) 中間接続体、中間接続体を備えた半導体装置、および中間接続体の製造方法
EP2664222B1 (en) Method of making an electronic device having a liquid crystal polymer solder mask
CN105657965A (zh) 具有定形导电层的印刷电路板及其制造方法
CN114514800B (zh) 双导体层叠基板
CN208159008U (zh) 树脂多层基板
US11688553B2 (en) Multilayer coil and method for manufacturing the same
CN219421172U (zh) 电路基板以及电路基板的连接构造
US6351391B1 (en) Signal busses on printed board structures mounting ASIC chips with signal termination resistor devices using planar signal terminating devices
WO2013118217A1 (ja) シート積層モジュールの製造方法
US20220361329A1 (en) Method for Forming Flipped-Conductor-Patch
US10020250B2 (en) Interposer, module, and method of producing interposer
JP3867526B2 (ja) 多層基板の製造方法
WO2011086795A1 (ja) コンデンサ素子及びコンデンサ内蔵基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant