CN114512467A - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN114512467A
CN114512467A CN202210107781.9A CN202210107781A CN114512467A CN 114512467 A CN114512467 A CN 114512467A CN 202210107781 A CN202210107781 A CN 202210107781A CN 114512467 A CN114512467 A CN 114512467A
Authority
CN
China
Prior art keywords
semiconductor chip
bump
interposer
welding
controllable switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210107781.9A
Other languages
English (en)
Inventor
洪齐元
叶星
杨丰盈
谢松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ICLeague Technology Co Ltd
Original Assignee
ICLeague Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ICLeague Technology Co Ltd filed Critical ICLeague Technology Co Ltd
Priority to CN202210107781.9A priority Critical patent/CN114512467A/zh
Publication of CN114512467A publication Critical patent/CN114512467A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例提供了一种封装结构，包括：基板；中介层，通过焊接凸点设置在所述基板上；所述中介层中包括连接结构；第一半导体芯片和第二半导体芯片，通过焊接凸点设置在所述中介层上；至少一个可控开关器件，设置在所述中介层中；其中，所述第一半导体芯片的同一焊接凸点通过所述可控开关器件和所述连接结构与所述第二半导体芯片或所述中介层的不同焊接凸点中的任一焊接凸点连接；或者，所述第一半导体芯片的不同焊接凸点中的任一焊接凸点通过所述可控开关器件和所述连接结构与所述第二半导体芯片或所述中介层的同一焊接凸点连接。

Description

封装结构
技术领域
本申请涉及半导体技术领域，尤其涉及一种封装结构。
背景技术
随着半导体芯片的小尺寸和高性能的趋势，在半导体封装时需要用于将多个半导体芯片嵌入单个封装结构中的系统级封装(System In a Package，SIP)技术；将不同工艺的半导体芯片的焊接凸点(Bump，下文也可以称为微凸块Microbump)之间，以及，将半导体芯片的焊接凸点与封装结构基板的焊接凸点之间，通过中介层(Interposer)进行连接的技术。
然而，相关技术中不同半导体芯片间以及半导体芯片与基板的连接方式较为固定，当连接关系一旦发生变化即需要重新进行流片设计，导致周期长，成本高。
发明内容
为解决相关技术问题，本申请实施例提出了一种封装结构，包括：
基板；
中介层，通过焊接凸点设置在所述基板上；所述中介层中包括连接结构；
第一半导体芯片和第二半导体芯片，通过焊接凸点设置在所述中介层上；
至少一个可控开关器件，设置在所述中介层中；其中，
所述第一半导体芯片的同一焊接凸点通过所述可控开关器件和所述连接结构与所述第二半导体芯片或所述中介层的不同焊接凸点中的任一焊接凸点连接；
或者，
所述第一半导体芯片的不同焊接凸点中的任一焊接凸点通过所述可控开关器件和所述连接结构与所述第二半导体芯片或所述中介层的同一焊接凸点连接。
上述方案中，所述中介层包括：导电线；其中，
所述第一半导体芯片的同一焊接凸点通过可控开关器件和所述导电线与所述第二半导体芯片的不同焊接凸点中的任一焊接凸点连接；
或者，
所述第一半导体芯片的多个焊接凸点中的任一焊接凸点通过可控开关器件和导电线与所述第二半导体芯片的同一焊接凸点连接。
上述方案中，所述可控开关器件设置在两个物理连接的导电线之间。
上述方案中，所述第一半导体芯片的第一焊接凸点通过第一导电线、第一可控开关器件及第二导电线与所述第二半导体芯片的第一焊接凸点连接，所述第一半导体芯片的第一焊接凸点通过第三导电线、第二可控开关器件及第四导电线与所述第二半导体芯片的第二焊接凸点连接；其中，通过控制所述第一可控开关器件及第二可控开关器件的连接状态或者断开状态，使得所述第一半导体芯片的第一焊接凸点与所述第二半导体芯片的第一焊接凸点或第二焊接凸点连接；
或者，
所述第一半导体芯片的第二焊接凸点通过第五导电线、第三可控开关器件及第六导电线与所述第二半导体芯片的第三焊接凸点连接，所述第一半导体芯片的第三焊接凸点通过第七导电线、第四可控开关器件及第八导电线与所述第二半导体芯片的第三焊接凸点连接；其中，通过控制所述第三可控开关器件及第四可控开关器件的连接状态或者断开状态，使得所述第一半导体芯片的第二焊接凸点或第三焊接凸点与所述第二半导体芯片的第三焊接凸点连接。
上述方案中，所述中介层包括：导电线和导电柱；其中，
所述第一半导体芯片的不同焊接凸点中的任一焊接凸点通过所述可控开关器件、导电线及导电柱与所述中介层的同一焊接凸点连接；
或者，
所述第一半导体芯片的同一焊接凸点通过所述可控开关器件、导电线及导电柱与所述中介层的不同焊接凸点中的任一焊接凸点连接。
上述方案中，所述可控开关器件设置在两个物理连接的所述第一半导体芯片的焊接凸点与导电线之间。
上述方案中，所述第一半导体芯片的第四焊接凸点通过第五可控开关器件、第九导电线及第一导电柱与所述中介层的第一焊接凸点连接，所述第一半导体芯片的第四焊接凸点通过第六可控开关器件、第十导电线及第二导电柱与所述中介层的第二焊接凸点连接；其中，通过控制所述第五可控开关器件及第六可控开关器件的连接状态或者断开状态，使得所述第一半导体芯片的第四焊接凸点与所述中介层的第一焊接凸点或第二焊接凸点连接；
或者，
所述第一半导体芯片的第五焊接凸点通过第七可控开关器件、第十一导电线及第三导电柱与所述中介层的第三焊接凸点连接，所述第一半导体芯片的第六焊接凸点通过第八可控开关器件、第十二导电线及第三导电柱与所述中介层的第三焊接凸点连接；其中，通过控制所述第七可控开关器件及第八可控开关器件的连接状态或者断开状态，使得所述第一半导体芯片的第五焊接凸点或第六焊接凸点与所述中介层的第三焊接凸点连接。
上述方案中，所述第一半导体芯片包括控制类芯片，所述第一半导体芯片与所述可控开关器件电连接，用于控制所述可控开关器件处于连接状态或者断开状态。
上述方案中，所述可控开关器件包括晶体管。
上述方案中，所述中介层包括一个布线层或多个层叠设置的布线层；
其中，所述可控开关器件包括多个，多个所述可控开关器件设置在所述中介层的同一布线层内或者不同布线层内。
上述方案中，所述可控开关器件包括多个，多个所述可控开关器件中两个相邻的可控开关器件之间的间距为50μm～5000μm。
本申请实施例还提出了另一种封装结构，包括：
基板；所述基板表面设置有布线层和多个键合焊盘；
一个或多个第一半导体芯片，设置在所述基板上；所述第一半导体芯片表面设置有布线层和多个键合焊盘；
键合线，设置在所述基板的键合焊盘和所述第一半导体芯片的键合焊盘之间，用于连接一个所述基板的键合焊盘和一个所述第一半导体芯片的键合焊盘；
至少一个可控开关器件，设置在所述基板或者所述第一半导体芯片的布线层中；其中，
所述第一半导体芯片的同一键合焊盘通过所述可控开关器件和所述键合线与所述基板的不同键合焊盘中的任一键合焊盘连接；
或者，
所述第一半导体芯片的不同键合焊盘中的任一键合焊盘通过所述可控开关器件和所述键合线与所述基板的同一键合焊盘连接。
本申请实施例提出了一种封装结构，包括：基板；中介层，通过焊接凸点设置在所述基板上；所述中介层中包括连接结构；第一半导体芯片和第二半导体芯片，通过焊接凸点设置在所述中介层上；至少一个可控开关器件，设置在所述中介层中；其中，所述第一半导体芯片的同一焊接凸点通过所述可控开关器件和所述连接结构与所述第二半导体芯片或所述中介层的不同焊接凸点中的任一焊接凸点连接；或者，所述第一半导体芯片的不同焊接凸点中的任一焊接凸点通过所述可控开关器件和所述连接结构与所述第二半导体芯片或所述中介层的同一焊接凸点连接。本申请实施例提出的封装结构的不同工艺的半导体芯片(即第一半导体芯片与第二半导体芯片)或半导体芯片与基板间进行连接，如果连接关系需要调整时，只需要通过控制指令修改一个或多个所述可控开关器件的状态即可适应性的完成所需要的连接关系变化，如此，本申请实施例提供的封装结构中支持器件间连接关系的可调整，应用灵活，可以改善半导体芯片制造过程中由于连接关系设计错误所导致的流程周期长、重复制作成本高的问题。
附图说明
图1为本申请实施例提供的一种封装结构的示意图；
图2为本申请实施例提供的另一种封装结构的示意图；
图3a至图3d为本申请实施例提供的另一些封装结构的示意图；
图4为本申请实施例提供的一种封装结构中可控开关器件的投影平面布局示意图；
图5a至图5b为本申请实施例还提供的一些封装结构的示意图。
附图标记说明
1-基板；2-中介层；21-导电线；23-导电柱；3-第一半导体芯片；4-第二半导体芯片；5-焊接凸点；
10-基板；20-中介层；21-导电线；201～212-第一至第十二导电线；22-可控开关器件；22a-处于连接状态的可控开关器件；22b-处于断开状态的可控开关器件；221～228-第一至第八可控开关器件；23-导电柱；231～233-第一至第三导电柱；30-第一半导体芯片；40-第二半导体芯片；50-焊接凸点；501-第一半导体芯片的第一焊接凸点；502-第二半导体芯片的第一焊接凸点；503-第二半导体芯片的第二焊接凸点；504-第一半导体芯片的第二焊接凸点；505-第一半导体芯片的第三焊接凸点；506-第二半导体芯片的第三焊接凸点；507-第一半导体芯片的第四焊接凸点；508-中介层的第一焊接凸点；509-中介层的第二焊接凸点；510-第一半导体芯片的第五焊接凸点；511-第一半导体芯片的第六焊接凸点；512-中介层的第三焊接凸点；S-间距；
100-基板；101-基板的布线层；102-基板的键合焊盘；300-第一半导体芯片；301-第一半导体芯片的布线层；302-第一半导体芯片的键合焊盘；201～205-键合线；201～224-可控开关器件。
具体实施方式
下面将结合附图和实施例对本申请的技术方案进一步详细阐述。虽然附图中显示了本申请的示例性实施方法，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本申请。根据下面说明和权利要求书，本申请的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本申请实施例的目的。
在本申请实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本申请实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面之间。层可以水平、垂直和/或沿倾斜表面延伸。
需要说明的是，本申请实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
这里及下文中，为了便于描述，本申请实施例中第一方向和第二方向表示为两个与基板表面均平行且相互正交的方向；本申请实施例中第三方向表示为垂直于基板表面的方向。实际应用中，所述第一方向可以表示为附图中的X方向；第二方向可以表示为附图中的Y方向；第三方向可以表示为附图中的Z方向。
本申请实施例提供的封装结构，适用于2.5维的异构封装，对于2.5维封装设计需要在封装设计的过程中引入中介层的设计。
图1为本申请实施例提供的一种封装结构的示意图；如图1所示，不同工艺的第一半导体芯片3和第二半导体芯片4通过焊接凸点5，在中介层2中通过导电线21进行连接，同时第一半导体芯片3还会通过硅通孔(Through Silicon Via，TSV；下文亦可称为导电柱)23和焊接凸点5进行连接，从而进入基板1。
可以理解的是，图1中不同半导体芯片间以及半导体芯片与基板的连接方式较为固定。换句话说，封装结构制造完成后，不同半导体芯片间以及半导体芯片与基板的连接连接关系不能变化、不能进行调整。这种封装结构有几个缺点：1、当多个不同工艺的半导体芯片之间进行互连时如果设计变化，中介层均需要重新设计；2、设计过的中介层无法再利用于其他设计方案中；3、半导体芯片封装后的测试过程中如果发现中介层的连接错误，则需要对中介层进行重新设计，重新流片。这些缺点可能导致最终的封装结构交期延长，制作成本增加。
基于上述实施例中存在的问题中的至少之一，本申请实施例提供了另一种封装结构。
图2为本申请实施例提供的另一种封装结构的示意图；如图2所示，本申请实施例提供的另一种封装结构，包括：
基板10；
中介层20，通过焊接凸点50设置在所述基板上；所述中介层中包括连接结构；
第一半导体芯片30和第二半导体芯片40，通过焊接凸点50设置在所述中介层上；
至少一个可控开关器件，设置在所述中介层中；其中，
所述第一半导体芯片的同一焊接凸点50通过所述可控开关器件和所述连接结构与所述第二半导体芯片或所述中介层的不同焊接凸点中的任一焊接凸点50连接；
或者，
所述第一半导体芯片的不同焊接凸点中的任一焊接凸点50通过所述可控开关器件和所述连接结构与所述第二半导体芯片或所述中介层的同一焊接凸点50连接。
基板10可以被配置为用于所述封装结构的衬底，所述基板10可以包括印刷电路板(Printed Circuit Board，PCB)、陶瓷衬底、玻璃衬底和带布线板。实际应用中，基板10可以包括覆铜板以及位于所述覆铜板表面上的布线层。所述基板的在靠近所述中介层20的表面上的布线层(图2中未示出)通过焊接凸点50与所述中介层20互连。
在一些实施例中，在所述基板的远离所述中介层20的表面上设置有基板的焊接凸点(图2中未示出)，所述基板的焊接凸点用于将所述封装结构中待与外部器件连接的引脚与外部器件连接。
焊接凸点50包括第一半导体芯片的焊接凸点、第二半导体芯片的焊接凸点、中介层的焊接凸点、基板的焊接凸点；所述焊接凸点50的材料可以包括以下金属中的至少一种或者多种与碳(C)的合金：铜(Cu)、铝(Al)、镍(Ni)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、铅(Pb)、钛(Ti)、铬(Cr)、钯(Pd)、铟(In)、锌(Zn)。
可以理解的是，基于电流大小的考虑，基板的焊接凸点的尺寸可以大于中介层的焊接凸点的尺寸；中介层的焊接凸点的尺寸可以大于第一半导体芯片或第二半导体芯片的焊接凸点的尺寸。
这里，所述中介层20通过焊接凸点设置在所述基板10上；所述中介层10中包括连接结构。所述连接结构可以用于将第一半导体芯片与第二半导体芯片进行连接，将第一半导体芯片与基板进行连接或者将第二半导体芯片与基板进行连接。
在一些实施例中，所述连接结构包括可控开关器件221、222、227、228，导电线201～204、211～212，导电柱233。
实际应用中，中介层20可以具有：一个或多个绝缘层(图2中未示出)和分别设置在一个或多个绝缘层上的一个或多个布线层(图2中未示出)；以及一个或多个硅通孔，其贯穿一个或多个绝缘层中的每一个，并且将一个或多个布线层电连接到基板的焊接凸点或第一半导体芯片和第二半导体芯片的焊接凸点，或者将设置在不同水平上的布线层彼此电连接。可以理解的是，多个硅通孔与多个布线层构成了中介层电连接的基本承载部件，直接构成了所述连接结构；其中，所述可控开关器件布置于布线层的线路中，所述导电线布置为多个硅通孔与多个布线层之间彼此电连接的线路，硅通孔用于将多个布线层彼此电连接。需要说明的是，所述硅通孔在以下行文中可称为导电柱。
其中，布线层可以包括包含以下金属的金属材料或它们的合金：铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)和钛(Ti)。布线层可以根据设计执行各种功能。
硅通孔可以包括包含以下金属的金属材料或它们的合金：铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)和钛(Ti)。硅通孔可以被配置为其中金属材料填充在通孔中或者其中金属材料沿着通孔的内壁形成的共形的硅通孔。
绝缘层材料包括但不限于热固性树脂(如环氧树脂)、热塑性树脂(如聚酰亚胺)、或者其中无机填料和/或玻璃纤维(玻璃布或玻璃织物)等中的至少一种。
在一些实施例中，所述可控开关器件221或222或227或228包括晶体管。具体地，所述可控开关器件包括门级可关断晶闸管(Gate-Turn-Off Thyristor，GTO)、电力晶体管(Giant Transistor，GTR)、电力场效应晶体管(Metal Oxide Semiconductor FET，MOSFET)、绝缘栅双极晶体管(Insulate-Gate BipolarTransistor，IGBT)中的至少其中之一。
在一些实施例中，所述中介层20包括一个布线层或多个层叠设置的布线层；
其中，所述可控开关器件包括多个，多个所述可控开关器件221或222或227或228设置在所述中介层20的同一布线层(未示出)内或者不同布线层(未示出)内。
在一些实施例中，如图2所示，第一半导体芯片30和第二半导体芯片40，通过焊接凸点50设置在所述中介层20上；至少一个可控开关器件221或222或227或228，设置在所述中介层20的中；其中，
所述第一半导体芯片的同一焊接凸点501通过所述可控开关器件221或222和所述连接结构(例如导电线201～204)与所述第二半导体芯片的不同焊接凸点中的任一焊点502或503连接；并且，所述第一半导体芯片的不同焊接凸点中的任一焊点510或511通过所述可控开关器件227或228和所述连接结构(例如导电线211～212)与所述中介层的同一焊接凸点512连接。
在一些实施例中，所述第一半导体芯片包括控制类芯片，所述第一半导体芯片与所述可控开关器件电连接，用于控制所述可控开关器件处于连接状态或者断开状态。实际应用中，第一半导体芯片可以包括控制类芯片(例如中央处理器(Central ProcessingUnit，CPU)、数字信号处理器(Digital Signal Processor，DSP)、现场可编程门阵列(FieldProgrammable Gate Array，FPGA)、微控制器(Microcontroller Unit，MCU)，或者专用集成电路(Application Specific Integrated Circuit，ASIC)等)。
在一些实施例中，所述第二半导体芯片包括存储类芯片，诸如易失性存储器(例如，动态随机存取存储器(Dynamic Random Access Memory，DRAM))；非易失性存储器(例如，NAND型存储器)。
在一些实施例中，第一半导体芯片和第二半导体芯片可以包括不同类型的半导体芯片。可替换地，第一半导体芯片和第二半导体芯片可以包括相同类型的半导体芯片。例如，第一半导体芯片和第二半导体芯片两者可以包括中央处理器。当然，此时封装结构中还可以包括其它多个半导体芯片。
下面将结合图3a至图3d，具体介绍通过所述可控开关器件实现一个器件的一个焊接凸点与其它器件的多个焊接凸点中任一个焊接凸点，或者一个器件的多个焊接凸点中任一个焊接凸点其它器件的一个焊接凸点连接的具体方式。
在一些实施例中，所述中介层20包括：导电线201～204；其中，
如图3a所示，所述第一半导体芯片30的同一焊接凸点501通过可控开关器件221(或222)和所述导电线201～204与所述第二半导体芯片40的不同焊接凸点中的任一焊接凸点502或503连接；
或者，
如图3b所示，所述第一半导体芯片30的多个焊接凸点中的任一焊接凸点504或505通过可控开关器件223～224和导电线205～208与所述第二半导体芯片40的同一焊接凸点506连接。
在一些实施例中，所述可控开关器件设置在两个物理连接的导电线之间。具体地，如图3a中，所述可控开关器件221设置在两个物理连接的导电线201和202之间。如图3b中，所述可控开关器件223设置在两个物理连接的导电线205和206之间。
在一些实施例中，如图3a所示，所述第一半导体芯片的第一焊接凸点501通过第一导电线201、第一可控开关器件221及第二导电线202与所述第二半导体芯片的第一焊接凸点502连接，所述第一半导体芯片的第一焊接凸点501通过第三导电线203、第二可控开关器件222及第四导电线204与所述第二半导体芯片的第二焊接凸点503连接；其中，通过控制所述第一可控开关器件221及第二可控开关器件222的连接状态或者断开状态，使得所述第一半导体芯片的第一焊接凸点501与所述第二半导体芯片的第一焊接凸点502或第二焊接凸点503连接；
或者，如图3b所示，所述第一半导体芯片的第二焊接凸点504通过第五导电线205、第三可控开关器件223及第六导电线206与所述第二半导体芯片的第三焊接凸点506连接，所述第一半导体芯片的第三焊接凸点504通过第七导电线207、第四可控开关器件224及第八导电线208与所述第二半导体芯片的第三焊接凸点506连接；其中，通过控制所述第三可控开关器件223及第四可控开关器件224的连接状态或者断开状态，使得所述第一半导体芯片的第二焊接凸点504或第三焊接凸点505与所述第二半导体芯片的第三焊接凸点506连接。
实际应用中，上述或者的关系实际均可以是和/或，也就是说，所述第一半导体芯片的同一焊接凸点与所述第二半导体芯片的不同焊接凸点中的任一焊接凸点连接；和/或，所述第一半导体芯片的多个焊接凸点中的任一焊接凸点与所述第二半导体芯片的同一焊接凸点连接。具体地，本申请实施例提供的封装结构可以存在如图3a所示的所述第一半导体芯片与所述第二半导体芯片的连接关系；和/或，如图3b所示的所述第一半导体芯片与所述第二半导体芯片的连接关系。此外，所述第一半导体芯片的同一焊接凸点也可以与所述第二半导体芯片的不同焊接凸点中的所有焊接凸点均连接；所述第一半导体芯片的多个焊接凸点中的所有焊接凸点均与所述第二半导体芯片的同一焊接凸点连接。
本申请上述实施例中，所述中介层包括可控开关器件、导电线。可以通过将所述可控开关器件配置在每个所述导电线上，配置有所述可控开关器件的导电线(下文可称“连接关系”)，每个配置有所述可控开关器件的导电线可以理解为一种连接关系，其将第一半导体芯片与第二半导体芯片的焊接凸点之间电连接，并且可以通过所述可控开关器件可以控制第一半导体芯片与第二半导体芯片之间的连接关系处于连接状态或者断开状态。
由于第一半导体芯片与第二半导体芯片的焊接凸点之间设置有多种可选的连接关系；进一步地，可以控制所述可控开关器件处于连接状态或者断开状态，将第一半导体芯片与第二半导体芯片的焊接凸点之间的多种连接关系选择性地连接或者断开。此处所述多种可选的连接关系可以理解为所述中介层的可变化、可调整的部分。
在一些实施例中，所述中介层包括：导电线和导电柱；其中，
如图3c所示，所述第一半导体芯片的不同焊接凸点中的任一焊接凸点510或511通过所述可控开关器227～228、导电线211～212及导电柱233与所述中介层的同一焊接凸点512连接；
或者，
如图3d所示，所述第一半导体芯片的同一焊接凸点507通过所述可控开关器件225～226、导电线209～210及导电柱231～232与所述中介层的不同焊接凸点中的任一焊接凸点508或509连接。
在一些实施例中，所述可控开关器件设置在两个物理连接的所述第一半导体芯片的焊接凸点与导电线之间。具体地，如图3c中，所述可控开关器件227设置在两个物理连接的所述第一半导体芯片的焊接凸点510与导电线211之间。如图3d中，所述可控开关器件225设置在两个物理连接的所述第一半导体芯片的焊接凸点507与导电线209之间。
在一些实施例中，如图3d所示，所述第一半导体芯片的第四焊接凸点507通过第五可控开关器件225、第九导电线209及第一导电柱231与所述中介层的第一焊接凸点508连接，所述第一半导体芯片的第四焊接凸点507通过第六可控开关器件226、第十导电线210及第二导电柱232与所述中介层的第二焊接凸点连接509；其中，通过控制所述第五可控开关器件225及第六可控开关器件226的连接状态或者断开状态，使得所述第一半导体芯片的第四焊接凸点507与所述中介层的第一焊接凸点508或第二焊接凸点509连接；
或者，如图3c所示，所述第一半导体芯片的第五焊接凸点510通过第七可控开关器件227、第十一导电线211及第三导电柱233与所述中介层的第三焊接凸点512连接，所述第一半导体芯片的第六焊接凸点511通过第八可控开关器件228、第十二导电线212及第三导电柱233与所述中介层的第三焊接凸点512连接；其中，通过控制所述第七可控开关器件227及第八可控开关器件228的连接状态或者断开状态，使得所述第一半导体芯片的第五焊接凸点510或第六焊接凸点511与所述中介层的第三焊接凸点512连接。
实际应用中，上述或者的关系实际均可以是和/或，也就是说，所述第一半导体芯片的同一焊接凸点与所述中介层的不同焊接凸点中的任一焊接凸点连接；和/或，所述第一半导体芯片的多个焊接凸点中的任一焊接凸点与所述中介层的同一焊接凸点连接。具体地，本申请实施例提供的封装结构可以存在如图3d所示的所述第一半导体芯片与所述中介层的连接关系；和/或，如图3c所示的所述第一半导体芯片与所述中介层的连接关系。
在一些实施例中，所述导电柱可以固定于所述中介层中，所述导电柱与所述中介层的焊接凸点之间的连接关系可以固定不变。具体地，如图3c和图3d所示，设置在基板10与中介层20之间的中介层的焊接凸点50与所述导电柱231、232、233之间可以通过设置布线层进行电连接；而并不局限于如图3c和图3d所示的所述导电柱与所述中介层的焊接凸点之间的对应关系。可以理解的是，例如图3d中，导电柱232可以通过设置布线层与所述中介层的焊接凸点508电连接。
本申请上述实施例中，所述中介层包括可控开关器件、导电线、导电柱。可以通过将所述可控开关器件配置在每个所述导电线上，配置有所述可控开关器件的导电线(下文可称“连接关系”)，每个配置有所述可控开关器件的导电线可以理解为一种连接关系，其将将第一半导体芯片与所述中介层的导电柱之间电连接，并且可以通过所述可控开关器件可以控制所述连接关系处于连接状态或者断开状态。
由于第一半导体芯片与所述中介层的导电柱之间也设置有多种可选的连接关系；进一步地，可以控制所述可控开关器件处于连接状态或者断开状态，将第一半导体芯片与所述中介层的导电柱之间的多种连接关系选择性地连接或者断开。此处所述多种可选的连接关系可以理解为所述中介层的可变化、可调整的部分。
本申请实施例提供的封装结构在封装结构制造完成后，不同半导体芯片间以及半导体芯片与基板的连接连接关系可以变化、可以进行调整，产生了如下积极效果：1、当多个不同工艺的半导体芯片之间进行互连时如果设计变化，只需要修改一个或多个所述可控开关器件的连接或者断开状态即可适应性的完成所需要的连接关系变化；2、设计过的中介层中固定不变的连接关系可以再利用于其他设计方案中；3、半导体芯片封装后的测试过程中如果发现中介层的连接错误，则只需要修改中介层中可调整变化的连接关系，而不需要对中介层全部进行重新设计。
需要说明的是，包括第一半导体芯片的焊接凸点与之间第二半导体芯片的焊接凸点的连接关系，以及第一半导体芯片的焊接凸点与中介层的焊接凸点之间的连接关系并不仅限于图2、图3a至3d中所示的连接方式。具体地，如图2所示封装结构的方案可以理解为图3a和图3c两个方案的组合；本申请实施例所提供的封装结构还可以理解为图3a和图3d两个方案的组合、图3b和图3c(下文所述)两个方案的组合以及图3b和图3d两个方案的组合。本领域技术人员可以以各种形式实现本申请而不应被图2、图3a至3d中的相关阐述的实施方式所限制。
图4为本申请实施例提供的一种封装结构中可控开关器件的平面布局示意图。需要说明的是，所述可控开关器件的平面布局为投影图；其中，可控开关器件22可以处于连接状态或者处于断开状态(如图4所示的处于连接状态的可控开关器件22a和处于断开状态的可控开关器件22b)。
具体地，参考前文描述，可知多个所述可控开关器件设置在所述中介层的同一布线层内或者不同布线层内；进而，如图4所示，可以将多个所述可控开关器件22沿垂直于所述基板表面的方向(即第三方向)上投影在与所述基板表面平行的平面(即X-Y平面)中的投影图。多个所述可控开关器件中的每个可控开关器件22在所述投影平面中与其相邻的所述可控开关器件之间具有一定的间距S。
在一些实施例中，所述可控开关器件22包括多个，多个所述可控开关器件22中两个相邻的可控开关器件之间的间距S为50μm～5000μm。
本申请实施例提供的封装结构中支持器件间连接关系的可调整，应用灵活，可以改善半导体芯片制造过程中由于连接关系设计错误所导致的流程周期长、重复制作成本高的问题。
本申请实施例提供的封装结构，也可适用于三维的异构封装。基于此，如图5a至图5b所示，本申请实施例还提供的一些封装结构，包括：
基板100；所述基板表面设置有布线层101和多个键合焊盘102；
一个或多个第一半导体芯片300，设置在所述基板100上；所述第一半导体芯片300表面设置有布线层301和多个键合焊盘302；
键合线201～205，设置在所述基板的键合焊盘102和所述第一半导体芯片的键合焊盘302之间，用于连接一个所述基板的键合焊盘102和一个所述第一半导体芯片的键合焊盘302；
至少一个可控开关器件201～224，设置在所述基板或者所述第一半导体芯片的布线层301中；其中，
如图5a所示，所述第一半导体芯片的同一键合焊盘302通过所述可控开关器件223或224和所述键合线201～205与所述基板的不同键合焊盘中的任一键合焊盘102连接；
或者，
如图5b所示，所述第一半导体芯片的不同键合焊盘中的任一键合焊盘302通过所述可控开关器件221或222和所述键合线与所述基板的同一键合焊盘102连接。
在一些实施例中，所述可控开关器件221或222或223或224包括晶体管。具体地，所述可控开关器件包括门级可关断晶闸管(Gate-Turn-Off Thyristor，GTO)、电力晶体管(Giant Transistor，GTR)、电力场效应晶体管(Metal Oxide Semiconductor FET，MOSFET)、绝缘栅双极晶体管(Insulate-Gate BipolarTransistor，IGBT)中的至少其中之一。
在一些实施例中，所述第一半导体芯片包括控制类芯片，所述第一半导体芯片与所述可控开关器件电连接，用于控制所述可控开关器件处于连接状态或者断开状态。实际应用中，第一半导体芯片可以包括控制类芯片(例如中央处理器(Central ProcessingUnit，CPU)、数字信号处理器(Digital Signal Processor，DSP)、现场可编程门阵列(FieldProgrammable Gate Array，FPGA)、微控制器(Microcontroller Unit，MCU)，或者专用集成电路(Application Specific Integrated Circuit，ASIC)等)。
在一些实施例中，所述第一半导体芯片包括存储类芯片，诸如易失性存储器(例如，动态随机存取存储器(Dynamic Random Access Memory，DRAM))；非易失性存储器(例如，NAND型存储器)。
对于本申请实施例还提供的一些封装结构未详尽披露的技术特征，请参考上述实施例提供的另一种封装结构和另一些封装结构进行理解，这里，不再赘述。
应理解，说明书通篇中提到的“一实施例”或“一些实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一实施例中”或“在一些实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种封装结构，其特征在于，包括：
基板；
中介层，通过焊接凸点设置在所述基板上；所述中介层中包括连接结构；
第一半导体芯片和第二半导体芯片，通过焊接凸点设置在所述中介层上；
至少一个可控开关器件，设置在所述中介层中；其中，
所述第一半导体芯片的同一焊接凸点通过所述可控开关器件和所述连接结构与所述第二半导体芯片或所述中介层的不同焊接凸点中的任一焊接凸点连接；
或者，
所述第一半导体芯片的不同焊接凸点中的任一焊接凸点通过所述可控开关器件和所述连接结构与所述第二半导体芯片或所述中介层的同一焊接凸点连接。
2.根据权利要求1所述的封装结构，其特征在于，所述中介层包括：导电线；其中，
所述第一半导体芯片的同一焊接凸点通过可控开关器件和所述导电线与所述第二半导体芯片的不同焊接凸点中的任一焊接凸点连接；
或者，
所述第一半导体芯片的多个焊接凸点中的任一焊接凸点通过可控开关器件和导电线与所述第二半导体芯片的同一焊接凸点连接。
3.根据权利要求2所述的封装结构，其特征在于，所述可控开关器件设置在两个物理连接的导电线之间。
4.根据权利要求3所述的封装结构，其特征在于，所述第一半导体芯片的第一焊接凸点通过第一导电线、第一可控开关器件及第二导电线与所述第二半导体芯片的第一焊接凸点连接，所述第一半导体芯片的第一焊接凸点通过第三导电线、第二可控开关器件及第四导电线与所述第二半导体芯片的第二焊接凸点连接；其中，通过控制所述第一可控开关器件及第二可控开关器件的连接状态或者断开状态，使得所述第一半导体芯片的第一焊接凸点与所述第二半导体芯片的第一焊接凸点或第二焊接凸点连接；
或者，
所述第一半导体芯片的第二焊接凸点通过第五导电线、第三可控开关器件及第六导电线与所述第二半导体芯片的第三焊接凸点连接，所述第一半导体芯片的第三焊接凸点通过第七导电线、第四可控开关器件及第八导电线与所述第二半导体芯片的第三焊接凸点连接；其中，通过控制所述第三可控开关器件及第四可控开关器件的连接状态或者断开状态，使得所述第一半导体芯片的第二焊接凸点或第三焊接凸点与所述第二半导体芯片的第三焊接凸点连接。
5.根据权利要求1所述的封装结构，其特征在于，所述中介层包括：导电线和导电柱；其中，
所述第一半导体芯片的不同焊接凸点中的任一焊接凸点通过所述可控开关器件、导电线及导电柱与所述中介层的同一焊接凸点连接；
或者，
所述第一半导体芯片的同一焊接凸点通过所述可控开关器件、导电线及导电柱与所述中介层的不同焊接凸点中的任一焊接凸点连接。
6.根据权利要求5所述的封装结构，其特征在于，所述可控开关器件设置在两个物理连接的所述第一半导体芯片的焊接凸点与导电线之间。
7.根据权利要求6所述的封装结构，其特征在于，所述第一半导体芯片的第四焊接凸点通过第五可控开关器件、第九导电线及第一导电柱与所述中介层的第一焊接凸点连接，所述第一半导体芯片的第四焊接凸点通过第六可控开关器件、第十导电线及第二导电柱与所述中介层的第二焊接凸点连接；其中，通过控制所述第五可控开关器件及第六可控开关器件的连接状态或者断开状态，使得所述第一半导体芯片的第四焊接凸点与所述中介层的第一焊接凸点或第二焊接凸点连接；
或者，
所述第一半导体芯片的第五焊接凸点通过第七可控开关器件、第十一导电线及第三导电柱与所述中介层的第三焊接凸点连接，所述第一半导体芯片的第六焊接凸点通过第八可控开关器件、第十二导电线及第三导电柱与所述中介层的第三焊接凸点连接；其中，通过控制所述第七可控开关器件及第八可控开关器件的连接状态或者断开状态，使得所述第一半导体芯片的第五焊接凸点或第六焊接凸点与所述中介层的第三焊接凸点连接。
8.根据权利要求1所述的封装结构，其特征在于，所述第一半导体芯片包括控制类芯片，所述第一半导体芯片与所述可控开关器件电连接，用于控制所述可控开关器件处于连接状态或者断开状态。
9.根据权利要求1所述的封装结构，其特征在于，所述可控开关器件包括晶体管。
10.根据权利要求1所述的封装结构，其特征在于，所述中介层包括一个布线层或多个层叠设置的布线层；
其中，所述可控开关器件包括多个，多个所述可控开关器件设置在所述中介层的同一布线层内或者不同布线层内。
11.根据权利要求1所述的封装结构，其特征在于，所述可控开关器件包括多个，多个所述可控开关器件中两个相邻的可控开关器件之间的间距为50μm～5000μm。
12.一种封装结构，其特征在于，包括：
基板；所述基板表面设置有布线层和多个键合焊盘；
一个或多个第一半导体芯片，设置在所述基板上；所述第一半导体芯片表面设置有布线层和多个键合焊盘；
键合线，设置在所述基板的键合焊盘和所述第一半导体芯片的键合焊盘之间，用于连接一个所述基板的键合焊盘和一个所述第一半导体芯片的键合焊盘；
至少一个可控开关器件，设置在所述基板或者所述第一半导体芯片的布线层中；其中，
所述第一半导体芯片的同一键合焊盘通过所述可控开关器件和所述键合线与所述基板的不同键合焊盘中的任一键合焊盘连接；
或者，
所述第一半导体芯片的不同键合焊盘中的任一键合焊盘通过所述可控开关器件和所述键合线与所述基板的同一键合焊盘连接。
CN202210107781.9A 2022-01-28 2022-01-28 封装结构 Pending CN114512467A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210107781.9A CN114512467A (zh) 2022-01-28 2022-01-28 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210107781.9A CN114512467A (zh) 2022-01-28 2022-01-28 封装结构

Publications (1)

Publication Number Publication Date
CN114512467A true CN114512467A (zh) 2022-05-17

Family

ID=81551794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210107781.9A Pending CN114512467A (zh) 2022-01-28 2022-01-28 封装结构

Country Status (1)

Country Link
CN (1) CN114512467A (zh)

Similar Documents

Publication Publication Date Title
US6137164A (en) Thin stacked integrated circuit device
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
US20090239336A1 (en) Semiconductor packages and methods of fabricating the same
JPH09129670A (ja) フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ
JPH07503579A (ja) フリップチップ集積回路の背面接地
KR100891537B1 (ko) 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
KR20090126762A (ko) 반도체칩이 실장된 인쇄회로기판 및 그 제조방법
JP2010130004A (ja) 集積回路基板及びマルチチップ集積回路素子パッケージ
KR20200011820A (ko) 반도체 패키지
CN107946282B (zh) 三维扇出型封装结构及其制造方法
JP2005109486A (ja) マルチチップモジュールの製造方法及びマルチチップモジュール
KR20120093588A (ko) 범프 및 이를 갖는 반도체 장치
CN114512467A (zh) 封装结构
US20220352130A1 (en) Semiconductor package and method of fabricating same
US20090032946A1 (en) Integrated circuit
CN101465341B (zh) 堆叠式芯片封装结构
CN201345363Y (zh) 埋入式电路板结构
JP2009054684A (ja) 半導体ｐｏｐ装置
US11482516B2 (en) Semiconductor package and method of manufacturing the same
KR100513422B1 (ko) 집적회로 모듈의 구조
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
CN111710672A (zh) 一种半导体封装件及其制备方法
KR101123800B1 (ko) 반도체 패키지
US9659848B1 (en) Stiffened wires for offset BVA
CN215220719U (zh) 一种双面封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination