CN1145040C - 按照应用而定的、包含集成电路的组件 - Google Patents

按照应用而定的、包含集成电路的组件 Download PDF

Info

Publication number
CN1145040C
CN1145040C CNB998115479A CN99811547A CN1145040C CN 1145040 C CN1145040 C CN 1145040C CN B998115479 A CNB998115479 A CN B998115479A CN 99811547 A CN99811547 A CN 99811547A CN 1145040 C CN1145040 C CN 1145040C
Authority
CN
China
Prior art keywords
pin
assembly
application
idle
asic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998115479A
Other languages
English (en)
Other versions
CN1320215A (zh
Inventor
M�����÷ʩ¬
M·格哈梅施卢
K·克劳泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1320215A publication Critical patent/CN1320215A/zh
Application granted granted Critical
Publication of CN1145040C publication Critical patent/CN1145040C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G01R31/318538—Topological or mechanical aspects

Abstract

专用组件ASIC除了为已提供的功能组必须的插脚数之外，具有额外的插脚作为以后修改的备用。为几何上可均匀分布安排的、并用作输入端或输出端的额外插脚预留缓冲器，边界扫描设备以及必要时逻辑基本功能。在再设计时，尤其在只有较小设计修改时，可以显著减少开发成本和时间的花费。

Description

按照应用而定的、包含集成电路的组件
技术领域
本申请对象涉及按照应用而定的、包含集成电路的组件，该组件具有分配给其插脚的、用于接收或输出电信号的设备，尤其是用于测试目的的、按照IEEE标准IEEE 1149.1a的边界扫描(Boundary-Scan)设备，该组件配备了为预定的组件功能必须的插脚数。
背景技术
为了解决电路技术类型的用户专有的、提出的问题，采用专用集成电路ASIC。
由Elektronik(电子学)23/1997 114-122页包含按照标准IEEE1149.1a的边界扫描设备的专用组件原则上是众知的。
如果需要预定的专用组件ASIC对变化了的参数匹配，则传统上，修改必须有完整的设计阶段、布局阶段和测试阶段。
发明内容
作为本申请对象基础的问题是：为了用户专用组件修改，尤其在只有较少设计修改的情况下降低有关开发成本和时间的开销。
对于通过前序部分标志勾画出其轮廓的对象，本问题通过具以下特征的方案解决，即：除了必要的插脚数之外，额外安排了空闲的插脚，其中给空闲的插脚各分派边界扫描设备。
本申请对象具有以下优点：
-对于新的连接头(插脚)不需要改变边界扫描逻辑，在顶平面的布线和插入输入输出缓冲器及其模似，因为可以使用备用插脚。
-取消建立新的BSDL(边界扫描描述语言)文件和取消新的边界扫描试验图形。
-没有与ASIC制造厂商定的新插脚连接。
-在NAND(与非)树上没有改变，
-有关节拍树和SSO( Simultaneously  Switching  Outputs)没有改变。
-再设计的错误慨率显著下降，因为较小改变(少改变＝>较少错误)，
-有关插脚，JTAG(例如BSDL)的文件保持在同一状态下，
-简化再设计的模拟，因为没有新的插脚出现，
-ASIC制造厂以比必须使用新的逻辑元件、且必影响总布局时低的成本提供用户专用的、只要求限制在金属化面上的组件的改变；申请对象通过改变内部布线提供逻辑功能改变的可能性，这在充分利用只要求限制在金属化面上的改变的可能性情况下是能以低成本实现的，
-以该省钱和省时间的方式可以实现再设计的慨率显著提高。
本申请还包括基于上述组件的有益扩展。
附图说明
本申请对象作为实施例在为理解必要的篇幅内依靠附图详细说明如下，即：
图1示出在ASIC内实现本申请对象的原理图。
具体实施方式
在实现未详细示出的用户专用组件ASIC(Application SpecificIntegrated Circuit专用集成电路)中的集成电路IC时，为了实现规定的功能性必需给定的插脚数。根据标准IEEE 1149.1a，把插脚分配给可连接边界扫描列的用于测试目的的设备，尤其是边界扫描单元BSZIo..BSZIn，BSZ1o..BSZOm(代表： Boundary- Scall- Zell  Input或 Boundary- Scan- Zelle  Output)
根据申请，除了必须的插脚数之外，如图1中原理图所示，预留与其它设备连接的额外的空闲插脚RI1..RIn，RO1..ROm(代表： Reserve  Input或 Reserve  Output)。其它设备涉及为每一插脚分配的边界扫描单元，在必要时，涉及附加的逻辑功能，例如触发器。在图1上部示出了用作输出端输出电信号的插脚RO1..ROm(代表： Reserve- Output)的实施形式，以及下部示出了用作输入端接收电信号的插脚RI1..RIn(代表 ReserveInput)的实施形式。
输入端RI1..RIn经各缓冲电路IB1..IBn(代表 Input  Buffer)与从属的边界扫描单元BSZI1 BSZIn连接。多个输入端的边界扫描单元能联合成一个块BSZBI(代表 Boundary- Scan- Zellen- Block  Input)。对输入端RI1..RIn，在集成电路的半导体衬底上预留区域RPI(代表 Reserve  PlaneInput)，其中对多个输入端RI1..RIn可以预留一公共区域。输入端RI1..RIn可与安排在预留区域上的触发器RI1FF..RInFF(代表可安排在预留区域上的 Reserve- Input  Flip- Flop)连接。提供的预留区域用于在原始实施时刻还不知道的、然而在以后的时刻，例如在再设计集成电路时有必要实施的其它功能性。在该预留区域可以已经提供简单的逻辑电路，例如逻辑门电路和/或触发电路用于以后的再设计。在原始的实施ASIC情况下，在运行时输入端RI1..RIn可固定地处于逻辑状态‘0’或‘1’。
在申请对象的框架内，下述措施对作为备用输入端预留的插脚有重要性，
-安装输入缓冲器
-提供BS单元及其上面布线以及实现必要的模拟
-输入端的NAND树形布线。
输出端RO1..ROm与具有选通插脚En1..Enm(代表： Enable)的从属的缓冲器电路OB1..OBm(代表： Output  Buffer)连接，其中缓冲器电路的输入端与边界扫描单元BSZO1..BSZOm连接。多个输出端的边界扫描单元可以组合成一个块BSZBO(代表： Boundarg- Scan- Zellen  Block  Output)。对一个输出端RO1..ROm而言，在集成电路的半导体衬底上预留一区域RPO(代表： Reserve  Plane  Output)，其中对多个输出端RO1..ROm可以预留一公共区域。提供的该预留区域RPO用于在原始实施时刻还不知道的、然而在以后的时刻，例如在再设计集成电路时有必要实施的其它功能性。在预留区域上可以已经提供简单的逻辑电路，例如为在以后的再设计中应用的逻辑门电路和/或触发电路。在原始实施ASIC情况下，在运行时输出端RO1..ROm可固定地处在逻辑状态“0”或“1”。
输出端RO1..ROm可与安排在预留区域上的触发器RI1FF..RInFF(代表： Reserve- Input  Flip- Flop)连接，该触发器可以安排在预留区域上。
在申请对象的框架内下述措施对作为备用输出端预留的插脚具有重要性，
-安装输出缓冲器
-提供BS单元和为输出缓冲器的起动信号及其上面布线以及实现所需要的模拟
-对以后的使用的可能的空闲逻辑电路(FF，最简单的门电路)。
因此在申请对象中在ASIC未利用的ASIC插脚(备用插脚)和触发器(备用FF)作为用于可能的再设计的静止的储备执行。备用管脚几何上均匀分布到ASIC的四侧。备用的FF分别连接到备用的管脚的输入缓冲器或输出缓冲器上。

Claims (5)

1.按照应用而定的、包含集成电路的组件(ASIC)，该组件具有分配给其插脚的用于接收或输出电信号的设备，该组件配备了为预定的组件功能必须的插脚数，其特征为，
除了必要的插脚数之外，额外安排了空闲的插脚，其中给空闲的插脚各分派边界扫描设备。
2.按照权利要求1所述的组件，其特征为，
给空闲的插脚配备逻辑功能。
3.根据前述权利要求之一所述的组件，其特征为，
给空闲的插脚各分配一个触发器。
4.根据权利要求1或2所述的组件，其特征为，
空闲的插脚均匀地分布到必要的插脚上。
5.根据权利要求1或2所述的组件，其特征为，
为了接收信号预留的空闲插脚以一串串联的NAND门电路的形式布线。
CNB998115479A 1998-09-29 1999-09-01 按照应用而定的、包含集成电路的组件 Expired - Fee Related CN1145040C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19844731 1998-09-29
DE19844731.0 1998-09-29

Publications (2)

Publication Number Publication Date
CN1320215A CN1320215A (zh) 2001-10-31
CN1145040C true CN1145040C (zh) 2004-04-07

Family

ID=7882710

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998115479A Expired - Fee Related CN1145040C (zh) 1998-09-29 1999-09-01 按照应用而定的、包含集成电路的组件

Country Status (5)

Country Link
US (1) US6742150B1 (zh)
CN (1) CN1145040C (zh)
DE (1) DE19981944D2 (zh)
ID (1) ID27920A (zh)
WO (1) WO2000019223A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7174340B1 (en) * 2000-08-17 2007-02-06 Oracle International Corporation Interval-based adjustment data includes computing an adjustment value from the data for a pending adjustment in response to retrieval of an adjusted data value from a database
US9201117B2 (en) 2013-05-06 2015-12-01 International Business Machines Corporation Managing redundancy repair using boundary scans

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412260A (en) * 1991-05-03 1995-05-02 Lattice Semiconductor Corporation Multiplexed control pins for in-system programming and boundary scan state machines in a high density programmable logic device
JP2616410B2 (ja) 1993-11-29 1997-06-04 日本電気株式会社 バウンダリスキャン用回路を具備する半導体集積回路
US5544174A (en) 1994-03-17 1996-08-06 The United States Of America As Represented By The Secretary Of The Air Force Programmable boundary scan and input output parameter device for testing integrated circuits
JP3698166B2 (ja) 1995-06-07 2005-09-21 サムスン エレクトロニクス カンパニー，リミテッド Ｊｔａｇを用してａｓｉｃ内のメガセルを試験する方法と装置

Also Published As

Publication number Publication date
WO2000019223A1 (de) 2000-04-06
DE19981944D2 (de) 2002-08-29
ID27920A (id) 2001-05-03
CN1320215A (zh) 2001-10-31
US6742150B1 (en) 2004-05-25

Similar Documents

Publication Publication Date Title
Brglez et al. Combinational profiles of sequential benchmark circuits
DE69628143T2 (de) Jtag-prüfung eines busses unter verwendung von einsteckkarten mit jtag-logikschaltung
EP0008380B1 (en) Electronic circuit assembly for testing module interconnections
JP3842228B2 (ja) 半導体集積回路装置と設計自動化装置及び方法並びにプログラム
JPH08339236A (ja) クロック信号分配回路
US6321371B1 (en) Insertion of spare logic gates into the unused spaces between individual gates in standard cell artwork
US6292024B1 (en) Integrated circuit with a serpentine conductor track for circuit selection
US4428060A (en) Shift register latch circuit means for check and test purposes and contained in LSI circuitry conforming to level sensitive scan design (LSSD) rules and techniques
CN1714508A (zh) 用于修复集成电路设计缺陷的备用单元结构
CN105528984A (zh) 发射电极扫描驱动单元、驱动电路以及驱动方法、阵列基板
US6260175B1 (en) Method for designing an integrated circuit using predefined and preverified core modules having prebalanced clock trees
CN1145040C (zh) 按照应用而定的、包含集成电路的组件
US6260181B1 (en) Integrated circuit and the design method thereof
DE19811591A1 (de) Taktsignal modellierende Schaltung mit negativer Verzögerung
CN102521447B (zh) 基于二进制组合的毫米波场效应晶体管参数化建模方法
US6253354B1 (en) Method and apparatus for analyzing variations in source voltage of semiconductor device
Nakamura et al. LORES-Logic Reorganization System
Kim et al. An efficient methodology for extraction and simulation of transmission lines for application specific electronic modules
CN106841994A (zh) 一种扫描链
Chasrun et al. Build Testbenches for Verification in Shift Register ICs using SystemVerilog
RU2047922C1 (ru) Однотактный регистр сдвига
Sakashita et al. Cell-based test design method
CN1477697A (zh) 电源杂讯的分析方法及降低方法
JP2933584B2 (ja) 半導体集積回路装置及びマクロ端子クランプ処理方法
Basel et al. Hierarchical simulation of high speed digital interconnects using a packaging simulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee