CN106841994A - 一种扫描链 - Google Patents

一种扫描链 Download PDF

Info

Publication number
CN106841994A
CN106841994A CN201710089826.3A CN201710089826A CN106841994A CN 106841994 A CN106841994 A CN 106841994A CN 201710089826 A CN201710089826 A CN 201710089826A CN 106841994 A CN106841994 A CN 106841994A
Authority
CN
China
Prior art keywords
trigger
door
scanning
scan
scan chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710089826.3A
Other languages
English (en)
Inventor
马卓
余金山
丁军锋
栾晓琨
徐实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201710089826.3A priority Critical patent/CN106841994A/zh
Publication of CN106841994A publication Critical patent/CN106841994A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例公开了一种扫描链,应用于集成电路领域,在非扫描测试模式下触发器发生翻转时,避免扫描测试支路发生翻转,降低功能模式下扫描路径不必要的能量消耗。采用标准单元库中的电路元件进行设计,无需进行标准单元库的修改,减少电路成本和复杂度。所述扫描链包括多个触发器,所述多个触发器通过与门依次串连成一链式结构;所述与门的一个输入端连接本级触发器的扫描使能端,另一输入端连接所述本级触发器的输出端,与门输出端连接到下一级触发器的扫描输入端。

Description

一种扫描链
技术领域
本发明涉及集成电路扫描技术领域,尤其涉及一种扫描链。
背景技术
在集成电路设计中,需要测试电路是否存在制造性故障,以此来检测电路的正确性。常用的集成电路可测性设计(Design for Test,DFT)方法通过扫描链实现,将触发器串成链状结构,实现测试向量的扫入和测试结果的扫出。
扫描链中,一般由前一级触发器的输出端连接到后一级触发器的扫描输入端,在集成电路的设计中,为了满足扫描路径的时序要求,一般在前一级触发器的输出端与后一级触发器的扫描输入端之间增加缓冲器。在这种结构中,当集成电路工作在非扫描测试状态时(或者说处于功能逻辑状态时),若触发器在工作过程中发生信号翻转,则对应的扫描路径上的缓冲器也会发生信号翻转,造成不必要能量消耗。
发明内容
有鉴于此,本发明实施例提供一种扫描链,解决集成电路在非扫描测试状态下,扫描链链路中缓冲器的翻转引起的能量消耗的技术问题,降低电路的整体功耗。
本发明提供一种扫描链,可包括:
多个触发器,所述多个触发器通过与门依次串连成一链式结构;
所述与门的一个输入端连接本级触发器的扫描使能端,另一输入端连接所述本级触发器的输出端,与门输出端连接到下一级触发器的扫描输入端。
在第一种可能的实现方式中,所述触发器为标准单元库的触发器。
在第二种可能的实现方式中,所述与门为标准单元库的与门。
在第三种可能的实现方式中,所述与门为标准单元库中尺寸最小的与门。
从以上技术方案可以看出,本发明实施例具有以下优点:
本发明实施例中,触发器之间通过与门连接成扫描链,触发器的扫描输入端为非使能状态时,触发器的数据输入端有效,数据从触发器输出端输出后,与触发器的扫描输入端分别连接到所述与门的两个输入端,与门的输出作为扫描的输出端。此时,无论触发器是否发生翻转,与门的输出状态均为触发器的扫描输入端的状态,即扫描路径上的缓冲器的状态保持不变,不会发生翻转,也不会产生信号翻转导致的能量消耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。
图1为一种扫描链的传统结构示意图;
图2为图1所示扫描中扫描路径的局部示意图;
图3为本发明实施例中一种扫描链的结构示意图。
具体实施方式
本发明实施例提供了一种扫描链,避免集成电路在非扫描测试状态下,扫描路径中缓冲器中发生信号翻转,减少电路中信号翻转带来的不必要功耗。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都应当属于本发明保护的范围。
首先,参考图1所示,为一种扫描链的传统结构示意图,仅用于示意性的说明扫描链的结构,以8个触发器为例进行说明,图中FF表示触发器,管脚D为数据输入端,管脚SE为扫描使能端,管脚SI为扫描输入端,管脚CK为时钟端。当SE=“0”时,为非扫描状态,此时,SI输入的数据无效,触发器接收由D输入的数据,从输出管脚Q输出。当SE=“1”时,为扫描状态,此时,SI输入的数据有效,由管脚D输入的数据无效。管脚Q通过功能逻辑模块1(Functional Logic)与其它触发器的数据输入管脚D连接,同时通过缓冲器2与下一级触发器的扫描输入端连接。多个触发器依次串连在一起形成一个扫描链。
需要说明的是,一个触发器可以连接功能逻辑模块1,也可以不连接该模块,一个触发器连接功能逻辑模块1时,输出端Q可以通过功能逻辑模块1与逻辑功能上存在联系的某一个触发器的数据输入端连接,比如,图1中左列第一个触发器可以不与右列第一个触发器的数据输入端连接,而是与左列第二个触发器的数据输入端通过功能逻辑连接。
为了更好的说明现有扫描链会产生不必要功耗的问题,进一步地,在图1的基础上,参考图2所示,为图1中扫描链的局部示意图。图2中,当左端触发器的SE=0时,不对电路中的触发器进行测试,若触发器发生信号翻转,此时,触发器输出端连接的功能逻辑模块1以及缓冲器2中的电路结点会发生逻辑翻转。发生一次逻辑翻转,即对应电路结点电容执行一次充放电的过程,产生一定的功耗。此时,功能逻辑模块1发生翻转为正常现象,而缓冲器发生翻转则是不必要的,这种不必要的信号翻转必然会导致不可避免的功耗开销。
基于上述内容,本发明实施例提供一种扫描链,参考图3所示,为对应的结构示意图,其中各管脚的功能说明可以参考对图1以及图2的说明,这里不再赘述。
由于附图大小的限制,图3以4个触发器构成的扫描链为例进行示意性说明,由于连接原理类似,对于任意多触发器的连接可以参考图3所示。本实施例提供的扫描链包括:多个触发器,所述多个触发器通过与门3依次串连成一链式结构;与门3的一个输入端连接本级触发器FF的扫描使能端SE,与门3的另一输入端连接所述本级触发器的输出端,与门3的输出端连接到下一级触发器的扫描输入端SI。
本发明提供的扫描链的结构,其工作原理如下:为了避免在非扫描测试状态下由信号翻转导致的功耗开销,本实施例采用强制关闭缓冲器的方法。通过在触发器输出端增加一个两输入与门,将触发器的输出端等效为两个输出端,功能输出端(Q_func)和扫描输出端(Q_scan)。其中Q_func连接功能逻辑模块1,Q_scan作为扫描输出连接至下一级触发器的扫描输入端,扫描输出(Q_scan)是否有效被扫描使能端(SE)控制,当触发器处于非扫描测试状态时,触发器的管脚SE=0,此时,无论触发器信号是否发生翻转,扫描输出Q_scan均与SE的状态一致,不会发生信号翻转,进而不会产生多余的功耗。
优选地,所述触发器选用标准单元库的触发器。所述与门选用标准单元库的与门。进一步地,所述与门可以选尺寸最小的与门,减小电路面积。
本发明实施例提供的扫描链在实际使用时,在RTL(Register Transfer Level,寄存器传输级逻辑)描述到综合网表的逻辑综合过程中,可以不进行DFT扫描链的串链设计;基于综合网表,在每个触发器的输出端增加一个最小尺寸的两输入与门,该与门的一个输入端连接该触发器的输出端,另一个输入端连接扫描使能端,输出端作为整体的扫描输出(Q_scan);可以将每个触发器及其输出端新增的两输入与门组合,在物理设计布局布线的过程中整体移动,使该两输入与门贴紧对应的触发器。
本发明实施例中,触发器之间通过与门连接成扫描链,触发器的扫描输入端为非使能状态时,触发器的数据输入端有效,数据从触发器输出端输出后,与触发器的扫描输入端一起连接到所述与门的两个输入端,与门的输出作为扫描的输出端。此时,无论触发器是否发生翻转,与门的输出状态均与触发器的扫描输入端的状态一致,不会发生翻转,不会产生因翻转带来的能量消耗。降低芯片的整体功耗。
另外,在先进工艺所提供的标准单元库中,触发器的种类有数十种,并且每一种还对应有多种驱动能力,若单独针对标准单元库中每一种触发器特殊定制具有本发明实施例功能的触发器,无疑需要巨大的工作量。本实施例在原有标准单元库的基础上,实现图3所示的扫描链结构,无需对标准单元库进行改造,也无需特殊定制触发器,可以有效降低电路设计成本以及工作量。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种扫描链,其特征在于,包括:
多个触发器,所述多个触发器通过与门依次串连成一链式结构;
所述与门的一个输入端连接本级触发器的扫描使能端,所述与门的另一输入端连接所述本级触发器的输出端,所述与门的输出端连接到下一级触发器的扫描输入端。
2.根据权利要求1所述的扫描链,其特征在于,所述触发器为标准单元库的触发器。
3.根据权利要求1所述的扫描链,其特征在于,所述与门为标准单元库的与门。
4.根据权利要求3所述的扫描链,其特征在于,所述与门为标准单元库中尺寸最小的与门。
CN201710089826.3A 2017-02-20 2017-02-20 一种扫描链 Pending CN106841994A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710089826.3A CN106841994A (zh) 2017-02-20 2017-02-20 一种扫描链

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710089826.3A CN106841994A (zh) 2017-02-20 2017-02-20 一种扫描链

Publications (1)

Publication Number Publication Date
CN106841994A true CN106841994A (zh) 2017-06-13

Family

ID=59128505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710089826.3A Pending CN106841994A (zh) 2017-02-20 2017-02-20 一种扫描链

Country Status (1)

Country Link
CN (1) CN106841994A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111381151A (zh) * 2018-12-29 2020-07-07 龙芯中科技术有限公司 一种检测电路和检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057108A1 (en) * 2000-11-13 2002-05-16 Hitachi, Ltd. Semiconductor integrated circuit
CN1806179A (zh) * 2003-07-09 2006-07-19 松下电器产业株式会社 扫描测试设计方法、扫描测试电路、扫描测试电路插入用计算机辅助设计程序、大规模集成电路及携带式数码机器
CN102043123A (zh) * 2010-11-16 2011-05-04 无锡中星微电子有限公司 一种扫描链测试电路
CN102062836A (zh) * 2009-11-17 2011-05-18 三星半导体(中国)研究开发有限公司 扫描寄存器、扫描链、芯片及其测试方法
CN103884981A (zh) * 2014-04-16 2014-06-25 威盛电子股份有限公司 隔离电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057108A1 (en) * 2000-11-13 2002-05-16 Hitachi, Ltd. Semiconductor integrated circuit
CN1806179A (zh) * 2003-07-09 2006-07-19 松下电器产业株式会社 扫描测试设计方法、扫描测试电路、扫描测试电路插入用计算机辅助设计程序、大规模集成电路及携带式数码机器
CN102062836A (zh) * 2009-11-17 2011-05-18 三星半导体(中国)研究开发有限公司 扫描寄存器、扫描链、芯片及其测试方法
CN102043123A (zh) * 2010-11-16 2011-05-04 无锡中星微电子有限公司 一种扫描链测试电路
CN103884981A (zh) * 2014-04-16 2014-06-25 威盛电子股份有限公司 隔离电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张红南 等: "一种有效降低扫描结构测试功耗的方法", 《湖南大学学报(自然科学版)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111381151A (zh) * 2018-12-29 2020-07-07 龙芯中科技术有限公司 一种检测电路和检测方法

Similar Documents

Publication Publication Date Title
US20190204383A1 (en) 1149.1 tap linking modules
CN103576082B (zh) 低功率扫描触发器单元
US5463338A (en) Dual latch clocked LSSD and method
US7082559B2 (en) Semiconductor integrated circuit device and test method thereof
WO2021134220A1 (zh) 芯片、芯片测试方法及电子设备
US6289477B1 (en) Fast-scan-flop and integrated circuit device incorporating the same
US9322876B2 (en) Control test point for timing stability during scan capture
CN110007217B (zh) 一种低功耗边界扫描测试方法
US7222276B2 (en) Scan test circuit including a control test mode
US6815977B2 (en) Scan cell systems and methods
US7437634B2 (en) Test scan cells
US20080195991A1 (en) Methods for forming area-efficient scan chains in integrated circuits, and integrated circuits embodying the same
CN111539182A (zh) 一种对组合逻辑电路等价验证的分级方法
CN112733478B (zh) 用于对设计进行形式验证的装置
JPH06213974A (ja) 順序素子のテストを可能にするテスト構成の改良
CN106841994A (zh) 一种扫描链
KR100514319B1 (ko) 시스템 온 칩의 테스트를 위한 코아 접속 스위치
CN107345997A (zh) 一种基于测试壳的ip核测试方法
US20070300116A1 (en) Asynchronous set-reset circuit device
US8850381B1 (en) Automatic clock to enable conversion for FPGA based prototyping systems
CN109557459A (zh) 一种基于JTAG测试的SiP系统及其内部芯片的JTAG测试方法
CN109885518B (zh) 一种边界扫描结构与IEEE 1500 Wrapper转换接口
JP3573703B2 (ja) 半導体装置の製造方法
US20030188272A1 (en) Synchronous assert module for hardware description language library
CN211352196U (zh) 一种光路由器的故障模拟装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170613

RJ01 Rejection of invention patent application after publication