CN114503271A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN114503271A
CN114503271A CN202080069768.8A CN202080069768A CN114503271A CN 114503271 A CN114503271 A CN 114503271A CN 202080069768 A CN202080069768 A CN 202080069768A CN 114503271 A CN114503271 A CN 114503271A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
emitting elements
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080069768.8A
Other languages
English (en)
Inventor
太昌一
康在雄
姜信喆
文秀美
吴元植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114503271A publication Critical patent/CN114503271A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据实施方式的显示设备可以包括：衬底，包括显示区域和非显示区域，显示区域包括多个像素区域，多个像素区域中的每个包括发射区域，非显示区域在显示区域的至少一侧处；以及像素，设置在多个像素区域中的每个中。像素可以包括：第一电极和第二电极，在衬底上彼此隔开；多个发光元件，连接在第一电极和第二电极之间；以及光学图案，设置在多个发光元件上并且与多个发光元件中的至少一些重叠。在实施方式中，光学图案配置成提取从多个发光元件发射的光。

Description

显示设备
技术领域
本公开的各种实施方式涉及显示设备。
背景技术
发光二极管即使在恶劣的环境条件下也可以具有相对令人满意的耐久性，并且在寿命和亮度方面可以具有良好的性能。
为了将LED应用到照明设备、显示设备等，需要将LED连接到电极，使得可以将电源的电压施加到LED。关于LED的应用目的、减小电极所需空间的方法或者制造LED的方法，已经进行了关于LED和电极之间的布置关系的各种研究。
发明内容
技术问题
本公开的各种实施方式涉及具有提高的光输出效率的显示设备。
技术方案
根据本公开的实施方式的显示设备包括：衬底，包括显示区域和非显示区域，显示区域包括多个像素区域，多个像素区域中的每个包括发射区域，非显示区域在显示区域的至少一侧处；以及像素，设置在多个像素区域中的每个中。像素可以包括：第一电极和第二电极，在衬底上彼此隔开；多个发光元件，连接在第一电极和第二电极之间；以及光学图案，设置在多个发光元件上并且与多个发光元件中的至少一些重叠。
在本公开的实施方式中，光学图案可以配置成提取从多个发光元件发射的光。
在本公开的实施方式中，光学图案可以是透镜。
在本公开的实施方式中，显示设备还可以包括设置在第一电极和第二电极以及发光元件上的封装层。
在本公开的实施方式中，光学图案可以与封装层一体。
在本公开的实施方式中，封装层可以设置在光学图案上。
在本公开的实施方式中，光学图案可以包括多个子光学图案。多个子光学图案中的每个可以将多个发光元件中的特定数量的发光元件分组为一个单元，并且可以设置在该一个单元上。
在本公开的实施方式中，多个子光学图案可以具有彼此不同的形状。
在本公开的实施方式中，多个子光学图案可以具有相同的形状。
在本公开的实施方式中，显示设备还可以包括直接设置在多个发光元件中的每个的上表面上的绝缘层。光学图案可以设置在多个发光元件上，且绝缘层插置在光学图案和多个发光元件之间。
在本公开的实施方式中，显示设备还可以包括：第一接触电极，设置在绝缘层上并且将第一电极与发光元件的相对端中的一端电连接；以及第二接触电极，在绝缘层上与第一接触电极隔开，并且将第二电极与发光元件的相对端中的另一端电连接。光学图案可以覆盖第一接触电极的一部分和第二接触电极的一部分。
在本公开的实施方式中，光学图案可以包括光漫射颗粒。
根据本公开的实施方式的显示设备包括：衬底，包括显示区域和非显示区域，显示区域包括多个像素区域，多个像素区域中的每个包括发射区域，非显示区域在显示区域的至少一侧处；以及像素，设置在多个像素区域中的每个中。像素可以包括：第一电极和第二电极，在衬底上彼此隔开；多个发光元件，连接在第一电极和第二电极之间；绝缘光学图案，设置在多个发光元件中的每个的上表面上，并且提取从多个发光元件发射的光；第一接触电极和第二接触电极，在绝缘光学图案上彼此隔开；以及封装层，设置在第一接触电极和第二接触电极上。
根据本公开的实施方式的显示设备可以包括：衬底，包括显示区域和非显示区域，显示区域包括多个像素区域，多个像素区域各自包括发射区域，非显示区域围绕显示区域的至少一侧；以及像素，设置在多个像素区域中的每个中。像素可以包括：第一电极和第二电极，在衬底上彼此隔开；多个发光元件，连接在第一电极和第二电极之间；绝缘层，设置在多个发光元件中的每个的上表面上；第一接触电极和第二接触电极，在绝缘层上彼此隔开；封装层，设置在第一接触电极和第二接触电极上；以及光学层，设置在封装层上。
在本公开的实施方式中，光学层可以配置成提取从多个发光元件发射的光。
有益效果
本公开的实施方式可提供显示设备，其中光学图案设置在发光元件上以漫射和/或散射或聚集(或会聚)从发光元件发射的光，由此可提高光输出效率。
本公开的效果不受前述的限制，并且本文中预期到其它各种效果。
附图说明
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图1b是示出图1a的发光元件的示意性剖视图。
图2a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图2b是示出图2a的发光元件的示意性剖视图。
图3a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图3b是示出图3a的发光元件的示意性剖视图。
图4a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图4b是示出图4a的发光元件的示意性剖视图。
图5示出了根据本公开的实施方式的显示设备，并且特别地，是使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件中的任何一个作为光源的显示设备的示意性平面图。
图6a至图6e是示出图5中所示的一个像素中包括的组件的电连接关系的各种实施方式的电路图。
图7a和图7b是示出图5中所示的一个像素中包括的组件的电连接关系的各种实施方式的电路图。
图8是示意性地示出图5中所示的像素中的一个像素的平面图。
图9是示意性地示出图8的像素的包括除了第一堤图案之外的组件的平面图。
图10是沿图8的线I-I’截取的示意性剖视图。
图11是图10的部分EA的放大的示意性剖视图。
图12a和图12b示出了图11中所示的光学图案的不同实施方式，并且是与图10的部分EA对应的放大的示意性剖视图。
图13是沿图8的线II-II’截取的示意性剖视图。
图14示出了图13中所示的第一堤图案的另一实施方式，并且是与图8的线II-II’对应的示意性剖视图。
图15是沿图8的线III-III’截取的示意性剖视图。
图16示出了图10中所示的封装层的另一实施方式，并且是与图8的线I-I’对应的示意性剖视图。
图17a至图17c是示出图8的像素的不同实施方式的示意性平面图。
图18是示意性地示出根据本公开的实施方式的像素的平面图。
图19是沿图18的线IV-IV’截取的示意性剖视图。
图20是沿图18的线V-V’截取的示意性剖视图。
图21示出了根据本公开的实施方式的像素，并且是与图18的线IV-IV’对应的示意性剖视图。
图22a至图22d是示出图21的像素的不同实施方式的示意性剖视图。
具体实施方式
由于本公开允许各种变化和多个实施方式，因此将在附图中示出特定实施方式并在书面描述中详细描述。然而，这并不旨在将本公开限制于特定的实践模式，并且应当理解，不背离本公开的技术范围的所有改变、等同和替代都包含在本公开中。
在本公开全文中，相同的附图标记在本公开的各个附图和实施方式中表示相同的部分。为了清楚地说明，附图中的元件的尺寸可能被放大。应当理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，以下讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。在本公开中，单数形式也旨在包括复数形式，除非上下文另外清楚地指示。
还应当理解，当在本说明书中使用时，术语“包括(comprise)”、“包括(include)”、“具有(have)”等指定所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合的存在或添加。此外，在诸如层、膜、区域或板的第一部分设置在第二部分上的情况下，不仅可以是第一部分直接设置在第二部分上，而且还可以是第三部分介于它们之间。此外，在表达在第二部分上形成诸如层、膜、区域或板的第一部分的情况下，第二部分的其上形成有第一部分的表面不限于第二部分的上表面，而可以包括诸如第二部分的侧表面或下表面的其它表面。相反，在诸如层、膜、区域或板的第一部分在第二部分之下的情况下，不仅可以是第一部分直接在第二部分之下，而且还可以是第三部分介于它们之间。
参考附图描述本公开的实施方式和所需细节，以详细描述本公开，使得本公开所属技术领域的普通技术人员可以容易地实践本公开。此外，单数形式可以包括复数形式，只要在句子中没有具体提及即可。
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。图1b是示出图1a的发光元件的示意性剖视图。图2a是示意性地示出根据本公开的实施方式的发光元件的立体图。图2b是示出图2a的发光元件的示意性剖视图。图3a是示意性地示出根据本公开的实施方式的发光元件的立体图。图3b是示出图3a的发光元件的示意性剖视图。图4a是示意性地示出根据本公开的实施方式的发光元件的立体图。图4b是示出图4a的发光元件的示意性剖视图。
为了解释起见，将参考图1a、图1b、图2a、图2b、图3a和图3b描述通过蚀刻方法制造的发光元件，并且然后将参考图4a和图4b描述通过生长方法制造的发光元件。在本公开的实施方式中，发光元件LD的种类和/或形状不限于图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的实施方式。
参考图1a、图1b、图2a、图2b、图3a和图3b，发光元件LD可以包括第一半导体层11、第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件LD可以被实现为通过连续地堆叠第一半导体层11、有源层12和第二半导体层13而形成的发射叠层。
在本公开的实施方式中，发光元件LD可以形成为在一个方向上延伸的形状。如果发光元件LD延伸的方向被定义为纵向方向，则发光元件LD可以在延伸方向上具有一端和另一端。第一半导体层11和第二半导体层13中的任何一个可以设置在发光元件LD的一端上，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的另一端上。
发光元件LD可以具有各种形状。例如，发光元件LD可以具有在纵向方向上延伸的杆状形状或棒状形状(即，具有大于1的纵横比)。在本公开的实施方式中，发光元件LD相对于纵向方向的长度L可以大于其直径(D，或截面的宽度)。发光元件LD可以包括制造成具有小尺寸(例如，具有对应于微米级或纳米级的长度L和/或直径D)的发光二极管。在本公开的各种实施方式中，可以改变发光元件LD的形状以满足照明设备或自发射显示设备的要求(或设计条件)。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括n型半导体层，该n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，第一半导体层11的组成材料不限于此，并且第一半导体层11可以由各种其它材料形成。
有源层12可以设置在第一半导体层11上，并且具有单量子阱结构或多量子阱结构。有源层12的位置可以根据发光元件LD的类型以各种方式改变。有源层12可以发射具有400nm到900nm的波长的光，并且使用双异质结构。在本公开的实施方式中，掺杂有导电掺杂剂的包层(未示出)可以形成在有源层12之上和/或之下。例如，包层可以由AlGaN层或InAlGaN层形成。在实施方式中，可以使用诸如AlGaN或AlInGaN的材料来形成有源层12，并且可以使用各种其它材料来形成有源层12。
如果将预定电压或更高的电场施加在发光元件LD的相对端之间，则发光元件LD通过有源层12中的电子-空穴对的耦合来发射光。由于可以基于前述原理来控制发光元件LD的光发射，所以发光元件LD可以用作各种发光器件(包括显示设备的像素)的光源。
第二半导体层13可以设置在有源层12上，并且包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括p型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。然而，用于形成第二半导体层13的材料不限于此，并且第二半导体层13可以由各种其它材料形成。
在本公开的实施方式中，第一半导体层11和第二半导体层13可以相对于发光元件LD的纵向方向(L)具有不同的宽度(或厚度)。例如，第一半导体层11相对于发光元件LD的纵向方向(L)可以具有比第二半导体层13的宽度(或厚度)大的宽度(或厚度)。因此，如图1a至图3b中所示，发光元件LD的有源层12可以设置在更靠近第二半导体层13的上表面而不是更靠近第一半导体层11的下表面的位置处。
在本公开的实施方式中，除了包括第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括设置在第二半导体层13上的附加电极15。在实施方式中，如图3a和图3b中所示，发光元件LD还可以包括设置在第一半导体层11的一端上的附加电极16。
尽管附加电极15和16中的每个可以是欧姆接触电极，但是本公开不限于此，并且其根据实施方式可以是肖特基接触电极。此外，附加电极15和16中的每个可以包括金属或金属氧化物。例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或合金可以单独使用或相互组合使用。然而，本公开不限于此。
包括在相应的附加电极15和16中的材料可以彼此相同或不同。附加电极15和16可以是透明的或半透明的。因此，从发光元件LD产生的光可以穿过附加电极15和16，并且然后可以发射到发光元件LD外部。在一些实施方式中，在从发光元件LD产生的光通过除了发光元件LD的相对端之外的区域而不是穿过附加电极15和16发射到发光元件LD外部的情况下，附加电极15和16可以包括不透明的金属。
在本公开的实施方式中，发光元件LD还可以包括绝缘层14。然而，在一些实施方式中，可以省略绝缘层14，或者可以设置成仅覆盖第一半导体层11、有源层12和第二半导体层13中的一些。
绝缘层14可以防止有源层12由于与除了第一半导体11和第二半导体层13之外的导电材料接触而短路。此外，由于绝缘层14，可以最小化发光元件LD的表面上的缺陷的发生，由此可以提高发光元件LD的寿命和效率。在多个发光元件LD设置成彼此密切接触的情况下，绝缘层14可以防止在发光元件LD之间发生不希望的短路。不限制是否设置绝缘层14，只要可以防止有源层12与外部导电材料短路即可。
如图1a和图1b中所示，绝缘层14可以设置成围绕包括第一半导体层11、有源层12、第二半导体层13和附加电极15的发射叠层的外周表面的形状。为了解释起见，图1a示出了绝缘层14的一部分已被去除。发光元件LD中包括的第一半导体层11、有源层12、第二半导体层13和附加电极15可以被绝缘层14围绕。
尽管在上述实施方式中，绝缘层14已经被描述为围绕第一半导体层11、有源层12、第二半导体层13和附加电极15的整个外周表面，但是本公开不限于此。
在一些实施方式中，如图2a和图2b中所示，绝缘层14可以围绕第一半导体层11、有源层12和第二半导体层13的相应外周表面，并且可以不围绕设置在第二半导体层13上的附加电极15的整个外周表面，或者可以仅围绕附加电极15的外周表面的一部分而不围绕附加电极15的外周表面的其它部分。这里，绝缘层14可以允许发光元件LD的至少相对端暴露于外部。例如，绝缘层14可以不仅允许设置在第二半导体层13的一端上的附加电极15暴露于外部，而且允许第一半导体层11的一端暴露于外部。在实施方式中，如图3a和图3b中所示，在附加电极15和16分别设置在发光元件LD的相对端上的情况下，绝缘层14可以允许附加电极15和16中的每个的至少一部分暴露于外部。可替代地，在实施方式中，可以不设置绝缘层14。
在本公开的实施方式中，绝缘层14可以包括透明绝缘材料。例如，绝缘层14可以包括选自由SiO2、Si3N4、Al2O3和TiO2组成的组中的至少一种绝缘材料，但不限于此。换句话说，可以使用具有绝缘性质的各种材料。
如果绝缘层14设置在发光元件LD上，则可以防止有源层12与未示出的第一电极和/或第二电极短路。此外，由于绝缘层14，可以最小化发光元件LD的表面上的缺陷的发生，由此可以提高发光元件LD的寿命和效率。在多个发光元件LD设置成彼此密切接触的情况下，绝缘层14可以防止在发光元件LD之间发生不希望的短路。
发光元件LD可以用作各种显示设备的光源。发光元件LD可以通过表面处理工艺制造。例如，可以对发光元件LD进行表面处理，使得当将多个发光元件LD与流体溶液(或溶剂)混合并且然后提供给每个发射区域(例如，每个像素的发射区域或每个子像素的发射区域)时，发光元件LD可以在溶液中均匀地分布而不是不均匀地聚集。
包括以上描述的发光元件LD的发光器件不仅可以用在显示设备中，而且还可以用在需要光源的各种器件中。例如，在多个发光元件LD设置在显示面板的每个像素的发射区域中的情况下，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD也可以用于需要光源的其它类型的设备(诸如，照明设备)。
接下来，将参考图4a和图4b描述通过生长方法制造的发光元件LD。
通过生长方法制造的发光元件LD的以下描述将集中于与上述实施方式的不同之处，并且在以下描述中未单独解释的发光元件LD的组件可以与前述实施方式的组件一致。相同的附图标记用于表示相同的组件，并且相似的附图标记用于表示相似的组件。
参考图4a和图4b，根据本公开的实施方式的发光元件LD可以包括第一半导体层11、第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。在一些实施方式中，发光元件LD可以包括具有核-壳结构的发射图案10。发射图案10可以包括设置在发光元件LD的中央部分中的第一半导体层11、围绕第一半导体层11的至少一侧的有源层12、围绕有源层12的至少一侧的第二半导体层13以及围绕第二半导体层13的至少一侧的附加电极15。
发光元件LD可以形成为在一个方向上延伸的多棱锥形状。例如，发光元件LD可以具有六棱锥形状。如果发光元件LD延伸的方向被定义为纵向方向(L)，则发光元件LD可以在纵向方向(L)上具有一端(或下端)和另一端(或下端)。发光元件LD的一端(或下端)上的第一半导体层11和第二半导体层13中的任一个的一部分可以暴露于外部。发光元件LD的另一端(或上端)上的第一半导体层11和第二半导体层13中的另一个的一部分可以暴露于外部。例如，可以暴露发光元件LD的一端(或下端)上的第一半导体层11的一部分，并且可以暴露发光元件LD的另一端(或上端)上的第二半导体层13的一部分。在实施方式中，在发光元件LD包括附加电极15的情况下，可以暴露在发光元件LD的另一端(或上端)上围绕第二半导体层13的至少一侧的附加电极15的一部分。
在本公开的实施方式中，第一半导体层11可以设置在发光元件LD的核(即，中央(或中间)部分)中。发光元件LD可以具有与第一半导体层11的形状对应的形状。例如，如果第一半导体层11具有六棱锥形状，则发光元件LD和发射图案10各自也可以具有六棱锥形状。
有源层12可以设置成和/或形成为在发光元件LD的纵向方向(L)上围绕第一半导体层11的外周表面的形状。详细地，有源层12可以设置成和/或形成为在发光元件LD的纵向方向(L)上围绕第一半导体层11的区域而不是第一半导体层11的相对端中的下端的形状。
第二半导体层13可以设置成和/或形成为在发光元件LD的纵向方向(L)上围绕有源层12的形状，并且可以包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。
在本公开的实施方式中，发光元件LD可以包括围绕第二半导体层13的至少一侧的附加电极15。附加电极15可以是电连接到第二半导体层13的欧姆接触电极，但是本公开不限于此。
如上所述，发光元件LD可以具有六棱锥形状，且其相对端向外突出，并且可以实现为具有核-壳结构的发射图案10，该核-壳结构包括设置在其中央部分中的第一半导体层11、围绕第一半导体层11的有源层12、围绕有源层12的第二半导体层13以及围绕第二半导体层13的附加电极15。第一半导体层11可以设置在具有六棱锥形状的发光元件LD的一端(或下端)上，并且附加电极15可以设置在发光元件LD的另一端(或上端)上。
在实施方式中，发光元件LD还可以包括绝缘层14，其设置在具有核-壳结构的发射图案10的外周表面上。绝缘层14可以包括透明绝缘材料。
图5示出了根据本公开的实施方式的显示设备，并且特别地，是使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件中的任何一个作为光源的显示设备的示意性平面图。
为了解释起见，图5集中于其上显示图像的显示区域示意性地示出了显示设备的结构。在一些实施方式中，虽然未示出，但是在显示设备中还可以设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条线。
参考图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b和图5，根据本公开的实施方式的显示设备可以包括衬底SUB、设置在衬底SUB中的多个像素PXL(并且像素PXL中的每个包括至少一个发光元件LD)、设置在衬底SUB中并且配置成驱动像素PXL的驱动器(未示出)以及设置成将像素PXL连接到驱动器的线组件(未示出)。
根据驱动发光元件LD的方法，可以将显示设备分为无源矩阵型显示设备和有源矩阵型显示设备。例如，在显示设备被实现为有源矩阵型的情况下，像素PXL中的每个可以包括配置成控制待提供给发光元件LD的电流量的驱动晶体管以及配置成向驱动晶体管传输数据信号的开关晶体管。
最近，考虑到分辨率、对比度和工作速度，能够选择性地接通每个像素PXL的有源矩阵型显示设备已经成为主流。然而，本公开不限于此。例如，其中像素PXL可以按组接通的无源矩阵型显示设备也可以采用用于驱动发光元件LD的组件(例如，第一电极和第二电极)。
衬底SUB可以包括显示区域DA和非显示区域NDA。
在实施方式中，显示区域DA可以设置在显示设备的中央部分中，并且非显示区域NDA可以以围绕显示区域DA的方式设置在显示设备的外围部分中。显示区域DA和非显示区域NDA的位置不限于此，并且可以改变其位置。
显示区域DA可以是其中设置用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置用于驱动像素PXL的驱动器和用于将像素PXL连接到驱动器的线组件中的一些的区域。
显示区域DA可以具有各种形状。例如，显示区域DA可以设置成包括线型边的闭合多边形形状。可替代地，显示区域DA可以设置成包括弯曲边的圆形形状和/或椭圆形形状。作为另一种选择，显示区域DA可以设置成各种形状，诸如，包括线型边和弯曲边的半圆形形状和半椭圆形形状。
非显示区域NDA可以设置在显示区域DA的至少一侧处。在本公开的实施方式中，非显示区域NDA可以围绕显示区域DA的外围(或边缘)。
衬底SUB可以包括允许光透射的透明绝缘材料。
衬底SUB可以是刚性衬底。例如，刚性衬底可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。衬底SUB可以是柔性衬底。
衬底SUB上的一个区域可以设置为其中设置像素PXL的显示区域DA，并且其另一区域可以设置为非显示区域NDA。例如，衬底SUB可以包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，显示区域DA包括其上形成有相应像素PXL的多个像素区域。
像素PXL可以在衬底SUB上设置在显示区域DA中。在本公开的实施方式中，像素PXL可以以条状或PenTile布置结构布置在显示区域DA中，但是本公开不限于此。
像素PXL中的每个可以包括至少一个发光元件LD，其配置成响应于相应的扫描信号和相应的数据信号而被驱动。发光元件LD可以具有对应于微米级或纳米级的小尺寸，并且可以与设置成与其邻近的发光元件LD并联连接，但是本公开不限于此。发光元件LD可以形成每个像素PXL的光源。
像素PXL中的每个可以包括至少一个光源，其由预定信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一驱动电源和第二驱动电源)驱动。例如，像素PXL中的每个可以包括图1a至图4b的实施方式中的每个中所示的发光元件LD，例如，具有对应于纳米级或微米级的小尺寸的至少一个超小型发光元件LD。然而，在本公开的实施方式中，可以用作像素PXL中的每个的光源的发光元件LD的类型不限于此。
在本公开的实施方式中，像素PXL的颜色、类型和/或数量不受特别限制。例如，从每个像素PXL发射的光的颜色可以以各种方式改变。
驱动器可通过线组件向像素PXL中的每个提供预定信号和预定电力电压，并且因此控制像素PXL的操作。为了解释起见，在图5中，省略了线组件。
驱动器可包括：扫描驱动器，配置成通过扫描线向像素PXL提供扫描信号；发射驱动器，配置成通过发射控制线向像素PXL提供发射控制信号；数据驱动器，配置成通过数据线向像素PXL提供数据信号；以及时序控制器。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
图6a至图6e是示出图5中所示的一个像素中包括的组件的电连接关系的各种实施方式的电路图。
例如，图6a至图6e示出了可以在有源显示设备中使用的像素PXL中包括的组件的电连接关系的不同实施方式。然而，可应用于本公开的实施方式的像素PXL中包括的组件的类型不限于此。
在图6a至图6e中，不仅图5中所示的像素中的每个中包括的组件而且其中设置组件的区域也包含在术语“像素PXL”的定义中。在实施方式中，图6a至图6e中所示的每个像素PXL可以是图5的显示设备中设置的像素PXL中的任一个。像素PXL可以具有彼此基本上相同或相似的结构。
参考图1a至图4b、图5以及图6a至图6e，每个像素(PXL，下文中称为“像素”)可以包括发射单元EMU，发射单元EMU配置成产生具有对应于数据信号的亮度的光。像素PXL可以选择性地还包括配置成驱动发射单元EMU的像素电路144。
在实施方式中，发射单元EMU可以包括并联连接在第一驱动电源VDD所施加的第一电力线PL1和第二驱动电源VSS所施加的第二电力线PL2之间的多个发光元件LD。例如，发射单元EMU可以包括经由像素电路144和第一电力线PL1连接到第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、通过第二电力线PL2连接到第二驱动电源VSS的第二电极EL2(或“第二对准电极”)以及在第一电极EL1和第二电极EL2之间以相同的方向彼此并联连接的多个发光元件LD。在本公开的实施方式中，第一电极EL1可以是阳极电极，并且第二电极EL2可以是阴极电极。
在本公开的实施方式中，包括在发射单元EMU中的发光元件LD中的每个可以包括通过第一电极EL1连接到第一驱动电源VDD的第一端以及通过第二电极EL2连接到第二驱动电源VSS的第二端。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以设置为高电位电源，并且第二驱动电源VSS可以设置为低电位电源。这里，可以将第一驱动电源VDD和第二驱动电源VSS之间的电位差设置为等于或大于在像素PXL的发光时段期间发光元件LD的阈值电压的值。
如上所述，在第一电极EL1和第二电极EL2之间以相同的方向(例如，以正向方向)彼此并联连接的发光元件LD可以形成相应的有效光源，具有不同电位的电压分别被提供给第一电极EL1和第二电极EL2。可以收集有效光源以形成像素PXL的发射单元EMU。
发射单元EMU的发光元件LD可以发射具有与通过像素电路144向其提供的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路144可以向发射单元EMU提供与相应帧数据的灰度级对应的驱动电流。提供给发射单元EMU的驱动电流可以分到以相同的方向彼此连接的发光元件LD中。因此，发光元件LD中的每个可以发射具有与施加到其的电流对应的亮度的光，使得发射单元EMU可以发射具有与驱动电流对应的亮度的光。
尽管图6a至图6e示出了其中发光元件LD在第一驱动电源VDD和第二驱动电源VSS之间以相同的方向彼此连接的实施方式，但是本公开不限于此。在实施方式中，除了包括形成相应的有效光源的发光元件LD之外，发射单元EMU还可以包括至少一个无效光源。例如，如图6d和图6e中所示，至少一个反向发光元件LDr还可以连接在发射单元EMU的第一电极EL1和第二电极EL2之间。反向发光元件LDr与形成有效光源的发光元件LD一起可以在第一电极EL1和第二电极EL2之间彼此并联连接。这里，反向发光元件LDr可以以与发光元件LD的方向相反的方向连接在第一电极EL1和第二电极EL2之间。即使当在第一电极EL1和第二电极EL2之间施加预定的驱动电压(例如，正常方向的驱动电压)时，反向发光元件LDr仍保持禁用。因此，电流基本上不流过反向发光元件LDr。
像素电路144可以连接到相应像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(i是自然数)和第j列(j是自然数)上，则像素PXL的像素电路144可以连接到显示区域DA的第i条扫描线Si和第j条数据线Dj。在实施方式中，如图6a和图6b中所示，像素电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。像素电路144的结构不限于图6a和图6b中所示的实施方式。
首先，参考图6a，像素电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管(T1；开关晶体管)的第一端子可以连接到数据线Dj，并且其第二端子可以连接到第一节点N1。这里，第一晶体管T1的第一端子和第二端子是不同的端子，并且例如，如果第一端子是源电极，则第二端子可以是漏电极。第一晶体管T1的栅电极可以连接到第i条扫描线Si。
当从第i条扫描线Si提供具有能够使第一晶体管T1导通的电压(例如，低电平电压)的扫描信号时，第一晶体管T1导通以将第j条数据线Dj与第一节点N1电连接。这里，相应帧的数据信号被提供给第j条数据线Dj，由此数据信号传输到第一节点N1。传输到第一节点N1的数据信号可以充电到存储电容器Cst。
第二晶体管(T2；驱动晶体管)的第一端子可以连接到第一驱动电源VDD，并且其第二端子可以电连接到发光元件LD的第一电极EL1。第二晶体管T2的栅电极可以连接到第一节点N1。这样，第二晶体管T2可以响应于第一节点N1的电压来控制待提供给发光元件LD的驱动电流量。
存储电容器Cst的一个电极可以连接到第一驱动电源VDD，并且其另一电极可以连接到第一节点N1。存储电容器Cst利用与提供给第一节点N1的数据信号对应的电压充电，并维持充电的电压直到提供后续帧的数据信号。
图6a和图6b各自示出了像素电路144，其包括配置成向像素PXL传输数据信号的第一晶体管T1、配置成存储数据信号的存储电容器Cst以及配置成向发光元件LD提供与数据信号对应的驱动电流的第二晶体管T2。
然而，本公开不限于此，并且像素电路144的结构可以以各种方式改变。例如，像素电路144还可以包括至少一个晶体管元件(诸如，配置成补偿第二晶体管T2的阈值电压的晶体管元件、配置成初始化第一节点N1的晶体管元件和/或配置成控制发光元件LD的发光时间的晶体管元件)或其它电路元件(诸如，用于提高第一节点N1的电压的升压电容器)。
此外，尽管在图6a中包括在像素电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)被示出为由P型晶体管形成，但是本公开不限于此。换句话说，像素电路144中包括的第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
参考图1a至图4b、图5和图6b，根据本公开的实施方式的第一晶体管T1和第二晶体管T2可以由N型晶体管形成。除了由于晶体管类型的改变而导致的一些组件的连接位置的改变之外，图6b中所示的像素电路144的配置和操作类似于图6a的像素电路144的配置和操作。因此，将简化与其相关的描述。
在本公开的实施方式中，图6b中所示的像素电路144可以包括由N型晶体管形成的第一晶体管T1和第二晶体管T2以及存储电容器Cst。在第一晶体管T1和第二晶体管T2由N型晶体管形成的情况下，发射单元EMU可以连接在第一驱动电源VDD和像素电路144之间，以确保存储电容器Cst的稳定，存储电容器Cst配置成利用与提供给第一节点N1的数据信号对应的电压充电。这里，本公开不限于此。在实施方式中，图6b中所示的发射单元EMU可以连接在像素电路144和第二驱动电源VSS之间。在本公开的实施方式中，像素电路144的配置不限于图6a和图6b中所示的实施方式。例如，可以以与图6c和图6d中所示的实施方式的方式相同的方式来配置像素电路144。
如图6c和图6d中所示，像素电路144还可以连接到至少另一条扫描线。例如，设置在显示区域DA的第i行上的像素PXL还可以连接到第i-1条扫描线Si-1和/或第i+1条扫描线Si+1。在实施方式中，像素电路144可以不仅连接到第一驱动电源VDD和第二驱动电源VSS，而且还连接到第三电源。例如，像素电路144还可以连接到初始化电源Vint。
像素电路144可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管(T1；驱动晶体管)的一个电极(例如，源电极)可经由第五晶体管T5连接到第一驱动电源VDD，并且其另一电极(例如，漏电极)可经由第六晶体管T6连接到发光元件LD的一端。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制经由发光元件LD在第一驱动电源VDD和第二驱动电源VSS之间流动的驱动电流。前述第一晶体管T1可以具有与参考图6a描述的第二晶体管T2的配置相同的配置。
第二晶体管(T2；开关晶体管)可以连接在连接到像素PXL的第j条数据线Dj和第一晶体管T1的源电极之间。第二晶体管T2的栅电极可以连接到与像素PXL连接的第i条扫描线Si。当从第i条扫描线Si提供具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2可以导通以将第j条数据线Dj电连接到第一晶体管T1的源电极。因此，如果第二晶体管T2导通，则从第j条数据线Dj提供的数据信号可以传输到第一晶体管T1。前述第二晶体管T2可以具有与参考图6a描述的第一晶体管T1的配置相同的配置。
第三晶体管T3可以连接在第一晶体管T1的漏电极和第一节点N1之间。第三晶体管T3的栅电极可以连接到第i条扫描线Si。当从第i条扫描线Si提供具有栅极导通电压的扫描信号时，第三晶体管T3可以导通以将第一晶体管T1的漏电极电连接到第一节点N1。
第四晶体管T4可以连接在第一节点N1和将被施加初始化电源Vint的初始化电力线IPL之间。第四晶体管T4的栅电极可以连接到前一扫描线，例如，第i-1条扫描线Si-1。当具有栅极导通电压的扫描信号提供给第i-1条扫描线Si-1时，第四晶体管T4可以导通，使得初始化电源Vint的电压可以传输到第一节点N1。这里，初始化电源Vint可以具有等于或小于数据信号的最小电压的电压。
第五晶体管T5可以连接在第一驱动电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极可以连接到相应的发射控制线，例如，第i条发射控制线Ei。当具有栅极截止电压的发射控制信号被提供给第i条发射控制线Ei时，第五晶体管T5可以截止，并且在其它情况下可以导通。
第六晶体管T6可以连接在第一晶体管T1和发光元件LD的第一端之间。第六晶体管T6的栅电极可以连接到第i条发射控制线Ei。当具有栅极截止电压的发射控制信号被提供给第i条发射控制线Ei时，第六晶体管T6可以截止，并且在其它情况下可以导通。
第七晶体管T7可以连接在初始化电力线IPL和发光元件LD的第一端之间。第七晶体管T7的栅电极可以连接到后续组的扫描线中的任何一条，例如连接到第i+1条扫描线Si+1。当具有栅极导通电压的扫描信号被提供给第i+1条扫描线Si+1时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以提供给发光元件LD的第一端。
存储电容器Cst可以连接在第一驱动电源VDD和第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压二者对应的电压。
尽管在图6c和图6d中，像素电路144中包括的晶体管(例如，第一晶体管T1至第七晶体管T7)已经被示出为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
在本公开的实施方式中，像素电路144的配置不限于图6a至图6d中所示出的实施方式。例如，可以以与图6e中所示的实施方式的方式相同的方式来配置像素电路144。
如图6e中所示，像素电路144还可以连接到控制线CLi和感测线SENj。例如，设置在显示区域DA的第i行和第j列上的像素PXL的像素电路144可以连接到显示区域DA的第i条控制线CLi和第j条感测线SENj。以上描述的像素电路144还可以包括第三晶体管T3以及包括图6a和图6b中所示的第一晶体管T1和第二晶体管T2。
第三晶体管T3连接在第二晶体管T2和第j条感测线SENj之间。例如，第三晶体管T3的一个电极可以连接到与第一电极EL1连接的第二晶体管T2的一个端子(例如，源电极)，并且第三晶体管T3的另一电极可以连接到第j条感测线SENj。在感测线SENj被省略的情况下，第三晶体管T3的栅电极可以连接到第j条数据线Dj。
在实施方式中，第三晶体管T3的栅电极连接到第i条控制线CLi。在省略了第i条控制线CLi的情况下，第三晶体管T3的栅电极可以连接到第i条扫描线Si。第三晶体管T3可以由在预定的感测时段期间具有栅极导通电压(例如，高电平电压)并且被提供给第i条控制线CLi的控制信号导通，使得第j条感测线SENj和第二晶体管T2可以彼此电连接。
在实施方式中，感测时段可以是其中提取设置在显示区域DA中的像素PXL中的每个的特征信息(例如，第二晶体管T2的阈值电压等)的时段。在上述感测时段期间，可以通过经由第j条数据线Dj和第一晶体管T1向第一节点N1提供能够使第二晶体管T2导通的预定参考电压或者将每个像素PXL连接到电流源等来使第二晶体管T2导通。此外，可以通过向第三晶体管T3提供具有栅极导通电压的控制信号来使第三晶体管T3导通而将第二晶体管T2连接到第j条感测线SENj。因此，每个像素PXL的包括第二晶体管T2的阈值电压等的特征信息可以通过第j条感测线SENj提取。所提取的特征信息可以用于转换图像数据以补偿像素PXL之间的特征偏差。
尽管图6e示出了第一晶体管T1至第三晶体管T3中的全部是N型晶体管的实施方式，但是本公开不限于此。例如，第一晶体管T1至第三晶体管T3中的至少一个可以改变为P型晶体管。此外，尽管图6e示出了发射单元EMU连接在像素电路144和第二驱动电源VSS之间的实施方式，但是发射单元EMU可以连接在第一驱动电源VDD和像素电路144之间。
尽管图6a至图6e示出了其中每个发射单元EMU的所有发光元件LD彼此并联连接的实施方式，但是本公开不限于此。在实施方式中，发射单元EMU可以包括至少一个串联组，该串联组包括彼此并联连接的多个发光元件LD。换句话说，发射单元EMU可以由串联/并联组合结构形成。以下将参考图7a和图7b描述前述配置。
可以应用于本公开的像素PXL的结构不限于图6a至图6e中所示的实施方式，并且相应的像素可以具有各种结构。在本公开的实施方式中，每个像素PXL可以配置在无源发光显示设备等中。在这种情况下，可以省略像素电路144，并且包括在发射单元EMU中的发光元件LD的相对端可以直接连接到扫描线Si-1、Si和Si+1、第j条数据线Dj、预定的控制线、将被施加第一驱动电源VDD的第一电力线PL1和/或将被施加第二驱动电源VSS的第二电力线PL2。
图7a和图7b是示出图5中所示的一个像素中包括的组件的电连接关系的各种实施方式的电路图。如图7a和图7b中所示，每个像素PXL的发射单元EMU可以配置成包括彼此连续地连接的多个串联组。在图7a和图7b的实施方式的以下描述中，将省略与图6a至图6e的实施方式的组件相似或相同的组件的详细解释(例如，像素电路144的详细解释)，以避免冗余解释。
首先，参考图7a，发射单元EMU可以包括彼此串联连接的多个发光元件。例如，发射单元EMU可以包括以正向方向串联连接在第一电源VDD和第二电源VSS之间的第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4，并且因此形成有效的光源。在以下实施方式中，术语“发光元件LD”或“多个发光元件LD”将用于任意地指定第一发光元件LD1至第四发光元件LD4中的一个发光元件，或者共同指定第一发光元件LD1至第四发光元件LD4。
第一发光元件LD1的一端(例如，第二半导体层)可以通过第一电极EL1连接到第一驱动电源VDD，并且第一发光元件LD1的另一端(例如，第一半导体层)可以通过连接在第一串联组和第二串联组之间的第一中间电极CTE1连接到第二发光元件LD2的一端(例如，第二半导体层)。
第二发光元件LD2的一端可以连接到第一中间电极CTE1，并且第二发光元件LD2的另一端(例如，第一半导体层)可以通过连接在第二串联组和第三串联组之间的第二中间电极CTE2连接到第三发光元件LD3的一端(例如，第二半导体层)。
第三发光元件LD3的一端可以连接到第二中间电极CTE2，并且第三发光元件LD3的另一端(例如，第一半导体层)可以通过连接在第三串联组和第四串联组之间的第三中间电极CTE3连接到第四发光元件LD4的一端(例如，第二半导体层)。
第四发光元件LD4的一端可以连接到第三中间电极CTE3，并且第四发光元件LD4的另一端(例如，第一半导体层)可以通过第二电极EL2连接到第二驱动电源VSS。
如上所述，第一发光元件LD1至第四发光元件LD4可以串联连接在像素PXL的发射区域EMU的第一电极EL1和第二电极EL2之间。
在具有其中发光元件LD彼此串联连接的结构的发射单元EMU的情况下，与具有其中发光元件LD彼此并联连接的结构的发射单元EMU的情况相比，可以增加施加在第一电极EL1和第二电极EL2之间的电压，并且可以减小流过发射单元EMU的驱动电流量。因此，在每个像素PXL的发射单元EMU具有串联结构的情况下，可以降低显示设备的功耗。
在实施方式中，可以以包括彼此并联连接的多个发光元件LD的形式设置至少一个串联组。在这种情况下，每个像素PXL的发射单元EMU可以由串联/并联组合结构形成。例如，可以如图7b中所示那样配置发射单元EMU。
接下来，参考图7b，像素PXL的发射单元EMU可以包括多个串联组，这些串联组在第一驱动电源VDD和第二驱动电源VSS之间彼此连续地连接。串联组中的每个可以包括一个或多个发光元件LD，其以正向方向连接在构成相应串联组的电极对的两个电极之间。例如，发射单元EMU可以包括连续地连接在第一驱动电源VDD和第二驱动电源VSS之间的第一串联组SET1至第三串联组SET3。第一串联组SET1至第三串联组SET3中的每个可以包括构成相应串联组的电极对的两个电极EL1和EL2a、EL2b和EL3a以及EL3b和EL4，以及以正向方向(即，以相同的方向)在每两个电极EL1和EL2a、EL2b和EL3a以及EL3b和EL4之间彼此并联连接的多个发光元件LD。
第一串联组SET1可以包括构成发射单元EMU中包括的电极对的两个电极EL1和EL2a、EL2b和EL3a以及EL3b和EL4中的第一电极EL1和第2a电极EL2a以及连接在第一电极EL1和第2a电极EL2a之间的至少一个第一发光元件LD1。例如，第一串联组SET1可以包括经由像素电路144连接到第一驱动电源VSS的第一电极EL1、连接到第二驱动电源VSS的第2a电极EL2a以及连接在第一电极EL1和第2a电极EL2a之间的多个第一发光元件LD1。每个第一发光元件LD1的一端(例如，第二半导体层)可以电连接到第一串联组SET1的第一电极EL1，并且其另一端(例如，第一半导体层)可以电连接到第一串联组SET1的第2a电极EL2a。第一发光元件LD1可以并联连接在第一电极EL1和第2a电极EL2a之间，并且在第一电极EL1和第2a电极EL2a之间以相同的方向(例如，正向方向)连接。在实施方式中，至少一个反向发光元件(参考图6e的LDr)还可以连接到第一串联组SET1。反向发光元件LDr与形成有效光源的第一发光元件LD1一起可以并联连接在第一电极EL1和第2a电极EL2a之间。反向发光元件LDr可以以与第一发光元件LD1的方向相反的方向连接在第一电极EL1和第2a电极EL2a之间。即使在第一电极EL1和第2a电极EL2a之间施加预定的驱动电压(例如，正向驱动电压)，反向发光元件LDr仍保持禁用。因此，电流基本上不流过反向发光元件LDr。
第二串联组SET2可以包括构成发射单元EMU中包括的电极对的两个电极EL1和EL2a、EL2b和EL3a以及EL3b和EL4中的第2b电极EL2b和第3a电极EL3a以及连接在第2b电极EL2b和第3a电极EL3a之间的至少一个第二发光元件LD2。例如，第二串联组SET2可以包括经由像素电路144和第一串联组SET1连接到第一驱动电源VDD的第2b电极EL2b、连接到第二驱动电源VDD的第3a电极EL3a以及连接在第2b电极EL2b和第3a电极EL3a之间的多个第二发光元件LD2。每个第二发光元件LD2的一端(例如，第二半导体层)可以电连接到第二串联组SET2的第2b电极EL2b，并且其另一端(例如，第一半导体层)可以电连接到第二串联组SET2的第3a电极EL3a。第二发光元件LD2可以并联连接在第二串联组SET2的第2b电极EL2b和第3a电极EL3a之间，并且通过第2b电极EL2b和第3a电极EL3a以相同的方向(例如，正向方向)连接在第一驱动电源VDD和第二驱动电源VSS之间。在实施方式中，至少一个反向发光元件(参考图6e的LDr)还可以连接到第2b电极EL2b和第3a电极EL3a。反向发光元件LDr与形成有效光源的第二发光元件LD2一起可以并联连接在第2b电极EL2b和第3a电极EL3a之间。反向发光元件LDr可以以与第二发光元件LD2的方向相反的方向连接在第2b电极EL2b和第3a电极EL3a之间。
在本公开的实施方式中，第一串联组SET1的第2a电极EL2a和第二串联组SET2的第2b电极EL2b可以一体地设置并且彼此连接。换句话说，第一串联组SET1的第2a电极EL2a和第二串联组SET2的第2b电极EL2b可以形成将第一串联组SET1与第二串联组SET2电连接的第二电极EL2。如上所述，在第一串联组SET1的第2a电极EL2a和第二串联组SET2的第2b电极EL2b一体地设置的情况下，第2a电极EL2a和第2b电极EL2b可以是第二电极EL2的不同区域。
第三串联组SET3可以包括连接在构成发射单元EMU中包括的电极对的两个电极EL1和EL2a、EL2b和EL3a以及EL3b和EL4中的第3b电极EL3b和第四电极EL4之间的至少一个第三发光元件LD3。例如，第三串联组SET3可以包括经由像素电路144和先前串联组(例如，第一串联组SET1和第二串联组SET2)连接到第一驱动电源VDD的第3b电极EL3b、连接到第二驱动电源VSS的第四电极EL4以及连接在第3b电极EL3b和第四电极EL4之间的多个第三发光元件LD3。每个第三发光元件LD3的一端(例如，第二半导体层)可以电连接到第三串联组SET3的第3b电极EL3b，并且其另一端(例如，第一半导体层)可以电连接到第三串联组SET3的第四电极EL4。第三发光元件LD3可以在第三串联组SET3的第3b电极EL3b和第四电极EL4之间彼此并联连接。第三发光元件LD3可以通过第3b电极EL3b和第四电极EL4在第一驱动电源VDD和第二驱动电源VSS之间以相同的方向(例如，以正向方向)连接。在实施方式中，至少一个反向发光元件(参考图6e的LDr)还可以连接在第3b电极EL3b和第四电极EL4之间。反向发光元件LDr与形成有效光源的第三发光元件LD3一起可以并联连接在第3b电极EL3b和第四电极EL4之间。反向发光元件LDr可以以与第三发光元件LD3的方向相反的方向连接在第3b电极EL3b和第四电极EL4之间。
在本公开的实施方式中，第二串联组SET2的第3a电极EL3a和第三串联组SET3的第3b电极EL3b可以一体地设置并且彼此连接。换句话说，第二串联组SET2的第3a电极EL3a和第三串联组SET3的第3b电极EL3b可以形成将第二串联组SET2与第三串联组SET3电连接的第三电极EL3。如上所述，在第二串联组SET2的第3a电极EL3a和第三串联组SET3的第3b电极EL3b一体地设置的情况下，第3a电极EL3a和第3b电极EL3b可以是第三电极EL3的不同区域。
在前述实施方式中，第一串联组SET1的第一电极EL1可以是每个像素PXL的发射单元EMU的阳极电极。第三串联组SET3的第四电极EL4可以是发射单元EMU的阴极电极。
如上所述，在包括以串联/并联组合结构彼此连接的发光元件LD的像素PXL的发射单元EMU中，可以响应于应用发射单元EMU的产品的规格容易地调节驱动电流/电压条件。
特别地，与包括彼此并联连接的发光元件LD的发射单元EMU的驱动电流相比，在包括以串联/并联组合结构彼此连接的发光元件LD的像素PXL的发射单元EMU中，其驱动电流可以减小。此外，与包括全部彼此串联连接的发光元件LD的发射单元EMU的驱动电压相比，在包括以串联/并联组合结构彼此连接的发光元件LD的像素PXL的发射单元EMU中，将被施加到发射单元EMU的相对端的驱动电压可以减小。在全部发光元件LD仅串联连接的情况下，如果彼此串联连接的发光元件LD中的至少一个没有完全以正向方向定向(或者包括反向发光元件LDr)，则当驱动电流能够在像素PXL中沿其流动的路径被阻断时，可能引起暗点缺陷。另一方面，在发光元件LD以串联/并联组合结构彼此连接的情况下，即使每个串联组中的一些发光元件LD没有以正向方向正确连接(或者包括反向发光元件LDr)或者在一些发光元件LD中出现缺陷，也允许驱动电流流过相应串联组的其它发光元件LD。因此，可以防止或减少像素PXL的缺陷。
图8是示意性地示出图5中所示的像素中的一个像素的平面图。
图9是示意性地示出图8的像素的包括除了第一堤图案之外的组件的平面图。图10是沿图8的线I-I’截取的剖视图。图11是图10的部分EA的放大剖视图。图12a和图12b示出了图11中所示的光学图案的不同实施方式，并且是与图10的部分EA对应的放大剖视图。图13是沿图8的线II-II’截取的剖视图。图14示出了图13中所示的第一堤图案的另一实施方式，并且是与图8的线II-II’对应的剖视图。图15是沿图8的线III-III’截取的剖视图。
图8中所示的像素可以是分别在图6a至图6e、图7a和图7b中所示的像素中的任一个。例如，图8中所示的像素可以是图6a中所示的像素。
为了解释起见，在图8中省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示。
尽管图8至图15简单地示出了像素PXL的结构，例如，示出了每个电极由单个电极层形成并且每个绝缘层由单个绝缘层形成，但是本公开不限于此。
此外，在本公开的实施方式的描述中，“组件设置和/或形成在相同的层上”可以意指组件通过相同的工艺形成，并且“组件设置和/或形成在不同的层上”可以意指组件通过不同的工艺形成。
参考图1a至图5、图6a以及图8至图15，根据本公开的实施方式的显示设备可以包括衬底SUB、线组件和多个像素PXL。
衬底SUB可以包括允许光透射的透明绝缘材料。衬底SUB可以是刚性衬底或柔性衬底。
例如，刚性衬底可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。柔性衬底可以是膜衬底或者包括聚合物有机材料的塑料衬底。例如，柔性衬底可以包括以下中的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素。
然而，构成衬底SUB的材料可以改变，并且包括例如纤维增强塑料(FRP)。在制造显示设备的工艺期间，应用于衬底SUB的材料可以对高处理温度具有耐受性(耐热性)。
衬底SUB可以包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，显示区域DA包括其中设置有像素PXL的至少一个像素区域PXA。
在实施方式中，像素PXL可以沿在第一方向DR1上延伸的多个像素行和在与第一方向DR1相交的第二方向DR2上延伸的多个像素列以矩阵形状和/或条纹形状布置在显示区域DA中，但是本公开不限于此。在实施方式中，像素PXL可以以各种布置方式在衬底SUB上设置在显示区域DA中。
其中设置(或提供)每个像素PXL的像素区域PXA可以包括发射光的发射区域EMA以及围绕发射区域EMA的外围的外围区域。在本公开的实施方式中，术语“外围区域”可以包括非发射区域，没有光从非发射区域发射。
每个像素PXL可以包括设置在衬底SUB上并且包括像素电路144的像素电路层PCL以及包括多个发光元件LD的显示元件层DPL。发光元件LD可以设置在每个像素PXL的像素区域PXA的发射区域EMA中。
为了方便起见，首先将描述像素电路层PCL，并且然后将描述显示元件层DPL。
像素电路层PCL可以包括像素电路144和钝化层PSV，像素电路144包括缓冲层BFL、至少一个晶体管T、存储电容器Cst、驱动电压线DVL等。
缓冲层BFL可以防止杂质扩散到晶体管T中。尽管缓冲层BFL可以设置成单层结构，但缓冲层BFL可以设置成具有至少两个或更多个层的多层结构。在缓冲层BFL具有多层结构的情况下，各层可以由相同的材料或不同的材料形成。根据衬底SUB的材料或处理条件，可以省略缓冲层BFL。
晶体管T可以包括第一晶体管T1和第二晶体管T2，第一晶体管T1是用于控制待提供给发光元件LD的驱动电流量的驱动晶体管，第二晶体管T2是开关晶体管。在本公开的实施方式中，第一晶体管T1可以是参考图6a描述的像素电路144的第一晶体管T1。第二晶体管T2可以是参考图6a描述的像素电路144的第二晶体管T2。在以下实施方式中，术语“晶体管T”或“多个晶体管T”将用于指定第一晶体管T1和第二晶体管T2中的任何一个晶体管，或者共同指定第一晶体管T1和第二晶体管T2。
第一晶体管T1和第二晶体管T2中的每个可以包括晶体管半导体图案SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极或漏电极，并且第二端子DE可以是另一电极。例如，在第一端子SE是源电极的情况下，第二端子DE可以是漏电极。
晶体管半导体图案SCL可以设置和/或形成在缓冲层BFL上。晶体管半导体图案SCL可以包括与第一端子SE接触的第一接触区域和与第二端子DE接触的第二接触区域。第一接触区域和第二接触区域之间的区域可以是沟道区域。晶体管半导体图案SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体面板。沟道区域可以是本征半导体，其是未掺杂的半导体图案。第一接触区域和第二接触区域中的每个可以是掺杂有杂质的半导体图案。
栅电极GE可以设置和/或形成在晶体管半导体图案SCL上，且栅极绝缘层GI插置在栅电极GE和晶体管半导体图案SCL之间。
第一端子SE和第二端子DE可以通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2以及栅极绝缘层GI的相应接触孔分别接触晶体管半导体图案SCL的第一接触区域和第二接触区域。
尽管在前述实施方式中，第一晶体管T1和第二晶体管T2中的每个的第一端子SE和第二端子DE各自已经被描述为通过穿过栅极绝缘层GI以及第一层间绝缘层ILD1和第二层间绝缘层ILD2的接触孔与晶体管半导体图案SCL电连接的单独电极，但是本公开不限于此。在实施方式中，第一晶体管T1和第二晶体管T2中的每个的第一端子SE可以是第一接触区域和第二接触区域中的与相应的晶体管半导体图案SCL的沟道区域邻近的一个接触区域。第一晶体管T1和第二晶体管T2中的每个的第二端子DE可以是第一接触区域和第二接触区域中的与相应的晶体管半导体图案SCL的沟道区域邻近的另一接触区域。在这种情况下，第一晶体管T1和第二晶体管T2中的每个的第二端子DE可以通过桥电极、接触电极等电连接到相应像素PXL的发光元件LD。
在本公开的实施方式中，包括在像素电路144中的晶体管T中的每个可以由LTPS薄膜晶体管形成，但是本公开不限于此。在一个或多个实施方式中，每个晶体管T可以由氧化物半导体薄膜晶体管形成。此外，已经示出了其中晶体管T中的每个是具有顶栅结构的薄膜晶体管的情况，但是本公开不限于此。在实施方式中，晶体管T中的每个可以是具有底栅结构的薄膜晶体管。
在实施方式中，包括在像素电路层PCL中的晶体管T不仅可以包括第一晶体管T1和第二晶体管T2，还可以包括附加的晶体管，诸如，用于补偿第一晶体管T1的阈值电压的晶体管以及用于控制发光元件LD中的每个的发光时间的晶体管。
存储电容器Cst可以包括设置在栅极绝缘层GI上的下电极LE以及设置在第一层间绝缘层ILD1上并且与下电极LE重叠的上电极UE。
下电极LE可以设置在与第一晶体管T1的栅电极GE的层相同的层上，并且包括与栅电极GE的材料相同的材料。在实施方式中，下电极LE可以与第一晶体管T1的栅电极GE一体地设置，或者可以作为与栅电极GE分离的组件来设置。
上电极UE可以与下电极LE重叠并且覆盖下电极LE。可以通过增加上电极UE和下电极LE之间的重叠区域来增加存储电容器Cst的容量。上电极UE可以与第一电力线(参考图6a的PL1)电连接。因此，施加到第一电力线PL1的第一驱动电源VDD的电压可以传输到上电极UE。第二层间绝缘层ILD2可以设置在上电极UE上。第二层间绝缘层ILD2可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。
驱动电压线DVL可以设置在第二层间绝缘层ILD2上。在图6a中所示的像素PXL中，驱动电压线DVL可以是第二驱动电源VSS的电压被施加的第二电力线PL2。
钝化层PSV可以设置和/或形成在驱动电压线DVL和晶体管T上。
钝化层PSV可以以有机绝缘层、无机绝缘层或者包括设置在无机绝缘层上的有机绝缘层的结构的形式设置。无机绝缘层可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)和金属氧化物(诸如，AlOx)中的至少一种。有机绝缘层可以包括允许光从中穿过的有机绝缘材料。有机绝缘层可以包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
接下来，将描述像素PXL中的每个的显示元件层DPL。
显示元件层DPL可以包括第一堤图案BNK1和第二堤图案BNK2、第一电极EL1和第二电极EL2、第一连接线CNL1和第二连接线CNL2、发光元件LD以及接触电极CNE1和CNE2。
第一堤图案BNK1可以是支撑组件，其支撑第一电极EL1和第二电极EL2中的每个以便改变第一电极EL1和第二电极EL2中的每个的表面轮廓，使得从发光元件LD发射的光可以更有效地在显示设备的图像显示方向上行进。
第一堤图案BNK1可以设置和/或形成在每个像素PXL的发射区域EMA中的钝化层PSV与第一电极EL1和第二电极EL2之间。例如，第一堤图案BNK1可以各自设置和/或形成在钝化层PSV和第一电极EL1之间以及钝化层PSV和第二电极EL2之间。第一堤图案BNK1可以包括由无机材料形成的无机绝缘层，或者由有机材料形成的有机绝缘层。在实施方式中，第一堤图案BNK1可以包括具有单层结构的有机绝缘层和/或具有单层结构的无机绝缘层，但是本公开不限于此。在实施方式中，第一堤图案BNK1可以以通过堆叠至少一个有机绝缘层和至少一个无机绝缘层而形成的多层结构的形式来设置。然而，第一堤图案BNK1的材料不限于前述实施方式。在实施方式中，第一堤图案BNK1可以包括导电材料。
第一堤图案BNK1可以具有宽度从钝化层PSV的一个表面向上减小的梯形截面，但是本公开不限于此。在实施方式中，第一堤图案BNK1可以包括具有这样截面的弯曲表面，该截面具有半椭圆形形状、半圆形形状(或半球形形状)等，其宽度从钝化层PSV的一个表面向上减小，如图14中所示。在剖视图中，第一堤图案BNK1的形状不限于前述实施方式，并且可以在可以提高从发光元件LD中的每个发射的光的效率的范围内以各种方式改变。彼此邻近的第一堤图案BNK1可以在钝化层PSV上设置在相同的平面上，并且具有相同的高度(或厚度)。
尽管在平面图中第一堤图案BNK1可以具有在一个方向(例如，第二方向DR2(垂直方向))上延伸的棒状形状，但是本公开不限于此，并且其形状可以改变成各种形状。
第二堤图案BNK2可以围绕每个像素PXL的外围区域的至少一侧。第二堤图案BNK2可以是配置成定义(或划分)每个像素PXL和与其邻近的像素PXL的相应发射区域EMA的结构，并且例如可以是像素限定层。第二堤图案BNK2可以包括至少一种光阻挡材料和/或反射材料，从而防止光(或光线)在每个像素PXL和与其邻近的像素PXL之间泄漏的漏光缺陷。在实施方式中，反射材料层可以形成在第二堤图案BNK2上，以便进一步提高从每个像素PXL发射的光的效率。尽管第二堤图案BNK2可以形成和/或设置在与第一堤图案BNK1的层不同的层上，但是本公开不限于此。在实施方式中，第二堤图案BNK2可以形成和/或设置在与第一堤图案BNK1的层相同的层上。在本公开的实施方式中，第二堤图案BNK2可以形成在与第一堤图案BNK1的层不同的层上，并且设置在第一绝缘层INS1上。
第一连接线CNL1可以在像素PXL中的每个的第一方向DR1(例如，“水平方向”)上延伸。第一连接线CNL1可以设置和/或形成为仅在每个像素PXL中独立地或单独地从邻近像素PXL驱动每个像素PXL，并且与设置和/或形成在邻近像素PXL中的每个中的第一连接线CNL1电分离和/或物理分离。在每个像素PXL中设置的第一连接线CNL1可以通过穿过钝化层PSV的第一接触孔CH1与包括在相应像素PXL的像素电路层PCL中的组件(例如，第一晶体管T1)电连接。
第二连接线CNL2可以在平行于第一连接线CNL1延伸的方向的方向上延伸。例如，第二连接线CNL2可以在第一方向DR1上延伸。第二连接线CNL2可以对每个像素PXL和与其邻近的像素PXL共用地设置。因此，在第一方向DR1上设置在相同的像素行上的多个像素PXL可以共同连接到第二连接线CNL2。在每个像素PXL中设置的第二连接线CNL2可以通过穿过钝化层PSV的第二接触孔CH2与包括在相应像素PXL的像素电路层PCL中的组件(例如，驱动电压线DVL)电连接。因此，施加到驱动电压线DVL的第二驱动电源VSS的电压可以传输到第二连接线CNL2。
第一电极EL1和第二电极EL2中的每个可以设置在每个像素PXL的发射区域EMA中，并且在一个方向(例如，第二方向DR2)上延伸。第一电极EL1和第二电极EL2可以设置在相同的表面上并且彼此隔开。
第一电极EL1可以包括在第二方向DR2上从第一连接线CNL1分叉的第1-1电极EL1_1和第1-2电极EL1_2。第1-1电极EL1_1、第1-2电极EL1_2和第一连接线CNL1可以一体地设置并且彼此电连接和/或物理连接。在第一电极EL1和第一连接线CNL1一体地设置的情况下，第一连接线CNL1可以是第一电极EL1的一个区域，或者第一电极EL1可以是第一连接线CNL1的一个区域。这里，本公开不限于此。在一个或多个实施方式中，第一电极EL1和第一连接线CNL1可以单独形成并通过未示出的接触孔、连接器等彼此电连接。
第二电极EL2可以在第二方向DR2上从第二连接线CNL2分叉。第二电极EL2和第二连接线CNL2可以一体地设置并且彼此电连接和/或物理连接。在一体地设置第二电极EL2和第二连接线CNL2的情况下，第二连接线CNL2可以是第二电极EL2的一个区域，或者第二电极EL2可以是第二连接线CNL2的一个区域。然而，本公开不限于此。在一个或多个实施方式中，第二电极EL2和第二连接线CNL2可以单独形成并通过未示出的接触、连接器等彼此电连接。
第二电极EL2可以设置在第1-1电极EL1_1和第1-2电极EL1_2之间。第1-1电极EL1_1和第二电极EL2可以以预定距离彼此隔开。第二电极EL2和第1-2电极EL1_2可以以预定距离彼此隔开。在每个像素PXL的发射区域EMA中，第1-1电极EL1_1和第二电极EL2之间的距离以及第二电极EL2和第1-2电极EL1_2之间的距离可以彼此相同。因此，发光元件LD可以更均匀地布置在每个像素PXL的发射区域EMA中。然而，本公开不限于此。在实施方式中，第1-1电极EL1_1和第二电极EL2之间的距离以及第二电极EL2和第1-2电极EL1_2之间的距离可以彼此不同。
第一电极EL1和第二电极EL2中的每个可以设置和/或形成在第一堤图案BNK1上，并且具有与第一堤图案BNK1的形状对应的表面轮廓。例如，第一电极EL1和第二电极EL2中的每个可以包括与第一堤图案BNK1对应的突出部以及与钝化层PSV对应的平面部分。第一电极EL1和第二电极EL2中的每个可以由具有预定反射率的材料形成，以允许从发光元件LD中的每个发射的光在显示设备的图像显示方向上行进。
第一电极EL1和第二电极EL2中的每个可以由具有预定反射率的导电材料制成。导电材料可以包括不透明金属，其具有在显示设备的图像显示方向上反射从发光元件LD发射的光的优点。不透明金属可以包括例如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti及其合金的金属。在实施方式中，第一电极EL1和第二电极EL2中的每个可以包括透明导电材料。透明导电材料可以包括导电氧化物(诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO))或导电聚合物(诸如，PEDOT)。在第一电极EL1和第二电极EL2中的每个包括透明导电材料的情况下，还可以包括由不透明金属形成的单独的导电层以用于在显示设备的图像显示方向上反射从发光元件LD发射的光。然而，第一电极EL1和第二电极EL2中的每个的材料不限于前述材料。
尽管第一电极EL1和第二电极EL2中的每个可以设置和/或形成为单层结构，但是本公开不限于此。在实施方式中，第一电极EL1和第二电极EL2中的每个可以设置和/或形成为通过堆叠金属、合金、导电氧化物和导电聚合物中的至少两种材料而形成的多层结构。第一电极EL1和第二电极EL2中的每个可以具有包括至少两个层的多层结构，以最小化当信号(或电压)传输到发光元件LD中的每个的相对端时由信号延迟引起的失真。例如，第一电极EL1和第二电极EL2中的每个可以具有其中层以氧化铟锡(ITO)/银(Ag)/氧化铟锡(ITO)的顺序堆叠的多层结构。
在第一连接线CNL1与第一电极EL1一体地设置的情况下，第一连接线CNL1可以包括与第一电极EL1的材料相同的材料。在第二连接线CNL2与第二电极EL2一体地设置的情况下，第二连接线CNL2可以包括与第二电极EL2的材料相同的材料。
如上所述，由于第一电极EL1和第二电极EL2中的每个具有与设置在其下方的第一堤图案BNK1的形状对应的表面轮廓，所以从发光元件LD中的每个发射的光可以被第一电极EL1和第二电极EL2中的每个反射，并且更有效地在显示设备的图像显示方向上行进。因此，还可以提高从发光元件LD中的每个发射的光的效率。
第一堤图案BNK1以及第一电极EL1和第二电极EL2各自可以用作配置成在期望的方向上引导从发光元件LD发射的光的反射组件，并且因此提高显示设备的光学效率。换句话说，第一堤图案BNK1以及第一电极EL1和第二电极EL2各自可以用作配置成使得从发光元件LD发射的光能够在显示设备的图像显示方向上行进的反射组件，从而提高发光元件LD的光输出效率。
第一电极EL1和第二电极EL2中的任何一个电极可以是阳极电极，并且另一电极可以是阴极电极。在本公开的实施方式中，第一电极EL1可以是阳极电极，并且第二电极EL2可以是阴极电极。
发光元件LD中的每个可以由由具有无机晶体结构的材料制成并且具有例如从纳米级到微米级的超小尺寸的发光元件形成。例如，发光元件LD中的每个可以是通过蚀刻方案制造的超小型发光元件，或通过生长方案制造的超小型发光元件。例如，如图11中所示，发光元件LD中的每个可以是通过蚀刻方案制造的发光元件，并且包括通过在纵向方向(L)上连续地堆叠第一半导体层11、有源层12和第二半导体层13而形成的发射叠层图案10以及配置成围绕发射叠层图案10的外周表面(或表面)的绝缘层14。发光元件LD的类型、尺寸、形状等可以以各种方式改变。
尽管在每个像素PXL的发射区域EMA中可以对准和/或设置至少两个至数十个发光元件LD，但是发光元件LD的数量不限于此。在实施方式中，在每个像素PXL的发射区域EMA中对准和/或设置的发光元件LD的数量可以以各种方式改变。
在本公开的实施方式中，发光元件LD中的每个可以发射任何一种颜色的光和/或白光。发光元件LD中的每个可以在第一电极EL1和第二电极EL2之间对准，使得纵向方向(L)平行于第一方向DR1。发光元件LD可以在溶液中扩散并提供到每个像素PXL的发射区域EMA中。
在本公开的实施方式中，发光元件LD可以通过喷墨打印方案、狭缝涂覆方案或其它各种方案提供给每个像素PXL的发射区域EMA。例如，发光元件LD可以与挥发性溶剂混合，并且然后通过喷墨打印方案或狭缝涂覆方案提供给每个像素PXL的发射区域EMA。这里，如果分别向设置在每个像素PXL的发射区域EMA中的第一电极EL1和第二电极EL2提供相应的对准信号(或对准电压)，则可以在第一电极EL1和第二电极EL2之间形成电场。因此，发光元件LD可以在第一电极EL1和第二电极EL2之间对准。
在发光元件LD对准之后，可以通过挥发或其它方案去除溶剂。结果，发光元件LD可以最终对准和/或设置在每个像素PXL的发射区域EMA中。
当发光元件LD在像素PXL的发射区域EMA中对准时，第一电极EL1和第二电极EL2中的每个可以用作对准电极(或对准线)，预定的对准信号(或对准电压)将被施加到对准电极(或对准线)以对准发光元件LD。例如，第一电极EL1可以是配置成从第一连接线CNL1接收第一对准信号(或第一对准电压)的第一对准电极(或第一对准线)。第二电极EL2可以是配置成从第二连接线CNL2接收第二对准信号(或第二对准电压)的第二对准电极(或第二对准线)。第一对准信号和第二对准信号可以具有不同的电压电平。第一对准信号和第二对准信号可以是具有使发光元件LD能够在第一电极EL1和第二电极EL2之间对准的电压差和/或相位差的信号。例如，第一对准信号可以是接地电压GND，并且第二对准信号可以是交流(AC)信号，但是本公开不限于此。在实施方式中，第一对准信号和第二对准信号二者可以是AC信号。
在发光元件LD在每个像素PXL的发射区域EMA中对准之后，第一电极EL1和第二电极EL2可以用作用于驱动发光元件LD的驱动电极。
当发光元件LD在每个像素PXL的发射区域EMA中对准时，通过控制分别施加到第一电极EL1和第二电极EL2的对准信号(或对准电压)或者形成磁场，可以将提供给发射区域EMA的发光元件LD控制成相对偏置和对准。
发光元件LD中的每个可以包括电连接到每个像素PXL的发射区域EMA中的两个邻近电极中的一个电极的第一端EP1以及电连接到两个邻近电极中的另一电极的第二端EP2。在本公开的实施方式中，每个发光元件LD的第一端EP1可以是包括n型半导体层的第一半导体层11，并且其第二端EP2可以是包括p型半导体层的第二半导体层13。换句话说，在每个像素PXL的发射区域EMA中，每个发光元件LD可以在彼此邻近的两个电极之间以正向方向连接，该彼此邻近的两个电极之间具有预定距离。如上所述，以正向方向连接在两个邻近电极之间的发光元件LD可以形成每个像素PXL的发射单元EMU的有效光源。
发光元件LD可以包括第一发光元件LD1和第二发光元件LD2。例如，发光元件LD可以包括设置在第1-1电极EL1_1和第二电极EL2之间的多个第一发光元件LD1以及设置在第二电极EL2和第1-2电极EL1_2之间的多个第二发光元件LD2。
发光元件LD可以在每个像素PXL的发射区域EMA中设置和/或形成在第一绝缘层INS1上。
第一绝缘层INS1可以在每个像素PXL的发射区域EMA中设置和/或形成在发光元件LD中的每个下方。第一绝缘层INS1可以填充到发光元件LD中的每个和钝化层PSV之间的空间中，以稳定地支撑发光元件LD并防止发光元件LD从钝化层PSV移除。
此外，在每个像素PXL的发射区域EMA中，第一绝缘层INS1可以暴露第一电极EL1和第二电极EL2中的每个的一个区域，并且覆盖除了该一个区域之外的其余区域。这里，接触电极CNE1和CNE2可以分别设置和/或形成在第一电极EL1和第二电极EL2的暴露区域上，使得第一电极EL1和第二电极EL2可以电连接和/或物理连接到接触电极CNE1和CNE2。
第一绝缘层INS1可以由包括无机材料的无机绝缘层或者包括有机材料的有机绝缘层形成。尽管在本公开的实施方式中，第一绝缘层INS1可以由无机绝缘层形成，该无机绝缘层适合于保护发光元件LD免受每个像素PXL的像素电路层PCL的影响，但是本公开不限于此。在实施方式中，第一绝缘层INS1可以由适合于使发光元件LD的支撑表面平坦化的有机绝缘层形成。
第二绝缘层INS2可以设置和/或形成在发光元件LD上。第二绝缘层INS2可以设置和/或形成在发光元件LD中的每个上，以覆盖发光元件LD中的每个的上表面的一部分，并且将发光元件LD中的每个的相对端EP1和EP2暴露于外部。第二绝缘层INS2可以以独立的绝缘图案形成在每个像素PXL的发射区域EMA中，但是本公开不限于此。
第二绝缘层INS2可以具有单层结构或多层结构，并且包括包括至少一种无机材料的无机绝缘层或者包括至少一种有机材料的有机绝缘层。第二绝缘层INS2可以更可靠地固定在每个像素PXL的发射区域EMA中对准的发光元件LD中的每个。在本公开的实施方式中，第二绝缘层INS2可以包括无机绝缘层，该无机绝缘层适合于保护发光元件LD中的每个的有源层12免受外部氧气、水等的影响。然而，本公开不限于此。第二绝缘层INS2可以由包括有机材料的有机绝缘层形成，这取决于应用发光元件LD的显示设备的设计条件。
在本公开的实施方式中，在已经完成每个像素PXL的发射区域EMA中的发光元件LD的对准之后，在发光元件LD上形成第二绝缘层INS2，使得可以防止发光元件LD从对准位置移除。在形成第二绝缘层INS2之前在第一绝缘层INS1和发光元件LD之间存在间隙(或空间)的情况下，在形成第二绝缘层INS2的工艺期间，可以利用第二绝缘层INS2填充该间隙。因此，发光元件LD可以由适合于利用其填充第一绝缘层INS1和发光元件LD之间的间隙的有机绝缘层形成。
在本公开的实施方式中，第二绝缘层INS2可以形成在发光元件LD中的每个上，使得可以防止发光元件LD中的每个的有源层12接触外部导电材料。第二绝缘层INS2可以仅覆盖发光元件LD中的每个的表面的一部分，使得发光元件LD中的每个的相对端EP1和EP2可以暴露于外部。
接触电极可以设置在第一电极EL1和第二电极EL2中的每个上。接触电极可以是配置成将第一电极EL1和第二电极EL2中的每个与相应的发光元件LD更可靠地电连接的组件。
接触电极可以包括设置在第一电极EL1上的第一接触电极CNE1和设置在第二电极EL2上的第二接触电极CNE2。第一接触电极CNE1和第二接触电极CNE2可以由各种透明导电材料形成。例如，第一接触电极CNE1和第二接触电极CNE2可以包括包括ITO、IZO和ITZO的各种透明导电材料中的至少一种，并且可以是基本上透明的或半透明的以满足预定的透射率。然而，第一接触电极CNE1和第二接触电极CNE2的材料不限于前述实施方式。在实施方式中，第一接触电极CNE1和第二接触电极CNE2可以由各种不透明导电材料形成。
第一接触电极CNE1和第二接触电极CNE2可以在彼此隔开的位置处设置在相同的平面上。第一接触电极CNE1和第二接触电极CNE2可以设置在相同的层上并且包括相同的材料。然而，本公开不限于此。在一个或多个实施方式中，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层上，并且包括不同的材料。
在本公开的实施方式中，第一接触电极CNE1可以由透明导电材料形成，以允许从发光元件LD中的每个发射并被第一电极EL1反射的光在显示设备的图像显示方向上无损耗地行进。第一接触电极CNE1可以设置在第一电极EL1上并且与第一电极EL1重叠。第一接触电极CNE1可以直接设置在第一电极EL1的从第一绝缘层INS1暴露的一个区域上，并且可以与第一电极EL1电连接和/或物理连接。此外，第一接触电极CNE1可以直接设置在发光元件LD中的每个的相对端中的一端上，并且与发光元件LD中的每个的该一端重叠。第一接触电极CNE1可以将第一电极EL1电可靠地连接到发光元件LD中的每个的相对端中的一端。第一接触电极CNE1可以包括设置在第1-1电极EL1_1上的第1-1接触电极CNE1_1以及设置在第1-2电极EL1_2上的第1-2接触电极CNE1_2。
第二接触电极CNE2可以设置在第二电极EL2上并且与第二电极EL2重叠。第二接触电极CNE2可以直接设置在第二电极EL2的从第一绝缘层INS1暴露的一个区域上，并且可以与第二电极EL2电连接和/或物理连接。此外，第二接触电极CNE2可以直接设置在发光元件LD中的每个的相对端中的另一端上，并且与发光元件LD中的每个的另一端重叠。第二接触电极CNE2可以将第二电极EL2电可靠地连接到发光元件LD中的每个的相对端中的另一端。在本公开的实施方式中，第二接触电极CNE2可以设置在与第一接触电极CNE1的层相同的层上，并且可以包括与第一接触电极CNE1的材料相同的材料。
封装层ENC可以设置和/或形成在第一接触电极CNE1和第二接触电极CNE2上。封装层ENC可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，封装层ENC可以具有通过交替地堆叠至少一个无机绝缘层和至少一个有机绝缘层而形成的结构。封装层ENC可以覆盖显示元件层DPL的全部，并且防止水或湿气从外部被吸入包括发光元件LD的显示元件层DPL中。
每个像素PXL的发射区域EMA中可以设置和/或形成有覆盖层(未示出)。覆盖层可以设置和/或形成在第一电极EL1和第二电极EL2中的每个与接触电极之间。例如，覆盖层可以设置和/或形成在第一电极EL1和第一接触电极CNE1之间以及第二电极EL2和第二接触电极CNE2之间。覆盖层可以防止第一电极EL1和第二电极EL2中的每个在制造显示设备的工艺期间由缺陷等引起的损坏，并且增强第一电极EL1和第二电极EL2中的每个与钝化层PSV之间的粘合力。覆盖层可以由透明导电材料(诸如，氧化铟锌(IZO))形成，以最小化从发光元件LD中的每个发射并且在显示设备的图像显示方向上由第一电极EL1和第二电极EL2中的每个反射的光的损失。
每个像素PXL的显示元件层DPL还可以包括光学图案OTP。
光学图案OTP可以设置在发光元件LD中的每个上并覆盖发光元件LD中的每个的整体。光学图案OTP可以设置在封装层ENC之下，并且覆盖设置在每个发光元件LD的上表面上的第二绝缘层INS2以及在第二绝缘层INS2上彼此隔开的第一接触电极CNE1和第二接触电极CNE2中的每个的一部分二者。光学图案OTP可以漫射和/或散射从发光元件LD发射的光，或者聚集(或会聚)光，从而提高光提取效率。此外，光学图案OTP可以设置在发光元件LD上，并且用作用于控制从发光元件LD发射的光的行进路径的光控制组件。
光学图案OTP可以具有多边形形状(例如，梯形形状)，其宽度从其与在第二绝缘层INS2上彼此隔开的第一接触电极CNE1和第二接触电极CNE2中的每个的一部分以及第二绝缘层INS2接触的表面向上减小，但是本公开不限于此。在实施方式中，光学图案OTP可以具有透镜状的形状，其具有宽度向上减小的半圆形(或半球形)形状、半椭圆形形状的截面，如图12b中所示。在光学图案OTP具有前述形状的情况下，从发光元件LD发射并入射到光学图案OTP上的光以及被第一电极EL1和第二电极EL2反射并入射在光学图案OTP上的光可以在各种方向上漫射和/或散射，或者在特定方向上聚集。可以通过改变光学图案OTP的形状来控制从发光元件LD发射的光被漫射和/或散射或聚集的程度。
光学图案OTP可以与每个发光元件LD以及第二绝缘层INS2及第一接触电极CNE1和第二接触电极CNE2中的每个的一部分重叠。在平面图中，光学图案OTP可以具有在第二方向DR2上延伸的棒状形状，并且覆盖设置在第一电极EL1和第二电极EL2之间的发光元件LD的整个表面。换句话说，光学图案OTP可以是光输出图案，其配置成提取从发光元件LD中的每个发射的光(下文中称为“第一光”)以及从发光元件LD中的每个发射并被第一电极EL1和第二电极EL2在显示设备的图像显示方向上反射的光(下文中称为“第二光”)。例如，光学图案OTP可以漫射和/或散射或聚集第一光和第二光，使得第一光和第二光可以在显示设备的图像显示方向上更密集地发射。此外，光学图案OTP可以增加从发光元件LD以窄的光输出角度发射的光的光输出角度，从而提高发光元件LD的光输出效率。
光学图案OTP可以由具有预定水平或更高的反射率的扩散油墨形成。例如，扩散油墨可以包括聚苯乙烯(PS)或聚甲基丙烯酸甲酯(PMMA)微珠、溶剂、聚苯乙烯(PS)或聚甲基丙烯酸甲酯(PMMA)共聚物和添加剂，但是本公开不限于此。在实施方式中，光学图案OTP可以包括具有透光性的聚合物材料。例如，聚合物材料可以包括聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯和聚甲基丙烯酸甲酯。然而，光学图案OTP的材料不限于前述实施方式。可以选择性地使用各种材料，只要这些材料可以漫射和/或散射或聚集从发光元件LD发射的光以及从发光元件LD发射并被第一电极EL1和第二电极EL2反射的光即可。
在本公开的实施方式中，光学图案OTP可以通过使用掩模的工艺形成。此外，光学图案OTP可以通过诸如喷墨印刷、丝网印刷、层压、旋涂、溅射或化学气相沉积(CVD)的方法形成。此外，光学图案OTP可以通过利用包括精细颗粒的介质涂覆第二绝缘层INS2以及在第二绝缘层INS2上彼此隔开的第一接触电极CNE1和第二接触电极CNE2的部分，并且通过热固化操作和/或光学固化操作固化介质来形成。例如，光学图案OTP可以通过将扩散油墨滴到发光元件LD上的第二绝缘层INS2上并通过热固化操作和/或光学固化操作固化滴下的油墨来形成。
在实施方式中，如图12a中所示，光学图案OTP可以包括精细颗粒DFP。在这种情况下，光学图案OTP可以包括分散在透明介质(诸如，透明粘合剂)中并用于光漫射和/或光散射的精细颗粒DFP。在本公开的实施方式中，精细颗粒DFP可以被称为漫射颗粒、散射颗粒等。精细颗粒DFP各自可具有几十纳米至几微米的尺寸，但是本公开不限于此。粘合剂可以包括透明材料，诸如亚克力、氨基甲酸乙酯或环氧树脂。透明颗粒或白色颗粒可用作精细颗粒DFP。
透明颗粒可以是例如透明有机颗粒或无机颗粒。例如，有机颗粒可以包括甲基丙烯酸甲酯、丙烯酸、甲基丙烯酸缩水甘油酯、丙烯酸乙酯、丙烯酸异丁酯、丙烯酸正丁酯、丙烯酸2-乙基己酯均聚物或共聚物的丙烯酸基颗粒、诸如聚乙烯、聚苯乙烯或聚丙烯的烯烃基颗粒、丙烯酸与烯烃基共聚物颗粒以及通过形成包括均聚物颗粒的层并且然后利用不同类型的单体覆盖该层而形成的多层和多组分颗粒。无机颗粒可以包括例如合成二氧化硅、玻璃微珠、金刚石。氧化钛、氧化锌、硫酸钡、碳酸钙、碳酸镁、氢氧化铝、粘土等可以用作白色颗粒。此外，透明颗粒或白色颗粒可以单独使用或者以两种或更多种类型的组合使用作为精细颗粒DFP。
尽管前述精细颗粒DFP具有相同的尺寸，但是本公开不限于此。在实施方式中，精细颗粒DFP可以具有不同的尺寸。此外，尽管精细颗粒DFP被示出为规则地分布在光学图案OTP中，但是本公开不限于此。在实施方式中，精细颗粒DFP可以不规则地分布，并且例如，其分布可以偏置到一侧。
从发光元件LD发射并入射在光学图案OTP上的第一光可以被精细颗粒DFP漫射和/或散射或者在特定方向上聚集，使得第一光可以更可靠地行进到光学图案OTP之外，例如在显示设备的图像显示方向上更可靠地行进到光学图案OTP之外。此外，从发光元件LD发射并被第一电极EL1和第二电极EL2反射并且然后入射在光学图案OTP上的第二光也可以被精细颗粒DFP在特定方向上漫射和/或散射或聚集，使得第二光可以在显示设备的图像显示方向上更可靠地行进。
如上所述，在光学图案OTP设置在发光元件LD上的情况下，从发光元件LD发射的光以及被第一电极EL1和第二电极EL2反射的光可以通过光学图案OTP在各种方向上(或以不同的角度)漫射和/或散射、聚集、折射和反射，从而可以增加在显示设备的图像显示方向上行进的光的量(或强度)。因此，还可以提高每个像素PXL的光输出效率。
尽管在前述实施方式中已经描述了光学图案OTP覆盖设置在发光元件LD的相应上表面上的第二绝缘层INS2的整个表面的情况，但是本公开不限于此。在实施方式中，光学图案OTP可以设置成仅覆盖第二绝缘层INS2的一部分或覆盖每个像素PXL的显示元件层DPL的整个表面。
在下文中，将详细描述光学图案OTP的另一实施方式。
图16示出了图10中所示的封装层的另一实施方式，并且是与图8的线I-I’对应的剖视图。
因此，对于图16的实施方式，以下描述将集中于与前述实施方式的不同之处，以避免冗余的解释。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的附图标记将被用于表示相同的组件，并且相似的附图标记将被用于表示相似的组件。
参考图1a至图5、图6a、图8和图16，每个像素PXL可以包括衬底SUB、像素电路层PCL和显示元件层DPL。
显示元件层DPL可以包括第一堤图案BNK1和第二堤图案BNK2、第一电极EL1和第二电极EL2、第一连接线CNL1和第二连接线CNL2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2、第一绝缘层INS1和第二绝缘层INS2以及封装层ENC。
封装层ENC可以完全覆盖包括在显示元件层DPL中的组件。封装层ENC可以由透明绝缘材料制成，以最小化从发光元件LD发射的光的损失。例如，封装层ENC可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成，但是本公开不限于此。
为了提高从发光元件LD发射的光的光提取效率，封装层ENC的与发光元件LD中的每个对应的部分的高度(或厚度)可以大于封装层ENC的不与发光元件LD中的每个对应的部分的高度(或厚度)。这里，封装层ENC的与发光元件LD中的每个对应的部分可以具有最高度向上突出的形状。为了允许封装层ENC的与发光元件LD中的每个对应的部分具有最高度突出的形状，封装层ENC可以通过使用半色调掩模等的方法形成。在本公开的实施方式中，可以形成光学图案OTP，使得封装层ENC的具有最高度突出的形状的部分可以用作光控制组件，其漫射和/或散射或聚集从发光元件LD发射的光，并且因此控制光沿其行进的路径。
光学图案OTP可以包括在封装层ENC中并且对应于发光元件LD上的第二绝缘层INS2。换句话说，光学图案OTP可以与封装层ENC一体地设置。在光学图案OTP与封装层ENC一体的情况下，光学图案OTP可以被认为是封装层ENC的一个区域。
尽管在附图中没有直接示出，但是包括光学图案OTP的封装层ENC可以包括散射颗粒，散射颗粒设置成进一步提高从发光元件LD发射的光的光提取效率。散射颗粒可以具有与参考图12a描述的精细颗粒(参考图12a的DFP)的配置相同的配置。
图17a至图17c是示出图8的像素的不同实施方式的示意性平面图。
图17a至图17c中的每个的像素的描述将集中于与上述实施方式的不同之处，以便避免冗余描述。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的附图标记将被用于表示相同的组件，并且相似的附图标记将被用于表示相似的组件。
为了解释起见，图17a至图17c仅示意性地示出了包括在每个像素PXL的显示元件层中的一些组件。
首先，参考图1a至图4b、图5、图6a、图10和图17a，每个像素PXL的显示元件层DPL可以包括第一连接线CNL1和第二连接线CNL2、第一电极EL1和第二电极EL2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
第二绝缘层INS2可以设置在发光元件LD上。第二绝缘层INS2可以具有与参考图10描述的第二绝缘层INS2的配置相同的配置。光学图案OTP可以设置和/或形成在发光元件LD上的第二绝缘层INS2上。封装层ENC可以设置在光学图案OTP上。
在本公开的实施方式中，光学图案OTP可以包括多个子光学图案。例如，光学图案OTP可以包括第一子光学图案OTP1至第六子光学图案OTP6。第一子光学图案OTP1至第六子光学图案OTP6中的每个可以设置成将发光元件LD中的特定数量的发光元件LD分组为一个子发射单元，并且仅覆盖该一个子发射单元。
例如，当假设在每个像素PXL的发射区域EMA中设置的发光元件LD包括九个第一发光元件LD1和九个第二发光元件LD2时，第一子光学图案OTP1可以设置成将九个第一发光元件LD1中的三个第一发光元件LD1分组为第一子发射单元，并且仅覆盖第一子发射单元。第二子光学图案OTP2可以设置成将九个第一发光元件LD1中的三个其它第一发光元件LD1分组为第二子发射单元，并且仅覆盖第二子发射单元。第三子光学图案OTP3可以设置成将九个第一发光元件LD1中的其它三个第一发光元件LD1分组为第三子发射单元，并且仅覆盖第三子发射单元。第四子光学图案OTP4可以设置成将九个第二发光元件LD2中的三个第二发光元件LD2分组为第四子发射单元，并且仅覆盖第四子发射单元。第五子光学图案OTP5可以设置成将九个第二发光元件LD2中的三个其它第二发光元件LD2分组为第五子发射单元，并且仅覆盖第五子发射单元。第六子光学图案OTP6可以设置成以将九个第二发光元件LD2中的其它三个第二发光元件LD2分组为第六子发射单元，并且仅覆盖第六子发射单元。
在平面图中，第一子光学图案OTP1至第六子光学图案OTP6中的每个可以具有在第二方向DR2上延伸的棒状形状。第一子光学图案OTP1、第二子光学图案OTP2和第三子光学图案OTP3中的每个可以与第1-1电极EL1_1和第二电极EL2之间的相应第一发光元件LD1上的第二绝缘层INS2重叠。第四子光学图案OTP4、第五子光学图案OTP5和第六子光学图案OTP6中的每个可以与第二电极EL2和第1-2电极EL1_2之间的相应第二发光元件LD2上的第二绝缘层INS2重叠。
此外，第一子光学图案OTP1、第二子光学图案OTP2和第三子光学图案OTP3可以与在第二绝缘层INS2上彼此隔开的第1-1接触电极CNE1_1和第二接触电极CNE2中的每个的至少一部分重叠。第四子光学图案OTP4、第五子光学图案OTP5和第六子光学图案OTP6可以与在第二绝缘层INS2上彼此隔开的第二接触电极CNE2和第1-2接触电极CNE1_2中的每个的至少一部分重叠。
在本公开的实施方式中，第一子光学图案OTP1至第六子光学图案OTP6可以具有相同的尺寸和相同的形状，但是本公开不限于此。在实施方式中，与第一发光元件LD1对应的第一子光学图案OTP1至第三子光学图案OTP3可以具有相同的尺寸和相同的形状。与第二发光元件LD2对应的第四子光学图案OTP4至第六子光学图案OTP6可以具有相同的尺寸和相同的形状。此外，在实施方式中，第一子光学图案OTP1至第六子光学图案OTP6可以具有不同的尺寸和不同的形状。
第一子光学图案OTP1至第六子光学图案OTP6中的每个可以漫射和/或散射或聚集从包括在相应子发射单元中的发光元件LD发射并入射在其上的光以及被第一电极EL1和第二电极EL2反射并入射在其上的光，使得可以增加在显示设备的图像显示方向上行进的光的量(或强度)。因此，可以提高每个像素PXL的光输出效率。
接下来，参考图1a至图6a、图10、图17b和图17c，光学图案OTP可以包括第一子光学图案OTP1至第八子光学图案OTP8。
第一子光学图案OTP1至第八子光学图案OTP8中的第一子光学图案OTP1至第四子光学图案OTP4可以覆盖第一发光元件LD1和第一发光元件LD1上的第二绝缘层INS2。第五子光学图案OTP5至第八子光学图案OTP8可以覆盖第二发光元件LD2和第二发光元件LD2上的第二绝缘层INS2。
第一子光学图案OTP1和第五子光学图案OTP5可以具有相同的形状，并且具有相同或不同的尺寸(或表面积)。例如，在平面图中，第一子光学图案OTP1和第五子光学图案OTP5各自可以具有椭圆形形状。第一子光学图案OTP1可以仅覆盖包括九个第一发光元件LD1中的两个第一发光元件LD1的第一子发射单元。第五子光学图案OTP5可以仅覆盖包括九个第二发光元件LD2中的两个第二发光元件LD2的第五子发射单元。
第二子光学图案OTP2和第六子光学图案OTP6可以具有相同的形状，并且具有相同或不同的尺寸(或表面积)。例如，在平面图中，第二子光学图案OTP2和第六子光学图案OTP6各自可以具有圆形形状。第二子光学图案OTP2可以仅覆盖包括九个第一发光元件LD1中的两个其它第一发光元件LD1的第二子发射单元。第六子光学图案OTP6可以仅覆盖包括九个第二发光元件LD2中的两个其它第二发光元件LD2的第六子发射单元。
第三子光学图案OTP3和第七子光学图案OTP7可以具有相同的形状，并且具有相同或不同的尺寸(或表面积)。例如，在平面图中，第三子光学图案OTP3和第七子光学图案OTP7各自可以具有椭圆形形状。第三子光学图案OTP3可以仅覆盖包括九个第一发光元件LD1中的三个其它第一发光元件LD1的第三子发射单元。第七子光学图案OTP7可以仅覆盖包括九个第二发光元件LD2中的三个其它第二发光元件LD2的第七子发射单元。
第四子光学图案OTP4和第八子光学图案OTP8可以具有相同的形状，并且具有相同或不同的尺寸(或表面积)。例如，在平面图中，第四子光学图案OTP4和第八子光学图案OTP8各自可以具有矩形形状。第四子光学图案OTP4可以仅覆盖包括九个第一发光元件LD1中的其它三个第一发光元件LD1的第四子发射单元。第八子光学图案OTP8可以仅覆盖包括九个第二发光元件LD2中的其它三个第二发光元件LD2的第八子发射单元。
在实施方式中，如图17c中所示，第一子光学图案OTP1至第四子光学图案OTP4可以具有相同的形状和不同的尺寸(或表面积)。同样，第五子光学图案OTP5至第八子光学图案OTP8可以具有相同的形状，并且具有不同的尺寸(或表面积)。
图18是示意性地示出根据本公开的实施方式的像素的平面图。图19是沿图18的线IV-IV’截取的剖视图。图20是沿图18的线V-V’截取的剖视图。
为了避免冗余的解释，图18至图20的像素的描述将集中于与前述实施方式的不同之处。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的附图标记将被用于表示相同的组件，并且相似的附图标记将被用于表示相似的组件。
参考图1a至图5、图6a以及图18至图20，每个像素PXL可以包括衬底SUB、设置在衬底SUB上的像素电路层PCL以及设置在像素电路层PCL上的显示元件层DPL。这里，衬底SUB和像素电路层PCL可以分别具有与参考图10描述的衬底SUB和像素电路层PCL相同的配置。
显示元件层DPL可以包括第一堤图案BNK1和第二堤图案BNK2、第一连接线CNL1和第二连接线CNL2、第一电极EL1和第二电极EL2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2以及封装层ENC。此外，显示元件层DPL可以包括第二绝缘层INS2，其配置成覆盖发光元件LD中的每个的上表面的一部分并且允许发光元件LD中的每个的相对端EP1和EP2被暴露。
第二绝缘层INS2可以设置在发光元件LD中的每个的上表面上，使得可以防止发光元件LD中的每个的有源层12接触外部导电材料。第二绝缘层INS2可以填充到第一绝缘层INS1和每个发光元件LD之间的间隙中。在本公开的实施方式中，第二绝缘层INS2可以是包括有机材料的有机绝缘层。
第二绝缘层INS2可以通过使用掩模的曝光工艺形成，并且其形状可以响应于在曝光工艺期间使用的光(或光线)而改变。例如，第二绝缘层INS2可以形成为透镜状形状，包括半椭圆形形状或半圆形形状(或半球形形状)，其响应于在曝光工艺期间使用的光而向上膨胀。可以调节当形成第二绝缘层INS2时使用的光(或光线)的强度和/或曝光时间，由此可以将第二绝缘层INS2改变为能够使从发光元件LD发射的光和被第一电极EL1和第二电极EL2反射的光的光提取效率最大化的形状。
在设置在发光元件LD中的每个的上表面上的第二绝缘层INS2在剖视图中具有透镜状形状的情况下，从发光元件LD发射的光以及被第一电极EL1和第二电极EL2反射的光可以在穿过第二绝缘层INS2时漫射和/或散射。因此，可以提高从每个像素PXL的发射区域EMA发射的光的光提取效率。具有透镜状形状的第二绝缘层INS2可以用作光输出图案，光输出图案用于提取从发光元件LD发射的光和在显示设备的图像显示方向上被第一电极EL1和第二电极EL2反射的光。例如，第二绝缘层INS2可以漫射和/或散射或聚集从发光元件LD发射的光以及被第一电极EL1和第二电极EL2反射的光，并且更集中地在显示设备的图像显示方向上发射光。
在本公开的实施方式中，设置在发光元件LD中的每个的上表面上的第二绝缘层INS2可以用作光学绝缘组件，该光学绝缘组件配置成稳定地支撑发光元件LD中的每个，保护每个发光元件LD的有源层12，并且漫射和/或散射或聚集从发光元件LD发射的光以及被第一电极EL1和第二电极EL2反射的光。
在实施方式中，第二绝缘层INS2可以包括漫射颗粒DFP’，其用于进一步提高从发光元件LD发射的光的光提取效率。漫射颗粒DFP’可以规则地或不规则地分散在第二绝缘层INS2中，以漫射和/或散射从发光元件LD发射的光。透明颗粒或白色颗粒可以用作漫射颗粒DFP’。漫射颗粒DFP’可以具有与参考图12a描述的精细颗粒DFP的配置相同的配置。
图21示出了根据本公开的实施方式的像素，并且是与图18的线IV-IV’对应的剖视图。图22a至图22d是示出图21的像素的不同实施方式的剖视图。
为了避免冗余解释，图21、图22a至图22d的像素的描述将集中于与前述实施方式的不同之处。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的附图标记将被用于表示相同的组件，并且相似的附图标记将被用于表示相似的组件。
参考图1a至图5、图6a、图18、图21以及图22a至图22d，每个像素PXL可以包括衬底SUB、像素电路层PCL和显示元件层DPL。
显示元件层DPL可以包括第一堤图案BNK1和第二堤图案BNK2、第一连接线CNL1和第二连接线CNL2、第一电极EL1和第二电极EL2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2、第一绝缘层INS1和第二绝缘层INS2以及封装层ENC。
此外，显示元件层DPL还可以包括设置在封装层ENC上的光学层OTL。
光学层OTL可以是设置在封装层ENC上的光学组件，并且配置成漫射和/或散射或聚集穿过封装层ENC的光，从而提高在显示设备的图像显示方向上行进的光的量(或强度)。光学层OTL可以设置成覆盖整个封装层ENC，并且与显示元件层DPL的最外层对应。在本公开的实施方式中，光学层OTL可以包括可以漫射和/或散射或聚集穿过封装层ENC的光并允许光从中穿过的材料。例如，光学层OTL可以由透明树脂制成。
光学层OTL可以包括通过压印工艺形成的多个浮雕图案RCP。例如，通过将透明树脂施加到封装层ENC上，使用印模执行压印工艺，并且然后向其上施加紫外线，可以形成光学层OTL以在其上表面上包括多个浮雕图案RCP。此外，光学层OTL可以包括设置在两个邻近浮雕图案RCP之间的平面部分FP。浮雕图案RCP可以设置在光学层OTL的上表面上，以对应于每个像素PXL的发射区域EMA。
浮雕图案RCP中的每个可以具有宽度向上减小的透镜状形状，其具有半椭圆形形状、半圆形形状(或半球形形状)。换句话说，浮雕图案RCP中的每个可以具有向上凸出的形状。浮雕图案RCP中的每个可以设置在光学层OTL的一个表面上，并且与与之邻近的浮雕图案RCP隔开，且平面部分FP插置在它们之间。尽管浮雕图案RCP之间的距离可以是均匀的，但是本公开不限于此。在实施方式中，浮雕图案RCP可以设置在光学层OTL的上表面上，使得基于任何一个点，邻近浮雕图案RCP之间的距离在朝向或远离该任何一个点的方向上减小或增大。
浮雕图案RCP中的每个可以具有等于或基本上类似于发光元件LD中的每个的长度L的尺寸，但是本公开不限于此。在实施方式中，如图22a中所示，浮雕图案RCP中的每个可以具有大于发光元件LD中的每个的长度L的尺寸，并且足以覆盖发光元件LD中的每个。此外，在实施方式中，浮雕图案RCP中的每个可以具有小于发光元件LD中的每个的长度L的尺寸。浮雕图案RCP可以具有相同的尺寸和相同的宽度，但是本公开不限于此。在实施方式中，浮雕图案RCP可以具有不同的尺寸和宽度。如图22b中所示，只有浮雕图案RCP中的一些可以具有相同的尺寸和宽度，或者可以具有不同的尺寸和宽度。
浮雕图案RCP可以是光控制装置，其用于漫射和/或散射或聚集穿过封装层ENC的光，并改变光向显示设备的图像显示方向的行进路径。此外，浮雕图案RCP可以增大穿过封装层ENC的光的出射角度，并且提高从每个像素PXL的发射区域EMA发射的光的光输出效率。包括浮雕图案RCP的光学层OTL还可以包括用于漫射和/或散射穿过封装层ENC的光的漫射颗粒(未示出)。这里，漫射颗粒可以具有与参考图12a描述的精细颗粒DFP相同的配置。
包括浮雕图案RCP和平面部分FP的光学层OTL可以具有使得其上表面(或外表面)的一部分弯曲的结构。
尽管在前述实施方式中已经描述了光学层OTL包括各自具有向上凸出的透镜状形状的浮雕图案RCP的情况，但是本公开不限于此。在实施方式中，如图22c中所示，光学层OTL可以设置成具有向下凹陷的凹入图案CCP代替浮雕图案RCP。凹入图案CCP可以具有相同的尺寸和宽度，但是本公开不限于此。在实施方式中，凹入图案CCP中的每个可以具有与邻近的凹入图案CCP的尺寸和宽度不同的尺寸和宽度，且平面部分FP插置在它们之间。包括凹入图案CCP和平面部分FP的光学层OTL可以通过压印工艺形成。
凹入图案CCP可以是光控制装置，其用于漫射和/或散射或聚集穿过封装层ENC的光，并改变光向显示设备的图像显示方向的行进路径。
尽管在前述实施方式中已经描述了光学层OTL包括向下凹陷的凹入图案CCP的情况，但是本公开不限于此。在实施方式中，如图22d中所示，光学层OTL可以设置成具有棱镜图案PRP代替凹入图案CCP，棱镜图案PRP具有棱镜山形形状。棱镜图案PRP可以具有相同的尺寸和宽度，但是本公开不限于此。在实施方式中，棱镜图案PRP中的每个可以具有与邻近棱镜图案PRP的尺寸和宽度不同的尺寸和宽度，且平面部分FP插置在它们之间。在本公开的实施方式中，可以调节棱镜图案PRP中的每个的垂直角度以及棱镜图案PRP中的每个的尺寸和/或宽度，使得穿过封装层ENC的光可以漫射和/或散射或聚集，由此光可以在显示设备的图像显示方向上更密集地行进。
虽然以上已经描述了各种实施方式，但是本领域的技术人员将理解，在不背离本公开的范围的情况下，各种修改、添加和替换是可能的。
因此，本说明书中公开的实施方式仅用于说明目的，而不是限制本公开的技术范围。本公开的范围可以由所附权利要求限定。

Claims (20)

1.显示设备，包括：
衬底，包括显示区域和非显示区域，所述显示区域包括多个像素区域，所述多个像素区域中的每个包括发射区域，所述非显示区域在所述显示区域的至少一侧处；以及
像素，设置在所述多个像素区域中的每个中，
其中，所述像素包括：
第一电极和第二电极，在所述衬底上彼此隔开；
多个发光元件，连接在所述第一电极和所述第二电极之间；以及
光学图案，设置在所述多个发光元件上并且与所述多个发光元件中的至少一些重叠，以及
其中，所述光学图案配置成提取从所述多个发光元件发射的光。
2.根据权利要求1所述的显示设备，其中，所述光学图案包括透镜。
3.根据权利要求2所述的显示设备，还包括设置在所述第一电极和所述第二电极以及所述发光元件上的封装层。
4.根据权利要求3所述的显示设备，其中，所述光学图案与所述封装层一体。
5.根据权利要求3所述的显示设备，其中，所述封装层设置在所述光学图案上。
6.根据权利要求3所述的显示设备，
其中，所述光学图案包括多个子光学图案，以及
其中，所述多个子光学图案中的每个将所述多个发光元件中的特定数量的发光元件分组为一个单元，并且位于所述一个单元上。
7.根据权利要求6所述的显示设备，其中，所述多个子光学图案具有彼此不同的形状。
8.根据权利要求6所述的显示设备，其中，所述多个子光学图案具有相同的形状。
9.根据权利要求3所述的显示设备，还包括直接设置在所述多个发光元件中的每个的上表面上的绝缘层，
其中，所述光学图案设置在所述多个发光元件上，且所述绝缘层插置在所述光学图案和所述多个发光元件之间。
10.根据权利要求9所述的显示设备，还包括：
第一接触电极，设置在所述绝缘层上并且将所述第一电极与所述发光元件的相对端中的一端电连接；以及
第二接触电极，在所述绝缘层上与所述第一接触电极隔开，并且将所述第二电极与所述发光元件的相对端中的另一端电连接，
其中，所述光学图案覆盖所述第一接触电极的一部分和所述第二接触电极的一部分。
11.根据权利要求10所述的显示设备，其中，所述光学图案包括光漫射颗粒。
12.显示设备，包括：
衬底，包括显示区域和非显示区域，所述显示区域包括多个像素区域，所述多个像素区域中的每个包括发射区域，所述非显示区域在所述显示区域的至少一侧处；以及
像素，设置在所述多个像素区域中的每个中，
其中，所述像素包括：
第一电极和第二电极，在所述衬底上彼此隔开；
多个发光元件，连接在所述第一电极和所述第二电极之间；
绝缘光学图案，设置在所述多个发光元件中的每个的上表面上，并且配置成提取从所述多个发光元件发射的光；
第一接触电极和第二接触电极，在所述绝缘光学图案上彼此隔开；以及
封装层，设置在所述第一接触电极和所述第二接触电极上。
13.根据权利要求12所述的显示设备，其中，所述绝缘光学图案具有向上突出的形状，并且包括分散在其中的光学漫射颗粒。
14.根据权利要求13所述的显示设备，其中，所述绝缘光学图案包括有机绝缘材料。
15.显示设备，包括：
衬底，包括显示区域和非显示区域，所述显示区域包括多个像素区域，所述多个像素区域中的每个包括发射区域，所述非显示区域在所述显示区域的至少一侧处；以及
像素，设置在所述多个像素区域中的每个中，
其中，所述像素包括：
第一电极和第二电极，在所述衬底上彼此隔开；
多个发光元件，连接在所述第一电极和所述第二电极之间；
绝缘层，设置在所述多个发光元件中的每个的上表面上；
第一接触电极和第二接触电极，在所述绝缘层上彼此隔开；
封装层，设置在所述第一接触电极和所述第二接触电极上；以及
光学层，设置在所述封装层上，以及
其中，所述光学层配置成提取从所述多个发光元件发射的光。
16.根据权利要求15所述的显示设备，其中，所述光学层包括多个光学图案。
17.根据权利要求16所述的显示设备，其中，所述多个光学图案中的每个具有向上突出的形状。
18.根据权利要求16所述的显示设备，其中，所述多个光学图案中的每个具有向下凹陷的形状。
19.根据权利要求16所述的显示设备，其中，所述多个光学图案具有相同的尺寸。
20.根据权利要求16所述的显示设备，其中，所述多个光学图案具有彼此不同的尺寸。
CN202080069768.8A 2019-10-14 2020-03-12 显示设备 Pending CN114503271A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190127078A KR20210044354A (ko) 2019-10-14 2019-10-14 표시 장치
KR10-2019-0127078 2019-10-14
PCT/KR2020/003474 WO2021075647A1 (ko) 2019-10-14 2020-03-12 표시 장치

Publications (1)

Publication Number Publication Date
CN114503271A true CN114503271A (zh) 2022-05-13

Family

ID=75537619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080069768.8A Pending CN114503271A (zh) 2019-10-14 2020-03-12 显示设备

Country Status (5)

Country Link
US (1) US20240055566A1 (zh)
EP (1) EP4047657A4 (zh)
KR (1) KR20210044354A (zh)
CN (1) CN114503271A (zh)
WO (1) WO2021075647A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230006689A (ko) * 2021-07-01 2023-01-11 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6090277B2 (ja) * 2014-10-02 2017-03-08 ウシオ電機株式会社 発光モジュール
KR102465382B1 (ko) * 2015-08-31 2022-11-10 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
US10304811B2 (en) * 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
US10032757B2 (en) * 2015-09-04 2018-07-24 Hong Kong Beida Jade Bird Display Limited Projection display system
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102513267B1 (ko) * 2017-10-13 2023-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
EP4047657A4 (en) 2023-11-22
US20240055566A1 (en) 2024-02-15
EP4047657A1 (en) 2022-08-24
KR20210044354A (ko) 2021-04-23
WO2021075647A1 (ko) 2021-04-22

Similar Documents

Publication Publication Date Title
US11967607B2 (en) Light-emitting device and display device comprising same
CN112913025A (zh) 发光装置和包括发光装置的显示装置
EP3910674A1 (en) Display device and manufacturing method therefor
CN112437988A (zh) 发光器件、其制造方法以及包括该发光器件的显示装置
CN112470301A (zh) 发光装置、其制造方法和包括该发光装置的显示装置
US20210272937A1 (en) Light-emitting device and display device comprising same
CN112913021A (zh) 显示设备
CN112543999A (zh) 显示装置及其制造方法
CN113692648A (zh) 显示装置及制造显示装置的方法
EP3968383A1 (en) Pixel and display device comprising same
CN113169211A (zh) 显示装置及其制造方法
CN112889154A (zh) 发光器件、制造其的方法和包括其的显示装置
CN113903268A (zh) 显示装置
CN113488506A (zh) 显示设备及制造显示设备的方法
EP4047658A1 (en) Display device and method for manufacturing same
CN112786654A (zh) 显示装置
EP4040494A1 (en) Pixel, display device including same, and manufacturing method therefor
CN113169191A (zh) 显示装置及其制造方法
CN115485845A (zh) 像素、包括像素的显示设备和制造显示设备的方法
CN114846613A (zh) 显示装置和用于制造该显示装置的方法
KR20220054507A (ko) 화소 및 이를 구비한 표시 장치
CN114375497A (zh) 显示装置及制造其的方法
CN114388553A (zh) 显示设备及其制造方法
EP3998635A1 (en) Pixel, display device having same and production method therefor
CN113675235A (zh) 像素和包括其的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination