CN114464728A - 一种三维霍尔条阵列及其制作方法与电路互联方法 - Google Patents
一种三维霍尔条阵列及其制作方法与电路互联方法 Download PDFInfo
- Publication number
- CN114464728A CN114464728A CN202210157675.1A CN202210157675A CN114464728A CN 114464728 A CN114464728 A CN 114464728A CN 202210157675 A CN202210157675 A CN 202210157675A CN 114464728 A CN114464728 A CN 114464728A
- Authority
- CN
- China
- Prior art keywords
- multilayer film
- hall
- magnetic multilayer
- insulating layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000005291 magnetic effect Effects 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 230000005294 ferromagnetic effect Effects 0.000 claims description 6
- 229910001385 heavy metal Inorganic materials 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 9
- 230000006872 improvement Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明公开了一种三维霍尔条阵列及其制作方法与电路互联方法，通过依次在硅基集成电路上表面制备特定排布形式的多组电极片、与电极片相连的磁性多层膜、高温下有较好流动性的绝缘层，保留与电极片相连的霍尔条及其上方的绝缘层及金属电极部分，对磁性多层膜和绝缘层刻蚀形成霍尔条结构，并通过热处理使绝缘层流动覆盖住薄膜边缘。再生长与下一组电极互联的尺寸略大些的磁性多层膜及绝缘层，重复上述步骤，依次得到多个与不同组电极互联的层叠的霍尔条结构，实现三维霍尔条阵列。每层霍尔条结构均可以通过电极片实现与集成电路的紧密互联。本申请得到的三维霍尔条阵列可用于存算一体化计算当中，实现高集成度的存算一体化芯片。
Description
技术领域
本发明涉及集成电路技术领域，涉及器件的三维结构及其制作方法，具体涉及一种三维霍尔条阵列及其制作方法与电路互联方法。
背景技术
在传统的计算机体系中，由于存储单元与计算单元分离，导致CPU与存储器之间存在“存储墙”和“功耗墙”，限制了计算机性能的提升。霍尔条是一种同时具备存储和计算功能的新型磁电子器件，可以用于实现存算一体化芯片，有望降低由于数据搬运而产生的功耗，实现计算机性能的大幅提升。
但是现有技术中的霍尔条阵列大多为二维结构，且制作工艺十分有限，最终得到的霍尔条阵列成品的尺寸仅能达到微米级别。相较于其它类型存储器芯片的纳米级工艺而言，霍尔条阵列在面积和集成度上明显落后。因此亟需提出一种新的霍尔条阵列结构及其制作方法，降低成品尺寸。
发明内容
针对现有技术的不足，本发明提出了一种三维霍尔条阵列及其制作方法与电路互联方法，通过三维化的结构设计，实现高集成度的存算一体化芯片，缩小阵列面积、并且降低阵列布线复杂度，将其应用在存算一体化芯片制作中，可以克服二维霍尔条的缺点。
一种三维霍尔条阵列，包括n个层叠的霍尔条结构，n≥2。
所述霍尔条结构从下到上依次为电极、十字型磁性多层膜以及包裹在磁性多层膜外表面的绝缘层。所述电极包括输入端电极与输出端电极，其中输入端电极设置在十字型磁性多层膜对称的两端，输出端电极设置在其余两端。n个霍尔条结构的电极按照特定的排布方式，均位于同一集成电路表面，并与集成电路内部连接，不同霍尔条结构的电极之间相互平行且位置不重叠。由下至上的霍尔条结构中的十字型磁性多层膜的大小逐渐增大。
霍尔条结构的电极通过过孔与电路内部接口实现连接，输入端电极垂直于与其相连的十字型多层膜端口，两个输入端电极相互平行且引出方向相反；输出端电极垂直于与其相连的十字型多层膜端口，两个输出端电极相互平行且引出方向相反。
作为优选，所述的十字型磁性多层膜从下至上依次为：底部金属隔离层、重金属层、铁磁层和顶部金属隔离层。
作为优选，所述底部金属隔离层选用厚度为2nm的Ta，重金属选用厚度为5nm的Pt，铁磁层选用厚度为1nm的Co和厚度为0.3nm的Pt的Co/Pt堆叠结构，顶部金属隔离层选用厚度为3nm的Ta。
作为优选，最顶层的霍尔条结构的绝缘层用于防止三维霍尔条阵列氧化，其余霍尔条结构中的绝缘层用于防止霍尔条结构之间的短路或电磁干扰。
一种三维霍尔条阵列的制作与电路互联方法，具体包括以下步骤：
步骤1、在硅基集成电路表面生长n个电极组，每个电极组包括分布在十字形4个顶点上的4个电极片，不同电极组中位于同一个十字形顶点上的电极片相互平行且位置不重叠。由十字形的中心向外依次为第1～第n电极组。
步骤2、在硅基集成电路表面，以磁控溅射的手段制备与第一电极组互联的第一磁性多层膜，然后在第一磁性多层膜上生长第一绝缘层。
步骤3、以第一电极组所在的位置为端点，将步骤2制备的第一磁性多层膜与第一绝缘层刻蚀为十字型结构，在刻蚀的过程中保留第一电极组、第一磁性多层膜及其表面的第一绝缘层，然后对第一绝缘层进行热处理，使其流动包裹住第一磁性多层膜的边缘及其下方第一电极组的边缘，并得到平坦表面，得到第一霍尔条。
步骤4、在第一霍尔条上，以磁控溅射的手段制备与第二电极组互联的第二磁性多层膜，且第二磁性多层膜的尺寸略大于第一磁性多层膜，然后在第二磁性多层膜上生长第二绝缘层，再以第二电极组所在的位置为端点，对第二磁性多层膜和第二绝缘层进行刻蚀，刻蚀的过程中保留第二电极组、第二磁性多层膜及其表面的第二绝缘层，然后对第二绝缘层进行热处理，使其流动包裹住在第二磁性多层膜边缘及其下方第二电极组中的边缘，并得到平坦表面，得到第二霍尔条。
步骤5、以此类推，直至得到n个霍尔条层叠的三维霍尔条阵列。并且每个霍尔条四个端口上的电极片均与硅基集成电路内部接口连接
作为优选，所述绝缘层为高温下具有较好流动性的固态绝缘材料，热处理后能够软化流动从而包裹在磁性多层膜表面，得到平坦表面。
本发明具有以下有益效果：
本发明设计得到的三维霍尔条阵列与现有的二维结构相比，占用面积更小，可以提高存算一体化电路的集成化程度。在硅胶集成电路表面生长电极组，并进行三维霍尔条阵列的制作，可以实现与电路的紧密互联。
附图说明
图1为实施例中的三维霍尔条阵列示意图；
图2为实施例中的三维霍尔条阵列剖面示意图；
图3为实施例中的磁性多层膜示意图。
具体实施方式
为了使本发明的目的、技术方案、优点更加清晰，下面将结合本发明实施例中的附图，对本发明实例中的技术方案作进一步描述。清楚地，以下所描述实施例仅为本发明一部分的实施例，并不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护范围。
在本发明的描述中，需要理解的是，术语“上”、“下”、“外围”、“顶点”、“表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
如图1所示，一种三维霍尔条阵列，包括2个层叠的霍尔条结构。
其中第一霍尔条结构2包括生长在硅基集成电路1表面的第一、第二输入端电极4、5，第一、第二输出端电极6、7，与电极相连的第一十字型磁性多层膜，以及包裹在第一十字型磁性多层膜表面的第一绝缘层。第一、第二输入端电极4、5位于第一十字型磁性多层膜不相邻的两端，第一、第二输出端电极6、7位于其余两端。
其中第二霍尔条结构3包括生长在硅基集成电路1表面、第一霍尔条结构2外围的第三、第四输入端电极8、9和第三、第四输出端电极10、11；与电极相连的第二十字型磁性多层膜，以及包裹在第二十字型磁性多层膜表面的第二绝缘层。其中，第三、第四输入端电极8、9位于第二十字型磁性多层膜不相邻的两端，第三、第四输出端电极10、11位于其余两端。并且，第三、第四输入端电极8、9分别与第一、第二输入端电极4、5平行，第三、第四输出端电极10、11分别与第一、第二输出端电极6、7平行。
所述第一绝缘层生长在第一十字型磁性多层膜表面，通过热处理可使第一绝缘层流动覆盖住第一十字型磁性多层膜边缘，用于对第一十字型磁性多层膜进行绝缘保护，并得到平坦表面，便于后续霍尔条结构的层叠。此外，第一绝缘层还可以防止第一十字型磁性多层膜与第二十字型磁性多层膜之间产生电磁干扰现象，以及避免三维霍尔条阵列与集成电路互联过程中，由于外部激励发生短路。所述第二绝缘层生长在第二十字型磁性多层膜表面，除了对第二十字型磁性多层膜进行绝缘保护以外，还可以防止整个三维霍尔条阵列的氧化。
由于不同霍尔条结构的电极之间相互平行且保持一定间距，并且不同霍尔条结构之间也设置有绝缘层起到绝缘保护作用，可实现霍尔条阵列与集成电路互联的同时防止相邻霍尔条器件之间存在磁性相互作用以及施加外部激励时发生短路。
一种三维霍尔条阵列的制作与电路互联方法，具体包括以下步骤：
步骤1、在硅基集成电路1上生长第一电极组与第二电极组，第一电极组包括分布在十字型结构4个顶点上的第一、第二输入端电极4、5，第一、第二输出端电极6、7。第二电极组包括分别与第一、第二输入端电极4、5平行的第三、第四输入端电极8、9，分别与第一、第二输出端电极6、7平行的第三、第四输出端电极10、11。电极组均与集成电路内部实现了连接。
步骤2、在硅基集成电路上1，以磁控溅射的手段制备与第一、第二输入端电极4、5，第一、第二输出端电极6、7互联的第一磁性多层膜12，如图2所示。所述磁性多层膜从下至上依次为：底部金属隔离层、重金属层、铁磁层和顶部金属隔离层。其中底部金属隔离层选用厚度为2nm的Ta，重金属选用厚度为5nm的Pt，铁磁层选用厚度为1nm的Co和厚度为0.3nm的Pt的Co/Pt堆叠结构，顶部金属隔离层选用厚度为3nm的Ta。然后在第一磁性多层膜12上生长第一绝缘层13，所述绝缘层选用在高温下具有较好流动性的固态绝缘材料，例如磷硅玻璃。
步骤3、以4个电极所在的位置为端点，对步骤2制备的第一磁性多层膜12和第一绝缘层13进行涂胶、曝光、显影、刻蚀、去胶，然后通过热处理的方式使第一绝缘层13软化流动，从而包裹住第一磁性多层膜12边缘并得到平坦表面，形成第一霍尔条结构2。
步骤4、在第一霍尔条结构2上，以磁控溅射的手段制备与第三、第四输入端电极8、9和第三、第四输出端电极10、11互联的第二磁性多层膜14，由于4个电极位于第一霍尔条结构2的外围，因此第二磁性多层膜14的面积应略大于第一磁性多层膜12，才能实现与电极的互连。然后在第二磁性多层膜14上生长第二绝缘层15。再以4个电极所在的位置为端点，进行刻蚀、热处理，得到第二霍尔条结构3。即完成具有两个层叠的霍尔条结构的三维霍尔条阵列，并且该三维霍尔条阵列的电极是直接生成在硅基集成电路的表面，与电路接口连接，可以直接实现三维霍尔条阵列与集成电路的紧密互联。
至此，已根据所展示的优选实施方式对本发明的技术方案进行了描述，但本发明的保护范围并不局限于这些具体实施方式，任何熟悉本技术领域的技术人员在遵循本发明的原理内想到的替换、任何修改和改进，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
Claims (8)
1.一种三维霍尔条阵列，其特征在于：包括n个层叠的霍尔条结构，n≥2；
所述霍尔条结构从下到上依次为电极、十字型磁性多层膜以及包裹在磁性多层膜外表面的绝缘层；所述电极包括输入端电极与输出端电极，其中输入端电极设置在十字型磁性多层膜对称的两端，输出端电极设置在其余两端；n个霍尔条结构的电极均位于同一集成电路表面，并与集成电路内部连接，不同霍尔条结构的电极之间相互平行且位置不重叠；由下至上的霍尔条结构中的十字型磁性多层膜的大小逐渐增大。
2.如权利要求1所述一种三维霍尔条阵列，其特征在于：霍尔条结构的电极通过过孔与电路内部接口实现连接；在霍尔条结构中，输入端电极垂直于与其相连的十字型多层膜端口，两个输入端电极相互平行且引出方向相反；输出端电极垂直于与其相连的十字型多层膜端口，两个输出端电极相互平行且引出方向相反。
3.如权利要求1所述一种三维霍尔条阵列，其特征在于：所述的十字型磁性多层膜从下至上依次为：底部金属隔离层、重金属层、铁磁层和顶部金属隔离层。
4.如权利要求1所述一种三维霍尔条阵列，其特征在于：所述底部金属隔离层选用厚度为2nm的Ta，重金属选用厚度为5nm的Pt，铁磁层选用厚度为1nm的Co和厚度为0.3nm的Pt的Co/Pt堆叠结构，顶部金属隔离层选用厚度为3nm的Ta。
5.如权利要求1所述一种三维霍尔条阵列，其特征在于：最顶层的霍尔条结构的绝缘层用于防止整个三维霍尔条垂直堆叠结构氧化；其余霍尔条结构中的绝缘层用于防止霍尔条结构之间发生短路或电磁干扰。
6.一种三维霍尔条阵列的制作方法与电路互联方法，其特征在于：该方法用于制作如权利要求1～4任意所述的三维霍尔条阵列，具体包括以下步骤：
步骤1、在硅基集成电路表面生长n个电极组，每个电极组包括分布在十字形4个顶点上的4个电极片，不同电极组中位于同一个十字形顶点上的电极片相互平行且位置不重叠；由十字形的中心向外依次为第1～第n电极组；
步骤2、在硅基集成电路表面，以磁控溅射的手段制备与第一电极组互联的第一磁性多层膜，然后在第一磁性多层膜上生长第一绝缘层；
步骤3、以第一电极组所在的位置为端点，将步骤2制备的第一磁性多层膜与第一绝缘层刻蚀为十字型结构，在刻蚀的过程中保留第一电极组、第一磁性多层膜及其表面的第一绝缘层，然后对第一绝缘层进行热处理，使其流动包裹住第一磁性多层膜的边缘并得到平坦表面，得到第一霍尔条；
步骤4、在第一霍尔条上，以磁控溅射的手段制备与第二电极组互联的第二磁性多层膜，然后在第二磁性多层膜上生长第二绝缘层，再以第二电极组所在的位置为端点，对第二磁性多层膜和第二绝缘层进行刻蚀，刻蚀的过程中保留第二电极组、第二磁性多层膜及其表面的第二绝缘层，然后对第二绝缘层进行热处理，使其包裹在第二磁性多层膜的外表面，得到第二霍尔条；
步骤5、以此类推，直至得到n个霍尔条层叠的三维霍尔条阵列，并且每个霍尔条四个端口上的电极片均与硅基集成电路内部接口连接。
7.如权利要求5所述一种三维霍尔条阵列的制作方法与电路互联方法，其特征在于：所述绝缘层为高温下具有流动性的材料，热处理后能够软化流动从而包裹住磁性多层膜边缘。
8.如权利要求5所述一种三维霍尔条阵列的制作方法与电路互联方法，其特征在于：所述绝缘层选用磷硅玻璃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210157675.1A CN114464728A (zh) | 2022-02-21 | 2022-02-21 | 一种三维霍尔条阵列及其制作方法与电路互联方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210157675.1A CN114464728A (zh) | 2022-02-21 | 2022-02-21 | 一种三维霍尔条阵列及其制作方法与电路互联方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114464728A true CN114464728A (zh) | 2022-05-10 |
Family
ID=81415662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210157675.1A Pending CN114464728A (zh) | 2022-02-21 | 2022-02-21 | 一种三维霍尔条阵列及其制作方法与电路互联方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114464728A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118465648A (zh) * | 2024-07-12 | 2024-08-09 | 苏州矩阵光电有限公司 | 三维霍尔传感器及空间磁场矢量的测量方法 |
-
2022
- 2022-02-21 CN CN202210157675.1A patent/CN114464728A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118465648A (zh) * | 2024-07-12 | 2024-08-09 | 苏州矩阵光电有限公司 | 三维霍尔传感器及空间磁场矢量的测量方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111710681B (zh) | 三维存储器及三维存储器的制造方法 | |
| TWI249755B (en) | Multilayered chip capacitor | |
| JP5285777B2 (ja) | ３次元集積回路の製造方法及びプログラム | |
| JPWO2020117978A5 (zh) | ||
| JP2012500482A (ja) | ３次元集積回路の製造方法及び記録媒体（インターフェース・ウエハを永久的キャリアとして使用する３次元集積回路デバイスの製造方法） | |
| TW469549B (en) | Wafer level stack package and method of fabricating the same | |
| CN114464728A (zh) | 一种三维霍尔条阵列及其制作方法与电路互联方法 | |
| CN103247592B (zh) | Mom电容器及其制作方法 | |
| US9450041B2 (en) | Stackable high-density metal-oxide-metal capacitor with minimum top plate parasitic capacitance | |
| JP2002057066A (ja) | チップアレイ及びその製造方法 | |
| CN104766806A (zh) | 晶圆三维集成的方法 | |
| JP2011159949A (ja) | 半導体基板、積層チップパッケージおよび半導体プレート並びにこれらの製造方法 | |
| CN107611137B (zh) | 一种三维存储器件的制造方法及其器件结构 | |
| CN104022015A (zh) | Mim双电容器结构及其制造方法 | |
| JP2000049058A (ja) | 積層電子部品の製造方法 | |
| JPH01184943A (ja) | 集積回路内蔵用積層コンデンサの製法 | |
| CN108550531A (zh) | 封装基板的制造方法 | |
| CN118039342B (zh) | 一种多层功率集成电感制造方法 | |
| TWI775280B (zh) | 電容集成結構、電容單元及其製造方法 | |
| WO2022123785A1 (ja) | ３次元実装集積回路 | |
| US12094631B2 (en) | Chip inductor and method for manufacturing same | |
| CN107564826B (zh) | 一种用于制作三维无源集成器件的键合体及器件制作方法 | |
| KR101953217B1 (ko) | 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 및 그 제조방법 | |
| KR100367621B1 (ko) | 자기수동소자의 제조방법 | |
| JP2000208702A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |