KR101953217B1 - 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 및 그 제조방법 - Google Patents

비정질 절연층을 이용한 적층형 3-5족 반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101953217B1
KR101953217B1 KR1020160109471A KR20160109471A KR101953217B1 KR 101953217 B1 KR101953217 B1 KR 101953217B1 KR 1020160109471 A KR1020160109471 A KR 1020160109471A KR 20160109471 A KR20160109471 A KR 20160109471A KR 101953217 B1 KR101953217 B1 KR 101953217B1
Authority
KR
South Korea
Prior art keywords
group
layer
compound semiconductor
amorphous insulating
semiconductor layer
Prior art date
Application number
KR1020160109471A
Other languages
English (en)
Other versions
KR20180023700A (ko
Inventor
주현수
송진동
이교섭
장준연
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020160109471A priority Critical patent/KR101953217B1/ko
Publication of KR20180023700A publication Critical patent/KR20180023700A/ko
Application granted granted Critical
Publication of KR101953217B1 publication Critical patent/KR101953217B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

실시예들은 기판 상에 제1 3-5족 화합물 반도체층을 형성하는 단계, 상기 제1 3-5족 화합물 반도체층 상에 제1 금속 배선을 형성하는 단계 및 상기 제1 금속 배선 및 상기 제1 3-5족 화합물 반도체층을 덮도록 제1 비정질 절연층을 형성하는 단계를 포함하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법 및 이를 이용해 제조된 3-5족 반도체 소자에 관한 것이다.

Description

비정질 절연층을 이용한 적층형 3-5족 반도체 소자 및 그 제조방법{STACKING-TYPE Ⅲ-Ⅴ SEMICONDUCTOR DEVICE USING AMORPHOUS INSULATOR MANUFACTURING METHOD THEREOF}
본 발명은 3족-5족 화합물 반도체 소자의 제조 방법 및 그 방법으로 제조된 반도체 소자에 관련되며, 더욱 구체적으로는, 동일한 3족-5족 화합물 반도체 기판에 영역별로 선택적으로 치환 또는 ?하여 CMOS를 형성하는 제조 방법 및 그 방법으로 제조된 반도체 소자에 관련된다.
종래 Si 반도체 개발은 크기(scaling) 제한을 해결하기 위해 많은 투자와 연구가 진행되고 있다. 그 중 멀티 게이트(multi-gate) 구조의 입체 소자 및 3D 패키징을 통한 다이(die) 적층 기술 등이 개발되고 있다. 그러나 다이 적층 기술은 복잡한 추가 공정이 필요하고, 개별 다이 생산에는 근본적인 혁신이 없어 스케일링 한계를 효과적으로 극복하지 못한다.
도 1은 종래방식에 따른 반도체 소자구조이다. 도 1을 참조하면 CMOS 이미지 센서용으로 유리 위에 반도체기판을 접합시켜 적층하는 구조를 나타내고 있다. 이러한 구조는 도너(donor) 웨이퍼에서 반도체기판을 유리 위에 이식해야 하는 복잡한 공정이 있어 효율성이 떨어진다.
미국등록특허 US9190297 미국공개특허 US20100276736 A1
위와 같은 문제점을 해결하기 위해서, glass 뿐만 아니라 비정질의 절연체 위에 직접 glue layer와 buffer layer를 형성 후 그 위에 III-V 반도체 층을 형성하고, 다시 비정질 절연층을 증착하고 위의 과정을 반복하여 적층함으로써, 단위 면적당 더 많은 반도체 소자를 집적하여 scaling 한계를 극복하는 방법이 요구된다.
본 발명의 일 실시예에 따른 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법은 기판 상에 제1 3-5족 화합물 반도체층을 형성하는 단계, 상기 제1 3-5족 화합물 반도체층 상에 제1 금속 배선을 형성하는 단계 및 상기 제1 금속 배선 및 상기 제1 3-5족 화합물 반도체층을 덮도록 제1 비정질 절연층을 형성하는 단계를 포함한다.
일 실시예에서, 상기 제1 비정질 절연층 상에 제2 3-5족 화합물 반도체층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에서, 기판 상에 제1 3-5족 화합물 반도체층을 형성하는 단계는, 상기 기판 상에 제1 접착층을 형성하는 단계, 상기 접착층 상에 제1 버퍼층을 형성하는 단계 및 상기 제1 버퍼층 상에 상기 제1 3-5족 화합물 반도체층을 형성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 기판 상에 제1 3-5족 화합물 반도체층을 형성하는 단계는, 상기 제1 3-5족 화합물 반도체층을 패터닝하여 하나 이상의 반도체 소자를 구성하는 단계를 포함할 수 있다.
일 실시예에서, 상기 제1 3-5족 화합물 반도체층 및 상기 제2 3-5족 화합물 반도체층은 메모리 소자, 비메모리 소자 또는 이들의 조합을 구성할 수 있다.
일 실시예에서, 상기 제2 3-5족 화합물 반도체층 상에 제2 금속 배선을 형성하는 단계 및 상기 제2 금속 배선 및 상기 제2 3-5족 화합물 반도체층을 덮도록 제2 비정질 절연층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 제1 또는 제2 비정질 절연층은 유리를 포함할 수 있다.
일 실시예에서, 상기 제1 접착층은 3-5족 화합물일 수 있다.
일 실시예에서, 3-5족 화합물 반도체층이 적층되도록, 상기 제1 3-5족 화합물 반도체층을 형성하는 단계 내지 제1 비정질 절연층을 형성하는 단계를 소정 횟수 반복할 수 있다.
본 발명의 일 실시예에 따른 비정질 절연층을 이용한 적층형 3-5족 반도체 소자는, 기판 상에 형성된 제1 3-5족 화합물 반도체층, 상기 제1 3-5족 화합물 반도체층 상에 형성된 제1 금속배선 및 상기 제1 금속배선 및 상기 제1 3-5족 화합물 반도체층을 덮도록 형성된 제1 비정질 절연층을 포함할 수 있다.
일 실시예에서, 상기 제1 비정질 절연층 상에 형성된 제2 3-5족 화합물 반도체층을 더 포함할 수 있다.
일 실시예에서, 제1 접착층 및 제1 버퍼층을 더 포함하되, 상기 제1 접착층 및 상기 제1 버퍼층은 순차적으로 상기 기판과 상기 제1 3-5족 화합물 반도체층 사이에 배치될 수 있다.
일 실시예에서, 상기 제1 3-5족 화합물 반도체층 및 상기 제2 3-5족 화합물 반도체층은 메모리 소자, 비메모리 소자 또는 이들의 조합을 구성할 수 있다.
일 실시예에서, 상기 제2 3-5족 화합물 반도체층 상에 형성된 제2 금속배선 및 상기 제2 금속배선 및 상기 제2 3-5족 화합물 반도체층을 덮도록 형성된 제2 비정질 절연층을 더 포함할 수 있다.
일 실시예에서, 상기 제1 또는 제2 비정질 절연층은 유리를 포함할 수 있다.
일 실시예에서, 상기 제1 접착층은 3-5족 화합물일 수 있다.
일 실시예에서, 상기 제1 3-5족 화합물 반도체층, 상기 제1 금속배선 및 상기 제1 비정질 절연층이 반복적으로 적층되고, 각 적층 단위마다 3-5족 화합물 반도체층의 구조는 상이하거나 동일한 것일 수 있다.
일 실시예에서, 상기 제1 3-5족 화합물 반도체층은, 하나 이상의 반도체 소자로 구성될 수 있다.
본 발명의 일 실시예에 따르면 기존의 III-V 반도체 제조와 다르게 고품질의 단결정 기판을 필요로 하지 않고 비정질 기판 위에 III-V 반도체 층을 형성할 수 있어 적층 공정을 가능하게 한다. 그 결과 반도체 소자의 스케일링 한계를 극복할 수 있다.
또한 본 발명의 일 실시예에 따르면 소자 수준의 3D 패키징이 가능하고, 이를 통해 스케일링을 위한 특수 공정 없이 effective design rule을 줄여나갈 수 있다.
도 1은 종래방식에 따른 반도체 소자구조이다.
도 2a 내지 2d는 본 발명의 일 실시예에 따른 비정질 절연층을 이용한 적층형 3-5족 반도체 소자의 제조공정에 따른 단면도를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 복수개의 반도체 소자 단위층(10-30)이 적층된 반도체 소자를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 3-5족 반도체 소자의 사시도이다.
도 5는 본 발명의 일 실시예에 따른 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법의 순서도이다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시 된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
이하에서, 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다.
도 2a 내지 2d는 본 발명의 일 실시예에 따른 비정질 절연층을 이용한 적층형 3-5족 반도체 소자의 제조공정에 따른 단면도를 나타낸다.
도 2a를 참조하면 일 실시예에서 비정질 절연층을 이용한 적층형 3-5족 반도체 소자(100)는 기판(1) 상에 제1 3-5족 화합물 반도체층(13)이 형성될 수 있다. 기판(1)과 제1 3-5족 화합물 반도체층(13) 사이에는 제1 접촉층(11) 및 제1 버퍼층(12)이 형성될 수 있다. 또한 일 실시예에서 기판(1)은 비정질 절연물질로 구성될 수 있다. 예컨대 기판(1)을 유리를 포함할 수 있다.
도 2b를 참조하면, 비정질 절연층을 이용한 적층형 3-5족 반도체 소자(100)에 있어서, 제1 3-5족 화합물 반도체층(13)은 패터닝되어 하나 이상의 부분으로 나누어질 수 있다. 각 부분은 서로 다른 구조로 형성될 수 있다. 예컨대, 도 2b에서 좌측 및 우측 제1 3-5족 화합물 반도체층(13)은 서로 다른 구조를 가질 수 있다.
도 2b를 더 참조하면, 제1 3-5족 화합물 반도체층(13) 상에 제1 금속배선(14)이 형성될 수 있다. 제1 금속배선(14)은 전극 또는 신호선으로 기능할 수 있다.
도 2c를 참조하면, 제1 금속배선(14) 및 상기 제1 3-5족 화합물 반도체층(13)을 덮도록 제1 비정질 절연층(15)이 형성될 수 있다. 제1 비정질 절연층(15)는 다른 3-5족 화합물 반도체층이 적층되기 위해 기판으로 기능할 수 있다.
제1 반도체 소자 단위층(10)은 제1 3-5족 화합물 반도체층(13) 및 제1 비정질 절연층(15)을 포함하는 것으로 정의될 수 있다. 제1 반도세 소자 단위층(10)은 구성요소 제1 접촉층(11), 제1 버퍼층(12) 및 제1 전극배선(14) 중 적어도 하나를 더 포함할 수 있다.
도 2d를 참조하면 제1 반도체 소자 단위층(10) 상에 제2 반도체 소자 단위층(20)이 적층될 수 있다. 제2 반도체 소자 단위층(20)은 제1 비정질 절연층(15) 상에 형성된 제2 3-5족 화합물 반도체층(23) 및 제2 3-5족 화합물 반도체층(23) 상에 형성된 제2 금속배선(24) 및 제2 3-5족 화합물 반도체층(23) 및 제2 금속배선(24)을 덮도록 형성된 제2 비정질 절연층(25)을 포함할 수 있다. 일 예에서 제2 반도체 소자 단위층(20)은 제1 반도체 소자 단위층에서와 같이 접착층(21) 및 버퍼층(22)을 더 포함할 수도 있다.
본 발명의 일 실시예에 있어서, 버퍼층은 3-5족 화합물 반도체층보다 밴드갭이 더 큰 물질이 이용될 수 있다.
또한 접착층은 비정질 절연층과 접착될 수 있는 임의의 금속 또는 반도체 물질일 수 있다.
도 3은 본 발명의 일 실시예에 따른 복수개의 반도체 소자 단위층(10-30)이 적층된 반도체 소자를 나타낸다. 도 3을 참조하면, 각 반도체 소자 단위층(10-30)은 서로 다른 기능을 가질 수 있다. 예컨대, 제1 및 제2 반도체 소자 단위층(10,20)은 비메모리소자(예컨대 프로세서)이고, 제3 반도체 소자 단위층(30)은 메모리소자일 수 있다. 또한 다른 일 실시예에서는 하나의 반도체 소자 단위층에 서로 다른 기능을 가진 반도체 소자가 구현될 수도 있다. 예컨대, 제1 반도체 소자 단위층(10)에는 메모리 소자와 비메모리소자가 함께 구현될 수도 있다. 즉, 각 반도체 소자 단위층 또는 반도체 소자 단위층 내 부분들은 메모리 소자 또는 비 메모리 소자 또는 이들의 조합으로 구성될 수 있다.
본 발명의 일 실시예에 있어서, 비정질 절연층은 유리를 포함할 수 있으나 이에 제한되는 것은 아니다. 또한 접창층은 3-5족 화합물일 수 있으나 이에 제한되지는 않는다.
도 4는 본 발명의 일 실시예에 따른 3-5족 반도체 소자의 사시도이다. 도 4를 참조하면, 3-5족 반도체 소자는 단위 소자 제작에 필요한 최소 선폭을 사용하여 면적 α에 구현되고, 이것이 N개 적층된 것을 나타낸다. 이 경우, 3-5족 반도체 소자의 집적도는 N/α로 높아지게 된다. 그 결과 최소 선폭 F를 factor N만큼 줄이는 효과를 통해 스케일링 한계를 극복할 수 있다.
도 5는 본 발명의 일 실시예에 따른 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법의 순서도이다. 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법은 기판 상에 제1 3-5족 화합물 반도체층을 형성하는 단계(S100), 상기 제1 3-5족 화합물 반도체층 상에 제1 금속 배선을 형성하는 단계(S200) 및 상기 제1 금속 배선 및 상기 제1 3-5족 화합물 반도체층을 덮도록 제1 비정질 절연층을 형성하는 단계(S300)를 포함할 수 있다. 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법은 상기 제1 비정질 절연층 상에 제2 3-5족 화합물 반도체층을 형성하는 단계(S400)를 더 포함할 수 있다.
기판 상에 제1 3-5족 화합물 반도체층을 형성하는 단계(S100)는, 상기 기판 상에 접착층을 형성하는 단계, 상기 접착층 상에 버퍼층을 형성하는 단계 및 상기 버퍼층 상에 상기 제1 3-5족 화합물 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는
기판 상에 제1 3-5족 화합물 반도체층을 형성하는 단계(S100)는, 상기 제1 3-5족 화합물 반도체층을 패터닝하여 하나 이상의 반도체 소자를 구성하는 단계를 포함할 수도 있다.
일 실시예에서, 제1 3-5족 화합물 반도체층 및 상기 제2 3-5족 화합물 반도체층은 메모리 소자, 비메모리 소자 또는 이들의 조합을 구성할 수 있다.
일 실시예에 따른 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법은 제2 3-5족 화합물 반도체층 상에 금속 배선을 형성하는 단계 및 상기 제2 금속 배선 및 상기 제2 3-5족 화합물 반도체층을 덮도록 제2 비정질 절연층을 형성하는 단계를 더 포함할 수 있다.
또한 일 실시예에서, 상기 제1 또는 제2 비정질 절연층은 유리를 포함할 수 있으며, 상기 제1 및 제2 접착층은 3-5족 화합물을 포함할 수 있다.
또한 3-5족 화합물 반도체층이 적층되도록, 상기 제1 3-5족 화합물 반도체층을 형성하는 단계 내지 제1 비정질 절연층을 형성하는 단계가 소정횟수 반복될 수 있다. 각 층을 형성함에 있어서, 3-5족 화합물 반도체층의 구조는 기능에 따라 상이하게 형성될 수 있다.
본 발명의 일 실시예에 따르면, 비정질 절연층을 각 반도체 소자 단위층 사이에 배치함으로써 적층형 반도체 소자를 용이하게 제조할 수 있다.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.

Claims (18)

  1. 기판 상에 제1 3-5족 화합물 반도체층을 형성하는 단계;
    상기 제1 3-5족 화합물 반도체층 상에 제1 금속 배선을 형성하는 단계; 및
    상기 제1 금속 배선 및 상기 제1 3-5족 화합물 반도체층을 모두 덮도록 제1 비정질 절연층을 형성하는 단계;
    상기 제1 비정질 절연층 상에 접착층을 직접적으로 형성하는 단계;
    상기 접착층 상에 버퍼층을 형성하는 단계; 및
    상기 버퍼층 상에 제2 3-5족 화합물 반도체층을 형성하는 단계를 포함하고,
    상기 접착층은 3-5족 화합물을 포함하고,
    상기 버퍼층은 상기 제1 3-5족 화합물 반도체층보다 밴드갭이 더 큰 물질을 포함하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 기판 상에 제1 3-5족 화합물 반도체층을 형성하는 단계는,
    상기 기판 상에 제1 접착층을 형성하는 단계;
    상기 접착층 상에 제1 버퍼층을 형성하는 단계; 및
    상기 제1 버퍼층 상에 상기 제1 3-5족 화합물 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법.
  4. 제3항에 있어서,
    상기 기판 상에 제1 3-5족 화합물 반도체층을 형성하는 단계는,
    상기 제1 3-5족 화합물 반도체층을 패터닝하여 하나 이상의 반도체 소자를 구성하는 단계를 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법.
  5. 제3항에 있어서,
    상기 제1 3-5족 화합물 반도체층 및 상기 제2 3-5족 화합물 반도체층은 메모리 소자, 비메모리 소자 또는 이들의 조합을 구성하는 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법.
  6. 제1항에 있어서,
    상기 제2 3-5족 화합물 반도체층 상에 제2 금속 배선을 형성하는 단계; 및
    상기 제2 금속 배선 및 상기 제2 3-5족 화합물 반도체층을 덮도록 제2 비정질 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법.
  7. 제6항에 있어서,
    상기 제1 또는 제2 비정질 절연층은 유리를 포함하는 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법.
  8. 제3항에 있어서,
    상기 제1 접착층은 3-5족 화합물인 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법.
  9. 제1항에 있어서,
    3-5족 화합물 반도체층이 적층되도록, 상기 제1 3-5족 화합물 반도체층을 형성하는 단계 내지 제1 비정질 절연층을 형성하는 단계를 소정 횟수 반복하는 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 제조방법.
  10. 기판 상에 형성된 제1 3-5족 화합물 반도체층;
    상기 제1 3-5족 화합물 반도체층 상에 형성된 제1 금속배선;
    상기 제1 금속배선 및 상기 제1 3-5족 화합물 반도체층을 모두 덮도록 형성된 제1 비정질 절연층;
    상기 제1 비정질 절연층 상에 직접적으로 형성된 접착층;
    상기 접착층 상에 형성된 버퍼층; 및
    상기 버퍼층 상에 형성된 제2 3-5족 화합물 반도체층을 포함하며,
    상기 접착층은 3-5족 화합물을 포함하고,
    상기 버퍼층은 상기 제1 3-5족 화합물 반도체층보다 밴드갭이 더 큰 물질을 포함하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자.
  11. 삭제
  12. 제10항에 있어서,
    제1 접착층 및 제1 버퍼층을 더 포함하되, 상기 접착층 및 상기 버퍼층은 순차적으로 상기 기판과 상기 제1 3-5족 화합물 반도체층 사이에 배치되는 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자.
  13. 제12항에 있어서,
    상기 제1 3-5족 화합물 반도체층 및 상기 제2 3-5족 화합물 반도체층은 메모리 소자, 비메모리 소자 또는 이들의 조합을 구성하는 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자.
  14. 제10항에 있어서,
    상기 제2 3-5족 화합물 반도체층 상에 형성된 제2 금속배선; 및
    상기 제2 금속배선 및 상기 제2 3-5족 화합물 반도체층을 덮도록 형성된 제2 비정질 절연층을 더 포함하는 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자.
  15. 제14항에 있어서,
    상기 제1 또는 제2 비정질 절연층은 유리를 포함하는 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자.
  16. 제12항에 있어서,
    상기 제1 접착층은 3-5족 화합물인 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자.
  17. 제10항에 있어서,
    상기 제1 3-5족 화합물 반도체층, 상기 제1 금속배선 및 상기 제1 비정질 절연층이 반복적으로 적층되고, 각 적층 단위마다 3-5족 화합물 반도체층의 구조는 상이하거나 동일한 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자.
  18. 제10항에 있어서,
    상기 제1 3-5족 화합물 반도체층은,
    하나 이상의 반도체 소자로 구성된 것을 특징으로 하는 비정질 절연층을 이용한 적층형 3-5족 반도체 소자.
KR1020160109471A 2016-08-26 2016-08-26 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 및 그 제조방법 KR101953217B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160109471A KR101953217B1 (ko) 2016-08-26 2016-08-26 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160109471A KR101953217B1 (ko) 2016-08-26 2016-08-26 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180023700A KR20180023700A (ko) 2018-03-07
KR101953217B1 true KR101953217B1 (ko) 2019-02-28

Family

ID=61688666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160109471A KR101953217B1 (ko) 2016-08-26 2016-08-26 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101953217B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100276736A1 (en) * 2009-04-30 2010-11-04 Mark Frederick Bocko Cmos image sensor on stacked semiconductor-on-insulator substrate and process for making same
JP2011014938A (ja) * 2000-04-26 2011-01-20 Osram Opto Semiconductors Gmbh 発光半導体素子並びに発光性半導体素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999548B1 (ko) * 2008-11-24 2010-12-08 고려대학교 산학협력단 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자
US9190297B2 (en) 2011-08-11 2015-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming a stackable semiconductor package with vertically-oriented discrete electrical devices as interconnect structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014938A (ja) * 2000-04-26 2011-01-20 Osram Opto Semiconductors Gmbh 発光半導体素子並びに発光性半導体素子の製造方法
US20100276736A1 (en) * 2009-04-30 2010-11-04 Mark Frederick Bocko Cmos image sensor on stacked semiconductor-on-insulator substrate and process for making same

Also Published As

Publication number Publication date
KR20180023700A (ko) 2018-03-07

Similar Documents

Publication Publication Date Title
US8183104B2 (en) Method for dual-channel nanowire FET device
US10224331B2 (en) Semiconductor device
JP2021193742A (ja) ３次元メモリデバイスのスルーアレイコンタクト構造
US9601569B1 (en) Semiconductor device having a gate all around structure
US20150102413A1 (en) Semiconductor device
CN101304942B (zh) Mems电容器麦克风及制造方法、箔片叠层、电子设备及使用
CN105723517A (zh) 多阈值电压器件以及相关联的技术和结构
WO2006007394A3 (en) Strained tri-channel layer for semiconductor-based electronic devices
TW200717887A (en) Thermoelectric device and method for fabricating the same and chip and electronic device
JP6367495B2 (ja) 柱状半導体装置とその製造方法
JP2023175881A (ja) 半導体装置
KR101953217B1 (ko) 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 및 그 제조방법
KR970063592A (ko) 다층 패드를 구비하는 반도체장치 및 그 제조방법
US9142454B1 (en) Semiconductor structure and method for manufacturing the same
JP2002359376A5 (ko)
JP4496094B2 (ja) 半導体装置及び半導体集積回路
US10490530B2 (en) Stacked semiconductor chips having transistor in a boundary region
US10978432B2 (en) Semiconductor package
US20150187935A1 (en) Semiconductor device including pillar transistors
KR101784489B1 (ko) 다층 구조를 갖는 반도체 소자 및 그 제조방법
TW201635608A (zh) 記憶體裝置及其製造方法
JP7357288B2 (ja) 半導体装置の製造方法
KR102434691B1 (ko) 적층형 3d 인공 신경망 디바이스 및 그의 제조 방법
US20060216895A1 (en) Power semiconductor device having buried gate bus and process for fabricating the same
TWM631644U (zh) 壓電發聲模組

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)