CN114447042A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114447042A
CN114447042A CN202111134446.XA CN202111134446A CN114447042A CN 114447042 A CN114447042 A CN 114447042A CN 202111134446 A CN202111134446 A CN 202111134446A CN 114447042 A CN114447042 A CN 114447042A
Authority
CN
China
Prior art keywords
substrate
disposed
layer
conductive layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111134446.XA
Other languages
English (en)
Inventor
金锺仁
姜炫丞
金俊杰
孙昇锡
李禹根
全映宰
蔡洙晶
洪知润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114447042A publication Critical patent/CN114447042A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20954—Modifications to facilitate cooling, ventilating, or heating for display panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种显示装置。一实施例涉及的显示装置包括：基板；像素电极，配置在基板的一面上；发光层，配置在像素电极上；公共电极，配置在发光层上；电源布线，配置在基板的一面上，并且向公共电极施加电压；第一辅助导电层，配置在基板的另一面；以及第一连接导电层，至少部分地配置在基板的一侧面上，并且电连接第一辅助导电层与电源布线。

Description

显示装置
技术领域
本发明涉及显示装置。
背景技术
随着多媒体的发展，显示装置其重要性正在增大。对应于此，正在使用如有机发光显示装置(Organic Light Emitting Display，OLED)、液晶显示装置(Liquid CrystalDisplay，LCD)等这样的各种显示装置。这种显示装置以各种移动电子设备(例如，智能电话、智能手表、平板PC等)便携式电子设备等为中心其适用例正在变得多样化。
近几年，生产出了能够以高分辨率显示图像的显示装置，高分辨率的显示装置的情况下，随着像素的个数增加，施加到各个像素的驱动电压可能会变得不均匀，对于部分像素可能会施加低的电压。
发明内容
本发明要解决的课题在于，提供一种显示装置，其可以通过配置在基板的后表面且与公共电极电连接的辅助导电层来缓和施加到公共电极的电源电压的压降。
本发明的课题并不限于以上所提及的课题，本领域技术人员应当可以从以下的记载中明确理解未提及的其他技术课题。
用于解决所述的课题的一实施例涉及的显示装置包括：基板；像素电极，配置在所述基板的一面上；发光层，配置在所述像素电极上；公共电极，配置在所述发光层上；电源布线，配置在所述基板的所述一面上，并且向所述公共电极施加电压；第一辅助导电层，配置在所述基板的另一面；以及第一连接导电层，至少部分地配置在所述基板的一侧面上，并且电连接所述第一辅助导电层与所述电源布线。
可以是，所述显示装置还包括：多个第一电路基板，另一侧端部附着于所述基板的一侧端部；多个第二电路基板，附着于所述多个第一电路基板的一侧端部；以及第二连接导电层，配置在所述多个第二电路基板与所述第一辅助导电层之间。
可以是，所述多个第一电路基板分别沿着一方向排列，所述多个第一连接导电层分别配置在所述多个第一电路基板各自之间。
可以是，所述第一连接导电层与所述基板的所述一侧面相接。
可以是，所述第一连接导电层包括金属膏或导电性胶带。
可以是，所述第一连接导电层与所述电源布线接触。
可以是，所述显示装置还包括：绝缘层，配置在所述基板与所述像素电极之间；以及第二辅助导电层，通过贯通所述发光层和所述绝缘层的接触孔而与所述公共电极接触。
可以是，所述基板是柔性基板。
可以是，所述基板包括：主区域；弯曲区域，从所述主区域延伸且被弯曲；以及子区域，从所述弯曲区域延伸且平行于所述主区域，所述第一辅助导电层配置在所述基板的所述主区域的另一面上。
可以是，所述第一辅助导电层配置在所述基板的所述另一面的整个面。
可以是，所述基板包括：显示区域；以及非显示区域，被配置成包围所述显示区域，所述第一辅助导电层在所述基板的所述另一面上配置在所述非显示区域。
用于解决所述的课题的其他实施例涉及的显示装置包括：基板；绝缘层，配置在所述基板的一面上；电源布线，配置在所述绝缘层上；像素电极，配置在所述绝缘层上；发光层，配置在所述像素电极上；公共电极，配置在所述发光层上，并且从所述电源布线接收电压的施加；电源布线，配置在所述基板的所述一面上，并且向所述公共电极施加电压；以及辅助导电层，配置在所述基板的另一面，所述电源布线通过贯通所述绝缘层的接触孔而与所述辅助导电层电连接。
可以是，所述辅助导电层配置在所述基板的所述另一面的整个面。
可以是，所述基板包括：显示区域；以及非显示区域，被配置成包围所述显示区域，所述接触孔配置在所述非显示区域。
可以是，所述基板包括：显示区域；以及非显示区域，被配置成包围所述显示区域，所述辅助导电层在所述基板的所述另一面上配置在所述非显示区域。
可以是，所述基板是柔性基板。
可以是，所述基板包括：主区域；弯曲区域，从所述主区域延伸且被弯曲；以及子区域，从所述弯曲区域延伸且平行于所述主区域，所述辅助导电层配置在所述基板的所述主区域的另一面上。
可以是，所述显示装置还包括：第一连接导电层，至少部分地配置在所述基板的一侧面上，并且电连接所述辅助导电层与所述电源布线。
可以是，所述显示装置还包括：多个第一电路基板，另一侧端部附着于所述基板的一侧端部；多个第二电路基板，附着于所述多个第一电路基板的一侧端部；以及第二连接导电层，配置在所述多个第二电路基板与所述辅助导电层之间。
可以是，所述多个第一电路基板分别沿着一方向排列，所述多个第一连接导电层分别配置在所述多个第一电路基板各自之间。
其他实施例的具体事项包括于详细的说明以及附图中。
(发明效果)
一实施例涉及的显示装置可以通过配置在基板的后表面且与公共电极电连接的辅助导电层来缓和施加到公共电极的电源电压的压降。一实施例涉及的显示装置可以通过辅助导电层遮蔽从外部施加的电磁波或光，防止电荷的蓄积，从而可以防止在显示装置中产生静电。此外，辅助导电层可以具有散热特性，从而可以防止显示装置的过热。由此，可以提高显示装置的可靠性。
各实施例涉及的效果并不限于以上例示的内容，在本说明书内包括更多的效果。
附图说明
图1是一实施例涉及的显示装置的平面图。
图2是一实施例涉及的显示装置的剖视图。
图3是一实施例涉及的显示装置的一个像素的等效电路图。
图4是一实施例涉及的显示装置的分解立体图。
图5是沿着图4的VI-VI′截取的第一显示基板的剖视图。
图6是沿着图4的VII-VII′截取的第一显示基板的剖视图。
图7是其他实施例涉及的图4的显示装置的第一显示基板的剖视图。
图8是又一实施例涉及的图4的显示装置的第一显示基板的剖视图。
图9是其他实施例涉及的显示装置的分解立体图。
图10是沿着图9的XI-XI′截取的第一显示基板的剖视图。
图11是沿着图9的XII-XII′截取的第一显示基板的剖视图。
图12是其他实施例涉及的图9的显示装置的第一显示基板的剖视图。
图13是又一实施例涉及的图9的显示装置的第一显示基板的剖视图。
图14是又一实施例涉及的显示装置的背面平面图。
图15是沿着图14的XVI-XVI′截取的剖视图。
(符号说明)
1：显示装置；100：第一显示基板；180：辅助导电层；200：第二显示基板；300：填充层；CTL：连接导电层；PXE：像素电极；EML：发光层；CME：公共电极。
具体实施方式
参照与附图一起详细后述的各实施例，本发明的优点、特征以及达成这些优点和特征的方法会变得明确。但是，本发明并不限于以下公开的各实施例，可以以互相不同的形态实现，各实施例仅仅使本发明的公开变得完整，并且是为了向本领域技术人员完整地告知发明的范畴而提供的，应仅由权利要求书的范畴定义本发明。
元件(elements)或者层位于其他元件或者层上(on)的情况不仅包括直接位于其他元件上的情况，还包括其间存在其他层或其他元件的情况。在整个说明书中，同一符号指代同一构成要素。
虽然为了叙述各构成要素而使用第一、第二等，但是各构成要素当然不限于这些用语。这些用语仅用作使一个构成要素区别于其他构成要素的目的。因此，在本发明的技术思想内，以下提及的第一构成要素当然也可以是第二构成要素。
以下，参照附图，说明具体的各实施例。
图1是一实施例涉及的显示装置的平面图。
显示装置1可以指代提供显示画面的所有电子装置。例如，提供显示画面的电视机、笔记本电脑、显示屏、广告板、移动电话、智能手机、平板PC(Personal Computer)、电子表、智能手表、手表电话、移动通信终端机、电子手册、电子书、PMP(Portable MultimediaPlayer)、导航仪、游戏机、数码相机、物联网等可以包括于显示装置1。
图中例示的显示装置1是电视机。显示装置1可以具有HD、UHD、4K、8K等高分辨率至超高分辨率，但是并不限于此。
对于显示装置1，可以根据显示方式进行各种分类。例如，显示装置1的分类可以包括有机发光显示装置(OLED)、无机发光显示装置(inorganic EL)、量子点发光显示装置(QED)、微型LED显示装置(micro-LED)、纳米LED显示装置(nano-LED)、等离子显示装置(PDP)、场致发射显示装置(FED)、阴极射线显示装置(CRT)、液晶显示装置(LCD)、电泳显示装置(EPD)等。以下，作为显示装置1以有机发光显示装置为例进行说明，但是只要不要求特别的区分，将适用于实施例的有机发光显示装置简单称为显示装置1。但是，实施例并不限于有机发光显示装置，在共享技术思想的范围内，也可以适用以上所列举的或本领域中公知的其他显示装置。
显示装置1可以包括显示区域DPA以及非显示区域NDA。显示区域DPA是实现图像的显示的有效区域。显示区域DPA可以与显示装置1的整体形状类似地在平面图上具有矩形形状。
显示区域DPA可以包括多个像素PX。多个像素PX可以排列在行列方向上。各像素PX的形状在平面图上可以是矩形或正方形，但是并不限于此，也可以是各边相对于显示装置1的一边方向倾斜的菱形形状。多个像素PX可以包括各种颜色的像素PX。例如，多个像素PX可以包括红色的第一颜色像素PX、绿色的第二颜色像素PX以及蓝色的第三颜色像素PX，但是并不限于此。各颜色像素PX可以以条纹类型或pentile类型被交替地排列。
在显示区域DPA的周边可以配置非显示区域NDA。非显示区域NDA可以整体或部分地包围显示区域DPA。显示区域DPA可以是矩形形状，并且非显示区域NDA可以被配置成与显示区域DPA的四个边相邻。非显示区域NDA可以构成显示装置1的边框。
可以在非显示区域NDA配置驱动显示区域DPA的驱动部DDP。例如，驱动部DDP可以是驱动电路或驱动元件。驱动部DDP可以通过驱动布线DL与显示区域DPA的各像素PX连接。
图2是一实施例涉及的显示装置的剖视图。
在图2中例示光L并非朝向形成有发光层EML的第一基底基板110的方向而是朝向其相反方向(第二基底基板210的方向)发光的前面发光型显示装置，但是并不限于此，显示装置1也可以是背面发光型显示装置或两面发光型显示装置。
参照图2，显示装置1可以包括第一显示基板100、与第一显示基板100对置的第二显示基板200以及结合第一显示基板100与第二显示基板200的填充层300。
第一显示基板100可以包括第一基底基板110、配置在第一基底基板110的一面上的发光层EML以及配置在发光层EML上的封装结构物170。
第一显示基板100的第一基底基板110可以是绝缘基板。第一基底基板110可以是如玻璃等这样的刚性基板。
在第一基底基板110的一面上可以配置多个像素电极PXE。多个像素电极PXE可以被配置在每一个像素PX中。在第一基底基板110上可以配置驱动像素PX的电路层CCL。电路层CCL可以配置在第一基底基板110与像素电极PXE之间。对于电路层CCL的详细说明将后述。
像素电极PXE可以是发光二极管的第一电极(例如阳极)。像素电极PXE可以具有铟锡氧化物(Indium-Tin-Oxide：ITO)、铟锌氧化物(Indium-Zinc-Oxide，IZO)、氧化锌(ZincOxide，ZnO)、氧化铟(Indium Oxide：In2O3)的功函数高的物质层和如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pb)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或它们的混合物等这样的反射性物质层被层叠的层叠膜结构。功函数高的物质层可以被配置在比反射性物质层更高的层上，从而可以被配置成更靠近发光层EML。像素电极PXE可以具有ITO/Mg、ITO/MgF、ITO/Ag、ITO/Ag/ITO的多层结构，但是并不限于此。
在第一基底基板110的一面上可以沿着像素PX的边界配置像素定义膜PDL。像素定义膜PDL可以配置在像素电极PXE上，并且可以包括使像素电极PXE露出的开口部。
在被像素定义膜PDL露出的像素电极PXE上可以配置发光层EML。发光层EML可以包括有机发光层，并且根据情况还可以作为辅助发光的辅助层而包括空穴注入/传输层和/或电子注入/传输层。在其他实施例中，在显示装置1为微型LED显示装置、纳米LED显示装置等的情况下，发光层EML可以包括如无机半导体这样的无机物质。
在一实施例中，各发光层EML发射的光的波长可以在每个颜色像素PX中相同。例如，各颜色像素PX的发光层EML可以发射蓝色光或紫外线，通过第二显示基板200包括波长变换层WCL，从而可以按各像素PX显示颜色。
在其他实施例中，各发光层EML发射的光的波长也可以在每个颜色像素PX中不同。例如，第一颜色像素PX的发光层EML可以发射第一颜色的光，第二颜色像素PX的发光层EML可以发射第二颜色的光，并且第三颜色像素PX的发光层EML可以发射第三颜色的光。
在发光层EML上可以配置公共电极CME。公共电极CME可以无各像素PX的区分地被连接。公共电极CME可以是无像素PX的区分地配置在整个面的整面电极。公共电极CME可以是发光二极管的第二电极(例如阴极)。
公共电极CME可以包括如Li、Ca、LiF、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF、Ba、它们的化合物、它们的混合物(例如，Ag与Mg的混合物等)或者多层结构的材料(例如LiF/Ca或LiF/Al)这样的功函数小的物质层。公共电极CME还可以包括配置在所述功函数小的物质层上的透明金属氧化物层。
像素电极PXE、发光层EML和公共电极CME可以构成发光元件(例如，有机发光元件)。从发光层EML发射的光可以通过公共电极CME朝向上侧方向被射出。
在公共电极CME的上部可以配置封装结构物170。封装结构物170可以包括至少一个薄膜封装层。例如，薄膜封装层可以包括第一无机膜171、有机膜172以及第二无机膜173。
在第一基底基板110的另一面上可以配置辅助导电层180(参照图5)。辅助导电层180可以与公共电极CME电连接。辅助导电层180可以无像素PX的区分地配置在第一基底基板110的另一面上的整个面上，但是并不限于此，可以在第一基底基板110的另一面上部分地配置辅助导电层180。
辅助导电层180可以包括具有导电性和散热特性的物质。辅助导电层180可以包括金属或透明的导电物质。例如，在显示装置1为前面发光型的情况下，辅助导电层180可以包括作为不透明的金属的Al、Cu、Ti、Mo中的至少任一种物质。在显示装置1为背面发光型或两面发光型的情况下，辅助导电层180可以以薄的薄膜形状包括上述的不透明金属或者作为透明导电物质的ITO、IZO中的至少任一种物质。
第二显示基板200可以在封装结构物170的上部被配置成与其对置。
第二显示基板200的第二基底基板210可以包括如玻璃等这样的透明的绝缘物质。第二基底基板210可以是刚性基板。
在朝向第一基底基板110的第二基底基板210的一面上，可以沿着像素PX的边界配置遮光部件BML。遮光部件BML可以与第一显示基板100的像素定义膜PDL重叠。遮光部件BML可以在平面图上形成为格子形状，并且可以包括使第二基底基板210的一面露出的开口部。
在配置了遮光部件BML的第二基底基板210的一面上可以配置滤色层CFL。滤色层CFL可以配置在通过遮光部件BML的开口部露出的第二基底基板210的一面上。
滤色层CFL可以包括配置于第一颜色像素PX的第一滤色层CFL1、配置于第二颜色像素PX的第二滤色层CFL2以及配置于第三颜色像素PX的第三滤色层CFL3。各滤色层CFL可以包括吸收相应颜色的波长以外的波长的如染料或颜料这样的着色剂(colorant)。第一滤色层CFL1可以是红色过滤层，第二滤色层CFL2可以是绿色过滤层，并且第三滤色层CFL3可以是蓝色过滤层。
在滤色层CFL上可以配置防止水分或空气等杂质的渗透的第一盖层220。
在第一盖层220上可以配置隔壁PTL。隔壁PTL可以被配置成与遮光部件BML重叠。隔壁PTL可以包括使配置有滤色层CFL的区域露出的开口。
在被隔壁PTL的开口露出的空间内，可以配置波长变换层WCL和透光层TPL。波长变换层WCL和透光层TPL可以通过将隔壁PTL用作堤坝的喷墨工序形成，但是并不限于此。
波长变换层WCL可以包括配置在第一颜色像素PX中的第一波长变换图案WCL1以及配置在第二颜色像素PX中的第二波长变换图案WCL2。第一波长变换图案WCL1将从发光层EML入射的第三颜色的光变换成第一颜色的光。第二波长变换图案WCL2将从发光层EML入射的第三颜色的光变换成第二颜色的光。
各波长变换图案WCL1、WCL2分别可以包括基底树脂BRS1、BRS2以及配置在基底树脂BRS1、BRS2内的波长变换物质WCP1、WCP2及散射体SCP。基底树脂BRS1、BRS2可以包括透明的有机物。波长变换物质WCP1、WCP2可以是量子点、量子棒、荧光体等。所述量子点可以包括IV族系纳米结晶、II-VI族系化合物纳米结晶、III-V族系化合物纳米结晶、IV-VI族系纳米结晶或它们的组合。
在第三颜色像素PX中可以配置透光层TPL。透光层TPL可以包括基底树脂BRS3以及配置在其内部的散射体SCP。透光层TPL可以不包括波长变换物质。
在波长变换层WCL和透光层TPL上可以配置第二盖层230。
在第一显示基板100与第二显示基板200之间可以配置填充层300。填充层300可以填充第一显示基板100与第二显示基板200之间的空间，另一方面可以起到将第一显示基板100与第二显示基板200彼此结合的作用。填充层300可以配置在第一显示基板100的封装结构物170与第二显示基板200的第二盖层230之间。填充层300可以包括Si系有机物质、环氧系有机物质等，但是并不限于此。
第一基底基板110上的各像素PX包括像素驱动电路。上述的布线可以经过各像素PX或其周围的同时向各像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管以及电容器。各像素驱动电路的晶体管和电容器的个数可以以各种方式变形。以下，以像素驱动电路包括三个晶体管和一个电容器的3T1C结构为例说明像素驱动电路，但是并不限于此，也可以适用2T1C结构、7T1C结构、6T1C结构等其他各种变形像素PX的结构。
图3是一实施例涉及的显示装置的一个像素的等效电路图。
参照图3，一实施例涉及的显示装置1的各像素PX除了发光元件EMD以外，还包括三个晶体管DTR、STR1、STR2以及一个储能电容器CST。
发光元件EMD根据通过驱动晶体管DTR供给的电流而发光。发光元件EMD可以由有机发光二极管(organic light emitting diode)、微型发光二极管(micro lightemitting diode)、纳米发光二极管(nano light emitting diode)等实现。
发光元件EMD的第一电极(即，阳极)可以与驱动晶体管DTR的源电极连接，第二电极(即，阴极)可以与供给比第一电源线ELVDL的高电位电压(第一电源电压)低的低电位电压(第二电源电压)的第二电源线ELVSL连接。
驱动晶体管DTR根据栅电极与源电极的电压差，调整从供给第一电源电压的第一电源线ELVDL流向发光元件EMD的电流。驱动晶体管DTR的栅电极可以与第一开关晶体管STR1的第一源电极/漏电极连接，驱动晶体管DTR的源电极可以与发光元件EMD的第一电极连接，并且驱动晶体管DTR的漏电极可以与施加第一电源电压的第一电源线ELVDL连接。
第一开关晶体管STR1根据扫描线SCL的扫描信号而被导通，从而将数据线DTL连接至驱动晶体管DTR的栅电极。第一开关晶体管STR1的栅电极可以与扫描线SCL连接，第一开关晶体管STR1的第一源电极/漏电极可以与驱动晶体管DTR的栅电极连接，并且第一开关晶体管STR1的第二源电极/漏电极可以与数据线DTL连接。
第二开关晶体管STR2根据感应信号线SSL的感应信号而被导通，从而将基准电压线RVL连接至驱动晶体管DTR的源电极。第二开关晶体管STR2的栅电极可以与感应信号线SSL连接，第二开关晶体管STR2的第一源电极/漏电极可以与基准电压线RVL连接，并且第二开关晶体管STR2的第二源电极/漏电极可以与驱动晶体管DTR的源电极连接。
在一实施例中，第一开关晶体管STR1和第二开关晶体管STR2各自的第一源电极/漏电极可以是源电极，第二源电极/漏电极可以是漏电极，但是并不限于此，也可以是与其相反的情况。
储能电容器CST形成在驱动晶体管DTR的栅电极与源电极之间。储能电容器CST存储驱动晶体管DTR的栅极电压与源极电压的差电压。
驱动晶体管DTR、第一开关晶体管STR1和第二开关晶体管STR2可以由薄膜晶体管(thin film transistor)形成。参照图3，以驱动晶体管DTR、第一开关晶体管STR1和第二开关晶体管STR2由N型MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)形成的情况为中心进行了说明，但是并不限于此。即，驱动晶体管DTR、第一开关晶体管STR1和第二开关晶体管STR2可以由P型MOSFET形成，或者也可以是部分由N型MOSFET形成而另一部分由P型MOSFET形成。
以下，详细说明第一显示基板100的层叠结构。
图4是一实施例涉及的显示装置的分解立体图。图5是沿着图4的VI-VI′截取的第一显示基板的剖视图。图6是沿着图4的VII-VII′截取的第一显示基板的剖视图。
在图5和图6中，以电路层CCL为主示出了第一显示基板100的层叠结构。在图5和图6中，一起示出了显示区域DPA的一部分以及非显示区域NDA的一部分的截面。作为显示区域DPA的截面示出了像素PX的配置驱动晶体管DTR的驱动晶体管区域DTRR、配置第一开关晶体管STR1的第一开关晶体管区域STRR1、配置第二开关晶体管STR2的第二开关晶体管区域STRR2以及电容器区域CPR的截面，作为非显示区域NDA的截面示出了焊盘区域PDA的截面。
参照图4至图6，一实施例涉及的显示装置1还可以包括附着于第一显示基板100的另一侧端部的多个第一电路基板400以及附着于第一电路基板400的另一侧端部的第二电路基板600。在第一电路基板400上可以安装驱动芯片500。
可以沿着第一方向X彼此间隔开来排列多个第一电路基板400。在各第一电路基板400之间可以配置后述的连接导电层CTL。各第一电路基板400的一侧端部可以附着于第一显示基板100，并且各第一电路基板400的另一侧端部可以附着于第二电路基板600。
各第一电路基板400可以朝向第三方向Z的另一侧按曲率被弯曲。第一电路基板400可以随着弯曲而其面被反转。即，在第一电路基板400的一面，与第一显示基板100重叠的区域可以朝向第三方向Z的一侧，并且与第二电路基板600重叠的区域可以朝向第三方向Z的另一侧。
在第一电路基板400的另一侧端部可以附着第二电路基板600。第二电路基板600可以与第一显示基板100重叠。第二电路基板600可以是多个。在各第二电路基板600的一侧端部可以附着多个第一电路基板400，但是并不限于此。
电路层CCL包括配置在第一基底基板110上的半导体层150、多个导电层以及多个绝缘层。半导体层150可以包括氧化物半导体。多个导电层可以包括第一导电层120、第二导电层130以及第三导电层140。多个绝缘层可以包括缓冲层161、栅极绝缘层162、层间绝缘层163、钝化层164以及过孔层165。
更具体而言，在第一基底基板110上配置第一导电层120。第一导电层120可以包括与基准电压线RVL电连接的第一下部导电金属层121、保护后述的半导体层150的驱动沟道区域152免受外光的影响的第二下部导电金属层122、与数据线DTL电连接的第三下部导电金属层123以及第四下部导电金属层124。
第一下部导电金属层121可以配置在第二开关晶体管区域STRR2。第一下部导电金属层121可以通过贯通后述的缓冲层161和层间绝缘层163的接触孔CNT1而与第一数据导电金属层141接触。第一数据导电金属层141可以是第二开关晶体管STR2的第一源电极/漏电极。因此，通过与基准电压线RVL电连接的第一下部导电金属层121施加的基准电压可以被施加至第二开关晶体管STR2的第一源电极/漏电极。
第二下部导电金属层122可以配置在驱动晶体管区域DTRR。第二下部导电金属层122可以在下部被配置成至少覆盖上部的驱动沟道区域152的沟道区域，并且可以被配置成覆盖驱动沟道区域152的全部。第二下部导电金属层122可以通过贯通缓冲层161和层间绝缘层163的接触孔CNT2而与第三数据导电金属层143接触。第二数据导电金属层142可以是驱动晶体管DTR的源电极。因此，第二下部导电金属层122可以起到抑制驱动晶体管DTR的电压的变化的作用。
第三下部导电金属层123可以配置在第一开关晶体管区域STRR1。第三下部导电金属层123可以通过贯通缓冲层161和层间绝缘层163的接触孔CNT3而与第八数据导电金属层148接触。第五数据导电金属层145可以是第一开关晶体管STR1的第二源电极/漏电极。因此，通过与数据线DTL电连接的第三下部导电金属层123施加的数据电压可以被施加至第一开关晶体管STR1的第二源电极/漏电极。
第四下部导电金属层124可以通过贯通缓冲层161和层间绝缘层163的接触孔CNT4而与电连接至第二电源线ELVSL的第九数据导电金属层149接触。第四下部导电金属层124可以起到最小化施加至公共电极CME的第二电源电压的压降的作用，对此将后述。
此外，基准电压线RVL和数据线DTL可以由第一导电层120形成。
第一导电层120可以由层叠了钛层和铜层的Ti/Cu双重膜形成，但是并不限于此。
在第一导电层120上可以配置缓冲层161。缓冲层161可以被配置成覆盖形成有第一导电层120的第一基底基板110的整个面。缓冲层161可以包括硅氮化物、硅氧化物或硅氮氧化物等。在一实施例中，缓冲层161可以包括SiNx/SiOx的双重膜。
在缓冲层161上配置半导体层150。半导体层150可以包括：第二开关沟道区域151，配置在第二开关晶体管区域STRR2，并且形成第二开关晶体管STR2的沟道；驱动沟道区域152，配置在驱动晶体管区域DTRR，并且形成驱动晶体管DTR的沟道；以及第一开关沟道区域153，配置在第一开关晶体管区域STRR1，并且形成第一开关晶体管STR1的沟道。
第二开关沟道区域151的一侧可以通过贯通层间绝缘层163的接触孔CNT5而与作为第二开关晶体管STR2的第一源电极/漏电极的第一数据导电金属层141接触。第二开关沟道区域151的另一侧可以通过贯通层间绝缘层163的接触孔CNT6而与作为第二开关晶体管STR2的第二源电极/漏电极的第三数据导电金属层143接触。
驱动沟道区域152的一侧可以通过贯通层间绝缘层163的接触孔CNT7而与作为驱动晶体管DTR的源电极的第三数据导电金属层143接触。驱动沟道区域152的另一侧可以通过贯通层间绝缘层163的接触孔CNT8而与作为驱动晶体管DTR的漏电极的第四数据导电金属层144接触。第四数据导电金属层144可以与第一电源线ELVDL电连接。
第一开关沟道区域153的一侧可以通过贯通层间绝缘层163的接触孔CNT9而与作为第一开关晶体管STR1的第一源电极/漏电极的第六数据导电金属层146接触。第一开关沟道区域153的另一侧可以通过贯通层间绝缘层163的接触孔CNT10而与作为第一开关晶体管STR1的第二源电极/漏电极的第八数据导电金属层148接触。
半导体层150可以形成为包括氧化物半导体。所述氧化物半导体例如可以包括含有铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、钛(Ti)、铝(Al)、铪(Hf)、锆(Zr)、镁(Mg)等的二元化合物(ABx)、三元化合物(ABxCy)、四元化合物(ABxCyDz)。在一实施例中，半导体层150可以形成为包括IGZO(Indium gallium zinc oxide)。
在半导体层150上配置栅极绝缘层162。栅极绝缘层162可以由与后述的第二导电层130相同的图案形成。栅极绝缘层162的侧壁可以与第二导电层130的侧壁大致对齐，但是并不限于此。栅极绝缘层162可以包括硅化合物、金属氧化物等。例如，栅极绝缘层162可以包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。在一实施例中，栅极绝缘层162可以形成为包括SiOx膜。
在栅极绝缘层162上配置第二导电层130。第二导电层130可以包括配置在第二开关晶体管区域STRR2的第一栅极导电金属层131及第二栅极导电金属层132、配置在驱动晶体管区域DTRR的第三栅极导电金属层133、配置在电容器区域CPR的第四栅极导电金属层134、配置在第一开关晶体管区域STRR1的第五栅极导电金属层135以及电连接至第九数据导电金属层149的第六栅极导电金属层136。
第一栅极导电金属层131可以通过贯通层间绝缘层163的接触孔CNT11而与第一数据导电金属层141接触。如上所述，第一数据导电金属层141可以与电连接至基准电压线RVL的第一下部导电金属层121接触。第一栅极导电金属层131可以降低基准电压线RVL的电阻来最小化基准电压的压降。
第二栅极导电金属层132可以配置在第二开关晶体管区域STRR2，可以是第二开关晶体管STR2的栅电极。第二栅极导电金属层132可以通过贯通层间绝缘层163的接触孔CNT12而与电连接至感应信号线SSL的第二数据导电金属层142接触。因此，从感应信号线SSL施加的感应信号可以通过第二数据导电金属层142被施加至第二栅极导电金属层132。
第三栅极导电金属层133可以配置在驱动晶体管区域DTRR，可以是驱动晶体管DTR的栅电极。虽然未图示，但是第三栅极导电金属层133可以与作为第一开关晶体管STR1的第一源电极/漏电极的第六数据导电金属层146接触。
第四栅极导电金属层134可以配置在电容器区域CPR。第四栅极导电金属层134可以与第五数据导电金属层145形成第一储能电容器CST1，可以是第一储能电容器CST1的第一电极(或下部电极)。此外，第四栅极导电金属层134可以与第二下部导电金属层122形成第二储能电容器CST2，可以是第二储能电容器CST2的第二电极(或上部电极)。第四栅极导电金属层134可以通过贯通层间绝缘层163的接触孔CNT13而与第六数据导电金属层146接触。
上述的第一储能电容器CST1和第二储能电容器CST2可以与后述的第三储能电容器CST3一起构成一个储能电容器CST，其中，第三储能电容器CST3通过第五数据导电金属层145和第二下部导电金属层122形成。
第五栅极导电金属层135可以配置在第一开关晶体管区域STRR1，可以是第一开关晶体管STR1的栅电极。第五栅极导电金属层135可以通过贯通层间绝缘层163的接触孔CNT13而与电连接至扫描线SCL的第七数据导电金属层147接触。因此，从扫描线SCL施加的扫描信号可以通过第七数据导电金属层147被施加至第五栅极导电金属层135。
第六栅极导电金属层136可以通过贯通层间绝缘层163的接触孔CNT15而与电连接至第二电源线ELVSL的第九数据导电金属层149接触。第六栅极导电金属层136可以起到最小化施加至公共电极CME的第二电源电压的压降的作用，对此将后述。
第二导电层130可以由单一膜形成，但是也可以由多重膜形成。第二导电层130可以由低电阻物质形成。第二导电层130可以包括铜(Cu)、钼(Mo)、铝(Al)、银(Ag)等物质，但是并不限于此。
在第二导电层130上配置层间绝缘层163。层间绝缘层163可以包括硅氧化物、硅氮化物、硅氮氧化物、铪氧化物、铝氧化物、钛氧化物、钽氧化物、锌氧化物等无机绝缘物质。在一实施例中，层间绝缘层163可以形成为包括SiON。
在层间绝缘层163上配置第三导电层140。第三导电层140可以包括配置在显示区域DPA的第一数据导电金属层141至第九数据导电金属层149以及配置在非显示区域NDA的焊盘区域PDA的接触焊盘CPD与布线焊盘WPD。
第一数据导电金属层141可以配置在第二开关晶体管区域STRR2。第一数据导电金属层141可以通过接触孔CNT1而与电连接至基准电压线RVL的第一下部导电金属层121接触。第一数据导电金属层141可以通过接触孔CNT11而与第一栅极导电金属层131接触。第一数据导电金属层141可以通过接触孔CNT5而与半导体层150的第二开关沟道区域151的一侧接触，可以是第二开关晶体管STR2的第一源电极/漏电极。
第二数据导电金属层142可以配置在第二开关晶体管区域STRR2。第二数据导电金属层142可以与感应信号线SSL电连接。第二数据导电金属层142可以通过接触孔CNT12而与作为第二开关晶体管STR2的栅电极的第二栅极导电金属层132接触。
第三数据导电金属层143中，至少一部分可以配置在第二开关晶体管区域STRR2，并且至少另一部分可以配置在驱动晶体管区域DTRR。第三数据导电金属层143可以通过接触孔CNT6而与半导体层150的第二开关沟道区域151的另一侧接触，可以是第二开关晶体管STR2的第二源电极/漏电极。第三数据导电金属层143可以通过接触孔CNT2而与第二下部导电金属层122接触。第三数据导电金属层143可以通过接触孔CNT7而与半导体层150的驱动沟道区域152的一侧接触，可以是驱动晶体管DTR的源电极。此外，第三数据导电金属层143可以通过贯通钝化层164和过孔层165的接触孔CNT16而与像素电极PXE接触。
第四数据导电金属层144可以配置在驱动晶体管区域DTRR。第四数据导电金属层144可以通过接触孔CNT8而与半导体层150的驱动沟道区域152的另一侧接触，可以是驱动晶体管DTR的漏电极。第四数据导电金属层144可以与第一电源线ELVDL电连接。因此，从第一电源线ELVDL施加的第一电源电压可以被施加至作为驱动晶体管DTR的漏电极的第四数据导电金属层144。
第五数据导电金属层145可以配置在电容器区域CPR。第五数据导电金属层145可以与第四栅极导电金属层134形成第一储能电容器CST1，可以是第一储能电容器CST1的第二电极(或上部电极)。第五数据导电金属层145可以与第二下部导电金属层122形成第三储能电容器CST3，可以是第三储能电容器CST3的第二电极(或上部电极)。
第六数据导电金属层146中，至少一部分可以配置在电容器区域CPR，并且至少另一部分可以配置在第一开关晶体管区域STRR1。第六数据导电金属层146可以通过接触孔CNT13而与第四栅极导电金属层134接触。第六数据导电金属层146可以通过接触孔CNT9而与半导体层150的第一开关沟道区域153的一侧接触，可以是第一开关晶体管STR1的第一源电极/漏电极。
第七数据导电金属层147可以配置在第一开关晶体管区域STRR1。第七数据导电金属层147可以与扫描线SCL电连接。第七数据导电金属层147可以通过接触孔CNT14而与作为第一开关晶体管STR1的栅电极的第五栅极导电金属层135接触。因此，从扫描线SCL施加的扫描信号可以通过第七数据导电金属层147被施加至作为第一开关晶体管STR1的栅电极的第五栅极导电金属层135。
第八数据导电金属层148可以配置在第一开关晶体管区域STRR1。第八数据导电金属层148可以通过接触孔CNT10而与半导体层150的第一开关沟道区域153的另一侧接触，可以是第一开关晶体管STR1的第二源电极/漏电极。第八数据导电金属层148可以通过接触孔CNT3而与电连接至数据线DTL的第三下部导电金属层123接触。因此，从数据线DTL施加的数据信号可以通过第三下部导电金属层123被施加至作为第一开关晶体管STR1的第二源电极/漏电极的第八数据导电金属层148。
第九数据导电金属层149可以与第二电源线ELVSL电连接。第九数据导电金属层149可以通过接触孔CNT4而与第四下部导电金属层124接触，并且可以通过接触孔CNT15而与第六栅极导电金属层136接触。此外，第九数据导电金属层149可以通过贯通钝化层164、过孔层165和发光层EML而接触孔CNT17而与公共电极CME接触。
布线焊盘WPD可以在非显示区域NDA的焊盘区域PDA被配置成与第一电路基板400重叠。在布线焊盘WPD可以附着第一电路基板400。具体而言，在布线焊盘WPD可以通过各向异性导电膜ACF附着配置在第一电路基板400的一侧的第一凸块410。基于各向异性导电膜ACF的第一凸块410与布线焊盘WPD的附着可以在焊盘区域PDA中通过贯通钝化层164的接触孔CNT18来实现。如上所述，第一电路基板400的一侧可以配置在第一显示基板100的焊盘区域PDA上，并且第一电路基板400的另一侧可以被弯曲从而被配置在辅助导电层180的第三方向Z的另一侧且与辅助导电层180间隔开。第一电路基板400可以与第一显示基板100的非显示区域NDA的焊盘区域PDA及显示区域DPA重叠。如上所述，在第一电路基板400上可以安装驱动芯片500。
在配置于第一电路基板400的另一侧的第二凸块420上可以配置第二电路基板600。具体而言，在第二凸块420可以通过各向异性导电膜ACF附着配置在第二电路基板600的一侧的第三凸块610。第二电路基板600可以被配置成在第三方向Z上与辅助导电层180间隔开。第二电路基板600可以与第一显示基板100的非显示区域NDA的焊盘区域PDA及显示区域DPA重叠。
接触焊盘CPD可以是多个，在非显示区域NDA的焊盘区域PDA可以沿着第一方向X排列多个接触焊盘CPD。接触焊盘CPD可以不与第一电路基板400重叠。具体而言，接触焊盘CPD可以在焊盘区域PDA中配置在各第一电路基板400之间。接触焊盘CPD可以与电连接至第二电源线ELVSL的第九数据导电金属层149电连接。接触焊盘CPD可以通过连接导电层CTL而与配置于第一基底基板110的另一面上的辅助导电层180电连接。接触焊盘CPD可以与连接导电层CTL接触。接触焊盘CPD与连接导电层CTL的接触可以在焊盘区域PDA中通过贯通钝化层164的接触孔CNT19来实现。
除此以外，感应信号线SSL、第一电源线ELVDL以及第二电源线ELVSL可以由第三导电层140形成。
第三导电层140可以由低电阻物质形成。第三导电层140可以包括铜(Cu)、铝(Al)、银(Ag)、钼(Mo)等物质，但是并不限于此。在一实施例中，第三导电层140可以包括Ti/Cu/ZIO的三重膜或者可以具有Ti/Cu/Ti/Mo/ITO的层叠结构。第三导电层140和第二导电层130的层叠物质及层叠结构可以相同，但是并不限于此。
在第三导电层140上配置钝化层164。钝化层164起到覆盖第三导电层140来对其进行保护的作用。钝化层164可以包括硅氧化物、硅氮化物、硅氮氧化物、铪氧化物、铝氧化物、钛氧化物、钽氧化物、锌氧化物等无机绝缘物质。
在钝化层164上配置过孔层165。过孔层165可以被配置成部分覆盖钝化层164的上表面。过孔层165可以形成在显示区域DPA，并且在非显示区域NDA可以至少部分地不形成过孔层165。过孔层165至少可以不形成在焊盘区域PDA的接触焊盘CPD上而不与其重叠。
过孔层165可以包括丙烯酸系树脂(acrylates resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺系树脂(polyamides resin)、聚酰亚胺系树脂(polyimides rein)、不饱和聚酯系树脂(unsaturated polyesters resin)、聚亚苯基树脂(poly phenylene resin)、聚苯硫醚系树脂(polyphenylenesulfides resin)或苯并环丁烯(benzocyclobutene，BCB)等有机绝缘物质。过孔层165还可以包括感光性物质，但是并不限于此。在一实施例中，过孔层165可以形成为包括聚酰亚胺。
在过孔层165上配置像素电极PXE。构成像素电极PXE的物质如参照图2说明的那样。在一实施例中，像素电极PXE可以形成为包括ITO/Ag/ITO的三重膜。
像素电极PXE可以配置在显示区域DPA，并且不配置在非显示区域NDA。像素电极PXE可以与显示区域DPA的晶体管区域DTRR、STRR1、STRR2及电容器区域CPR重叠，但是并不限于此。像素电极PXE可以通过贯通钝化层164和过孔层165的接触孔CNT16而与作为驱动晶体管DTR的源电极的第三数据导电金属层143接触。
在像素电极PXE上配置像素定义膜PDL。像素定义膜PDL可以配置在显示区域DPA，并且不配置在非显示区域NDA。像素定义膜PDL可以被配置成与像素电极PXE的边缘部位重叠。像素定义膜PDL也可以配置在未形成像素电极PXE的过孔层165上。像素定义膜PDL可以包括丙烯酸系树脂(acrylates resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolicresin)、聚酰胺系树脂(polyamides resin)、聚酰亚胺系树脂(polyimides rein)、不饱和聚酯系树脂(unsaturated polyesters resin)、聚亚苯基树脂(poly phenylene resin)、聚苯硫醚系树脂(polyphenylenesulfides resin)或苯并环丁烯(benzocyclobutene，BCB)等有机绝缘物质。像素定义膜PDL也可以包括无机物质。
在像素电极PXE和像素定义膜PDL上配置发光层EML，在发光层EML上配置公共电极CME，并且在公共电极CME上配置封装结构物170。发光层EML、公共电极CME和封装结构物170可以在第一显示基板100的显示区域DPA中配置在整个面上。对于发光层EML、公共电极CME和封装结构物170已参照图2进行过说明，因此省略与其重复的说明。
在第一显示基板100的第二方向Y的另一侧端部可以配置连接导电层CTL。连接导电层CTL可以被配置成包围第一显示基板100的第二方向Y的另一侧端部的上表面、侧面以及下表面。连接导电层CTL的一侧可以与接触焊盘CPD接触，并且连接导电层CTL的另一侧可以与配置在第一基底基板110的另一面上的辅助导电层180接触。即，连接导电层CTL可以电连接接触焊盘CPD与辅助导电层180。
如图4所示，连接导电层CTL可以是多个，可以沿着第一方向X排列多个连接导电层CTL。各连接导电层CTL可以具有彼此分离的图案形状。连接导电层CTL可以不与第一电路基板400重叠。连接导电层CTL可以配置在各第一电路基板400之间，可以不与第一电路基板400引起干扰。连接导电层CTL可以与配置有焊盘区域PDA的第一显示基板100的端部的上表面、侧面和下表面接触。即，连接导电层CTL可以与焊盘区域PDA的钝化层164的上表面及侧面、层间绝缘层163的侧面、缓冲层161的侧面、第一基底基板110的侧面以及辅助导电层180的侧面及下表面接触，但是并不限于此。
连接导电层CTL可以包括导电性物质。例如，连接导电层CTL可以包括金属膏或导电性胶带。在连接导电层CTL为金属膏的情况下，可以利用丝网印刷法来形，但是并不限于此。
根据一实施例涉及的显示装置1，具备包括连接导电层CTL的第一显示基板100，从而可以最小化施加至公共电极CME的第二电源电压的压降。具体而言，可以向公共电极CME通过第九数据导电金属层149施加从第二电源线ELVSL施加的第二电源电压，接触焊盘CPD可以与电连接至第二电源线ELVSL的第九数据导电金属层149电连接。此外，连接导电层CTL可以分别与接触焊盘CPD及辅助导电层180接触，从而电连接接触焊盘CPD与辅助导电层180。因此，第九数据导电金属层149、接触焊盘CPD和连接导电层CTL可以电连接辅助导电层180与公共电极CME，从而可以最小化施加至公共电极CME的第二电源电压的压降。辅助导电层180可以配置在第一基底基板110的另一面，并且可以包括宽的面积。可以有效缓和第二电源电压的压降。
根据一实施例涉及的显示装置1，辅助导电层180可以屏蔽从外部施加的电磁波，从而可以保护包括于显示装置1的电路层CCL。辅助导电层180可以防止电荷的蓄积来防止静电的产生。辅助导电层180可以阻断从外部向半导体层150照射的光，从而可以防止半导体层150暴露于光的情况。此外，辅助导电层180可以具有散热特性，从而可以防止显示装置1的过热现象。
以下，说明显示装置1和第一显示基板100的其他实施例。在对于后述的其他实施例涉及的显示装置及第一显示基板的说明中，省略与一实施例涉及的显示装置1及第一显示基板100重复的说明，主要说明差异点，并且对于与前述的构成相同的构成使用相同的符号。
图7是其他实施例涉及的图4的显示装置的第一显示基板的剖视图。
参照图7，本实施例涉及的第一显示基板100_1与一实施例涉及的第一显示基板100的差异点在于，在接触焊盘CPD附着第一电路基板400，并且连接导电层CTL_1与第二电路基板600_1及辅助导电层180接触。
在本实施例中，可以在接触焊盘CPD附着第一电路基板400的一侧。具体而言，在接触焊盘CPD可以通过各向异性导电膜ACF附着第一电路基板400的第一凸块410。在第一电路基板400的另一侧可以附着第二电路基板600_1。
连接导电层CTL_1可以配置在第二电路基板600_1与辅助导电层180之间。第二电路基板600_1还可以包括第四凸块620_1，连接导电层CTL_1的一侧可以附着于第二电路基板600_1的第四凸块620_1。连接导电层CTL_1的另一侧可以与辅助导电层180的下表面接触。
可以在每个第二电路基板600_1中配置一个连接导电层CTL_1，但是并不限于此，也可以在每个第二电路基板600_1中配置多个连接导电层CTL_1或者在每多个第二电路基板600_1中配置一个连接导电层CTL_1。
因此，接触焊盘CPD可以与电连接至公共电极CME的第九数据导电金属层149电连接，并且接触焊盘CPD可以通过第一电路基板400及第二电路基板600_1而与连接导电层CTL_1电连接。连接导电层CTL_1与辅助导电层180接触，因此公共电极CME可以与辅助导电层180电连接。
根据本实施例涉及的第一显示基板100_1，可以通过辅助导电层180以及电连接辅助导电层180与公共电极CME的连接导电层CTL_1，最小化施加至公共电极CME的第二电源电压的压降。具体而言，可以向公共电极CME通过第九数据导电金属层149施加从第二电源线ELVSL施加的第二电源电压，并且接触焊盘CPD可以与电连接至第二电源线ELVSL的第九数据导电金属层149电连接。此外，连接导电层CTL_1可以分别与第二电路基板600_1及辅助导电层180接触，从而可以电连接接触焊盘CPD与辅助导电层180。因此，第九数据导电金属层149、接触焊盘CPD及连接导电层CTL_1可以电连接辅助导电层180与公共电极CME，从而可以最小化施加至公共电极CME的第二电源电压的压降。
此外，根据本实施例涉及的第一显示基板100_1，可以屏蔽从外部施加的电磁波以及静电，并且可以防止半导体层150暴露于光，通过包括具有散热特性的辅助导电层180，可以提高包括本实施例涉及的第一显示基板100_1的显示装置的可靠性。
不仅如此，本实施例涉及的第一显示基板100_1的连接导电层CTL_1配置在第二电路基板600_1与辅助导电层180之间，从而可以在窄的空间容易实现公共电极CME与辅助导电层180之间的电连接。
图8是又一实施例涉及的图4的显示装置的第一显示基板的剖视图。
本实施例涉及的第一显示基板100_2与一实施例涉及的第一显示基板100的差异点在于，通过贯通发光层EML、过孔层165、钝化层164、层间绝缘层163、缓冲层161和第一基底基板110的接触孔CNT20使公共电极CME_2与辅助导电层180接触，从而使它们彼此之间直接电连接。接触孔CNT20可以配置在每个像素PX中，但是并不限于此，也可以周期性地在每多个像素PX中配置一个接触孔CNT20。接触孔CNT20的直径可以是约10μm。接触孔CNT20可以在显示区域DPA中配置在晶体管区域DTRR、STRR1、STRR2以外的区域。即，接触孔CNT20可以不贯通构成晶体管DTR、STR1、STR2的多个电极中的任何一个。此外，接触孔CNT20可以配置在非显示区域NDA。具体而言，接触孔CNT20可以配置在焊盘区域PDA中。
根据本实施例涉及的第一显示基板100_2，通过辅助导电层180以及使公共电极CME_2与辅助导电层180接触的接触孔CNT20，可以最小化施加至公共电极CME_2的第二电源电压的压降。
此外，根据本实施例涉及的第一显示基板100_2，可以屏蔽从外部施加的电磁波以及静电，并且可以防止半导体层150暴露于光，通过包括具有散热特性的辅助导电层180，可以提高包括本实施例涉及的第一显示基板100_2的显示装置的可靠性。
不仅如此，本实施例涉及的第一显示基板100_2可以通过接触孔CNT20实现公共电极CME_2与辅助导电层180之间的直接接触，从而可以容易确认并管理第一显示基板100_2的接触不良等。
图9是其他实施例涉及的显示装置的分解立体图。图10是沿着图9的XI-XI′截取的第一显示基板的剖视图。图11是沿着图9的XII-XII′截取的第一显示基板的剖视图。
参照图9至图11，本实施例涉及的显示装置1_3可以具备包括作为柔性(flexible)基板的第一基底基板110_3的第一显示基板100_3。
第一显示基板100_3可以包括主区域MR以及与主区域MR的一侧连接的弯曲区域BR。第一显示基板100_3还可以包括与弯曲区域BR连接且在厚度方向上与主区域MR重叠的子区域SR。
第一显示基板100_3的显示区域DPA配置在主区域MR内。作为第一显示基板100_3的非显示区域NDA，在一实施例中，主区域MR中的显示区域DPA的周边边缘部分、弯曲区域BR的全部以及子区域SR的全部可以是非显示区域NDA。但是，并不限于此，也可以是弯曲区域BR和/或子区域SR也包括显示区域DPA。
在主区域MR中，非显示区域NDA可以位于显示区域DPA的周边。主区域MR的非显示区域NDA可以位于从显示区域DPA的外侧边界到第一显示基板100_3的边缘为止的区域。在主区域MR的非显示区域NDA可以配置用于向显示区域DPA施加信号的信号布线或驱动电路。
在弯曲区域BR，第一显示基板100_3可以在厚度方向上朝向下侧方向(换言之显示面的相反方向)按曲率被弯曲。弯曲区域BR可以具有恒定的曲率半径，但是并不限于此，也可以按区间具有不同的曲率半径。随着第一显示基板100_3在弯曲区域BR被弯曲，第一显示基板100_3的面可以反转。即，朝向第三方向Z的一侧的第一显示基板100_3的一面可以通过弯曲区域BR被变更为先朝向第二方向Y的另一侧然后再次朝向第三方向Z的另一侧。
子区域SR从弯曲区域BR延伸。子区域SR可以在完成弯曲后开始在与主区域MR平行的方向上延伸。子区域SR可以在第一显示基板100_3的厚度方向上与主区域MR重叠。子区域SR可以与主区域MR边缘的非显示区域NDA重叠，进一步地可以重叠至主区域MR的显示区域DPA为止。子区域SR的宽度可以与弯曲区域BR的宽度相同，但是并不限于此。
此外，本实施例涉及的第一显示基板100_3所包括的辅助导电层180_3可以包括配置于主区域MR的第一导电部181_3、配置于弯曲区域BR的第二导电部182_3以及配置于子区域SR的第三导电部183_3。
在第一显示基板100_3的子区域SR的端部可以设置焊盘区域PDA，在焊盘区域PDA上可以附着多个第一电路基板400。多个第一电路基板400可以被排列成沿着第一方向X彼此间隔开。在各第一电路基板400之间可以配置连接导电层CTL_3。各第一电路基板400的一侧端部可以附着于第一显示基板100_3的子区域SR的端部，并且第一电路基板400的另一侧端部可以附着于第二电路基板600。
在第一电路基板400的另一侧端部可以附着第二电路基板600。第二电路基板600可以与第一显示基板100_3的主区域MR重叠。第二电路基板600可以是多个。在各第二电路基板600的一侧端部可以附着多个第一电路基板400，但是并不限于此。
布线焊盘WPD_3可以在焊盘区域PDA被配置成与第一电路基板400重叠。在布线焊盘WPD_3可以附着第一电路基板400。具体而言，在布线焊盘WPD_3可以通过各向异性导电膜ACF附着配置在第一电路基板400的一侧的第一凸块410。基于各向异性导电膜ACF的第一凸块410与布线焊盘WPD_3的附着可以在焊盘区域PDA中通过贯通钝化层164的接触孔CNT18_3来实现。如上所述，第一电路基板400的一侧可以配置在第一显示基板100_3的焊盘区域PDA上。第一电路基板400可以与第一显示基板100_3的非显示区域NDA的焊盘区域PDA及显示区域DPA重叠。如上所述，在第一电路基板400上可以安装驱动芯片500。
在配置于第一电路基板400的另一侧的第二凸块420上可以配置第二电路基板600。具体而言，在第二凸块420可以通过各向异性导电膜ACF附着配置在第二电路基板600的一侧的第三凸块610。第二电路基板600可以被配置成在第三方向Z上与辅助导电层180_3间隔开。第二电路基板600可以与第一显示基板100_3的非显示区域NDA的焊盘区域PDA及显示区域DPA重叠。
接触焊盘CPD_3可以是多个，可以在非显示区域NDA的焊盘区域PDA沿着第一方向X排列多个接触焊盘CPD_3。接触焊盘CPD_3可以不与第一电路基板400重叠。具体而言，接触焊盘CPD_3可以在焊盘区域PDA中配置在各第一电路基板400之间。接触焊盘CPD_3可以与电连接至第二电源线ELVSL的第九数据导电金属层149电连接。接触焊盘CPD_3可以通过连接导电层CTL_3而与配置在第一基底基板110_3的另一面上的辅助导电层180_3电连接。接触焊盘CPD_3可以与连接导电层CTL_3接触。接触焊盘CPD_3与连接导电层CTL_3的接触可以在焊盘区域PDA中通过贯通钝化层164的接触孔CNT19_3来实现。
在第一显示基板100_3的子区域SR的端部可以配置连接导电层CTL_3。连接导电层CTL_3可以被配置成包围第一显示基板100_3的子区域SR的端部的上表面、侧面和下表面。连接导电层CTL_3的一侧可以与接触焊盘CPD_3接触，并且连接导电层CTL_3的另一侧可以与配置在第一基底基板110_3的另一面上的辅助导电层180_3接触。即，连接导电层CTL_3可以电连接接触焊盘CPD_3与辅助导电层180_3。如图9所示，连接导电层CTL_3可以是多个，并且可以沿着第一方向X排列多个连接导电层CTL_3。连接导电层CTL_3可以不与第一电路基板400重叠。连接导电层CTL_3可以配置在各第一电路基板400之间。连接导电层CTL_3可以与配置焊盘区域PDA中的第一显示基板100_3的端部的上表面、侧面和下表面接触。即，连接导电层CTL_3可以与位于第一显示基板100_3的子区域SR的端部的钝化层164的下表面及侧面、层间绝缘层163的侧面、缓冲层161的侧面、第一基底基板110_3的侧面以及辅助导电层180_3的第三导电部183_3的侧面及上表面接触，但是并不限于此。
以下，说明本实施例涉及的第一显示基板100_3的制造方法。本实施例涉及的第一显示基板100_3可以在载体基板(未图示)上形成辅助导电层180_3，并且在辅助导电层180_3上涂布柔性物质来形成第一基底基板110_3。例如，所述柔性物质可以是聚酰亚胺(polyimide，PI)，但是并不限于此。若形成第一基底基板110_3，则在其上可以按顺序层叠第一导电层120、缓冲层161、半导体层150、栅极绝缘层162、第二导电层130、层间绝缘层163、第三导电层140、钝化层164、过孔层165、像素电极PXE、发光层EML、公共电极CME以及封装结构物170等。然后，在焊盘区域PDA，可以从载体基板(未图示)部分地分离辅助导电层180_3。在从载体基板(未图示)部分地分离焊盘区域PDA的辅助导电层180_3之后，可以在第一显示基板100_3的端部通过沉积来形成连接导电层CTL_3，并且从载体基板(未图示)完全分离辅助导电层180_3。
根据一实施例涉及的显示装置1_3，可以通过具备包括连接导电层CTL_3的第一显示基板100_3，最小化施加至公共电极CME的第二电源电压的压降。具体而言，可以向公共电极CME通过第九数据导电金属层149施加从第二电源线ELVSL施加的第二电源电压，接触焊盘CPD_3可以与电连接至第二电源线ELVSL的第九数据导电金属层149电连接。此外，连接导电层CTL_3可以分别与接触焊盘CPD_3及辅助导电层180_3接触，从而可以电连接接触焊盘CPD_3与辅助导电层180_3。因此，第九数据导电金属层149、接触焊盘CPD_3及连接导电层CTL_3可以电连接辅助导电层180_3与公共电极CME来最小化施加至公共电极CME的第二电源电压的压降。
此外，根据一实施例涉及的显示装置1_3，可以屏蔽从外部施加的电磁波以及静电，并且可以防止半导体层150暴露于光，通过包括具有散热特性的辅助导电层180_3，可以提高显示装置1_3的可靠性。
图12是其他实施例涉及的图9的显示装置的第一显示基板的剖视图。
参照图12，本实施例涉及的第一显示基板100_4与图9至图11的实施例涉及的第一显示基板100_3的差异点在于，在接触焊盘CPD_4附着第一电路基板400_4，并且连接导电层CTL_4与第二电路基板600_4及辅助导电层180_4接触。
在本实施例中，可以在接触焊盘CPD_4附着第一电路基板400_4的一侧。具体而言，在接触焊盘CPD_4可以通过各向异性导电膜ACF附着第一电路基板400_4的第一凸块410_4。在第一电路基板400_4的另一侧可以附着第二电路基板600_4。
连接导电层CTL_4可以配置在第二电路基板600_4与辅助导电层180_4之间。第二电路基板600_4还可以包括第四凸块620_4，连接导电层CTL_4的一侧可以附着于第二电路基板600_4的第四凸块620_4。连接导电层CTL_4的另一侧可以与辅助导电层180_4的下表面接触。在本实施例中，辅助导电层180_4可以仅配置在主区域MR并且不配置在弯曲区域BR和子区域SR，但是并不限于此。
可以在每个第二电路基板600_4中配置一个连接导电层CTL_4，但是并不限于此，也可以在一个第二电路基板600_4中配置多个连接导电层CTL_4，或者还可以在每多个第二电路基板600_4中配置一个连接导电层CTL_4。
因此，本实施例的接触焊盘CPD_4可以与电连接至公共电极CME的第九数据导电金属层149电连接，并且接触焊盘CPD_4可以通过第一电路基板400_4和第二电路基板600_4而与连接导电层CTL_4电连接。由于连接导电层CTL_4与辅助导电层180_4接触，因此公共电极CME可以与辅助导电层180_4电连接。
根据本实施例涉及的第一显示基板100_4，可以通过辅助导电层180_4以及电连接辅助导电层180_4与公共电极CME的连接导电层CTL_4，最小化施加至公共电极CME的第二电源电压的压降。具体而言，可以向公共电极CME通过第九数据导电金属层149施加从第二电源线ELVSL施加的第二电源电压，并且接触焊盘CPD_4可以与电连接至第二电源线ELVSL的第九数据导电金属层149电连接。此外，连接导电层CTL_4可以分别与第二电路基板600_4及辅助导电层180_4接触，从而电连接接触焊盘CPD_4与辅助导电层180_4。因此，第九数据导电金属层149、接触焊盘CPD_4和连接导电层CTL_4可以电连接辅助导电层180_4与公共电极CME，从而可以最小化施加至公共电极CME的第二电源电压的压降。
此外，根据本实施例涉及的第一显示基板100_4，可以屏蔽从外部施加的电磁波以及静电，并且可以防止半导体层150暴露于光，通过包括具有散热特性的辅助导电层180_4，可以提高包括本实施例涉及的第一显示基板100_4的显示装置的可靠性。
不仅如此，本实施例涉及的第一显示基板100_4的连接导电层CTL_4配置在第二电路基板600_4与辅助导电层180_4之间，从而可以在窄的空间容易实现公共电极CME与辅助导电层180_4之间的电连接。
图13是又一实施例涉及的图9的显示装置的第一显示基板的剖视图。
本实施例涉及的第一显示基板100_5与图9至图11的实施例涉及的第一显示基板100_3的差异点在于，通过贯通发光层EML、过孔层165、钝化层164、层间绝缘层163、缓冲层161和第一基底基板110的接触孔CNT20_5而使公共电极CME_5与辅助导电层180_5接触，从而使彼此之间直接电连接。接触孔CNT20_5可以配置在每个像素PX中，但是并不限于此，也可以周期性地在每多个像素PX中配置一个接触孔CNT20_5。接触孔CNT20_5的直径可以是约10μm。接触孔CNT20_5可以在显示区域DPA中配置在晶体管区域DTRR、STRR1、STRR2以外的区域。即，接触孔CNT20_5可以不贯通构成晶体管DTR、STR1、STR2的多个电极中的任何一个。
在本实施例中，辅助导电层180_5可以仅配置在主区域MR，并且可以不配置在弯曲区域BR和子区域SR，但是并不限于此。
根据本实施例涉及的第一显示基板100_5，可以通过辅助导电层180_5以及使公共电极CME与辅助导电层180_5接触的接触孔CNT20_5，最小化施加至公共电极CME的第二电源电压的压降。
此外，根据本实施例涉及的第一显示基板100_5，可以屏蔽从外部施加的电磁波以及静电，并且可以防止半导体层150暴露于光，通过包括具有散热特性的辅助导电层180_5，可以提高包括本实施例涉及的第一显示基板100_5的显示装置的可靠性。
不仅如此，本实施例涉及的第一显示基板100_5可以通过接触孔CNT20_5实现公共电极CME与辅助导电层180_5之间的直接接触，从而可以容易确认并管理第一显示基板100_5的接触不良等。
图14是又一实施例涉及的显示装置的背面平面图。图15是沿着图14的XVI-XVI′截取的剖视图。
本实施例涉及的第一显示基板100_6与一实施例涉及的第一显示基板100的区别点在于，辅助导电层180_6部分地配置在第一基底基板110的另一面上。在本实施例中，辅助导电层180_6可以配置在非显示区域NDA但不配置在显示区域DPA。但是，并不限于此，辅助导电层180_6的至少一部分也可以配置在显示区域DPA。图15中，作为辅助导电层180_6与公共电极CME之间的电连接方式，示出了如参照图6所述那样通过配置在第一显示基板100_6的第二方向Y的另一侧端部的连接导电层CTL进行电连接的情况，但是并不限于此，也可以如参照图7和图8所述那样使连接导电层CTL与第二电路基板600及辅助导电层180_6接触或者通过导入接触孔CNT20的方式电连接辅助导电层180_6与公共电极CME。
此外，在本实施例中，第一显示基板100_6可以包括刚性(rigid)的第一基底基板110，但是并不限于此，也可以如参照图9至图13所述那样包括柔性的第一基底基板110。
根据一实施例涉及的显示装置，通过具备包括连接导电层CTL的第一显示基板100_6，可以最小化施加至公共电极CME的第二电源电压的压降。具体而言，可以向公共电极CME通过第九数据导电金属层149施加从第二电源线ELVSL施加的第二电源电压，并且接触焊盘CPD可以与电连接至第二电源线ELVSL的第九数据导电金属层149电连接。此外，连接导电层CTL可以分别与接触焊盘CPD及辅助导电层180_6接触，从而可以电连接接触焊盘CPD与辅助导电层180_6。因此，第九数据导电金属层149、接触焊盘CPD和连接导电层CTL可以电连接辅助导电层180_6与公共电极CME，从而最小化施加至公共电极CME的第二电源电压的压降。
此外，根据一实施例涉及的显示装置，可以屏蔽从外部施加的电磁波以及静电，并且可以防止半导体层150暴露于光，通过包括具有散热特性的辅助导电层180_6，可以提高显示装置的可靠性。
不仅如此，本实施例涉及的第一显示基板100_6通过部分地配置在第一基底基板110的另一面上的辅助导电层180_6，可以最小化在辅助导电层180_6与第一显示基板100_6所包括的各种导电层之间产生的不必要的寄生电容的形成。因此，可以提高包括本实施例涉及的第一显示基板100_6的显示装置的可靠性。
以上，参照附图说明了本发明的各实施例，但是本领域技术人员应当能够理解在不变更本发明的技术思想或必要特征的情况下，可以以其他具体形态实施。因此，应理解以上所述的各实施例在所有方面都是例示性的，并非限定性的。

Claims (20)

1.一种显示装置，包括：
基板；
像素电极，配置在所述基板的一面上；
发光层，配置在所述像素电极上；
公共电极，配置在所述发光层上；
电源布线，配置在所述基板的所述一面上，并且向所述公共电极施加电压；
第一辅助导电层，配置在所述基板的另一面；以及
第一连接导电层，至少部分地配置在所述基板的一侧面上，并且电连接所述第一辅助导电层与所述电源布线。
2.根据权利要求1所述的显示装置，还包括：
多个第一电路基板，另一侧端部附着于所述基板的一侧端部；
多个第二电路基板，附着于所述多个第一电路基板的一侧端部；以及
第二连接导电层，配置在所述多个第二电路基板与所述第一辅助导电层之间。
3.根据权利要求2所述的显示装置，其中，
所述多个第一电路基板分别沿着一方向排列，
所述多个第一连接导电层分别配置在所述多个第一电路基板各自之间。
4.根据权利要求3所述的显示装置，其中，
所述第一连接导电层与所述基板的所述一侧面相接。
5.根据权利要求4所述的显示装置，其中，
所述第一连接导电层包括金属膏或导电性胶带。
6.根据权利要求3所述的显示装置，其中，
所述第一连接导电层与所述电源布线接触。
7.根据权利要求1所述的显示装置，还包括：
绝缘层，配置在所述基板与所述像素电极之间；以及
第二辅助导电层，通过贯通所述发光层和所述绝缘层的接触孔而与所述公共电极接触。
8.根据权利要求1所述的显示装置，其中，
所述基板是柔性基板。
9.根据权利要求8所述的显示装置，其中，
所述基板包括：主区域；弯曲区域，从所述主区域延伸且被弯曲；以及子区域，从所述弯曲区域延伸且平行于所述主区域，
所述第一辅助导电层配置在所述基板的所述主区域的另一面上。
10.根据权利要求1所述的显示装置，其中，
所述第一辅助导电层配置在所述基板的所述另一面的整个面。
11.根据权利要求1所述的显示装置，其中，
所述基板包括：显示区域；以及非显示区域，被配置成包围所述显示区域，
所述第一辅助导电层在所述基板的所述另一面上配置在所述非显示区域。
12.一种显示装置，包括：
基板；
绝缘层，配置在所述基板的一面上；
电源布线，配置在所述绝缘层上；
像素电极，配置在所述绝缘层上；
发光层，配置在所述像素电极上；
公共电极，配置在所述发光层上，并且从所述电源布线接收电压的施加；以及
辅助导电层，配置在所述基板的另一面，
所述电源布线通过贯通所述绝缘层的接触孔而与所述辅助导电层电连接。
13.根据权利要求12所述的显示装置，其中，
所述辅助导电层配置在所述基板的所述另一面的整个面。
14.根据权利要求12所述的显示装置，其中，
所述基板包括：显示区域；以及非显示区域，被配置成包围所述显示区域，
所述接触孔配置在所述非显示区域。
15.根据权利要求12所述的显示装置，其中，
所述基板包括：显示区域；以及非显示区域，被配置成包围所述显示区域，
所述辅助导电层在所述基板的所述另一面上配置在所述非显示区域。
16.根据权利要求12所述的显示装置，其中，
所述基板是柔性基板。
17.根据权利要求16所述的显示装置，其中，
所述基板包括：主区域；弯曲区域，从所述主区域延伸且被弯曲；以及子区域，从所述弯曲区域延伸且平行于所述主区域，
所述辅助导电层配置在所述基板的所述主区域的另一面上。
18.根据权利要求12所述的显示装置，还包括：
第一连接导电层，至少部分地配置在所述基板的一侧面上，并且电连接所述辅助导电层与所述电源布线。
19.根据权利要求18所述的显示装置，还包括：
多个第一电路基板，另一侧端部附着于所述基板的一侧端部；
多个第二电路基板，附着于所述多个第一电路基板的一侧端部；以及
第二连接导电层，配置在所述多个第二电路基板与所述辅助导电层之间。
20.根据权利要求19所述的显示装置，其中，
所述多个第一电路基板分别沿着一方向排列，
所述多个第一连接导电层分别配置在所述多个第一电路基板各自之间。
CN202111134446.XA 2020-11-03 2021-09-27 显示装置 Pending CN114447042A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0145310 2020-11-03
KR1020200145310A KR20220060078A (ko) 2020-11-03 2020-11-03 표시 장치

Publications (1)

Publication Number Publication Date
CN114447042A true CN114447042A (zh) 2022-05-06

Family

ID=81362378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111134446.XA Pending CN114447042A (zh) 2020-11-03 2021-09-27 显示装置

Country Status (3)

Country Link
US (1) US20220140059A1 (zh)
KR (1) KR20220060078A (zh)
CN (1) CN114447042A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742312B (zh) * 2014-12-31 2019-02-12 乐金显示有限公司 有机发光显示装置
US10402019B2 (en) * 2015-10-31 2019-09-03 Lg Display Co., Ltd. Display device
KR102517092B1 (ko) * 2017-08-02 2023-04-04 삼성전자주식회사 가요성 디스플레이 패널을 포함하는 전자 장치
KR102612713B1 (ko) * 2018-12-10 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR20210025167A (ko) * 2019-08-26 2021-03-09 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220140059A1 (en) 2022-05-05
KR20220060078A (ko) 2022-05-11

Similar Documents

Publication Publication Date Title
US11943976B2 (en) Display device
US11508796B2 (en) Display device with pixel electrode connected to electrode pattern and protective layer
US11574970B2 (en) Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same
KR20210035358A (ko) 표시 장치
KR20210022187A (ko) 표시 장치
KR20210086898A (ko) 표시 장치 및 그 제조방법
US12041830B2 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
CN114497143A (zh) 显示装置
US11621312B2 (en) Display device
CN114447042A (zh) 显示装置
US20220293712A1 (en) Display device
KR20210157926A (ko) 표시 장치
CN217405432U (zh) 显示装置
US20240122006A1 (en) Display device and method of fabricating the same
CN218831226U (zh) 显示装置
US20240130199A1 (en) Display device and method of fabricating the same
CN117881233A (zh) 显示装置和制造其的方法
KR20220161618A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240051008A (ko) 표시 장치 및 이의 제조 방법
KR20230033058A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220109511A (ko) 표시 장치
KR20240040138A (ko) 표시 장치
CN115707279A (zh) 显示装置和制造该显示装置的方法
CN117529768A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination