CN217405432U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN217405432U
CN217405432U CN202220665133.0U CN202220665133U CN217405432U CN 217405432 U CN217405432 U CN 217405432U CN 202220665133 U CN202220665133 U CN 202220665133U CN 217405432 U CN217405432 U CN 217405432U
Authority
CN
China
Prior art keywords
line
power supply
data line
gate electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220665133.0U
Other languages
English (en)
Inventor
全秀洪
宋炯真
李成荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN217405432U publication Critical patent/CN217405432U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本实用新型提供了显示装置。该显示装置包括：基板；在基板上的第一数据线、第二数据线和第三数据线，第一数据线、第二数据线和第三数据线中的每一条在第一方向上延伸并且布置在与第一方向交叉的第二方向上；第一‑第一电源线，在基板上、在第一数据线与第二数据线之间，在第一方向上延伸并且供应第一电源电压；以及第一‑第二电源线，在基板上、在第二数据线与第三数据线之间，在第一方向上延伸并且供应与第一电源电压相等的第二电源电压。

Description

显示装置
技术领域
本实用新型的实施例涉及显示装置。
背景技术
随着信息化社会的发展，对显示装置的各种需求不断增加。显示装置正被诸如智能电话、数码相机、膝上型计算机、导航装置和智能电视的各种电子装置采用。
显示装置包括诸如液晶显示装置和场发射显示装置的光接收显示装置以及诸如包括有机发光元件的有机发光显示装置、包括无机发光元件的无机发光显示装置和包括微发光元件的微发光显示装置的发光显示装置。
有机发光显示装置包括薄膜晶体管(“TFT”)、连接到薄膜晶体管的线以及由TFT驱动以再现图像的有机发光元件。为了提高有机发光显示装置的发光效率，可尝试增大暴露像素电极的开口的面积。
实用新型内容
本实用新型的特征提供包括布置成条带图案的子像素并且通过增大暴露像素电极的开口的面积而具有提高的发光效率的显示装置。
应注意，本实用新型的特征不限于上述目的，并且根据下面的描述，本实用新型的其它特征对于本领域技术人员将显而易见。
在本实用新型的实施例中，显示装置包括：基板；在基板上的第一数据线、第二数据线和第三数据线，第一数据线、第二数据线和第三数据线中的每一条在第一方向上延伸并且布置在与第一方向交叉的第二方向上；第一-第一电源线，在基板上、在第一数据线与第二数据线之间，在第一方向上延伸并且供应第一电源电压；以及第一-第二电源线，在基板上、在第二数据线与第三数据线之间，在第一方向上延伸并且供应与第一电源电压相等的第二电源电压。
在实施例中，在平面图中从第一-第二电源线到第二数据线的在第二方向上的第一距离可以等于在平面图中从第一-第二电源线到第三数据线的在第二方向上的第二距离。
在实施例中，在平面图中从第一-第一电源线到第一数据线的在第二方向上的第三距离可以等于第一距离。
在实施例中，在平面图中从第一-第一电源线到第二数据线的在第二方向上的第四距离可以大于第一距离。
在实施例中，显示装置可以进一步包括：半导体层，包括设置在基板上的多个半导体图案；第一导电层，在半导体层上并且包括与多个半导体图案中的一些至少部分地重叠的多个栅电极；以及第二导电层，在第一导电层上并且包括第一数据线、第二数据线、第三数据线、第一-第一电源线和第一-第二电源线。
在实施例中，第一数据线、第二数据线和第三数据线可以布置成按顺序彼此相邻。第一数据线、第二数据线和第三数据线可以与多个半导体图案中的一些部分地重叠。
在实施例中，多个半导体图案可以包括与第一数据线部分地重叠的第一半导体图案以及与第二数据线和第三数据线部分地重叠的第二半导体图案。第一半导体图案可以与第一-第一电源线部分地重叠。第二半导体图案可以与第一-第二电源线部分地重叠。
在实施例中，多个栅电极可以包括：第一栅电极，在第一数据线的与第二方向相反的方向上；第二栅电极，在第一数据线与第二数据线之间；以及第三栅电极，在第二数据线的第二方向上。
在实施例中，在平面图中第二栅电极与第一-第二电源线之间的在第二方向上的第一分隔距离可以等于在平面图中第三栅电极与第一-第二电源线之间的在第二方向上的第二分隔距离。
在实施例中，在平面图中，第一栅电极与第一-第一电源线之间的在第二方向上的第三分隔距离可以等于第一分隔距离。
在实施例中，显示装置可以进一步包括：多个像素电极，在第二导电层上。多个像素电极可以包括：第一像素电极，与第一栅电极部分地重叠；第二像素电极，与第二栅电极部分地重叠；以及第三像素电极，与第三栅电极部分地重叠。
在实施例中，来自第一-第二电源线的第二电源电压可以被施加到第二像素电极和第三像素电极。来自第一-第一电源线的第一电源电压可以被施加到第一像素电极。
在实施例中，显示装置可以进一步包括：在基板上的电源线，在平面图中相对于第一-第一电源线在与第二方向相反的侧，其中，第一数据线在电源线与第一-第一电源线之间。比第一电源电压低的第三电源电压可以被施加到电源线。
在本实用新型的实施例中，显示装置包括：基板；第一-第一电源线，在基板上并且在第一方向上延伸；第一数据线，在第一-第一电源线的与第一方向交叉的第二方向上；以及第二数据线，在第一-第一电源线的与第二方向相反的方向上。在平面图中第一数据线与第一-第一电源线之间的在第二方向上的第一距离等于在平面图中第二数据线与第一-第一电源线之间的在第二方向上的第二距离。
在实施例中，显示装置可以进一步包括：第一导电层，在基板上。第一导电层可以包括：第一栅电极，在平面图中相对于第一-第一电源线在由第二方向指示的侧，其中，第一数据线在第一栅电极与第一-第一电源线之间；以及第二栅电极，在平面图中相对于第一-第一电源线在与第二方向相反的侧，其中，第二数据线在第二栅电极与第一-第一电源线之间。在平面图中，第一栅电极与第一-第一电源线之间的在第二方向上的分隔距离可以等于第二栅电极与第一-第一电源线之间的在第二方向上的分隔距离。
在实施例中，显示装置可以进一步包括：半导体层，在基板上并且包括与第一-第一电源线部分地重叠的半导体图案。第一导电层可以设置在半导体层上。半导体图案可以与第一栅电极和第二栅电极部分地重叠。
在实施例中，半导体图案可以与第一数据线和第二数据线部分地重叠。
在实施例中，显示装置可以进一步包括：第一-第二电源线，在第一方向上延伸并且在平面图中相对于第一数据线在由第二方向指示的侧，其中，第一栅电极在第一-第二电源线与第一数据线之间；以及第三数据线，在第一方向上延伸并且在平面图中相对于第一栅电极在由第二方向指示的侧，其中，第一-第二电源线在第三数据线与第一栅电极之间。在平面图中第三数据线与第一-第二电源线之间的在第二方向上的第三距离可以等于第一距离。
在实施例中，第一导电层可以进一步包括：第三栅电极，在平面图中相对于第一-第二电源线在由第二方向指示的侧，其中，第三数据线在第三栅电极与第一-第二电源线之间。在平面图中，第三栅电极与第一-第二电源线之间的在第二方向上的分隔距离可以等于第一栅电极与第一-第一电源线之间的在第二方向上的分隔距离。
在实施例中，显示装置可以进一步包括：第二导电层，在第一导电层上。第二导电层可以包括第一-第一电源线、第一数据线和第二数据线。
在本实用新型的实施例中，包括布置成条带图案的子像素的显示装置可以通过增大暴露像素电极的开口的面积来提高发光效率。
应注意，本实用新型的效果不限于上述效果，并且根据下面的描述，本实用新型的其它效果对于本领域技术人员将显而易见。
附图说明
通过参考附图详细地描述本实用新型的实施例，本实用新型的上述以及其它优点和特征将变得更加显而易见。
图1是根据本实用新型的显示装置的实施例的平面图。
图2是图1的区域Q的放大图。
图3是根据本实用新型的显示装置的像素的实施例的截面图。
图4是根据本实用新型的子像素的实施例的等效电路图。
图5是示出设置在根据本实用新型的显示装置的像素中的多条线的布局的实施例的视图。
图6至图8是分别示出图5的多条线中的一些线的平面图。
图9是沿图5的线IX-IX'截取的截面图。
图10是沿图5的线X-X'截取的截面图。
图11是示出设置在根据本实用新型的显示装置的像素中的多条线的布局的另一实施例的视图。
图12至图14是分别示出图11的多条线中的一些线的平面图。
具体实施方式
在下面的描述中，出于解释的目的，许多特定细节被阐述以提供对本实用新型的各种实施例或实施方式的全面理解。如在本文中使用的，“实施例”和“实施方式”是可互换的词并且是采用在本文中公开的本实用新型构思中的一个或多个实用新型构思的装置或方法的非限制性示例。然而，显而易见的是，可以在没有这些特定细节或者具有一个或多个等同设置的情况下实践各种实施例。在其它实例中，众所周知的结构和装置以框图形式示出以避免不必要地混淆各种实施例。此外，各种实施例可以不同，但不一定是排他性的。例如，在不脱离本公开的情况下，实施例的特定形状、配置和特性可以在另一实施例中使用或实现。
除非另外指明，否则所示实施例应被理解为提供可在实践中实现本公开的一些方式的不同细节的特征。因此，除非另外指明，否则在不脱离本公开的情况下，各种实施例的特征、组件、模块、层、膜、面板、区和/或方面等(在下文中单独地或总体被称为“元件”)可以以其它方式组合、分隔、互换和/或重新布置。
在附图中交叉影线和/或阴影的使用通常被提供以阐明相邻元件之间的边界。因此，除非指明，否则交叉影线或阴影的存在或者不存在均不表达或表明对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。
此外，在附图中，出于清楚和/或描述的目的，元件的大小和相对大小可以被放大。当实施例可以被不同地实现时，特定的工艺顺序可以与所描述的顺序不同地被执行。例如，两个连续地描述的工艺可以基本上同时被执行，或者以与所描述的顺序相反的顺序被执行。同样，相同的附图标记表示相同的元件。
当诸如层的元件被称为“在”另一元件“上”、“连接到”或“耦接到”另一元件时，该元件可以直接在该另一元件上、直接连接到或耦接到该另一元件，或者可以存在居间元件。然而，当元件被称为“直接在”另一元件“上”、“直接连接到”或“直接耦接到”另一元件时，则不存在居间元件。为此，术语“连接”可以指使用或不使用居间元件的物理连接、电连接和/或流体连接。
此外，第一方向X的轴、第二方向Y的轴和第三方向Z的轴不限于直角坐标系的三个轴，并且因此，第一方向X的轴、第二方向Y的轴和第三方向Z的轴可以以更广泛的意义解释。例如，第一方向X的轴、第二方向Y的轴和第三方向Z的轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
出于本公开的目的，“X、Y和Z中的至少一个”以及“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任何组合，诸如例如，XYZ、XYY、YZ和ZZ。如在本文中使用的，术语“和/或”包括相关列出项中的一个或多个的任何和所有组合。
尽管在本文中术语“第一”和“第二”等可以用于描述各种类型的元件，但是这些元件不应被这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被叫做第二元件。
在本文中，诸如“下面”、“下方”、“之下”、“下”、“上方”、“上”、“之上”、“较高”和“侧”(例如，如在“侧壁”中)等的空间上相对的术语可以用于描述性目的，并且从而用于描述如附图中所示一个元件与另一(一些)元件的关系。除了附图中描绘的定向之外，空间上相对的术语旨在包含设备在使用、操作和/或制造中的不同定向。例如，如果附图中的设备被翻转，那么被描述为在其它元件或特征“下方”或“下面”的元件将随之被定向为在其它元件或特征“上方”。因此，术语“下方”可以包括上方和下方两种定向。进一步，设备可以以其它方式定向(例如，旋转90度或者以其它定向旋转)，并且因此，在本文中使用的空间上相对的描述语应被相应地解释。
在本文中使用的术语是出于描述特定实施例的目的，并且不旨在是限制性的。如在本文中使用的，单数形式“一”和“该(所述)”也旨在包括复数形式，除非上下文另外清楚地指出。此外，当在本说明书中使用时，术语“包括”、“包含”、“含有”和/或“具有”指明所述的特征、整体、步骤、操作、元件、组件和/或它们的组的存在，但是不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还要注意的是，如在本文中使用的，术语“基本上”、“大约”以及其它类似术语被用作近似术语而不是程度术语，并且因此，被用来说明本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
在本文中参考是理想化实施例和/或中间结构的示意性图示的截面图示和/或分解图示来描述各种实施例。因此，由于例如制造技术和/或公差而导致的图示形状的变化是预期的。因此，在本文中公开的实施例不应必须被解释为限于区的特定图示形状，而将包括例如由制造导致的形状偏差。以这种方式，在附图中示出的区本质上可以是示意性的，并且这些区的形状可以不反映装置的区的实际形状，并且因此不一定旨在是限制性的。
如本领域中的惯例，在附图中按照功能块、单元、部件和/或模块描述和示出了一些实施例。本领域的技术人员将理解，这些块、单元、部件和/或模块由可以使用基于半导体的制造技术或其它制造技术形成的电子(或光学)电路(诸如逻辑电路、离散组件、微处理器、硬布线电路、存储器元件和布线连接等)物理地实现。在块、单元、部件和/或模块由微处理器或其它类似硬件实现的情况下，这些块、单元、部件和/或模块可以使用软件(例如，微代码)被编程和控制以执行在本文中讨论的各种功能，并且可选地可以由固件和/或软件驱动。还预期每一个块、单元、部件和/或模块可以由专用硬件实现，或者可以被实现为执行一些功能的专用硬件和执行其它功能的处理器(例如，一个或多个被编程的微处理器和相关联的电路)的组合。此外，在不脱离本实用新型的范围的情况下，一些实施例的每一个块、单元、部件和/或模块可以被物理地分隔成两个或更多个交互且离散的块、单元、部件和/或模块。此外，在不脱离本实用新型的范围的情况下，一些实施例的块、单元、部件和/或模块可以被物理地组合成更加复杂的块、单元、部件和/或模块。
除非在本文中另外定义或暗示，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如在常用词典中定义的那些术语的术语应被解释为具有与它们在相关领域的背景和本公开中的含义一致的含义，并且不应以理想化或过于正式的意义被解释，除非在本文中明确如此定义。
图1是根据本实用新型的显示装置的实施例的平面图。图2是图1的区域Q的放大图。
参考图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示屏幕的任何电子装置。在实施例中，例如，显示装置10可以包括电视机、膝上型计算机、监视器、电子广告牌、物联网(“IoT”)装置、移动电话、智能电话、平板个人计算机(“PC”)、电子手表、智能手表、手表电话、头戴式显示装置、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(“PMP”)、导航装置、游戏机、数码相机、便携式摄像机等。
显示装置10包括用于提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下面的描述中，有机发光二极管显示面板被用作显示面板的实施例，但是本实用新型不限于此。只要可以同等地应用本实用新型的技术思想，就可以采用任何其它的显示面板。
显示装置10的形状可以以各种方式被修改。在实施例中，例如，显示装置10可以具有诸如具有较长横向边的矩形、具有较长垂直边的矩形、正方形、具有倒圆拐角(顶点)的四边形、其它多边形、圆形等的形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中所示的实施例中，显示装置10具有其中较长边在第一方向X上并且较短边在第二方向Y上的四边形(例如，矩形)形状。
显示装置10可以包括显示区域DPA和非显示区域NDA。在显示区域DPA中，可以显示图像。在非显示区域NDA中，不显示图像。显示区域DPA也可以被称为有效区域，而非显示区域NDA也可以被称为非有效区域。显示区域DPA通常可以占据显示装置10的中心的大部分。
非显示区域NDA可以设置成围绕显示区域DPA。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有四边形(例如，矩形)形状，并且非显示区域NDA可以设置成与显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。在显示装置10中包括的线或电路驱动器可以设置在非显示区域NDA的与显示区域DPA的每条边相对应的部分中，或者外部装置可以设置(例如，安装)在非显示区域NDA的与显示区域DPA的每条边相对应的部分中。
显示区域DPA可以包括多个像素PX。像素PX中的每一个可以包括发射特定波段的光以表示颜色的一个或多个发光元件EMD(参考图3)。多个像素PX可以布置成矩阵。在实施例中，例如，多个像素PX可以沿第一方向X和第二方向Y布置。每一个像素PX的形状在平面图(例如，俯视图)中可以是但不限于矩形或正方形。每一个像素PX可以具有含有相对于方向(例如，第一方向X或第二方向Y)倾斜的边的菱形形状。在下面的描述中，像素PX在平面图中具有四边形(例如，矩形)形状，但是本实用新型不限于此。
像素PX中的每一个可以包括多个子像素SPX1、SPX2和SPX3。在像素PX中的每一个中，多个子像素SPX1、SPX2和SPX3可以布置成条带图案。每一个像素PX的多个子像素SPX1、SPX2和SPX3可以布置在与它们延伸的方向垂直的方向上。在实施例中，例如，在每一个像素PX中包括的多个子像素SPX1、SPX2和SPX3可以布置在第一方向X上，并且可以具有在第二方向Y上延伸的形状。
图3是根据本实用新型的显示装置的像素的实施例的截面图。
尽管在图3中所示的实施例中示出了其中光L朝向设置有第二基底基板BS2的一侧(而不是朝向形成或提供发射材料层EML的第一基底基板BS1)出射的顶发射显示装置，但是本实用新型不限于此。显示装置10可以是底发射显示装置或双面显示装置。尽管在图3中所示的实施例中，显示装置10包括包含发光元件EMD的第一显示基板SUB1、包含波长转换构件的第二显示基板SUB2以及将第一显示基板SUB1和第二显示基板SUB2耦接的填充层FL，但是本实用新型不限于此。在显示装置10中，发光元件EMD和波长转换构件可以形成在相同的基板上。
参考图3，如上所述，一个像素PX可以包括在一个方向上布置的多个子像素SPX1、SPX2和SPX3。多个子像素SPX1、SPX2和SPX3可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。在实施例中，例如，第一子像素SPX1可以发射第一颜色(例如，红色R)的光，第二子像素SPX2可以发射第二颜色(例如，绿色G)的光，并且第三子像素SPX3可以发射第三颜色(例如，蓝色B)的光。然而，应理解，本实用新型不限于此。
显示装置10可以包括第一显示基板SUB1、与第一显示基板SUB1相对的第二显示基板SUB2以及将第一显示基板SUB1和第二显示基板SUB2耦接的填充层FL。
第一显示基板SUB1可以包括第一基底基板BS1、设置在第一基底基板BS1上的电路层CCL、设置在电路层CCL上的发光元件EMD以及设置在发光元件EMD上的封装结构TFEL。
第一显示基板SUB1的第一基底基板BS1可以是绝缘基板。第一基底基板BS1可以是诸如玻璃的刚性基板。
多个像素电极PXE可以设置在第一基底基板BS1的表面上。多个像素电极PXE可以分别设置在像素PX中。驱动像素PX的电路层CCL可以设置在第一基底基板BS1上。电路层CCL可以设置在第一基底基板BS1与像素电极PXE之间。稍后将详细描述电路层CCL。
像素电极PXE中的每一个可以是发光二极管的第一电极(例如，阳极电极)。像素电极PXE可以分别设置在像素PX中。
另外，像素限定层PDL可以沿像素PX的边界设置在第一基底基板BS1上。像素限定层PDL可以设置在像素电极PXE之上，并且暴露像素电极PXE的开口可以被限定在像素限定层PDL中。
发射材料层EML可以设置在由像素限定层PDL暴露的像素电极PXE上。发射材料层EML可以包括有机发射层，并且在一些实施方式中可以进一步包括作为辅助层的空穴注入/传输层和/或电子注入/传输层以促进发射。发射材料层EML可以完全遍及像素PX设置。在其中显示装置10是微LED显示装置、纳米LED显示装置等的另一实施例中，发射材料层EML可以包括诸如无机半导体材料的无机材料。
在本实用新型的实施例中，对于不同的子像素SPX1、SPX2和SPX3，从发射材料层EML发射的光的波长可以相同。在实施例中，例如，在子像素SPX1、SPX2和SPX3中的每一个中，发射材料层EML发射蓝光或紫外光，并且第二显示基板SUB2包括波长转换层WCL，使得不同的像素PX可以表示不同颜色的光。
在另一实施例中，对于不同的子像素SPX1、SPX2和SPX3，从发射材料层EML发射的光的波长可以不同。在实施例中，例如，第一颜色的像素PX(例如，第一子像素SPX1)的发射材料层EML可以发射第一颜色的光，第二颜色的像素PX(例如，第二子像素SPX2)的发射材料层EML可以发射第二颜色的光，并且第三颜色的像素PX(例如，第三子像素SPX3)的发射材料层EML可以发射第三颜色的光。
公共电极CME可以设置在发射材料层(也被称为发射层)EML上。公共电极CME可以遍及像素PX延伸。公共电极CME可以设置在遍及像素PX的整个表面上。公共电极CME可以是发光二极管的第二电极(即，阴极电极)。
像素电极PXE、发射材料层EML和公共电极CME可以形成发光元件EMD。从发射材料层EML发射的光可以穿过公共电极CME以向上出射。
封装结构(也被称为薄膜封装结构)TFEL可以设置在公共电极CME上。薄膜封装结构TFEL可以包括至少一个薄膜封装层。在实施例中，例如，薄膜封装层可以包括第一无机膜TFE1、有机膜TFE2和第二无机膜TFE3。
第二显示基板SUB2可以设置在薄膜封装结构TFEL上方，以面对薄膜封装结构TFEL。
第二显示基板SUB2的第二基底基板BS2可以包括诸如玻璃的透明绝缘材料。第二基底基板BS2可以是刚性基板。
挡光构件BML可以沿像素PX的边界设置在第二基底基底BS2的面对第一基底基底BS1的表面上。挡光构件BML可以与第一显示基板SUB1的像素限定层PDL重叠。挡光构件BML在平面图中可以形成为格子图案，并且暴露第二基底基板BS2的表面的开口可以被限定在挡光构件BML中。
滤色器层CFL可以设置在第二基底基板BS2的其上设置有挡光构件BML的表面上。滤色器层CFL可以设置在第二基底基板BS2的通过挡光构件BML的开口暴露的表面上。
滤色器层CFL可以包括设置在第一颜色的像素PX中的第一滤色器层CFL1、设置在第二颜色的像素PX中的第二滤色器层CFL2以及设置在第三颜色的像素PX中的第三滤色器层CFL3。每一个滤色器层CFL可以包括吸收除了其表示的颜色的波长之外的波长的诸如染料和颜料的着色剂。第一滤色器层CFL1可以是红色滤色器层，第二滤色器层CFL2可以是绿色滤色器层，并且第三滤色器层CFL3可以是蓝色滤色器层。
用于防止诸如水分和空气的杂质的渗透的第一封盖层CL1可以设置在滤色器层CFL上。
间隔壁PTL可以设置在第一封盖层CL1上。间隔壁PTL可以设置成使得其与挡光构件BML重叠。经由其暴露滤色器层CFL的开口可以被限定在间隔壁PTL中。
波长转换层WCL或透明层TPL可以设置在由间隔壁PTL的开口暴露的空间中。波长转换层WCL和透明层TPL可以但不限于通过使用间隔壁PTL作为堤的喷墨工艺形成。
波长转换层WCL可以包括设置在第一颜色的像素PX中的第一波长转换图案WCL1和设置在第二颜色的像素PX中的第二波长转换图案WCL2。第一波长转换图案WCL1将从发射材料层EML入射的第三颜色的光转换为第一颜色的光。第二波长转换图案WCL2将从发射材料层EML入射的第三颜色的光转换为第二颜色的光。
第一波长转换图案WCL1和第二波长转换图案WCL2可以分别包括基底树脂BRS1和BRS2以及分散在基底树脂BRS1和BRS2中的波长转换材料WCP1和WCP2及散射体SCP。基底树脂BRS1和BRS2可以包括透明有机材料。在实施例中，波长转换材料WCP1和WCP2可以是量子点、量子棒、荧光粉等。在实施例中，量子点可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族纳米晶体或者它们的组合。
透明层TPL可以设置在第三颜色的像素PX中。透明层TPL可以包括基底树脂BRS3和分散在基底树脂BRS3中的散射体SCP。透明层TPL可以不包括波长转换材料。
第二封盖层CL2可以设置在波长转换层WCL和透明层TPL上。
填充层FL可以介于第一显示基板SUB1与第二显示基板SUB2之间。第一显示基板SUB1与第二显示基板SUB2之间的空间可以用填充层FL填充，并且第一显示基板SUB1与第二显示基板SUB2可以通过填充层FL彼此耦接。填充层(也被称为填充物层)FL可以设置在第一显示基板SUB1的薄膜封装结构TFEL与第二显示基板SUB2的第二封盖层CL2之间。在实施例中，填充物层FL可以包括但不限于Si类有机材料、环氧类有机材料等。
第一基底基板BS1上的像素PX中的每一个包括像素驱动电路。上述线可以穿过像素PX中的每一个或其外围，以将驱动信号施加到像素驱动电路。像素驱动电路可以包括晶体管和电容器。每一个像素驱动电路的晶体管和电容器的数量可以以各种方式改变。在下面的描述中，将描述具有包括三个晶体管和一个电容器的3T1C结构的像素驱动电路作为示例。然而，应理解，本实用新型不限于此。可以采用各种修改的像素结构，诸如2T1C结构、7T1C结构和6T1C结构。
图4是根据本实用新型的子像素的实施例的等效电路图。
参考图4，实施例中的显示装置10的子像素SPXn(n为自然数)中的每一个包括除发光二极管EL之外的三个晶体管T1、T2和T3以及一个存储电容器Cst。
发光二极管EL与通过第一晶体管T1供应的电流成比例地发光。发光二极管EL包括第一电极、第二电极以及设置在第一电极与第二电极之间的至少一个发光元件EMD(参考图3)。发光元件EMD可以通过从第一电极和第二电极传输的电信号发射特定波长范围内的光。在下面的描述中，发光元件EMD的第一电极是用作阳极电极的像素电极PXE，并且发光元件EMD的第二电极是用作阴极电极的公共电极CME。然而，应理解，本实用新型不限于此。相反，第一电极可以是用作阴极电极的公共电极CME，并且第二电极可以是用作阳极电极的像素电极PXE。
发光二极管EL的第一电极可以连接到第一晶体管T1的源电极，并且发光二极管EL的第二电极可以连接到第二电压线VL2(比第一电压线VL1的高电平电压(在下文中也被称为第一电源电压)低的低电平电压(在下文中也被称为第二电源电压)从第二电压线VL2被施加)。另外，发光二极管EL的第一电极可以连接到第三晶体管T3的源电极。
第一晶体管T1根据其栅电极与源电极之间的电压差调节从第一电压线(也被称为第一电源电压线)VL1(第一电源电压从第一电压线VL1被施加)流到发光二极管EL的电流。在实施例中，例如，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光二极管EL的第一电极，并且第一晶体管T1的漏电极可以连接到第一电压线VL1(第一电源电压从第一电压线VL1被施加)。
第二晶体管T2由第一扫描线SL1的扫描信号导通，以将数据线DTL与第一晶体管T1的栅电极连接。第二晶体管T2的栅电极可以连接到第一扫描线SL1，第二晶体管T2的源电极可以连接到第一晶体管T1的栅电极，并且第二晶体管T2的漏电极可以连接到数据线DTL。
第三晶体管T3可以由第二扫描线SL2的扫描信号导通，以将初始化电压线VIL与发光二极管EL的第一电极连接。第三晶体管T3的栅电极可以连接到第二扫描线SL2，第三晶体管T3的漏电极可以连接到初始化电压线VIL，并且第三晶体管T3的源电极可以连接到发光二极管EL的第一电极或第一晶体管T1的源电极。第二晶体管T2和第三晶体管T3可以由相同的扫描信号同时导通。
晶体管T1、T2和T3中的每一个的源电极和漏电极不限于上述那些。它们可以以相反的方式连接。另外，晶体管T1、T2和T3中的每一个可以被形成或提供为薄膜晶体管。另外，尽管在图3中所示的实施例中，晶体管T1、T2和T3中的每一个被实现为n型金属氧化物半导体场效应晶体管(“MOSFET”)，但是本实用新型不限于此。也就是说，晶体管T1、T2和T3中的每一个可以被实现为p型MOSFET，或者晶体管T1、T2和T3中的一些晶体管可以被实现为n型MOSFET，而晶体管T1、T2和T3中的其它晶体管可以被实现为p型MOSFET。
存储电容器Cst被形成或提供在第一晶体管T1的栅电极与源电极之间。存储电容器Cst存储与第一晶体管T1的栅电压和源电压之间的差相对应的电压。
在下文中，将参考其它附图详细地描述实施例中的显示装置10的一个像素PX的结构。
图5是示出设置在根据本实用新型的显示装置的像素中的多条线的布局的实施例的视图。图6至图8是分别示出图5的多条线中的一些线的平面图。图9是沿图5的线IX-IX'截取的截面图。图10是沿图5的线X-X'截取的截面图。
图5是示出设置在显示装置10的像素PX中的多条线(即，第一导电层100、第二导电层200、第三导电层300和半导体层ACTL的线)的平面图。图6一起示出了第一导电层100和半导体层ACTL，图7仅示出了第二导电层200，并且图8示出了第三导电层300。图9示出了沿布置第一子像素至第三子像素SPX1、SPX2和SPX3的方向截取的、连接到像素PX中的第一子像素至第三子像素SPX1、SPX2和SPX3的第一晶体管T1的截面。图10示出了被包括在像素PX中的第一子像素SPX1中的第一晶体管T1和第一像素电极PXE1的截面。
在下文中，将参考图5至图10描述上面参考图3描述的显示装置10的堆叠结构中的第一显示基板SUB1。第二显示基板SUB2和填充层FL与上面参考图3描述的那些基本上相同。
参考图5至图10，显示装置10包括用于支撑其上的元件的第一基底基板BS1，并且包括设置在第一基底基板BS1上的半导体层ACTL、多个导电层和多个绝缘层。多个导电层可以包括第一导电层100、第二导电层200、第三导电层300和第四导电层。多个绝缘层可以包括缓冲层BF、第一绝缘层IL1、第二绝缘层IL2、第三绝缘层IL3和通孔层VIA。
在下面的描述中，为了方便说明，新的附图标记被赋予图4的基本上相同的元件。
首先，将描述像素PX。在实施例中的显示装置10中，在平面图中，形成第二子像素SPX2的各种图案的形状可以与形成第一子像素SPX1的各种图案的形状基本上相同。
第一基底基板BS1可以是绝缘基板，并且可以包括透明材料。
第一导电层100设置在第一基底基板BS1上。第一导电层100可以包括第一扫描线110、第二扫描线120、补充初始化线130、辅助线140、第一底金属图案150、挡光图案160和第二底金属图案170。
第一扫描线110可以将扫描信号传输到子像素SPX1、SPX2和SPX3中的每一个的第二晶体管T2的栅电极。第一扫描线110在附图中设置在子像素SPX1、SPX2和SPX3中的每一个中的下侧，并且在第一方向X上延伸。第一扫描线110可以在第一方向X上延伸到与像素PX相邻的另一像素PX。
第一扫描线110可以电连接到第二栅导电图案220以施加第一扫描信号。第一扫描线110可以与稍后要描述的第一连接电极380部分地重叠。第一扫描线110可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第十三接触孔CNT13a、CNT13b和CNT13c电连接到第一连接电极380。第一连接电极380可以与第二栅导电图案220部分地重叠。第一连接电极380可以通过贯穿第二绝缘层IL2的第十二接触孔CNT12a、CNT12b和CNT12c电连接到第二栅导电图案220。
第二扫描线120可以将第二扫描信号传输到子像素SPX1、SPX2和SPX3中的每一个的第三晶体管T3。第二扫描线120在附图中设置在子像素SPX1、SPX2和SPX3中的每一个中的上侧，并且在第一方向X上延伸。第二扫描线120可以在第一方向X上延伸到与像素PX相邻的另一像素PX。
第二扫描线120可以电连接到第三栅导电图案230以施加第二扫描信号。第二扫描线120可以与稍后要描述的第二连接电极370部分地重叠。第二扫描线120可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第五接触孔CNT5a、CNT5b和CNT5c电连接到第二连接电极370。第二连接电极370可以与第三栅导电图案230部分地重叠。第二连接电极370可以通过贯穿第二绝缘层IL2的第六接触孔CNT6a、CNT6b和CNT6c电连接到第三栅导电图案230。
补充初始化线130可以将从稍后要描述的初始化线340施加的初始化电压传输到子像素SPX1、SPX2和SPX3中的每一个的第三晶体管T3。补充初始化线130在附图中设置在像素电极PXE1、PXE2和PXE3中的每一个的上侧，并且在第一方向X上延伸。补充初始化线130可以设置在第二扫描线120的上侧。补充初始化线130可以在第一方向X上延伸到与像素PX相邻的另一像素PX。
补充初始化线130可以电连接到第三晶体管T3的第一电极以施加初始化电压。补充初始化线130可以与稍后要描述的第三连接电极360部分地重叠。补充初始化线130可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第二接触孔CNT2a、CNT2b和CNT2c电连接到第三连接电极360。第三连接电极360可以与第六半导体图案ACT6部分地重叠。第三连接电极360可以通过贯穿第一绝缘层IL1和第二绝缘层IL2的第三接触孔CNT3a、CNT3b和CNT3c电连接到第三晶体管T3的第一电极。
辅助线140是用于驱动补偿的外部线，并且可以连接到外部驱动电路(未示出)。辅助线140在附图中设置在子像素SPX1、SPX2和SPX3中的每一个中的下侧，并且在第一方向X上延伸。辅助线140设置在第一扫描线110的下侧。辅助线140可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第二十二接触孔CNT22连接到第二电源线320。辅助线140可以在第一方向X上延伸到与像素PX相邻的另一像素PX。
第一底金属图案150具有在第二方向Y上延伸的形状，并且可以设置在第一扫描线110与第二扫描线120之间。第一底金属图案150可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第十八接触孔CNT18和第二十一接触孔CNT21电连接到稍后要描述的第二电源线320。以这种方式，可以减小第二电源线320的电阻，并且可以更有效地传输被施加到第二电源线320的信号和电压。另外，第一底金属图案150可以与稍后要描述的第二顶金属图案(也被称为第二重叠导电图案)250部分地重叠。
挡光图案160可以用于保护第一半导体图案ACT1和第二半导体图案ACT2免受外部光的影响。挡光图案160可以具有图案化的形状。挡光图案160可以包括设置在第一子像素SPX1中的第一挡光图案161、设置在第二子像素SPX2中的第二挡光图案162以及设置在第三子像素SPX3中的第三挡光图案163。第一挡光图案161可以设置成覆盖其上的第一半导体图案ACT1的至少一个沟道区，并且第二挡光图案162和第三挡光图案163可以设置成覆盖其上的第二半导体图案ACT2的至少一个沟道区。
挡光图案160可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第七接触孔CNT7a、CNT7b和CNT7c电连接到其上的数据导电图案350。以这种方式，可以减小数据导电图案350的电阻，并且可以更有效地传输被施加到数据导电图案350的信号和电压。
第二底金属图案170可以具有在第二方向Y上延伸的形状，并且可以设置在相邻的挡光图案160之间。第二底金属图案170可以包括设置在第一挡光图案161与第二挡光图案162之间的第一补充底金属图案171以及设置在第二挡光图案162与第三挡光图案163之间的第二补充底金属图案172。
第二底金属图案170可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第十四接触孔CNT14a和CNT14b以及第十七接触孔CNT17a和CNT17b电连接到第一电源线310。以这种方式，可以减小第一电源线310的电阻，并且可以更有效地传输被施加到第一电源线310的信号和电压。
第二底金属图案170可以与第一电源线310和第一重叠导电图案240部分地重叠。
缓冲层BF可以设置在第一导电层100之上。缓冲层BF可以设置成覆盖第一基底基板BS1的其上设置有第一导电层100的整个表面。缓冲层BF可以包括氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅等。在本实用新型的实施例中，缓冲层BF可以包括SiNx/SiOx的双层。
半导体层ACTL可以设置在缓冲层BF上。半导体层ACTL可以包括第一半导体图案至第八半导体图案ACT1、ACT2、ACT3、ACT4、ACT5、ACT6、ACT7和ACT8。
第一半导体图案ACT1和第二半导体图案ACT2可以是在一个像素PX中包括的第一晶体管T1的有源层，第三半导体图案至第五半导体图案ACT3、ACT4和ACT5可以是在该像素PX中包括的第二晶体管T2的有源层，并且第六半导体图案至第八半导体图案ACT6、ACT7和ACT8可以是在该像素PX中包括的第三晶体管T3的有源层。
第一半导体图案至第八半导体图案ACT1、ACT2、ACT3、ACT4、ACT5、ACT6、ACT7和ACT8可以在第一方向X或第二方向Y上延伸，并且可以具有四边形(例如，矩形)形状或两端具有较宽宽度的扩展形状。
第一半导体图案至第八半导体图案ACT1、ACT2、ACT3、ACT4、ACT5、ACT6、ACT7和ACT8中的每一个可以包括在厚度方向上与栅电极重叠的沟道区以及设置在沟道区的一侧和相对侧的导电区。导电区可以具有比沟道区的导电率高的导电率以及比沟道区的电阻低的电阻。第一半导体图案至第八半导体图案ACT1、ACT2、ACT3、ACT4、ACT5、ACT6、ACT7和ACT8中的每一个的导电区可以包括相应晶体管的源电极和漏电极(或第一源/漏电极和第二源/漏电极)，其中这些源电极和漏电极与第二导电层200或第三导电层300重叠。
第一半导体图案ACT1和第二半导体图案ACT2相对于第二方向Y可以设置在像素PX的中心附近。第一半导体图案ACT1相对于第二半导体图案ACT2可以设置在与第一方向X相反的侧，并且第二半导体图案ACT2相对于第一半导体图案ACT1可以设置在由第一方向X指示的侧。第一半导体图案ACT1和第二半导体图案ACT2中的每一个可以是第一子像素至第三子像素SPX1、SPX2和SPX3中的每一个的第一晶体管T1的有源层。
具体地，第一半导体图案ACT1可以是第一子像素SPX1的第一晶体管T1的有源层，并且第二半导体图案ACT2可以是第二子像素SPX2和第三子像素SPX3中的每一个的第一晶体管T1的有源层。换句话说，第二子像素SPX2和第三子像素SPX3可以共享第二半导体图案ACT2作为第一晶体管T1的有源层。
第一半导体图案ACT1可以与第一数据线331和第一-第一电源线311部分地重叠。第二半导体图案ACT2可以与第二数据线332、第三数据线333和第一-第二电源线312部分地重叠。
第三半导体图案至第五半导体图案ACT3、ACT4和ACT5在像素PX中可以设置在与第二方向Y相反的侧。第三半导体图案至第五半导体图案ACT3、ACT4和ACT5相对于第一半导体图案ACT1和第二半导体图案ACT2可以设置在与第二方向Y相反的侧。第三半导体图案ACT3相对于第四半导体图案ACT4和第五半导体图案ACT5可以设置在与第一方向X相反的侧，第四半导体图案ACT4可以设置在第三半导体图案ACT3与第五半导体图案ACT5之间，并且第五半导体图案ACT5相对于第三半导体图案ACT3和第四半导体图案ACT4可以设置在由第一方向X指示的侧。第三半导体图案至第五半导体图案ACT3、ACT4和ACT5中的每一个可以是第一子像素至第三子像素SPX1、SPX2和SPX3中的每一个的第二晶体管T2的有源层。
第六半导体图案至第八半导体图案ACT6、ACT7和ACT8在像素PX中可以设置在由第二方向Y指示的侧。第六半导体图案至第八半导体图案ACT6、ACT7和ACT8相对于第一半导体图案ACT1和第二半导体图案ACT2可以设置在由第二方向Y指示的侧。第六半导体图案ACT6相对于第七半导体图案ACT7和第八半导体图案ACT8可以设置在与第一方向X相反的侧，第七半导体图案ACT7可以设置在第六半导体图案ACT6与第八半导体图案ACT8之间，并且第八半导体图案ACT8相对于第六半导体图案ACT6和第七半导体图案ACT7可以设置在由第一方向X指示的侧。第六半导体图案至第八半导体图案ACT6、ACT7和ACT8中的每一个可以是第一子像素至第三子像素SPX1、SPX2和SPX3中的每一个的第三晶体管T3的有源层。
半导体层ACTL可以包括氧化物半导体。在实施例中，氧化物半导体可以包括铟锡氧化物(“ITO”)、铟镓锡氧化物(“IGTO”)、铟镓锌氧化物(“IGZO”)或铟镓锌锡氧化物(“IGZTO”)。然而，应理解，本实用新型不限于此。在实施例中，半导体层ACTL可以包括多晶硅、单晶硅、非晶硅等。
第一绝缘层IL1设置在半导体层ACTL上。第一绝缘层IL1可以是栅绝缘体。在实施例中，第一绝缘层IL1可以包括硅化合物、金属氧化物等。在实施例中，例如，第一绝缘层IL1可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛等。
第二导电层200设置在第一绝缘层IL1上。
第二导电层200可以包括第一栅导电图案至第三栅导电图案210、220和230以及第一重叠导电图案240和第二重叠导电图案250。
第一栅导电图案至第三栅导电图案210、220和230中的每一个可以与第一半导体图案至第八半导体图案ACT1、ACT2、ACT3、ACT4、ACT5、ACT6、ACT7和ACT8部分地重叠。第一栅导电图案至第三栅导电图案210、220和230可以包括第一子像素至第三子像素SPX1、SPX2和SPX3中的每一个的晶体管的栅电极，其中这些栅电极与第一半导体图案至第八半导体图案ACT1、ACT2、ACT3、ACT4、ACT5、ACT6、ACT7和ACT8重叠。
第一栅导电图案210可以包括第一子像素SPX1的第一晶体管T1的与第一半导体图案ACT1的一部分重叠的第一栅电极211、第二子像素SPX2的第一晶体管T1的与第二半导体图案ACT2的一部分重叠的第二栅电极212以及第三子像素SPX3的第一晶体管T1的与第二半导体图案ACT2的一部分重叠的第三栅电极213。
第一栅电极211可以至少与第一半导体图案ACT1的沟道区重叠。类似地，第二栅电极212和第三栅电极213可以与第二半导体图案ACT2的沟道区重叠。
第一栅电极211在平面图中相对于第一-第一电源线311可以设置在与第一方向X相反的侧，其中第一数据线331位于第一栅电极211与第一-第一电源线311之间。第二栅电极212在平面图中相对于第一-第二电源线312可以设置在与第一方向X相反的侧，其中第二数据线332位于第二栅电极212与第一-第二电源线312之间。第三栅电极213在平面图中相对于第一-第二电源线312可以设置在由第一方向X指示的侧，其中第三数据线333位于第三栅电极213与第一-第二电源线312之间。
第一栅电极至第三栅电极211、212和213可以分别与第一数据导电图案至第三数据导电图案351、352和353重叠，以构成存储电容器Cst。第一栅电极至第三栅电极211、212和213可以分别包括第一子像素至第三子像素SPX1、SPX2和SPX3的存储电容器Cst的第一电极，其中这些第一电极与第一数据导电图案至第三数据导电图案351、352和353重叠。如稍后将描述的，第一数据导电图案至第三数据导电图案351、352和353可以分别包括存储电容器Cst的第二电极。
第一栅导电图案210可以通过贯穿第一绝缘层IL1的第十接触孔CNT10a、CNT10b和CNT10c电连接到第三半导体图案至第五半导体图案ACT3、ACT4和ACT5。
第二栅导电图案220可以包括第一子像素SPX1的第二晶体管T2的与第三半导体图案ACT3的一部分重叠的第四栅电极221、第二子像素SPX2的第二晶体管T2的与第四半导体图案ACT4的一部分重叠的第五栅电极222以及第三子像素SPX3的第二晶体管T2的与第五半导体图案ACT5的一部分重叠的第六栅电极223。
第四栅电极221可以至少与第三半导体图案ACT3的沟道区重叠。类似地，第五栅电极222和第六栅电极223可以分别与第四半导体图案ACT4和第五半导体图案ACT5的沟道区重叠。
第二栅导电图案220可以通过第一连接电极380电连接到第一扫描线110。第二栅导电图案220可以通过贯穿第二绝缘层IL2的第十二接触孔CNT12a、CNT12b和CNT12c连接到第一连接电极380，并且第一连接电极380可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第十三接触孔CNT13a、CNT13b和CNT13c连接到第一扫描线110。
第三栅导电图案230可以包括第一子像素SPX1的第三晶体管T3的与第六半导体图案ACT6的一部分重叠的第七栅电极231、第二子像素SPX2的第三晶体管T3的与第七半导体图案ACT7的一部分重叠的第八栅电极232以及第三子像素SPX3的第三晶体管T3的与第八半导体图案ACT8的一部分重叠的第九栅电极233。
第七栅电极231可以至少与第六半导体图案ACT6的沟道区重叠。类似地，第八栅电极232和第九栅电极233可以分别与第七半导体图案ACT7和第八半导体图案ACT8的沟道区重叠。
第三栅导电图案230可以通过第二连接电极370电连接到第二扫描线120。第三栅导电图案230可以通过贯穿第二绝缘层IL2的第六接触孔CNT6a、CNT6b和CNT6c连接到第二连接电极370，并且第二连接电极370可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第五接触孔CNT5a、CNT5b和CNT5c连接到第二扫描线120。
第一重叠导电图案240和第二重叠导电图案250可以与第一电源线310和第二电源线320中的至少一条电源线重叠，并且可以通过第十六接触孔CNT16a和CNT16b、第十九接触孔CNT19以及第二十接触孔CNT20电连接到该至少一条电源线。相应地，可以减小这些线中的每一条的电阻，并且可以更有效地传输信号和电压。
第一重叠导电图案240可以包括设置在第一栅电极211与第二栅电极212之间的第一补充重叠导电图案241以及设置在第二栅电极212与第三栅电极213之间的第二补充重叠导电图案242。
在实施例中，例如，第一重叠导电图案240可以与第一电源线310重叠，并且可以通过贯穿第二绝缘层IL2的第十六接触孔CNT16a和CNT16b电连接到第一电源线310。第二重叠导电图案250可以与第二电源线320重叠，并且可以通过贯穿第二绝缘层IL2的第十九接触孔CNT19和第二十接触孔CNT20电连接到第二电源线320。
在实施例中，第二导电层200可以包括包含钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)或铜(Cu)的至少一种金属。第二导电层200可以由单层或多层构成。
第二绝缘层IL2设置在第二导电层200上。第二绝缘层IL2可以是将第二导电层200与稍后将描述的第三导电层300绝缘的层间介电层。在实施例中，第二绝缘层IL2可以包括诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌的无机绝缘材料。
第三导电层300设置在第二绝缘层IL2上。第三导电层300可以包括第一电源线310、第二电源线320、数据线330、初始化线340、数据导电图案350、第一连接电极380、第二连接电极370和第三连接电极360。
第一电源线310可以将第一电源电压传输到子像素SPX1、SPX2和SPX3中的每一个。第一电源线310可以在第二方向Y上延伸。第一电源线310可以包括在平面图中在第一方向X上设置在第二栅电极212的一侧的第一-第一电源线311以及在平面图中在第一方向X上设置在第二栅电极212的另一侧的第一-第二电源线312。
第一-第一电源线311在平面图中可以设置在第一数据线331与第二数据线332之间，并且第一-第二电源线312在平面图中可以设置在第二数据线332与第三数据线333之间。相同的第一电源电压可以被施加到第一-第一电源线311和第一-第二电源线312。
第一电源线310可以在第二方向Y上延伸到与像素PX相邻的另一像素PX。第一电源线310可以但不限于与第一半导体图案ACT1和第二半导体图案ACT2重叠。
第一电源线310可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第十四接触孔CNT14a、CNT14b和CNT14c电连接到第二底金属图案170。第一电源线310可以通过第十五接触孔CNT15a和CNT15b电连接到第一半导体图案ACT1和第二半导体图案ACT2。相应地，第一电源电压可以被传输到子像素SPX1、SPX2和SPX3中的每一个的第一晶体管T1。
第二电源线320可以将第二电源电压传输到公共电极CME。第二电源线320可以在第二方向Y上延伸。比被施加到第一-第一电源线311和第一-第二电源线312的第一电源电压低的第二电源电压可以被施加到第二电源线320。
第二电源线320相对于第一数据导电图案351可以设置在与第一方向X相反的侧。第二电源线320相对于第一-第一电源线311可以设置在与第一方向X相反的侧，其中第一数据线331位于第二电源线320与第一-第一电源线311之间。比被施加到第一-第一电源线311和第一-第二电源线312的第一电源电压低的第二电源电压可以被施加到第二电源线320。
第二电源线320可以在第二方向Y上延伸到与像素PX相邻的另一像素PX。如上所述，第二电源线320可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第十八接触孔CNT18和第二十一接触孔CNT21连接到第一底金属图案150，并且可以通过贯穿第二绝缘层IL2的第十九接触孔CNT19和第二十接触孔CNT20连接到第二顶金属图案250。以这种方式，可以减小第二电源线320的电阻，并且可以更有效地传输被施加到第二电源线320的信号和电压。
第二电源线320可以与第一扫描线110、第二扫描线120、补充初始化线130和辅助线140部分地重叠。
数据线330可以包括在平面图中设置在第一栅电极211与第一-第一电源线311之间的第一数据线331、在平面图中设置在第二栅电极212和第一-第二电源线312之间的第二数据线332以及在平面图中设置在第一-第二电源线312与第三栅电极213之间的第三数据线333。
第一数据线至第三数据线331、332和333可以将数据信号传输到子像素SPX1、SPX2和SPX3中的每一个。第一数据线至第三数据线331、332、333可以在第二方向Y上延伸，并且可以在第一方向X上彼此紧挨着顺序地布置。具体地，第一数据线331和第二数据线332可以在第一方向X上彼此相邻地布置，并且第二数据线332和第三数据线333可以在第一方向X上彼此相邻地布置。第二数据线332可以设置在第一数据线331与第三数据线333之间。第一数据线至第三数据线331、332和333可以在第二方向Y上延伸到与像素PX相邻的另一像素PX。
数据线330可以通过贯穿第一绝缘层IL1和第二绝缘层IL2的第十一接触孔CNT11a、CNT11b和CNT11c电连接到第三半导体图案至第五半导体图案ACT3、ACT4和ACT5。具体地，第一数据线331可以电连接到第三半导体图案ACT3，并且因此可以将数据信号传输到第一子像素SPX1的第二晶体管T2。第二数据线332可以电连接到第四半导体图案ACT4，并且因此可以将数据信号传输到第二子像素SPX2的第二晶体管T2。第三数据线333可以电连接到第五半导体图案ACT5。相应地，数据信号可以被传输到第三子像素SPX3的第二晶体管T2。
彼此相邻的第一数据线331、第二数据线332和第三数据线333中的两条可以与第一半导体图案ACT1和第二半导体图案ACT2中的一个部分地重叠。在实施例中，例如，第二数据线332和第三数据线333可以与第二半导体图案ACT2部分地重叠。具体地，第二半导体图案ACT2的在与第一方向X相反的侧的区可以与第二数据线332部分地重叠，并且第二半导体图案ACT2的在由第一方向X指示的侧的区可以与第三数据线333部分地重叠。
在平面图中从第一-第二电源线312到第二数据线332的距离d1a可以基本上等于在平面图中从第一-第二电源线312到第三数据线333的距离d1b。在平面图中从第一-第二电源线312到第二数据线332的距离d1a可以指在平面图中从第一-第二电源线312的在与第一方向X相反的侧的边缘到第二数据线332的在由第一方向X指示的侧的边缘的平均分隔距离。另外，在平面图中从第一-第二电源线312到第三数据线333的距离d1b可以指在平面图中从第一-第二电源线312的在由第一方向X指示的侧的边缘到第三数据线333的在与第一方向X相反的侧的边缘的平均分隔距离。
另外，在平面图中从第一-第一电源线311到第一数据线331的距离d3可以基本上等于在平面图中从第一-第二电源线312到第二数据线332的距离d1a和从第一-第二电源线312到第三数据线333的距离d1b。在平面图中从第一-第一电源线311到第二数据线332的距离d4可以大于在平面图中从第一-第一电源线311到第一数据线331的距离d3。
在平面图中从第一-第一电源线311到第一数据线331的距离d3可以指在平面图中从第一-第一电源线311的在与第一方向X相反的侧的边缘到第一数据线331的在由第一方向X指示的侧的边缘的平均分隔距离。在平面图中从第一-第一电源线311到第二数据线332的距离d4可以指在平面图中从第一-第一电源线311的在由第一方向X指示的侧的边缘到第二数据线332的在与第一方向X相反的侧的边缘的平均分隔距离。
在平面图中从第一-第二电源线312到第二栅电极212的距离d2a可以基本上等于在平面图中从第一-第二电源线312到第三栅电极213的距离d2b。另外，在平面图中从第一-第二电源线312到第二栅电极212的距离d2a和在平面图中从第一-第二电源线312到第三栅电极213的距离d2b可以基本上等于在平面图中从第一-第一电源线311到第一栅电极211的距离d2c。
在平面图中从第一-第二电源线312到第二栅电极212的距离d2a可以指在平面图中从第一-第二电源线312的在与第一方向X相反的侧的边缘到第二栅电极212的在由第一方向X指示的侧的边缘的平均分隔距离。另外，在平面图中从第一-第二电源线312到第三栅电极213的距离d2b可以指在平面图中从第一-第二电源线312的在由第一方向X指示的侧的边缘到第三栅电极213的在与第一方向X相反的侧的边缘的平均分隔距离。在平面图中从第一-第一电源线311到第一栅电极211的距离d2c可以指在平面图中从第一-第一电源线311的在与第一方向X相反的侧的边缘到第一栅电极211的在由第一方向X指示的侧的边缘的平均分隔距离。
初始化线340可以将参考电压传输到子像素SPX1、SPX2和SPX3中的每一个。初始化线340相对于第二电源线320可以设置在与第一方向X相反的侧，并且可以在第二方向Y上延伸。初始化线340可以在第二方向Y上延伸到与像素PX相邻的另一像素PX。
初始化线340可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第一接触孔CNT1电连接到补充初始化线130。相应地，参考电压可以被传输到子像素SPX1、SPX2和SPX3中的每一个的第三晶体管T3。如上所述，补充初始化线130可以将初始化电压施加到第三晶体管T3的第一电极。
数据导电图案350可以与第一栅导电图案210一起构成存储电容器Cst。数据导电图案350可以包括设置在第二电源线320与第一数据线331之间的第一数据导电图案351、设置在第一-第一电源线311与第二数据线332之间的第二数据导电图案352以及设置在第三数据线333的在第一方向X上的一侧的第三数据导电图案353。第三数据导电图案353可以设置在一个像素PX的第三数据线333与设置在该像素PX的在第一方向X上的一侧的另一像素PX的初始化线340之间。
数据导电图案350可以与其下的挡光图案160部分地重叠。数据导电图案350可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第七接触孔CNT7a、CNT7b和CNT7c连接到挡光图案160。另外，数据导电图案350可以通过贯穿第一绝缘层IL1和第二绝缘层IL2的第四接触孔CNT4a、CNT4b和CNT4c连接到第六半导体图案至第八半导体图案ACT6、ACT7和ACT8。数据导电图案350可以包括子像素SPX1、SPX2和SPX3中的每一个的第三晶体管T3的第二源/漏电极。
数据导电图案350可以与第一半导体图案ACT1和第二半导体图案ACT2部分地重叠。数据导电图案350可以通过贯穿第一绝缘层IL1和第二绝缘层IL2的第八接触孔CNT8a、CNT8b和CNT8c连接到第一半导体图案ACT1和第二半导体图案ACT2。数据导电图案350可以包括子像素SPX1、SPX2和SPX3中的每一个的第一晶体管T1的第二源/漏电极。
数据导电图案350可以与像素电极PXE1、PXE2和PXE3部分地重叠。数据导电图案350可以通过贯穿第三绝缘层IL3和通孔层VIA的第九接触孔CNT9a、CNT9b和CNT9c连接到像素电极PXE1、PXE2和PXE3。
第一连接电极380的一端可以与第一扫描线110部分地重叠，并且第一连接电极380的另一端可以与第二栅导电图案220部分地重叠。第一连接电极380可以包括与第四栅电极221部分地重叠的第一补充连接电极381、与第五栅电极222部分地重叠的第二补充连接电极382以及与第六栅电极223部分地重叠的第三补充连接电极383。
第一连接电极380可以通过贯穿第二绝缘层IL2的第十二接触孔CNT12a、CNT12b和CNT12c连接到第二栅导电图案220。另外，第一连接电极380可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第十三接触孔CNT13a、CNT13b和CNT13c连接到第一扫描线110。
第二连接电极370的一端可以与第二扫描线120部分地重叠，并且第二连接电极370的另一端可以与第三栅导电图案230部分地重叠。第二连接电极370可以包括与第七栅电极231部分地重叠的第四补充连接电极371、与第八栅电极232部分地重叠的第五补充连接电极372以及与第九栅电极233部分地重叠的第六补充连接电极373。
第二连接电极370可以通过贯穿第二绝缘层IL2的第六接触孔CNT6a、CNT6b和CNT6c连接到第三栅导电图案230。另外，第二连接电极370可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第五接触孔CNT5a、CNT5b和CNT5c连接到第二扫描线120。
第三连接电极360的一端可以与补充初始化线130部分地重叠，并且第三连接电极360的另一端可以与第六半导体图案至第八半导体图案ACT6、ACT7和ACT8部分地重叠。另外，第三连接电极360可以与第二扫描线120部分地重叠。第三连接电极360可以包括与第六半导体图案ACT6部分地重叠的第七补充连接电极361、与第七半导体图案ACT7部分地重叠的第八补充连接电极362以及与第八半导体图案ACT8部分地重叠的第九补充连接电极363。
第三连接电极360可以通过贯穿第一绝缘层IL1和第二绝缘层IL2的第三接触孔CNT3a、CNT3b和CNT3c连接到第六半导体图案至第八半导体图案ACT6、ACT7和ACT8。另外，第三连接电极360可以通过贯穿缓冲层BF、第一绝缘层IL1和第二绝缘层IL2的第二接触孔CNT2a、CNT2b和CNT2c连接到补充初始化线130。
第三连接电极360可以包括子像素SPX1、SPX2和SPX3中的每一个的第三晶体管T3的第一源/漏电极。
第三导电层300可以包括包含钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)或铜(Cu)的至少一种金属。第三导电层300可以由单层或多层构成。在实施例中，例如，第三导电层300可以具有Ti/Al/Ti、Mo/Al/Mo、Mo/Al/Ge/Mo、Ti/Cu等的堆叠结构。
第三绝缘层IL3可以设置在第三导电层300上。第三绝缘层IL3可以是覆盖和保护第三导电层300的钝化膜。第三绝缘层IL3可以包括诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽和氧化锌的无机绝缘材料。
通孔层VIA设置在第三绝缘层IL3之上。通孔层VIA可以完全覆盖第三绝缘层IL3的其上设置有第四导电层(例如，公共电极CME)的上表面。当通孔层VIA被形成或提供为有机膜时，即使其下存在水平差，通孔层VIA也可以具有平坦的上表面。在实施例中，通孔层VIA可以包括无机绝缘材料或者诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(“BCB”)的有机绝缘材料。
像素电极PXE可以设置在通孔层VIA上。像素电极PXE可以包括第一像素电极PXE1、第二像素电极PXE2和第三像素电极PXE3。第一像素电极PXE1可以包括第一子像素SPX1的发光元件EMD的阳极电极，第二像素电极PXE2可以包括第二子像素SPX2的发光元件EMD的阳极电极，并且第三像素电极PXE3可以包括第三子像素SPX3的发光元件EMD的阳极电极。
电源电压可以从第一-第一电源线311被施加到第一像素电极PXE1。电源电压可以从第一-第二电源线312被施加到第二像素电极PXE2和第三像素电极PXE3。
像素限定层PDL可以设置在像素电极PXE上。多个开口可以被限定在像素限定层PDL中。多个开口中的每一个可以暴露第一像素电极至第三像素电极PXE1、PXE2和PXE3中的一个的对应部分。
发射材料层EML设置在像素限定层PDL以及由像素限定层PDL暴露的第一像素电极至第三像素电极PXE1、PXE2和PXE3上。发射材料层EML可以包括包含有机材料的有机层。有机层包括有机发射层，并且在一些实施方式中可以进一步包括作为辅助层的空穴注入/传输层和/或电子注入/传输层以促进发射。
公共电极CME(或阴极电极)可以设置在发射材料层EML上。公共电极CME可以遍及不同的像素PX和不同的子像素SPX1、SPX2和SPX3连接。公共电极CME可以完全遍及不同的像素PX和子像素SPX1、SPX2和SPX3设置。公共电极CME可以是发光元件EMD(参考图3)的第二电极(例如，阴极电极)。
像素电极PXE1、PXE2和PXE3、发射材料层EML以及公共电极CME可以形成发光元件EMD(例如，有机发光元件)。从发射材料层EML发射的光可以穿过公共电极CME以向上出射。
当一个像素PX包括布置成条带图案的子像素SPX1、SPX2和SPX3时，由于包括第一-第一电源线311和第一-第二电源线312的第一电源线310，被限定在像素限定层PDL中的开口的面积可以增大。
薄膜封装结构TFEL可以进一步设置在公共电极CME上。薄膜封装结构TFEL可以包括至少一个封装层。在实施例中，例如，薄膜封装结构TFEL可以包括第一无机膜TFE1、有机膜TFE2和第二无机膜TFE3，第一无机膜TFE1、有机膜TFE2和第二无机膜TFE3按此顺序堆叠在公共电极CME上。
在本实用新型的实施例中的显示装置10中，一个像素PX中的第一电源线310包括将第一电源电压供应到第一子像素SPX1的第一-第一电源线311以及将第一电源电压供应到第二子像素SPX2和第三子像素SPX3的第一-第二电源线312，使得在包括布置成条带图案的子像素SPX1、SPX2和SPX3的显示装置10中，暴露像素电极PXE1、PXE2和PXE3的开口的面积可以增大。以这种方式，可以提高显示装置10的发光效率。
在下文中，将描述本实用新型的另一实施例中的显示装置10_1。
将集中于差别来描述另一实施例中的显示装置10_1，并且将省略冗余描述。
图11是示出设置在根据本实用新型的显示装置的像素中的多条线的布局的另一实施例的视图。图12至图14是分别示出图11的多条线中的一些线的平面图。
参考图11至图14，根据该实施例的显示装置10_1与根据以上实施例的显示装置10的不同之处在于，从设置成与第二电源线320相邻的第一-第一电源线311供应的第一电源电压被施加到第一子像素SPX1和第二子像素SPX2，并且从第一-第二电源线312供应的第一电源电压被施加到第三子像素SPX3。
根据该实施例，形成第二子像素SPX2的各种图案的形状可以与形成第三子像素SPX3的各种图案的形状基本上相同。
另外，第一半导体图案ACT1_1可以与第一-第一电源线311、第一数据线331和第二数据线332_1部分地重叠。第二半导体图案ACT2_1可以与第一-第二电源线312和第三数据线333部分地重叠。
根据该实施例，第七半导体图案ACT7_1在平面图中可以具有与第八半导体图案ACT8的形状相同的形状。另外，第四半导体图案ACT4_1在平面图中可以具有与第五半导体图案ACT5的形状相同的形状。
根据该实施例，在平面图中从第一补充底金属图案171到第三半导体图案ACT3的距离可以基本上等于在平面图中从第一补充底金属图案171到第四半导体图案ACT4_1的距离。在平面图中从第一补充底金属图案171到第六半导体图案ACT6的距离可以基本上等于在平面图中从第一补充底金属图案171到第七半导体图案ACT7_1的距离。
在实施例中，第二导电层200_1可以包括第一栅导电图案210_1、第二栅导电图案220_1、第三栅导电图案230_1以及第一重叠导电图案240和第二重叠导电图案250。根据该实施例，第四栅电极221和第五栅电极222_1可以设置成其中第一补充重叠导电图案241位于它们之间。第五栅电极222_1的形状在平面图中可以与第六栅电极223的形状基本上相同。另外，第八栅电极232_1的形状在平面图中可以与第九栅电极233的形状基本上相同。在实施例中，第一栅导电图案210_1可以包括设置在第一栅电极211与第三栅电极213之间的第二栅电极212_1。
第一-第一电源线311可以设置在第一数据线331与第二数据线332_1之间，并且在平面图中从第一-第一电源线311到第一数据线331的距离可以基本上等于在平面图中从第一-第一电源线311到第二数据线332_1的距离。
根据该实施例，第二数据线332_1、第二补充连接电极382_1、第五补充连接电极372_1和第八补充连接电极362_1在平面图中可以分别具有与第三数据线333、第三补充连接电极383、第六补充连接电极373和第九补充连接电极363的形状相同的形状。
在本实用新型的实施例中的显示装置10_1中，一个像素PX中的第一电源线310包括将第一电源电压供应到第一子像素SPX1和第二子像素SPX2的第一-第一电源线311以及将第一电源电压供应到第三子像素SPX3的第一-第二电源线312，使得在包括布置成条带图案的子像素SPX1、SPX2和SPX3的显示装置10_1中，暴露像素电极PXE1、PXE2和PXE3的开口的面积可以增大。以这种方式，可以提高显示装置10_1的发光效率。
另外，根据该实施例，相同的第一电源电压可以通过第一-第一电源线311被施加到设置成与第二电源线320相邻的第一子像素SPX1和第二子像素SPX2，在显示装置10_1中可以相等地获得暴露第一像素电极PXE1的开口的面积和暴露第二像素电极PXE2的开口的面积。

Claims (10)

1.一种显示装置，包括：
基板；
在所述基板上的第一数据线、第二数据线和第三数据线，所述第一数据线、所述第二数据线和所述第三数据线中的每一条在第一方向上延伸并且布置在与所述第一方向交叉的第二方向上；
第一-第一电源线，在所述基板上、在所述第一数据线与所述第二数据线之间，在所述第一方向上延伸并且供应第一电源电压；以及
第一-第二电源线，在所述基板上、在所述第二数据线与所述第三数据线之间，在所述第一方向上延伸并且供应与所述第一电源电压相等的第二电源电压。
2.根据权利要求1所述的显示装置，其中，在平面图中从所述第一-第二电源线到所述第二数据线的在所述第二方向上的第一距离等于在所述平面图中从所述第一-第二电源线到所述第三数据线的在所述第二方向上的第二距离。
3.根据权利要求2所述的显示装置，其中，在所述平面图中从所述第一-第一电源线到所述第一数据线的在所述第二方向上的第三距离等于所述第一距离。
4.根据权利要求3所述的显示装置，其中，在所述平面图中从所述第一-第一电源线到所述第二数据线的在所述第二方向上的第四距离大于所述第一距离。
5.根据权利要求1所述的显示装置，进一步包括：
半导体层，包括设置在所述基板上的多个半导体图案；
第一导电层，在所述半导体层上并且包括与所述多个半导体图案中的一些至少部分地重叠的多个栅电极；以及
第二导电层，在所述第一导电层上并且包括所述第一数据线、所述第二数据线、所述第三数据线、所述第一-第一电源线和所述第一-第二电源线，
其中，所述第一数据线、所述第二数据线和所述第三数据线布置成按顺序彼此相邻，并且
其中，所述第一数据线、所述第二数据线和所述第三数据线与所述多个半导体图案中的一些部分地重叠。
6.根据权利要求5所述的显示装置，其中，所述多个栅电极包括：
第一栅电极，在所述第一数据线的与所述第二方向相反的方向上；
第二栅电极，在所述第一数据线与所述第二数据线之间；以及
第三栅电极，在所述第二数据线的所述第二方向上，
其中，在平面图中所述第二栅电极与所述第一-第二电源线之间的在所述第二方向上的第一分隔距离等于在所述平面图中所述第三栅电极与所述第一-第二电源线之间的在所述第二方向上的第二分隔距离。
7.一种显示装置，包括：
基板；
第一-第一电源线，在所述基板上并且在第一方向上延伸；
第一数据线，在所述第一-第一电源线的与所述第一方向交叉的第二方向上；以及
第二数据线，在所述第一-第一电源线的与所述第二方向相反的方向上，
其中，在平面图中所述第一数据线与所述第一-第一电源线之间的在所述第二方向上的第一距离等于在所述平面图中所述第二数据线与所述第一-第一电源线之间的在所述第二方向上的第二距离。
8.根据权利要求7所述的显示装置，进一步包括：
第一导电层，在所述基板上，所述第一导电层包括：
第一栅电极，在所述平面图中相对于所述第一-第一电源线在由所述第二方向指示的侧，其中，所述第一数据线在所述第一栅电极与所述第一-第一电源线之间；以及
第二栅电极，在所述平面图中相对于所述第一-第一电源线在与所述第二方向相反的侧，其中，所述第二数据线在所述第二栅电极与所述第一-第一电源线之间，并且
其中，在所述平面图中，所述第一栅电极与所述第一-第一电源线之间的在所述第二方向上的分隔距离等于所述第二栅电极与所述第一-第一电源线之间的在所述第二方向上的分隔距离。
9.根据权利要求8所述的显示装置，进一步包括：
半导体层，在所述基板上并且包括与所述第一-第一电源线部分地重叠的半导体图案，
其中，所述第一导电层设置在所述半导体层上，并且
其中，所述半导体图案与所述第一栅电极和所述第二栅电极部分地重叠。
10.根据权利要求8或9所述的显示装置，进一步包括：
第一-第二电源线，在所述第一方向上延伸并且在所述平面图中相对于所述第一数据线在由所述第二方向指示的侧，其中，所述第一栅电极在所述第一-第二电源线与所述第一数据线之间；以及
第三数据线，在所述第一方向上延伸并且在所述平面图中相对于所述第一栅电极在由所述第二方向指示的侧，其中，所述第一-第二电源线在所述第三数据线与所述第一栅电极之间，
其中，在所述平面图中所述第三数据线与所述第一-第二电源线之间的在所述第二方向上的第三距离等于所述第一距离。
CN202220665133.0U 2021-04-09 2022-03-24 显示装置 Active CN217405432U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210046317A KR20220140909A (ko) 2021-04-09 2021-04-09 표시 장치
KR10-2021-0046317 2021-04-09

Publications (1)

Publication Number Publication Date
CN217405432U true CN217405432U (zh) 2022-09-09

Family

ID=83138189

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202220665133.0U Active CN217405432U (zh) 2021-04-09 2022-03-24 显示装置
CN202210302324.5A Pending CN115207033A (zh) 2021-04-09 2022-03-24 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210302324.5A Pending CN115207033A (zh) 2021-04-09 2022-03-24 显示装置

Country Status (3)

Country Link
US (1) US20220328612A1 (zh)
KR (1) KR20220140909A (zh)
CN (2) CN217405432U (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102596367B1 (ko) * 2015-12-14 2023-10-30 엘지디스플레이 주식회사 유기 발광 표시 장치
US10217802B2 (en) * 2016-05-31 2019-02-26 Lg Display Co., Ltd. Organic light-emitting display device with high resolution and high definition
JP6935055B2 (ja) * 2017-07-21 2021-09-15 天馬微電子有限公司 Ｏｌｅｄ表示装置、その回路、及びその製造方法
CN208173203U (zh) * 2018-05-29 2018-11-30 北京京东方技术开发有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN115207033A (zh) 2022-10-18
US20220328612A1 (en) 2022-10-13
KR20220140909A (ko) 2022-10-19

Similar Documents

Publication Publication Date Title
CN107452773B (zh) 有机发光显示装置
KR102591412B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US11659750B2 (en) Tiled display
US11943976B2 (en) Display device
US20210020725A1 (en) Display device
US20220278260A1 (en) Display apparatus using semiconductor light emitting device
JP7326137B2 (ja) 表示装置
US12015047B2 (en) Display device
KR20200136520A (ko) 표시 장치
US11515383B2 (en) Display device
CN217405432U (zh) 显示装置
US20220392990A1 (en) Display device
US11621312B2 (en) Display device
US20230335689A1 (en) Display device and manufacturing method therefor
US20220293712A1 (en) Display device
US20240304634A1 (en) Light emitting display device
US20230395753A1 (en) Display device
US20220238628A1 (en) Display device
CN219961262U (zh) 显示装置
US20230284490A1 (en) Display device
US20230231096A1 (en) Display device
US20220344314A1 (en) Display device
US20240054940A1 (en) Display device
US20240081102A1 (en) Display device
US20220415216A1 (en) Display device and tiled display device including the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant