CN115707279A - 显示装置和制造该显示装置的方法 - Google Patents

显示装置和制造该显示装置的方法 Download PDF

Info

Publication number
CN115707279A
CN115707279A CN202210949189.3A CN202210949189A CN115707279A CN 115707279 A CN115707279 A CN 115707279A CN 202210949189 A CN202210949189 A CN 202210949189A CN 115707279 A CN115707279 A CN 115707279A
Authority
CN
China
Prior art keywords
layer
electrode
disposed
bridge
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210949189.3A
Other languages
English (en)
Inventor
金璱基
尹甲洙
李在贤
崔昇夏
崔钟范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115707279A publication Critical patent/CN115707279A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置和制造该显示装置的方法，所述显示装置包括：光阻挡层，设置在基底上；缓冲层，设置在光阻挡层上；半导体层，设置在缓冲层上；栅极绝缘层，设置在半导体层上；连接图案层和栅电极，设置在栅极绝缘层上，并且彼此间隔开；层间介电层，设置在连接图案层和栅电极上；过孔层，设置在层间介电层上；第一桥接层和第二桥接层，设置在过孔层上；像素电极，设置在第二桥接层上；以及发光层，设置在像素电极上。第一桥接层的一端通过连接图案层连接到光阻挡层，并且其另一端连接到半导体层。第二桥接层将半导体层与像素电极连接。

Description

显示装置和制造该显示装置的方法
技术领域
发明的实施例总体上涉及一种显示装置和制造该显示装置的方法。
背景技术
随着信息化社会发展，对显示装置的各种需求不断增加。例如，诸如智能电话、数码相机、膝上型计算机、导航装置和智能电视的各种电子装置正采用显示装置。
显示装置可以是诸如液晶显示装置、场发射显示装置和发光显示装置的平板显示装置。发光显示装置包括：有机发光显示装置，包括有机发光元件；无机发光显示装置，包括诸如无机半导体的无机发光元件；以及微型发光显示装置，包括超小型发光元件。
有机发光元件可以包括两个相对的电极和置于它们之间的发光层。从两个电极供应的电子和空穴在发光层中复合以产生激子，所产生的激子从激发态弛豫到基态，从而可以发射光。
包括有机发光元件的有机发光显示装置不需要诸如背光单元的单独的光源，因此，其消耗更少的电力，并且可以制造得轻且薄，以及表现出诸如宽视角、高亮度和对比度以及快的响应速度的高质量特性。因此，有机发光显示装置作为下一代显示装置而受到关注。
在该背景技术部分中公开的上方信息仅用于理解发明构思的背景，因此，其可以包含不构成现有技术的信息。
发明内容
本发明的实施例提供了一种具有更简单结构和工艺的显示装置以及制造该显示装置的方法。
发明构思的附加特征将在下面的描述中阐述，并且部分地将通过描述而明显，或者可以通过发明构思的实践来习知。
本发明的实施例提供了一种显示装置，该显示装置包括：光阻挡层，设置在基底上；缓冲层，设置在光阻挡层上；半导体层，设置在缓冲层上；栅极绝缘层，设置在半导体层上；连接图案层和栅电极，设置在栅极绝缘层上，并且彼此间隔开；层间介电层，设置在连接图案层和栅电极上；过孔层，设置在层间介电层上；第一桥接层和第二桥接层，设置在过孔层上；像素电极，设置在第二桥接层上；发光层，设置在像素电极上；以及共电极，设置在发光层上。第一桥接层的一端通过连接图案层连接到光阻挡层，并且其另一端连接到半导体层，并且其中，第二桥接层将半导体层与像素电极连接。
连接图案层和栅电极可以设置在同一层并且包括相同的材料。
连接图案层可以通过穿透栅极绝缘层和缓冲层的第一接触孔与光阻挡层接触。
第一桥接层的一端可以通过穿透层间介电层的第二接触孔和穿透过孔层的第一通孔与连接图案层接触。
第一桥接层的另一端可以通过穿透层间介电层的第三接触孔和穿透过孔层的第二通孔与半导体层的一部分接触。
第二桥接层可以通过穿透层间介电层的第四接触孔和穿透过孔层的第三通孔与半导体层的另一部分接触。
第一桥接层和第二桥接层可以包括金属氧化物，并且金属氧化物可以包括从由ITO、IZO、ITZO、ZnO和In2O3组成的组中选择的一种。
第一桥接层和第二桥接层可以包括多晶金属氧化物。
第一桥接层可以包括：第一电极层；第二电极层，设置在第一电极层上；第三电极层，设置在第二电极层上；以及第四电极层，设置在第三电极层上。
第一电极层、第二电极层和第四电极层可以包括金属氧化物，并且第一电极层可以包括多晶金属氧化物。
本发明的另一实施例提供了一种显示装置，所述显示装置包括：基底，包括显示区域和垫区域；光阻挡层和下垫电极，光阻挡层设置在基底的显示区域上，下垫电极设置在基底的垫区域上；缓冲层，设置在光阻挡层和下垫电极上；半导体层，设置在缓冲层上，并且与光阻挡层叠置；栅极绝缘层，设置在半导体层上；连接图案层和栅电极，在显示区域中设置在栅极绝缘层上；上垫电极，在垫区域中设置在栅极绝缘层上并且与下垫电极叠置；层间介电层，设置在连接图案层、栅电极和上垫电极上；过孔层，设置在层间介电层上；第一桥接层和第二桥接层，在显示区域中设置在过孔层上；垫覆层，设置在垫区域上并且与上垫电极叠置；像素电极，设置在第二桥接层上；发光层，设置在像素电极上；以及共电极，设置在发光层上。第一桥接层、第二桥接层和垫覆层包括多晶金属氧化物。
上垫电极可以通过穿透缓冲层和栅极绝缘层的第一接触孔与下垫电极接触。
垫覆层可以通过穿透层间介电层的第二接触孔与上垫电极接触。
第一桥接层的一端可以通过连接图案层连接到光阻挡层，并且第一桥接层的另一端连接到半导体层。第二桥接层将半导体层与像素电极连接。
连接图案层可以通过穿透栅极绝缘层和缓冲层的第三接触孔与光阻挡层接触。
第一桥接层的一端可以通过穿透层间介电层的第四接触孔和穿透过孔层的第一通孔与连接图案层接触，并且第一桥接层的另一端可以通过穿透层间介电层的第五接触孔和穿透过孔层的第二通孔与半导体层的一部分接触。第二桥接层可以通过穿透层间介电层的第六接触孔和穿透过孔层的第三通孔与半导体层的另一部分接触。
第一桥接层、第二桥接层和垫覆层包括从由ITO、IZO、ITZO、ZnO和In2O3组成的组中选择的一种。
本发明的另一实施例提供了一种制造显示装置的方法，该方法包括以下步骤：在基底上形成光阻挡层和下垫电极；在光阻挡层和下垫电极上形成缓冲层；在缓冲层上形成与光阻挡层叠置的半导体层；在半导体层上形成栅极绝缘层；在栅极绝缘层上形成连接图案层、栅电极和上垫电极；在连接图案层、栅电极和上垫电极上形成层间介电层；在层间介电层上形成过孔层；在过孔层上形成第一桥接层和第二桥接层，并且形成与上垫电极叠置的垫覆层；将第一桥接层、第二桥接层和垫覆层转变为多晶相；在第二桥接层上形成像素电极；在像素电极上形成发光层；以及在发光层上形成共电极。
转变的步骤可以包括在150摄氏度至200摄氏度的温度下对其上形成有第一桥接层、第二桥接层和垫覆层的基底执行热处理。
可以经由同一掩模工艺形成连接图案层、栅电极和上垫电极。
根据发明构思，在显示装置中，用设置在过孔层上的第三导电层代替源/漏电极层，因此，其优点在于，半导体层可以用简单的结构和工艺连接到光阻挡层，并且可以保护垫电极。
应当理解的是，前面的一般性描述和以下的详细描述两者都是说明性和解释性的，并且旨在提供对如所要求保护的发明的进一步解释。
附图说明
附图示出了发明的说明性实施例，并且与说明书一起用于解释发明构思，附图被包括以提供对发明的进一步理解，并且被并入本说明书中并构成本说明书的一部分。
图1是根据本发明的实施例的显示装置的平面图。
图2是根据本发明的实施例的显示装置的剖视图。
图3是示出根据本发明的实施例的显示装置的第一显示基底的电路层的布局的视图。
图4是根据本发明的实施例的显示装置的像素的等效电路图。
图5是根据本发明的实施例的显示装置的第一显示基底的剖视图。
图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19和图20是示出根据本发明的实施例的制造显示装置的方法的工艺步骤的剖视图。
图21是示出根据本发明的另一实施例的显示装置的剖视图。
图22是用于说明根据本发明的另一实施例的制造显示装置的方法的剖视图。
具体实施方式
在以下描述中，为了解释的目的，阐述了许多具体细节以提供对发明的各种实施例或实施方式的透彻理解。如这里所使用的“实施例”和“实施方式”是可互换的词语，其是采用这里公开的一个或更多个发明构思的装置或方法的非限制性示例。然而，明显的是，可以在没有这些具体细节的情况下或者具有一个或更多个等效布置的情况下实践各种实施例。在其他情况下，以框图形式示出了公知的结构和装置，以避免不必要地模糊各种实施例。此外，各种实施例可以是不同的，但不必是排他性的。例如，在不脱离发明构思的情况下，实施例的具体形状、构造和特性可以在另一实施例中使用或实施。
除非另有说明，否则示出的实施例将被理解为提供可以在实践中以其实施发明构思的一些方式的变化细节的说明性特征。因此，除非另有说明，否则在不脱离发明构思的情况下，各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独或统称为“元件”)可以被另外组合、分离、互换和/或重新布置。
通常提供附图中的交叉影线和/或阴影的使用以阐明相邻元件之间的边界。如此，除非说明，否则交叉影线或阴影的存在或不存在都不传达或指示对元件的特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或任意其他特性、属性、性质等的任意偏好或要求。此外，在附图中，为了清楚和/或描述的目的，元件的尺寸和相对尺寸可以被夸大。当可以不同地实施实施例时，可以与所描述的顺序不同地执行具体工艺顺序。例如，可以基本上同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，元件或层可以直接在另一元件或层上、连接到或结合到另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或层。鉴于此，术语“连接”可以指在具有或不具有居间元件的情况下的物理连接、电连接和/或流体连接。此外，D1轴、D2轴和D3轴不限于直角坐标系的诸如x轴、y轴和z轴的三个轴，并且可以在更广泛的意义上进行解释。例如，D1轴、D2轴和D3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个(种/者)”和“选自由X、Y和Z组成的组中的至少一个(种/者)”可以被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个(种/者)或更多个(种/者)的任意组合(诸如以XYZ、XYY、YZ和ZZ为例)。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任意组合和所有组合。
尽管这里可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
为了描述的目的，可以在这里使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上”、“较高的”、“侧”(例如，如在“侧壁”中)等的空间相对术语，从而描述如附图中示出的一个元件与另一(其他)元件的关系。空间相对术语意图涵盖设备在使用、操作和/或制造中的除了在附图中描绘的方位之外的不同方位。例如，如果附图中的设备被翻转，那么被描述为“在”其他元件或特征“下方”或“之下”的元件将随后被定向为“在”所述其他元件或特征“上方”。因此，术语“在……下方”可以涵盖上方和下方两种方位。此外，设备可以被另外定向(例如，旋转90度或在其他方位处)，如此，相应地解释这里使用的空间相对描述语。
这里使用的术语是为了描述特定实施例的目的，而不意图限制。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“该/所述”也意图包括复数形式。此外，术语“包括”、“包含”和/或其变型在本说明书中使用时，说明存在陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或附加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如这里所使用的，术语“基本上(基本)”、“大约(约)”和其他类似术语用作近似术语而不用作程度术语，如此，用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
这里参照作为理想化实施例和/或中间结构的剖视图示和/或分解图示来描述各种实施例。如此，例如由制造技术和/或公差引起的图示的形状的变化将是预料的。因此，这里公开的实施例不应必须被解释为限于特定示出的区域的形状，而是将包括由例如制造引起的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可能不反映装置的区域的实际形状，如此不必意图限制。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的含义相同的含义。术语(诸如在常用字典中定义的术语)应被解释为具有与它们在相关领域的上下文中的含义相一致的含义，并且不应以理想化或过于形式化的含义来解释，除非这里明确地如此定义。
图1是根据本发明的实施例的显示装置的平面图。
参照图1，根据本发明的实施例的显示装置1可以应用于智能电话、移动电话、平板PC、个人数字助理(PDA)、便携式多媒体播放器(PMP)、电视机、游戏机、手表型电子装置、头戴式显示器、个人计算机监视器、膝上型计算机、汽车导航系统、汽车仪表盘、数码相机、摄像机、室外广告牌、电子广告牌、各种医疗设备、各种家用电器(诸如冰箱和洗衣机)、物联网(IoT)装置等。在以下描述中，电视被描述为显示装置1的示例。电视可以具有诸如HD、UHD、4K和8K的高分辨率或超高分辨率。
另外，根据实施例的显示装置1可以通过其中显示图像的方式进行各种分类。显示装置的分类的示例可以包括有机发光显示装置(OLED)、无机发光显示装置(无机EL)、量子点发光显示装置(QED)、微型LED显示装置(微型LED)、纳米LED显示装置(纳米LED)、等离子体显示装置(PDP)、场发射显示装置(FED)、阴极射线管显示装置(CRT)、液晶显示装置(LCD)、电泳显示装置(EPD)等。在以下描述中，有机发光显示装置将被描述为显示装置1的示例，并且除非需要将其与其他显示装置区分开，否则有机发光显示装置将被简称为显示装置。然而，将理解的是，发明构思不限于有机发光显示装置，并且在不脱离发明构思的范围的情况下，可以采用上方列出的显示装置中的一种或本领域公知的任意其他显示装置。
根据实施例，当从顶部观看时，显示装置1可以具有例如矩形形状的方形形状。当显示装置1是电视时，其定向为使得长边在水平方向上延伸。然而，应理解的是，发明构思不限于此。长边可以位于竖直方向上。可选择地，显示装置1可以可旋转地安装为使得长边可以可变地位于水平方向或竖直方向上。
显示装置1可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是显示图像的有效区域。当从顶部观看时，显示区域DPA可以具有但不限于与显示装置1的一般形状相似的矩形形状。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置为矩阵。当从顶部观看时，像素PX中的每个的形状可以是但不限于矩形或正方形。像素PX中的每个可以具有具备相对于显示装置1的边倾斜的边的菱形形状。多个像素PX可以包括不同颜色的像素PX。例如，多个像素PX可以包括但不限于红色的第一颜色像素PX、绿色的第二颜色像素PX和蓝色的第三颜色像素PX。条纹型像素和
Figure BDA0003788450880000071
型像素可以交替布置。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，非显示区域NDA可以设置为与显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置1的边框。
在非显示区域NDA中，可以设置用于驱动显示区域DPA的驱动电路或驱动元件。根据实施例，垫(“pad”又称为“焊盘”或“焊垫”)区域在设置为与显示装置1的第一长边(图1中的下侧)相邻的第一非显示区域NDA和与显示装置1的第二长边(图1中的上侧)相邻的第二非显示区域NDA中设置在显示装置1的显示基底上。外部装置EXD可以安装在垫区域的垫电极上。外部装置EXD的示例可以包括连接膜、印刷电路板、驱动芯片DIC、连接器、线连接膜等。直接形成在显示装置1的显示基底上的扫描驱动器SDR可以设置在设置为与显示装置1的第一短边(图1中的左侧)相邻的第三非显示区域NDA中。
图2是根据实施例的显示装置的剖视图。
在图2中示出的示例中，示出了顶发射型显示装置，其中光L朝向第二基底210而不是其上形成有发光层190的第一基底110输出。然而，应当理解的是，发明构思不限于此。可以采用底发射型显示装置或双发射型显示装置作为显示装置1，在底发射型显示装置中光朝向其上形成有发光层190的第一基底110输出，在双发射型显示装置中光朝向第一基底110和第二基底210两者输出。
参照图2，显示装置1可以包括第一显示基底100、面向第一显示基底100的第二显示基底200和使它们附着在一起的填充层300。
第一显示基底100可以包括第一基底110。第一基底110可以是绝缘基底。第一基底110可以包括透明材料。例如，第一基底110可以包括诸如玻璃或石英的透明绝缘材料。第一基底110可以是刚性基底。然而，第一基底110不限于上述内容。第一基底110可以包括诸如聚酰亚胺的塑料，或者可以是柔性的，使得其可以弯曲、弯折、折叠或卷曲。
多个像素电极180可以设置在第一基底110上。多个像素电极180可以分别设置在像素PX中。像素PX中的一个的像素电极180可以与同其相邻的像素PX的另一像素电极180分离。驱动像素PX的电路层CCL可以设置在第一基底110上。电路层CCL可以设置在第一基底110与像素电极180之间。稍后将详细描述电路层CCL。
像素电极180中的每个可以是发光二极管的第一电极(例如，阳极电极)。像素电极180可以具有具备高逸出功的材料层(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟(In2O3))和反射材料层(诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其混合物)的堆叠结构。具有高逸出功的材料层可以设置在比反射材料层高的层上，使得具有高逸出功的材料层可以靠近发光层190。像素电极180可以具有但不限于ITO/Mg、ITO/MgF2、ITO/Ag和ITO/Ag/ITO的多层结构。
像素限定层185可以沿着像素PX的边界设置在第一基底110的表面上。像素限定层185可以设置在像素电极180之上，并且可以包括使像素电极180暴露的开口。发射区域EMA和非发射区域NEM可以通过像素限定层185及其开口分离。像素限定层185可以包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)的有机绝缘材料。像素限定层185可以包括无机材料。
发光层190可以设置在通过像素限定层185暴露的像素电极180上。在显示装置1是有机发光显示装置的实施例中，发光层190可以包括包含有机材料的有机层。有机层包括有机发射层，并且在一些实施方式中还可以包括空穴注入层、空穴传输层、电子注入层和电子传输层中的至少一者作为辅助层以促进发射。在显示装置1是微型LED显示装置、纳米LED显示装置等的另一实施例中，发光层190可以包括诸如无机半导体的无机材料。
在一些实施例中，发光层190可以具有包括在厚度方向上彼此叠置的多个有机发射层和设置在其间的电荷产生层的串联结构。彼此叠置的有机发射层可以发射相同波长的光或不同波长的光。像素PX的发光层190中的至少一些可以与相邻像素PX的对应层分离。
根据实施例，不同颜色的像素PX的发光层190可以发射相同波长的光。例如，各种颜色的像素PX的发光层190发射蓝光或紫外光，并且稍后将描述的颜色控制结构包括波长转换层WCL，使得不同的像素PX可以显示不同颜色的光。
根据另一实施例，不同颜色的像素PX的发光层190可以发射不同波长的光。例如，第一颜色像素PX的发光层190可以发射第一颜色的光，第二颜色像素PX的发光层190可以发射第二颜色的光，第三颜色像素PX的发光层190可以发射第三颜色的光。
共电极192可以设置在发光层190上。共电极192可以与发光层190以及像素限定层185的上表面接触。
共电极192可以遍及像素PX延伸。共电极192可以遍及像素PX而设置在整个表面上。共电极192可以是发光二极管的第二电极(即，阴极电极)。
共电极192可以包括诸如Li、Ca、LiF、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF和Ba、它们的化合物或混合物(例如，Ag和Mg的混合物)或者具有包括从它们中选择的两种或更多种的多层结构的材料(诸如LiF/Ca或LiF/Al)的具有低逸出功的材料层。共电极192还可以包括设置在具有低逸出功的材料层上的透明金属氧化物层。
像素电极180、发光层190和共电极192可以形成例如有机发光元件的发光元件。从发光层190发射的光可以穿过共电极192以向上出射。
薄膜封装结构195可以设置在共电极192上方。薄膜封装结构195可以包括至少一个薄膜封装层。例如，薄膜封装层可以包括第一无机层195a、有机层195b和第二无机层195c。第一无机层195a和第二无机层195c中的每个可以包括氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)。有机层195b可以包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)的有机绝缘材料。
第二显示基底200可以设置在薄膜封装结构195上方以面向薄膜封装结构195。第二显示基底200的第二基底210可以包括透明材料。第二基底210可以包括诸如玻璃和石英的透明绝缘材料。第二基底210可以是刚性基底。然而，第二基底210不限于上述内容。第二基底210可以包括诸如聚酰亚胺的塑料，或者可以是柔性的，使得其可以弯曲、弯折、折叠或卷曲。
第二基底210与第一基底110可以是相同的类型，或者可以具有不同的材料、厚度、透射率等。例如，第二基底210可以具有比第一基底110的透射率高的透射率。第二基底210可以比第一基底110厚或薄。
光阻挡构件BM可以沿着像素PX的边界设置在第二基底210的面向第一基底110的表面上。光阻挡构件BM可以与第一显示基底100的像素限定层185叠置，并且可以设置在非发射区域NEM中。光阻挡构件BM可以包括使第二基底210的与发射区域EMA叠置的表面暴露的开口。当在平面图中观看时，光阻挡构件BM可以形成为网格形状。
光阻挡构件BM可以包括有机材料。光阻挡构件BM可以吸收外部光，从而降低由于外部光的反射引起的颜色失真。另外，光阻挡构件BM可以防止从发光层190发射的光侵入到相邻的像素PX中。
根据实施例，光阻挡构件BM可以吸收所有可见波长。光阻挡构件BM可以包括光吸收材料。例如，光阻挡构件BM可以由用作显示装置1的黑矩阵的材料制成。
根据另一实施例，光阻挡构件BM可以吸收可见光波长之中的特定波长范围内的光，并且可以使其他波长范围内的光透射。例如，光阻挡构件BM与滤色器层CFL中的一个可以包括相同的材料。具体地，光阻挡构件BM与第三滤色器层CFL3可以由相同的材料制成。在一些实施例中，光阻挡构件BM与第三滤色器层CFL3可以一体地形成。在一些实施例中，可以去除光阻挡构件BM。
滤色器层CFL可以设置在第二基底210的其上设置有光阻挡构件BM的表面上。滤色器层CFL可以设置在第二基底210的通过光阻挡构件BM的开口暴露的表面上。此外，滤色器层CFL可以部分地设置在相邻的光阻挡构件BM上。
滤色器层CFL可以包括：第一滤色器层CFL1，设置在第一颜色像素PX中；第二滤色器层CFL2，设置在第二颜色像素PX中；以及第三滤色器层CFL3，设置在第三颜色像素PX中。滤色器层CFL中的每个可以包括吸收除了其表示的颜色的波长之外的波长的着色剂(诸如染料和颜料)。第一滤色器层CFL1可以是红色(R)滤色器层，第二滤色器层CFL2可以是绿色(G)滤色器层，第三滤色器层CFL3可以是蓝色(B)滤色器层。尽管在附图中示出的示例中相邻的滤色器层CFL在光阻挡构件BM上彼此间隔开，但发明构思不限于此。相邻的滤色器层CFL可以在光阻挡构件BM上彼此部分地叠置。
第一覆层220可以设置在滤色器层CFL上。第一覆层220可以防止诸如湿气和空气的杂质从外部渗透以损坏或污染滤色器层CFL。另外，第一覆层220可以防止滤色器层CFL的着色剂扩散到其他元件中。
第一覆层220可以与滤色器层CFL的表面(图2中的下表面)直接接触。第一覆层220可以由无机材料制成。例如，第一覆层220可以由包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氮氧化硅等的材料制成。
分隔壁PTL可以设置在第一覆层220上。分隔壁PTL可以设置在非发射区域NEM中。分隔壁PTL可以设置为使得它们与光阻挡构件BM叠置。分隔壁PTL可以包括经由其使滤色器层CFL暴露的开口。分隔壁PTL可以包括但不限于光敏有机材料。分隔壁PTL还可以包括光阻挡材料。
波长转换层WCL和/或透明层TPL可以设置在通过分隔壁PTL的开口暴露的空间中。波长转换层WCL和透明层TPL可以但不限于使用分隔壁PTL作为堤通过喷墨工艺形成。
根据像素PX中的每个的发光层190发射第三颜色的光的实施例，波长转换层WCL可以包括：第一波长转换图案WCL1，设置在第一颜色像素PX中；以及第二波长转换图案WCL2，设置在第二颜色像素PX中。透明层TPL可以设置在第三颜色像素PX中。
第一波长转换图案WCL1可以包括第一基体树脂BRS1和分散在第一基体树脂BRS1中的第一波长转换颗粒WCP1。第二波长转换图案WCL2可以包括第二基体树脂BRS2和分散在第二基体树脂BRS2中的第二波长转换颗粒WCP2。透明层TPL可以包括第三基体树脂BRS3和分散在其中的散射颗粒SCP。
第一基体树脂BRS1、第二基体树脂BRS2和第三基体树脂BRS3可以包括透明有机材料。例如，第一基体树脂BRS1、第二基体树脂BRS2和第三基体树脂BRS3可以包括环氧树脂、丙烯酸树脂、卡多(cardo)树脂、酰亚胺树脂等。第一基体树脂BRS1、第二基体树脂BRS2和第三基体树脂BRS3可以由但不限于相同的材料制成。
散射颗粒SCP可以是金属氧化物颗粒或有机颗粒。金属氧化物的示例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等。有机颗粒的材料的示例可以包括丙烯酸树脂、聚氨酯树脂等。
第一波长转换颗粒WCP1可以将第三颜色转换为第一颜色，第二波长转换颗粒WCP2可以将第三颜色转换为第二颜色。第一波长转换颗粒WCP1和第二波长转换颗粒WCP2可以是量子点、量子棒、磷光体等。量子点可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体或其组合。第一波长转换图案WCL1和第二波长转换图案WCL2还可以包括增加波长转换效率的散射颗粒SCP。
设置在第三颜色像素PX中的透明层TPL使从发光层190入射的第三颜色的光透射而不改变波长。透明层TPL的散射颗粒SCP可以调节出射光穿过透明层TPL的发射路径。透明层TPL可以不包括波长转换材料。
第二覆层230设置在波长转换层WCL、透明层TPL和分隔壁PTL上。第二覆层230可以由无机材料制成。第二覆层230可以包括从上方作为第一覆层220的材料列出的材料之中选择的材料。第二覆层230和第一覆层220可以由但不限于相同的材料制成。
填充层300可以置于第一显示基底100与第二显示基底200之间。第一显示基底100与第二显示基底200之间的空间可以填充有填充层300，并且它们可以通过填充层300彼此附着和结合。填充层300可以设置在第一显示基底100的薄膜封装结构195与第二显示基底200的第二覆层230之间。填充层300可以由但不限于硅类有机材料、环氧类有机材料等制成。
在下文中，将详细描述上述显示装置1的电路层CCL。
图3是示出根据本发明的实施例的显示装置的第一显示基底的电路层的布局的视图。
参照图3，多条线设置在第一基底110(见图2)上。多条线可以包括扫描线SCL、感测信号线SSL、数据线DTL、参考电压线RVL、第一电源电压线ELVDL等。
扫描线SCL和感测信号线SSL可以在第一方向DR1上延伸。扫描线SCL和感测信号线SSL可以连接到扫描驱动器SDR。扫描驱动器SDR可以包括由电路层CCL形成的驱动电路。扫描驱动器SDR可以设置在第一基底110上的第三非显示区域NDA中，但发明构思不限于此。扫描驱动器SDR可以设置在第四非显示区域NDA中，或者设置在第三非显示区域NDA和第四非显示区域NDA两者中。扫描驱动器SDR可以连接到信号连接线CWL。信号连接线CWL的至少一端可以在第一非显示区域NDA和/或第二非显示区域NDA中形成垫WPD_CW，并且可以连接到外部装置EXD(见图1)。
数据线DTL和参考电压线RVL可以在与第一方向DR1交叉的第二方向DR2上延伸。第一电源电压线ELVDL可以包括在第二方向DR2上延伸的部分。第一电源电压线ELVDL还可以包括在第一方向DR1上延伸的部分。第一电源电压线ELVDL可以具有但不限于网状结构。
布线垫WPD可以设置在数据线DTL、参考电压线RVL和第一电源电压线ELVDL的至少一端处。布线垫WPD中的每个可以设置在非显示区域NDA的垫区域PDA中。根据实施例，数据线DTL的布线垫(在下文中称为数据垫)WPD_DT可以设置在第一非显示区域NDA的垫区域PDA中。参考电压线RVL的布线垫(在下文中称为参考电压垫)WPD_RV和第一电源电压线ELVDL的布线垫(在下文中称为第一电源电压垫)WPD_ELVD可以设置在第二非显示区域NDA的垫区域PDA中。作为另一示例，数据垫WPD_DT、参考电压垫WPD_RV和第一电源电压垫WPD_ELVD可以全部设置在相同的区域(例如，第一非显示区域NDA)中。如上所述，外部装置EXD(见图1)可以安装在布线垫WPD上。外部装置EXD可以通过各向异性导电膜、超声波接合等安装在布线垫WPD上。
第一基底110上的像素PX中的每个包括像素驱动电路。上述线可以穿过像素PX中的每个或其外围，以将驱动信号施加到像素驱动电路。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路的晶体管和电容器的数量可以以各种方式改变。在以下的说明中，具有包括三个晶体管和一个电容器的3T1C结构的像素驱动电路将被描述为示例。然而，应当理解的是，发明构思不限于此。可以采用诸如2T1C结构、7T1C结构和6T1C结构的各种变形像素结构。
图4是根据本发明的实施例的显示装置的像素的等效电路图。
参照图4，除了发光二极管EMD之外，根据实施例的显示装置1的像素PX中的每个包括三个晶体管DTR、STR1和STR2以及一个存储电容器CST。
发光二极管EMD与通过驱动晶体管DTR供应的电流成比例地发光。发光二极管EMD可以实现为有机发光二极管、微型发光二极管、纳米发光二极管等。
发光二极管EMD的第一电极(即，阳极电极)可以连接到驱动晶体管DTR的源电极，并且其第二电极(即，阴极电极)可以连接到第二电源电压线ELVSL，从该第二电源电压线ELVSL施加比第一电源电压线ELVDL的高电平电压(第一电源电压)低的低电平电压(第二电源电压)。
驱动晶体管DTR根据栅电极与源电极之间的电压差来调节从自其施加第一电源电压的第一电源电压线ELVDL流到发光二极管EMD的电流。驱动晶体管DTR的栅电极可以连接到第一开关晶体管STR1的第一源/漏电极，其源电极可以连接到发光二极管EMD的第一电极，并且其漏电极可以连接到从其施加第一电源电压的第一电源电压线ELVDL。
第一开关晶体管STR1通过扫描线SCL的扫描信号导通，以将数据线DTL与驱动晶体管DTR的栅电极连接。第一开关晶体管STR1的栅电极可以连接到扫描线SCL，第一源/漏电极可以连接到驱动晶体管DTR的栅电极，并且其第二源/漏电极可以连接到数据线DTL。
第二开关晶体管STR2可以通过感测信号线SSL的感测信号导通，以将参考电压线RVL连接到驱动晶体管DTR的源电极。第二开关晶体管STR2的栅电极可以连接到感测信号线SSL，其第一源/漏电极可以连接到参考电压线RVL，并且其第二源/漏电极可以连接到驱动晶体管DTR的源电极。
根据实施例，第一开关晶体管STR1和第二开关晶体管STR2中的每个的第一源/漏电极可以是源电极，而其第二源/漏电极可以是漏电极。然而，应当理解的是，发明构思不限于此。第一开关晶体管STR1和第二开关晶体管STR2中的每个的第一源/漏电极可以是漏电极，而其第二源/漏电极可以是源电极。
存储电容器CST可以形成在驱动晶体管DTR的栅电极与源电极之间。存储电容器CST存储驱动晶体管DTR的栅极电压与源极电压之间的电压差。
驱动晶体管DTR以及第一开关晶体管STR1和第二开关晶体管STR2可以形成为薄膜晶体管。另外，尽管图3示出了驱动晶体管DTR以及第一开关晶体管STR1和第二开关晶体管STR2中的每个被实现为n型MOSFET(金属氧化物半导体场效应晶体管)，但应当注意的是，发明构思不限于此。也就是说，驱动晶体管DTR以及第一开关晶体管STR1和第二开关晶体管STR2可以被实现为p型MOSFET，或者它们中的一些可以被实现为n型MOSFET，而其他可以被实现为p型MOSFET。
图5是根据实施例的显示装置的第一显示基底的剖视图。图5示出了显示区域DPA、非显示区域NDA和垫区域PDA的一部分。在剖视图中，在显示区域DPA中描绘了像素的晶体管和电容器，在非显示区域NDA中描绘了坝，在垫区域PDA中描绘了栅极垫。另外，图5主要示出了第一显示基底100的电路层CCL(见图2)，并且直至示出堆叠结构的薄膜封装结构195。
参照图5，电路层CCL包括设置在第一基底110上的半导体层140、多个导电层和多个绝缘层。半导体层140可以包括氧化物半导体。多个导电层可以包括光阻挡层120、下图案层126、下电容器124、下垫电极128、上电容器145、连接图案层152、栅电极150、第一桥接层170和第二桥接层175、像素电极180以及共电极192。多个绝缘层可以包括缓冲层130、栅极绝缘层147、层间介电层160、过孔层165和像素限定层185。
具体地，第一导电层COL1可以设置在第一基底110上。第一导电层COL1可以包括光阻挡层120、下电容器124、下图案层126和下垫电极128。
光阻挡层120和下电容器124可以设置为使得其与第一基底110的显示区域DPA叠置。光阻挡层120可以保护半导体层140免受外部光的影响。光阻挡层120具有图案化形状。光阻挡层120可以设置为至少覆盖其上方的半导体层140的沟道区，并且也可以设置为覆盖整个半导体层140。光阻挡层120可以电连接到半导体层140，以抑制晶体管的电压变化。
下电容器124可以设置在下图案层126与光阻挡层120之间。下电容器124可以与上电容器145一起充当存储电容器CST以存储等于晶体管的栅极电压与源极电压之间的差的电压。
多个下图案层126可以设置为使得其与第一基底110的非显示区域NDA叠置。多个下图案层126可以形成用于在非显示区域NDA中形成坝DAM的台阶，或者可以充当通过其传输信号的信号线。例如，多个下图案层126可以充当用于传输信号之中的数据信号的数据线。
下垫电极128可以设置为使得其与第一基底110的垫区域PDA叠置。下垫电极128可以是栅极垫电极或数据垫电极。
第一导电层COL1可以包括与第一基底110相邻的下层和设置在下层上的上层。下层可以有助于膜形成(诸如对上层的粘附性)，或者下层可以防止反应性材料从第一基底110进入。另外，下层可以防止上层的材料扩散到相邻的下层中。上层主要用于传输信号，并且可以由低电阻材料制成。上层可以比下层厚，并且可以由具有比下层的电阻低的电阻的材料制成。
第一导电层COL1可以包括导电材料。第一导电层COL1可以包括诸如ITO、IZO、ITZO、ZnO和In2O3的金属氧化物或者诸如铜(Cu)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)、钙(Ca)、铬(Cr)、镁(Mg)和镍(Ni)的金属。例如，第一导电层COL1可以由但不限于其中铜的上层堆叠在钛的下层上的Cu/Ti的双层构成。
因此，光阻挡层120可以具有第一光阻挡层120a和设置在第一光阻挡层120a上的第二光阻挡层120b的双层结构。下电容器124可以具有第一电容器层124a和设置在第一电容器层124a上的第二电容器层124b的双层结构。下图案层126可以具有下第一图案层126a和设置在下第一图案层126a上的下第二图案层126b的双层结构。下垫电极128可以具有第一下垫层128a和设置在第一下垫层128a上的第二下垫层128b的双层结构。
缓冲层130可以设置在第一导电层COL1上。缓冲层130可以设置为覆盖第一基底110的其上形成有光阻挡层120、下图案层126、下电容器124和下垫电极128的整个表面。缓冲层130可以由氮化硅、氧化硅、氮氧化硅等形成，并且可以由其单层或双层制成。
半导体层140和上电容器145可以设置在缓冲层130上。半导体层140可以设置为与显示区域DPA的光阻挡层120叠置，上电容器145可以设置为与显示区域DPA的下电容器124叠置。半导体层140可以形成晶体管的沟道。上电容器145可以与下电容器124一起形成存储电容器CST。
半导体层140和上电容器145可以包括氧化物半导体。氧化物半导体可以包括例如包含铟、锌、镓、锡、钛、铝、铪(Hf)、锆(Zr)、镁(Mg)等的二元化合物(ABx)、三元化合物(ABxCy)和四元化合物(ABxCyDz)。根据实施例，半导体层140和上电容器145可以包括氧化铟锡锌(ITZO)或氧化铟镓锌(IGZO)。半导体层140和上电容器145可以变为导电的，使得氧化物半导体可以具有导电性。因为半导体层140被制成导电的，所以半导体层140可以包括沟道。
栅极绝缘层147可以设置在半导体层140和缓冲层130上。栅极绝缘层147可以与稍后将描述的第二导电层COL2形成为相同的图案。栅极绝缘层147的侧表面可以设置为从第二导电层COL2的侧表面突出，但发明构思不限于此。栅极绝缘层147的侧表面可以与第二导电层COL2的侧表面基本上对准。
栅极绝缘层147可以包括硅化合物、金属氧化物等。例如，栅极绝缘层147可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛等。根据实施例，栅极绝缘层147可以包括氧化硅。
第二导电层COL2可以设置在栅极绝缘层147上。第二导电层COL2可以包括连接图案层152、栅电极150、上图案层154和上垫电极156。
具体地，栅电极150可以与显示区域DPA叠置，并且可以与其下面的半导体层140叠置。栅电极150可以与半导体层140一起形成晶体管。栅极绝缘层147的设置在栅电极150与半导体层140之间的侧表面可以从栅电极150的侧表面突出，但发明构思不限于此。
连接图案层152可以与光阻挡层120叠置，并且可以电连接到光阻挡层120。例如，连接图案层152可以通过形成在缓冲层130和栅极绝缘层147中的第一接触孔CT1连接到光阻挡层120，以电连接到光阻挡层120。栅极绝缘层147的设置在连接图案层152与缓冲层130之间的侧表面可以从连接图案层152的侧表面突出，但发明构思不限于此。
上图案层154可以与第一基底110的非显示区域NDA叠置并且与其下面的下图案层126叠置。上图案层154可以电连接到下图案层126。例如，上图案层154可以通过形成在缓冲层130和栅极绝缘层147中的第二接触孔CT2连接到下图案层126，以电连接到下图案层126。上图案层154和下图案层126可以是设置在非显示区域NDA中的多条信号线。另外，栅极绝缘层147的设置在上图案层154与缓冲层130之间的侧表面可以从上图案层154的侧表面突出，但发明构思不限于此。
上垫电极156可以与第一基底110的垫区域PDA叠置，并且可以与其下面的下垫电极128叠置。上垫电极156可以电连接到下垫电极128。例如，上垫电极156可以通过形成在缓冲层130和栅极绝缘层147中的第三接触孔CT3连接到下垫电极128，以电连接到下垫电极128。栅极绝缘层147的设置在上垫电极156与缓冲层130之间的侧表面可以从上垫电极156的侧表面突出，但发明构思不限于此。
第二导电层COL2可以包括与第一基底110相邻的下层和设置在下层上的上层。下层可以促进膜形成(诸如对上层的粘附性)，或者下层可以防止反应性材料从设置在其下面的缓冲层130或栅极绝缘层147进入。另外，下层可以防止上层的材料扩散到相邻的下层中。上层主要用于传输信号，并且可以由低电阻材料制成。上层可以比下层厚，并且可以由具有低电阻的材料制成。
第二导电层COL2可以包括导电材料。第二导电层COL2可以包括诸如ITO、IZO、ITZO、ZnO和In2O3的金属氧化物或诸如铜(Cu)、钛(Ti)、铝(Al)、钼(Mo)、钽(Ta)、钙(Ca)、铬(Cr)、镁(Mg)和镍(Ni)的金属。例如，第二导电层COL2可以由但不限于其中铜的上层堆叠在钛的下层上的Cu/Ti双层构成。
因此，连接图案层152可以具有第一连接图案层152a和设置在第一连接图案层152a上的第二连接图案层152b的双层结构。栅电极150可以具有第一栅极层150a和设置在第一栅极层150a上的第二栅极层150b的双层结构。上图案层154可以具有上第一图案层154a和设置在上第一图案层154a上的上第二图案层154b的双层结构。上垫电极156可以具有第一上垫层156a和设置在第一上垫层156a上的第二上垫层156b的双层结构。
层间介电层160可以设置在第二导电层COL2上。层间介电层160可以包括诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌的无机绝缘材料。
使连接图案层152暴露的第四接触孔CT4、分别使半导体层140的两端暴露的第五接触孔CT5和第六接触孔CT6以及使上垫电极156暴露的第七接触孔CT7可以形成在层间介电层160中。第四接触孔CT4可以穿透层间介电层160以使连接图案层152暴露，第五接触孔CT5和第六接触孔CT6可以穿透层间介电层160以使半导体层140暴露，第七接触孔CT7可以穿透层间介电层160以使上垫电极156暴露。
过孔层165和下坝层167可以设置在层间介电层160上。过孔层165和下坝层167可以设置为覆盖层间介电层160的上表面。过孔层165可以与显示区域DPA叠置，下坝层167可以与非显示区域NDA叠置。过孔层165和下坝层167可以包括相同的材料。当从顶部观看时，下坝层167可以具有围绕显示区域DPA的闭环形状。可以存在多个下坝层167，例如两个下坝层，但发明构思不限于此。
过孔层165和下坝层167可以包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)的有机绝缘材料。过孔层165和下坝层167还可以包括但不限于光敏材料。根据实施例，过孔层165可以包括聚酰亚胺。
使第四接触孔CT4暴露的第一通孔VIA1、使第五接触孔CT5暴露的第二通孔VIA2和用于使第六接触孔CT6暴露的第三通孔VIA3可以形成在过孔层165中。第一通孔VIA1可以使第四接触孔CT4暴露，并且可以使层间介电层160的在第四接触孔CT4周围的上表面的一部分暴露。第二通孔VIA2可以使第五接触孔CT5暴露，并且可以使层间介电层160的在第五接触孔CT5周围的上表面的一部分暴露。另外，第三通孔VIA3可以使第六接触孔CT6暴露，并且可以使层间介电层160的在第六接触孔CT6周围的上表面的一部分暴露。
第三导电层COL3可以设置在过孔层165和上垫电极156上。第三导电层COL3可以包括第一桥接层170、第二桥接层175和垫覆层177。
第一桥接层170和第二桥接层175可以设置为与显示区域DPA叠置。第一桥接层170可以通过连接图案层152将光阻挡层120与半导体层140电连接。例如，第一桥接层170的一端可以通过第一通孔VIA1和第四接触孔CT4与连接图案层152直接接触，并且其另一端可以通过第二通孔VIA2和第五接触孔CT5与半导体层140直接接触。因此，第一桥接层170可以将光阻挡层120与半导体层140电连接。
第二桥接层175可以通过第三通孔VIA3和第六接触孔CT6与半导体层140直接接触。第二桥接层175可以将稍后将描述的像素电极180与半导体层140电连接。
垫覆层177可以与垫区域PDA叠置。垫覆层177可以设置在层间介电层160上，并且可以通过第七接触孔CT7与上垫电极156直接接触。垫覆层177可以覆盖上垫电极156以防止上垫电极156的氧化。
根据该实施例，可以除去源/漏电极层，而第三导电层COL3(即，第一桥接层170和第二桥接层175以及垫覆层177)可以执行该作用。根据实施例，第一桥接层170可以将半导体层140与光阻挡层120连接，第二桥接层175可以将半导体层140与像素电极180连接。另外，垫覆层177可以覆盖并保护上垫电极156。根据本实施例，通过用设置在过孔层165上的第三导电层COL3代替源/漏电极层，存在以下优点：半导体层140可以简单地连接到光阻挡层120，并且可以保护垫电极。
第三导电层COL3可以包括诸如ITO、IZO、ITZO、ZnO或In2O3的金属氧化物。在实施例中，第三导电层COL3可以包括ITO。由于第三导电层COL3的垫覆层177直接暴露于外部氧，因此其可以包括金属氧化物以保护其下面的上垫电极156。第三导电层COL3可以由但不限于金属氧化物的单层构成。根据实施例，第一桥接层170、第二桥接层175和垫覆层177可以包括可以被转变成多晶金属氧化物的金属氧化物。特定地，垫覆层177可以包括多晶金属氧化物，使得防止垫覆层177在稍后将描述的制造工艺期间被蚀刻剂蚀刻是可能的。
像素电极180可以设置在第二桥接层175和过孔层165上。像素电极180可以与显示区域DPA叠置，并且可以通过第二桥接层175电连接到晶体管的半导体层140。例如，像素电极180可以通过第三通孔VIA3和第六接触孔CT6连接到半导体层140。第二桥接层175可以设置在像素电极180与半导体层140之间，以将像素电极180与半导体层140电连接。
像素电极180可以实现为其中彼此堆叠有第一像素层180a、第二像素层180b和第三像素层180c的三层结构。具体地，第一像素层180a可以与第二桥接层175直接接触，并且可以设置在像素电极180的底部处。第二像素层180b可以设置在第一像素层180a上，并且可以设置在像素电极180的中间。第三像素层180c可以设置在第二像素层180b上，并且可以设置在像素电极180的顶部处。
根据实施例，第一像素层180a和第三像素层180c可以包括相同的材料，并且可以包括金属氧化物。像素电极180的第二像素层180b可以是可以反射光的反射层。第二像素层180b可以包括具有高光反射率的铝。例如，像素电极180可以实现为但不限于ITO/Ag/ITO的三层。
像素限定层185可以设置在过孔层165和像素电极180上。像素限定层185可以设置为与显示区域DPA叠置。另外，上坝层187可以在非显示区域NDA中设置在下坝层167上。上坝层187可以设置为与下坝层167叠置。上坝层187的侧表面可以设置为比下坝层167的侧表面更靠内侧，但发明构思不限于此。上坝层187的侧表面可以与下坝层167的侧表面对准。下坝层167和上坝层187可以形成坝DAM，以防止有机材料从显示区域DPA溢出。像素限定层185和上坝层187可以包括相同的材料。像素限定层185的材料与上方参照图2描述的材料相同，因此将省略冗余的描述。
发光层190可以设置在像素限定层185和像素电极180上。共电极192可以设置在发光层190上。共电极192可以设置在第一基底110的整个显示区域DPA中。发光层190和共电极192与上方参照图2描述的发光层190和共电极192相同；因此，将省略冗余的描述。
薄膜封装结构195可以设置在共电极192上。薄膜封装结构195可以包括第一无机层195a、有机层195b和第二无机层195c。薄膜封装结构195可以与显示区域DPA和非显示区域NDA叠置。薄膜封装结构195可以覆盖整个显示区域DPA和非显示区域NDA的一部分。例如，薄膜封装结构195的至少一部分可以覆盖坝DAM的至少一部分。然而，应当理解的是，发明构思不限于此。
如上所述，在根据实施例的显示装置中，通过用设置在过孔层165上的第三导电层COL3代替源/漏电极层，存在以下优点：半导体层140可以用简单的结构连接到光阻挡层120，并且可以保护垫电极。
在下文中，将描述制造图5中示出的显示装置的方法。
图6至图20是示出根据本发明的实施例的制造显示装置的方法的工艺步骤的剖视图。
参照图6，首先，在第一基底110上形成图案化的光阻挡层120、下电容器124、下图案层126和下垫电极128。可以经由第一掩模工艺形成图案化的光阻挡层120、下电容器124、下图案层126和下垫电极128。例如，在第一基底110上顺序地沉积第一导电层的下材料层和第一导电层的上材料层。随后，在第一导电层的上材料层上施用光致抗蚀剂，并且通过曝光和显影形成第一光致抗蚀剂图案PR1。随后，进行使用第一光致抗蚀剂图案PR1作为掩模来喷射蚀刻剂以顺序地蚀刻第一导电层的下材料层和第一导电层的上材料层的第一蚀刻工艺(1蚀刻)。随后，通过使其剥离或灰化来去除第一光致抗蚀剂图案PR1。
因此，如图6中所示，可以形成其中堆叠有第一光阻挡层120a和第二光阻挡层120b的光阻挡层120、其中堆叠有第一电容器层124a和第二电容器层124b的下电容器124、其中堆叠有下第一图案层126a和下第二图案层126b的下图案层126以及其中堆叠有第一下垫层128a和第二下垫层128b的下垫电极128。
随后，参照图7，在其上形成有光阻挡层120、下电容器124、下图案层126和下垫电极128的第一基底110之上形成缓冲层130。随后，在缓冲层130上形成半导体层140和上电容器145。可以经由第二掩模工艺形成半导体层140和上电容器145。例如，可以在缓冲层130上沉积氧化物半导体材料层，然后在氧化物半导体材料层上施用光致抗蚀剂，并且经由光刻工艺形成第二光致抗蚀剂图案PR2。进行使用第二光致抗蚀剂图案PR2作为掩模来喷射蚀刻剂以蚀刻氧化物半导体材料层的第二蚀刻工艺(2蚀刻)。随后，可以使第二光致抗蚀剂图案PR2剥离或灰化以形成如图7中所示的图案化的半导体层140和上电容器145。
随后，参照图8，在其上形成有半导体层140和上电容器145的缓冲层130上形成栅极绝缘层147。随后，形成穿透栅极绝缘层147和缓冲层130的第一接触孔CT1、第二接触孔CT2和第三接触孔CT3。可以经由第三掩模工艺形成第一接触孔CT1、第二接触孔CT2和第三接触孔CT3。例如，经由光刻工艺在栅极绝缘层147上形成第三光致抗蚀剂图案PR3。进行使用第三光致抗蚀剂图案PR3作为掩模来喷射蚀刻剂以蚀刻栅极绝缘层147和缓冲层130的第三蚀刻工艺(3蚀刻)。随后，可以使第三光致抗蚀剂图案PR3剥离或灰化以形成如图8中所示的第一接触孔CT1、第二接触孔CT2和第三接触孔CT3。第一接触孔CT1可以使光阻挡层120暴露，第二接触孔CT2可以使下图案层126暴露，第三接触孔CT3可以使下垫电极128暴露。
随后，参照图9和图10，在其中形成有第一接触孔CT1、第二接触孔CT2和第三接触孔CT3的缓冲层130和栅极绝缘层147上形成图案化的连接图案层152、栅电极150、上图案层154和上垫电极156。可以经由第四掩模工艺形成图案化的连接图案层152、栅电极150、上图案层154和上垫电极156。例如，在缓冲层130和栅极绝缘层147上顺序地沉积第一栅极材料层GML1和第二栅极材料层GML2。随后，在第二栅极材料层GML2上施用光致抗蚀剂，并且通过曝光和显影形成第四光致抗蚀剂图案PR4。随后，进行使用第四光致抗蚀剂图案PR4作为掩模来喷射蚀刻剂以顺序地蚀刻第一栅极材料层GML1和第二栅极材料层GML2的第四蚀刻工艺(4蚀刻)。
因此，如图10中所示，可以形成其中堆叠有第一连接图案层152a和第二连接图案层152b的连接图案层152、其中堆叠有第一栅极层150a和第二栅极层150b的栅电极150、其中堆叠有上第一图案层154a和上第二图案层154b的上图案层154以及其中堆叠有第一上垫层156a和第二上垫层156b的上垫电极156。
连接图案层152可以经由第一接触孔CT1连接到光阻挡层120，上图案层154可以经由第二接触孔CT2连接到下图案层126，上垫电极156可以经由第三接触孔CT3连接到下垫电极128。
随后，形成图案化的栅极绝缘层147。可以使用保留的第四光致抗蚀剂图案PR4作为掩模来形成图案化的栅极绝缘层147。例如，进行使用第四光致抗蚀剂图案PR4作为掩模来喷射蚀刻剂以蚀刻栅极绝缘层147的第五蚀刻工艺(5蚀刻)。
因此，如图11中示出，可以通过第五蚀刻工艺(5蚀刻)来蚀刻栅极绝缘层147并且使栅极绝缘层147图案化。随后，通过使其剥离或灰化来去除第四光致抗蚀剂图案PR4。
随后，参照图12至图16，在形成在第一基底110上的连接图案层152、栅电极150、上图案层154和上垫电极156之上形成层间介电层160和过孔层165。可以经由第五掩模工艺形成层间介电层160和过孔层165。
具体地，参照图12，在第一基底110上形成层间介电层160，在层间介电层160上形成第一过孔材料层165'。
随后，参照图13，使用第五掩模经由光刻工艺在第一过孔材料层165'上形成第五光致抗蚀剂图案PR5。第五掩模可以是半色调掩模。第五光致抗蚀剂图案PR5可以包括具有较大厚度的第一光区域PH1和具有比第一光区域PH1的厚度小的厚度的第二光区域PH2。
随后，使用第五光致抗蚀剂图案PR5作为掩模，进行通过干法蚀刻来蚀刻第一过孔材料层165'的第六蚀刻工艺(6蚀刻)。可以经由第六蚀刻工艺(6蚀刻)在第一过孔材料层165'中形成使其下面的层间介电层160暴露的多个通孔。具体地，在第一过孔材料层165'中，形成与连接图案层152叠置的第一通孔VIA1、与半导体层140的一部分叠置的第二通孔VIA2、使半导体层140的另一部分暴露的第三通孔VIA3以及与上垫电极156叠置的第四通孔VIA4。
接着，参照图14，使第五光致抗蚀剂图案PR5灰化。在灰化工艺中，第五光致抗蚀剂图案PR5的厚度减小，使得第二光区域PH2被去除，而仅第一光区域PH1保留。随后，使用第五光致抗蚀剂图案PR5作为掩模进行蚀刻第一过孔材料层165'的第七蚀刻工艺(7蚀刻)。在第七蚀刻工艺(7蚀刻)中，可以蚀刻掉未被第五光致抗蚀剂图案PR5掩蔽的第一过孔材料层165'以形成过孔层165。例如，可以在非显示区域NDA和垫区域PDA中将第一过孔材料层165'蚀刻掉至预定厚度。在稍后将描述的工艺中，可以容易地完全去除这些区域。
随后，参照图15和图16，进行使用第五光致抗蚀剂图案PR5作为掩模来蚀刻通过第一通孔VIA1、第二通孔VIA2、第三通孔VIA3和第四通孔VIA4暴露的层间介电层160的第八蚀刻工艺(8蚀刻)。具体地，在层间介电层160中，形成使连接图案层152暴露的第四接触孔CT4，形成使半导体层140的一部分暴露的第五接触孔CT5，形成使半导体层140的另一部分暴露的第六接触孔CT6，形成使上垫电极156暴露的第七接触孔CT7。随后，通过使其剥离或灰化来去除第五光致抗蚀剂图案PR5。
随后，参照图17，在形成在第一基底110上的过孔层165上形成图案化的第一桥接层170、第二桥接层175和垫覆层177。可以经由第六掩模工艺来形成第一桥接层170、第二桥接层175和垫覆层177。例如，在第一基底110上沉积桥接材料层，在桥接材料层上施用光致抗蚀剂，通过曝光和显影形成第六光致抗蚀剂图案PR6。随后，进行通过使用第六光致抗蚀剂图案PR6作为掩模来喷射蚀刻剂而蚀刻桥接材料层的第九蚀刻工艺(9蚀刻)。
可以通过第九蚀刻工艺(9蚀刻)形成第一桥接层170、第二桥接层175和垫覆层177。第一桥接层170可以通过第一通孔VIA1和第四接触孔CT4与连接图案层152接触，并且可以通过第二通孔VIA2和第五接触孔CT5与半导体层140的一部分接触。第二桥接层175可以通过第三通孔VIA3和第六接触孔CT6与半导体层140的另一部分接触。垫覆层177可以通过第四通孔VIA4和第七接触孔CT7与上垫电极156接触。随后，通过使其剥离或灰化来去除第六光致抗蚀剂图案PR6。
随后，使第一基底110经受热处理，以将垫覆层177转变为多晶相。垫覆层177与稍后将描述的像素电极180的第一像素层180a可以包括相同的材料，并因此会被用于像素电极180的蚀刻剂蚀刻。根据该实施例，垫覆层177可以转变为多晶相，使得其不被用于像素电极180的蚀刻剂蚀刻。第一桥接层170和第二桥接层175也可以通过对第一基底110的热处理转变为多晶相。可以在近似150摄氏度至200摄氏度下进行热处理几分钟至几十分钟。
随后，参照图18，在其上形成有第一桥接层170、第二桥接层175和垫覆层177的第一基底110上形成图案化的像素电极180。可以经由第七掩模工艺形成像素电极180。例如，在第一基底110上顺序地堆叠第一电极材料层、第二电极材料层和第三电极材料层，在第三电极材料层上施用光致抗蚀剂，通过曝光和显影形成第七光致抗蚀剂图案PR7。随后，进行使用第七光致抗蚀剂图案PR7作为掩模来喷射蚀刻剂以蚀刻第一电极材料层、第二电极材料层和第三电极材料层的第十蚀刻工艺(10蚀刻)。
可以通过第十蚀刻工艺(10蚀刻)形成其中彼此堆叠有第一像素层180a、第二像素层180b和第三像素层180c的像素电极180。像素电极180可以通过填充第三通孔VIA3而通过第二桥接层175电连接到半导体层140的另一部分。
随后，进行使用第七光致抗蚀剂图案PR7和第一桥接层170作为掩模来部分地去除过孔层165的灰化工艺。通过灰化工艺，可以部分地去除暴露的过孔层165以具有减小的厚度。如上所述，非显示区域NDA和垫区域PDA中的过孔层165保留有减小的厚度。通过该灰化工艺，非显示区域NDA和垫区域PDA中的具有减小的厚度的过孔层165被去除，而保留在非显示区域NDA中的过孔层165可以形成为下坝层167。根据该实施例，第七光致抗蚀剂图案PR7和第一桥接层170用作掩模，但发明构思不限于此。在第七光致抗蚀剂图案PR7已经被去除之后，第一桥接层170和像素电极180可以用作掩模。
随后，参照图19，在形成在第一基底110上的像素电极180和下坝层167上形成像素限定层185和上坝层187。可以经由第八掩模工艺形成像素限定层185和上坝层187。例如，在第一基底110上涂覆像素限定层材料层，并且在像素限定层材料层上施用光致抗蚀剂，然后通过曝光和显影形成第八光致抗蚀剂图案，然后进行使用第八光致抗蚀剂图案作为掩模来蚀刻像素限定层材料层的第十一蚀刻工艺。在第十一蚀刻工艺期间，可以在像素限定层185中形成使像素电极180暴露的开口，并且可以在非显示区域NDA中形成上坝层187。可以从垫区域PDA去除所有像素限定层185。
随后，在像素限定层185和像素电极180上沉积发光层190。可以通过喷墨印刷或化学气相沉积形成发光层190。
随后，参照图20，在形成在第一基底110上的发光层190上沉积共电极192。可以遍布整个显示区域DPA沉积共电极192。随后，通过在形成在第一基底110上的共电极192上顺序地形成第一无机层195a、有机层195b和第二无机层195c来形成薄膜封装结构195。由于设置在非显示区域NDA中的坝DAM，所以薄膜封装结构195不能扩展到垫区域PDA或非显示区域NDA。
如上所述，根据该实施例，可以通过使用作为第三导电层的第一桥接层来将光阻挡层和半导体层连接，同时除去源/漏电极层。另外，可以使用与栅电极相同的第二导电层形成连接图案层，以将第一桥接层与光阻挡层连接。另外，作为第三导电层的垫覆层可以转变为多晶相，使得其可以覆盖和保护垫电极。如上所述，根据该实施例，可以通过用第三导电层代替源/漏电极层来简化工艺，否则应当进行形成源/漏电极层的复杂工艺。
在下文中，将描述本发明的其他实施例。在以下描述中，相同或相似的元件将由相同或相似的附图标记表示，并且将省略或简要描述冗余的描述。描述将集中于与上方实施例的不同之处。
图21是示出根据本发明的另一实施例的显示装置的剖视图。图22是用于说明根据本发明的另一实施例的制造显示装置的方法的剖视图。
图21的实施例与上述图5的实施例的不同之处在于，第一桥接层170由多层形成。以下描述将集中于不同之处，并且将省略冗余的描述。
第一桥接层170可以包括：第一电极层171；第二电极层172，设置在第一电极层171上；第三电极层173，设置在第二电极层172上；以及第四电极层174，设置在第三电极层173上。
第一电极层171、第二电极层172和第四电极层174可以包括诸如ITO、IZO、ITZO、ZnO和In2O3的金属氧化物。第三电极层173可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pb)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其混合物的反射材料。例如，第一桥接层170可以具有ITO/ITO/Ag/ITO的多层结构。另外，像上述第二桥接层175一样，第一电极层171可以包括多晶金属氧化物。
另外，第二电极层172与像素电极180的第一像素层180a可以包括相同的材料，第三电极层173与像素电极180的第二像素层180b可以包括相同的材料，第四电极层174与像素电极180的第三像素层180c可以包括相同的材料。
根据该实施例，第一桥接层170包括设置在第一电极层171上的第二电极层172、第三电极层173和第四电极层174，使得可以改善第一桥接层170的结构的物理特性，例如，短路、裂纹等的耐久性。
可以如下所述制造上述第一桥接层170。
参照图22，在其上形成有包括第一电极层171的第一桥接层170、第二桥接层175和垫覆层177的第一基底110上形成包括图案化的第二电极层172、第三电极层173和第四电极层174的第一桥接层170，并且形成像素电极180。
可以经由第七掩模工艺同时形成第一桥接层170的第二电极层172、第三电极层173和第四电极层174以及像素电极180。例如，在第一基底110上顺序地堆叠第一电极材料层、第二电极材料层和第三电极材料层，在第三电极材料层上施用光致抗蚀剂，然后曝光和显影，以形成第七光致抗蚀剂图案PR7。随后，进行使用第七光致抗蚀剂图案PR7作为掩模来喷射蚀刻剂以蚀刻第一电极材料层、第二电极材料层和第三电极材料层的第十蚀刻工艺(10蚀刻)。
通过第十蚀刻工艺(10蚀刻)，第二电极层172、第三电极层173和第四电极层174堆叠在第一桥接层170的第一电极层171上，因此可以制造第一桥接层170。另外，可以形成其中彼此堆叠有第一像素层180a、第二像素层180b和第三像素层180c的像素电极180。
在总结详细描述时，本领域技术人员将领会的是，在基本上不脱离本发明的原理的情况下，可以对所公开的实施例进行许多变化和修改。因此，所公开的发明的实施例仅在一般和描述性意义上使用，而不是为了限制的目的，并且发明构思旨在覆盖许多变化和修改，前提条件是它们落入所附权利要求及其等同物的范围内。

Claims (20)

1.一种显示装置，所述显示装置包括：
光阻挡层，设置在基底上；
缓冲层，设置在所述光阻挡层上；
半导体层，设置在所述缓冲层上；
栅极绝缘层，设置在所述半导体层上；
连接图案层和栅电极，设置在所述栅极绝缘层上，并且彼此间隔开；
层间介电层，设置在所述连接图案层和所述栅电极上；
过孔层，设置在所述层间介电层上；
第一桥接层和第二桥接层，设置在所述过孔层上；
像素电极，设置在所述第二桥接层上；
发光层，设置在所述像素电极上；以及
共电极，设置在所述发光层上，
其中：
所述第一桥接层的第一端通过所述连接图案层连接到所述光阻挡层，并且所述第一桥接层的第二端连接到所述半导体层；并且
所述第二桥接层将所述半导体层与所述像素电极连接。
2.如权利要求1所述的显示装置，其中，所述连接图案层和所述栅电极设置在同一层，并且包括相同的材料。
3.如权利要求1所述的显示装置，其中，所述连接图案层通过穿透所述栅极绝缘层和所述缓冲层的第一接触孔与所述光阻挡层接触。
4.如权利要求3所述的显示装置，其中，所述第一桥接层的所述第一端通过穿透所述层间介电层的第二接触孔和穿透所述过孔层的第一通孔与所述连接图案层接触。
5.如权利要求4所述的显示装置，其中，所述第一桥接层的所述第二端通过穿透所述层间介电层的第三接触孔和穿透所述过孔层的第二通孔与所述半导体层的第一部分接触。
6.如权利要求5所述的显示装置，其中，所述第二桥接层通过穿透所述层间介电层的第四接触孔和穿透所述过孔层的第三通孔与所述半导体层的第二部分接触。
7.如权利要求1所述的显示装置，其中，所述第一桥接层和所述第二桥接层包括金属氧化物，并且所述金属氧化物包括从由ITO、IZO、ITZO、ZnO和In2O3组成的组中选择的一种。
8.如权利要求1所述的显示装置，其中，所述第一桥接层和所述第二桥接层包括多晶金属氧化物。
9.如权利要求1所述的显示装置，其中，所述第一桥接层包括：
第一电极层；
第二电极层，设置在所述第一电极层上；
第三电极层，设置在所述第二电极层上；以及
第四电极层，设置在所述第三电极层上。
10.如权利要求9所述的显示装置，其中：
所述第一电极层、所述第二电极层和所述第四电极层包括金属氧化物；并且
所述第一电极层包括多晶金属氧化物。
11.一种显示装置，所述显示装置包括：
基底，包括显示区域和垫区域；
光阻挡层和下垫电极，所述光阻挡层设置在所述基底的所述显示区域上，所述下垫电极设置在所述基底的所述垫区域上；
缓冲层，设置在所述光阻挡层和所述下垫电极上；
半导体层，设置在所述缓冲层上，并且与所述光阻挡层叠置；
栅极绝缘层，设置在所述半导体层上；
连接图案层和栅电极以及上垫电极，所述连接图案层和所述栅电极在所述显示区域中设置在所述栅极绝缘层上，所述上垫电极在所述垫区域中设置在所述栅极绝缘层上并且与所述下垫电极叠置；
层间介电层，设置在所述连接图案层、所述栅电极和所述上垫电极上；
过孔层，设置在所述层间介电层上；
第一桥接层和第二桥接层以及垫覆层，所述第一桥接层和所述第二桥接层在所述显示区域中设置在所述过孔层上，所述垫覆层设置在所述垫区域上并且与所述上垫电极叠置；
像素电极，设置在所述第二桥接层上；
发光层，设置在所述像素电极上；以及
共电极，设置在所述发光层上，
其中，所述第一桥接层、所述第二桥接层和所述垫覆层包括多晶金属氧化物。
12.如权利要求11所述的显示装置，其中，所述上垫电极通过穿透所述缓冲层和所述栅极绝缘层的第一接触孔与所述下垫电极接触。
13.如权利要求12所述的显示装置，其中，所述垫覆层通过穿透所述层间介电层的第二接触孔与所述上垫电极接触。
14.如权利要求11所述的显示装置，其中：
所述第一桥接层的第一端通过所述连接图案层连接到所述光阻挡层；
所述第一桥接层的第二端连接到所述半导体层；并且
所述第二桥接层将所述半导体层与所述像素电极连接。
15.如权利要求14所述的显示装置，其中，所述连接图案层通过穿透所述栅极绝缘层和所述缓冲层的第三接触孔与所述光阻挡层接触。
16.如权利要求15所述的显示装置，其中：
所述第一桥接层的所述第一端通过穿透所述层间介电层的第四接触孔和穿透所述过孔层的第一通孔与所述连接图案层接触；
所述第一桥接层的所述第二端通过穿透所述层间介电层的第五接触孔和穿透所述过孔层的第二通孔与所述半导体层的一部分接触；并且
所述第二桥接层通过穿透所述层间介电层的第六接触孔和穿透所述过孔层的第三通孔与所述半导体层的另一部分接触。
17.如权利要求16所述的显示装置，其中，所述第一桥接层、所述第二桥接层和所述垫覆层包括从由ITO、IZO、ITZO、ZnO和In2O3组成的组中选择的一种。
18.一种制造显示装置的方法，所述方法包括以下步骤：
在基底上形成光阻挡层和下垫电极；
在所述光阻挡层和所述下垫电极上形成缓冲层；
在所述缓冲层上形成与所述光阻挡层叠置的半导体层；
在所述半导体层上形成栅极绝缘层；
在所述栅极绝缘层上形成连接图案层、栅电极和上垫电极；
在所述连接图案层、所述栅电极和所述上垫电极上形成层间介电层；
在所述层间介电层上形成过孔层；
在所述过孔层上形成第一桥接层和第二桥接层，并且形成与所述上垫电极叠置的垫覆层；
将所述第一桥接层、所述第二桥接层和所述垫覆层转变为多晶相；
在所述第二桥接层上形成像素电极；
在所述像素电极上形成发光层；以及
在所述发光层上形成共电极。
19.如权利要求18所述的方法，其中，所述转变的步骤包括在150摄氏度至200摄氏度的温度下对其上形成有所述第一桥接层、所述第二桥接层和所述垫覆层的所述基底执行热处理。
20.如权利要求18所述的方法，其中，经由同一掩模工艺形成所述连接图案层、所述栅电极和所述上垫电极。
CN202210949189.3A 2021-08-10 2022-08-09 显示装置和制造该显示装置的方法 Pending CN115707279A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0104976 2021-08-10
KR1020210104976A KR20230023840A (ko) 2021-08-10 2021-08-10 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN115707279A true CN115707279A (zh) 2023-02-17

Family

ID=85177888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210949189.3A Pending CN115707279A (zh) 2021-08-10 2022-08-09 显示装置和制造该显示装置的方法

Country Status (3)

Country Link
US (1) US20230053184A1 (zh)
KR (1) KR20230023840A (zh)
CN (1) CN115707279A (zh)

Also Published As

Publication number Publication date
US20230053184A1 (en) 2023-02-16
KR20230023840A (ko) 2023-02-20

Similar Documents

Publication Publication Date Title
US11424312B2 (en) Display device
US11411066B2 (en) Display device and method for manufacturing the same
US11943976B2 (en) Display device
US11574970B2 (en) Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same
US11508796B2 (en) Display device with pixel electrode connected to electrode pattern and protective layer
CN114497143A (zh) 显示装置
US12041830B2 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
US11621312B2 (en) Display device
CN115707279A (zh) 显示装置和制造该显示装置的方法
US20220140059A1 (en) Display device
EP4344388A1 (en) Display device
US20220392977A1 (en) Display device and method of fabricating the same
US20220328612A1 (en) Display device
CN219961262U (zh) 显示装置
US20240088340A1 (en) Display device and manufacturing method of the same
US20240315090A1 (en) Display device and method of fabricating display device
US20230062993A1 (en) Display device and method of fabricating the same
US20230135268A1 (en) Display apparatus
KR20240013945A (ko) 표시 장치 및 이의 제조 방법
KR20240051008A (ko) 표시 장치 및 이의 제조 방법
KR20230078904A (ko) 표시 장치 및 표시 장치의 제조방법
CN117881233A (zh) 显示装置和制造其的方法
CN117956840A (zh) 显示装置和包括显示装置的电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination