KR20240013945A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20240013945A
KR20240013945A KR1020220090462A KR20220090462A KR20240013945A KR 20240013945 A KR20240013945 A KR 20240013945A KR 1020220090462 A KR1020220090462 A KR 1020220090462A KR 20220090462 A KR20220090462 A KR 20220090462A KR 20240013945 A KR20240013945 A KR 20240013945A
Authority
KR
South Korea
Prior art keywords
layer
forming
protective film
display
display area
Prior art date
Application number
KR1020220090462A
Other languages
English (en)
Inventor
김웅식
변진수
김시광
배동환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220090462A priority Critical patent/KR20240013945A/ko
Priority to US18/314,285 priority patent/US20240032394A1/en
Priority to CN202310894354.4A priority patent/CN117440716A/zh
Publication of KR20240013945A publication Critical patent/KR20240013945A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 표시 영역 및 표시 영역의 외측에 위치하는 패드 영역을 포함하는 기판, 기판 상의 표시 영역에 배치되는 복수의 화소들, 기판 상의 패드 영역에 배치되는 적어도 하나의 표시 패드 전극, 기판 상의 표시 영역에 배치되고, 복수의 화소들을 커버하는 박막 봉지층, 박막 봉지층 상에 배치되고, 무기물을 포함하는 보호막, 보호막 상에 배치되고, 보호막의 일부를 노출시키는 복수의 개구부들을 정의하는 광 투과막 및 복수의 개구부들 각각을 채우며 보호막 상에 배치되는 복수의 차광 패턴들을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.
상기 표시 장치는 복수의 화소들을 포함하여 화상을 생성하는 표시 패널 및 상기 표시 패널로 구동 신호를 제공하는 회로기판을 포함할 수 있다. 상기 회로기판은 표시 패널의 패드 전극들과 전기적으로 연결될 수 있다. 상기 패드 전극들이 손상되는 경우, 상기 표시 장치의 신뢰성이 감소될 수 있다.
본 발명의 목적은 신뢰성이 향상된 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 신뢰성이 향상된 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 상기 표시 영역의 외측에 위치하는 패드 영역을 포함하는 기판, 상기 기판 상의 상기 표시 영역에 배치되는 복수의 화소들, 상기 기판 상의 상기 패드 영역에 배치되는 적어도 하나의 표시 패드 전극, 상기 기판 상의 상기 표시 영역에 배치되고, 상기 복수의 화소들을 커버하는 박막 봉지층, 상기 박막 봉지층 상에 배치되고, 무기물을 포함하는 보호막, 상기 보호막 상에 배치되고, 상기 보호막의 일부를 노출시키는 복수의 개구부들을 정의하는 광 투과막 및 상기 복수의 개구부들 각각을 채우며 상기 보호막 상에 배치되는 복수의 차광 패턴들을 포함할 수 있다.
일 실시예에 있어서, 동일한 식각 공정에 대해 상기 보호막의 식각률은 상기 광 투과막의 식각률보다 낮을 수 있다.
일 실시예에 있어서, 상기 보호막은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 이루어진 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 화소들 각각은 복수의 서브 화소들을 포함하고, 상기 차광 패턴은 상기 서브 화소들과 평면 상에서 이격될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 광 투과막 상의 상기 표시 영역에 배치되고, 상기 복수의 개구부들과 평면 상에서 이격되는 투명 무기막 패턴을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 박막 봉지층과 상기 보호막 사이에 배치되고, 적어도 하나의 터치 전극을 포함하는 센싱층 및 상기 기판 상의 상기 패드 영역에 배치되는 적어도 하나의 터치 패드 전극을 더 포함할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판 상의 표시 영역에 화소를 형성하고, 상기 표시 영역의 외측에 위치하는 패드 영역에 적어도 하나의 표시 패드 전극을 형성하는 단계, 상기 기판 상의 상기 표시 영역에 상기 화소를 커버하는 박막 봉지층을 형성하는 단계, 상기 기판 상의 상기 표시 영역 및 상기 패드 영역에 상기 박막 봉지층 및 상기 표시 패드 전극을 커버하며, 무기물을 포함하는 보호막을 형성하는 단계, 상기 보호막 상의 상기 표시 영역에 상기 보호막의 일부를 노출시키는 복수의 개구부들을 정의하는 광 투과막을 형성하는 단계 및 상기 복수의 개구부들 각각에 배치되는 차광 패턴을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 광 투과막을 형성하는 단계는, 상기 보호막 상의 상기 표시 영역에 예비 광 투과막을 형성하는 단계, 상기 예비 광 투과막 상에 투명 무기막 패턴을 형성하는 단계, 상기 기판 상의 상기 표시 영역 및 상기 패드 영역에 상기 투명 무기막 패턴의 상면 및 상기 보호막의 상면을 커버하는 금속 패턴을 형성하는 단계 및 상기 투명 무기막 패턴 및 상기 금속 패턴을 마스크로 이용하여, 상기 예비 광 투과막을 식각하여 상기 복수의 개구부들을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 예비 광 투과막을 식각하는 공정에 대해 상기 보호막은 제1 식각률을 가지고, 상기 예비 광 투과막은 제2 식각률을 가지며, 상기 제1 식각률은 상기 제2 식각률보다 낮을 수 있다.
일 실시예에 있어서, 상기 보호막은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 이루어진 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 개구부들을 형성한 이후, 상기 금속 패턴은 제거될 수 있다.
일 실시예에 있어서, 상기 차광 패턴을 형성한 이후, 상기 패드 영역의 상기 보호막을 선택적으로 제거하여, 상기 표시 패드를 노출시킬 수 있다.
일 실시예에 있어서, 상기 패드 영역의 상기 보호막은 전면 식각에 의해 선택적으로 제거될 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 기판 상의 표시 영역에 화소를 형성하고, 상기 표시 영역의 외측에 위치하는 패드 영역에 적어도 하나의 표시 패드 전극을 형성하는 단계, 상기 기판 상의 상기 표시 영역에 상기 화소를 커버하는 박막 봉지층을 형성하는 단계, 상기 박막 봉지층 상의 상기 표시 영역에 적어도 하나의 센싱 전극을 포함하는 센싱층을 형성하고, 상기 패드 영역에 적어도 하나의 터치 패드 전극을 형성하는 단계, 상기 기판 상의 상기 표시 영역 및 상기 패드 영역에 상기 센싱층, 상기 표시 패드 전극 및 상기 터치 패드 전극을 커버하고, 무기물을 포함하는 보호막을 형성하는 단계, 상기 보호막 상의 상기 표시 영역에 상기 보호막의 일부를 노출시키는 복수의 개구부들을 정의하는 광 투과막을 형성하는 단계 및 상기 복수의 개구부들 각각에 배치되는 차광 패턴을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 광 투과막을 형성하는 단계는, 상기 보호막 상의 상기 표시 영역에 예비 광 투과막을 형성하는 단계, 상기 예비 광 투과막 상에 투명 무기막 패턴을 형성하는 단계, 상기 기판 상의 상기 표시 영역 및 상기 패드 영역에 상기 투명 무기막 패턴의 상면 및 상기 보호막의 상면을 커버하는 금속 패턴을 형성하는 단계 및 상기 투명 무기막 패턴 및 상기 금속 패턴을 마스크로 이용하여, 상기 예비 광 투과막을 식각하여 상기 복수의 개구부들을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 예비 광 투과막을 식각하는 공정에 대해 상기 예비 광 투과막은 제1 식각률을 가지고, 상기 보호막은 제2 식각률을 가지며, 상기 제2 식각률은 상기 제1 식각률보다 낮을 수 있다.
일 실시예에 있어서, 상기 보호막은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 이루어진 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 개구부들을 형성한 이후, 상기 금속 패턴은 제거될 수 있다.
일 실시예에 있어서, 상기 차광 패턴을 형성한 이후, 상기 패드 영역의 상기 보호막을 선택적으로 제거하여, 상기 표시 패드 전극 및 상기 터치 패드 전극을 노출시킬 수 있다.
일 실시예에 있어서, 상기 패드 영역의 상기 보호막은 전면 식각에 의해 선택적으로 제거될 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법에 의하면, 시야각을 제어하는 차광 패턴들을 표시 패널에 내재화할 수 있다. 이에 따라, 상기 표시 패널의 소비 전력이 감소되고, 상기 표시 패널의 두께가 감소되며, 상기 표시 패널의 제조 비용이 절감될 수 있다.
또한, 상기 차광 패턴들을 상기 표시 패널에 내재화하기 위해 식각 공정을 이용하여 광 투과막을 형성할 때, 패드 전극들이 보호막에 의해 커버될 수 있다. 이에 따라 상기 식각 공정에 의한 상기 패드 전극들의 손상을 방지하거나 줄일 수 있다. 따라서, 상기 표시 장치의 신뢰성이 향상될 수 있다.
다만, 본 발명의 효과가 상기 효과들로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 장치의 복수의 화소들의 배열을 나타내는 평면도이다.
도 3은 도 1의 I-I’ 라인을 따라 자른 단면도이다.
도 4 내지 도 11은 도 1의 표시 장치를 제조하는 방법의 일 예를 나타내는 단면도들이다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 13은 도 12의 Ⅱ-Ⅱ’ 라인을 따라 자른 단면도이다.
도 14 내지 도 21은 도 12의 표시 장치를 제조하는 방법의 일 예를 나타내는 단면도들이다.
도 22는 본 발명의 또 다른 실시예에 따른 표시 장치의 복수의 화소들을 나타낸 평면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(10)는 표시 패널(DP) 및 회로 기판(CB)을 포함할 수 있다.
표시 패널(DP)은 직사각형의 평면 형상을 가질 수 있다. 예를 들어, 표시 패널(DP)은 제1 방향(D1)의 단변과 제1 방향(D1)과 수직한 제2 방향(D2)의 장변을 갖는 직사각형의 평면 형상을 가질 수 있다. 이 경우, 상기 단변과 상기 장변이 만나는 모서리는 직각으로 형성되거나 소정의 곡률을 갖도록 형성될 수도 있다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니며, 표시 패널(DP)은 직사각형 외의 다각형, 원형, 타원형 등의 평면 형상을 가질 수도 있다.
표시 패널(DP)은 화상을 생성할 수 있다. 표시 패널(DP)은 상기 화상을 생성하기 위한 복수의 화소들(PX)을 포함할 수 있다. 복수의 화소들(PX) 각각은 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)을 포함할 수 있다. 일 실시예에 있어서, 제1 서브 화소(SPX1)는 적색 광을 방출하는 적색 서브 화소이고, 제2 서브 화소(SPX2)는 녹색 광을 방출하는 녹색 서브 화소이며, 제3 서브 화소(SPX3)는 청색 광을 방출하는 청색 서브 화소일 수 있다. 다만, 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)이 방출하는 광의 색은 이에 한정되는 것은 아니다. 또한, 도 1에는 복수의 화소들(PX) 각각에 포함되는 서브 화소들의 수가 3개인 것으로 도시되었으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 복수의 화소들(PX) 각각은 백색 광을 방출하는 제4 서브 화소를 더 포함할 수도 있다.
제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3) 각각은 적어도 하나의 박막 트랜지스터 및 발광 소자를 포함할 수 있다. 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3) 각각이 방출하는 광이 조합되어 상기 화상이 생성될 수 있다. 예를 들어, 표시 패널(DP)은 생성된 상기 화상을 제3 방향(D3)으로 제공할 수 있다.
표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 화소들(PX)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 외측에 위치할 수 있다. 예를 들면, 비표시 영역(NDA)은 평면 상에서 표시 영역(DA)을 둘러쌀 수 있다.
비표시 영역(NDA)은 표시 패드 전극들(PE-D)이 배치되는 패드 영역(PA)을 포함할 수 있다. 패드 영역(PA)은 표시 영역(DA)의 외측에 위치할 수 있다. 도 1에는 하나의 패드 영역(PA)만이 도시되었으나, 비표시 영역(NDA)은 복수의 패드 영역들(PA)을 포함할 수도 있다.
회로 기판(CB)은 표시 패널(DP)의 일측에 부착될 수 있다. 예를 들면, 회로 기판(CB)은 일단부가 패드 영역(PA)과 중첩하도록 표시 패널(DP) 상에 부착될 수 있다. 회로 기판(CB)은 도전 필름을 통해 표시 패드 전극들(PE-D)과 전기적으로 연결될 수 있다. 예를 들면, 회로 기판(CB)은 이방성 도전 필름(anisotropic conductive film, ACF)에 의해 표시 패널(DP)에 부착되며, 표시 패드 전극들(PE-D)과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 회로 기판(CB)은 가요성 인쇄회로기판(flexible printed circuit board, FPCB)일 수 있다. 회로 기판(CB)의 타단부에는 인쇄회로기판(printed circuit board, PCB)(미도시)이 부착될 수 있다.
일 실시예에 있어서, 표시 장치(10)는 구동회로칩(미도시)을 더 포함할 수 있다. 상기 구동회로칩은 COP(chip on plastic) 방식 또는 COG(chip on glass) 방식으로 표시 패널(DP) 상에 직접 실장(mounted)되거나, COF(chip on film) 방식으로 표시 패널(DP)에 부착된 회로 기판(CB) 상에 실장될 수 있다.
회로 기판(CB), 상기 인쇄회로기판 및 상기 구동회로칩은 표시 패널(DP)에 구동 신호를 제공할 수 있다. 상기 구동 신호는 구동 전압, 게이트 신호, 데이터 신호 등 표시 패널(DP)을 구동하는 다양한 신호를 의미할 수 있다.
일 실시예에 있어서, 표시 패널(DP)은 플렉서블(flexible) 표시 패널일 수 있다. 다른 실시예에 있어서, 표시 패널(DP)은 리지드(rigid) 표시 패널일 수 있다.
표시 패널(DP)이 플렉서블 표시 패널인 경우, 비표시 영역(NDA)은 벤딩 영역(미도시)을 포함할 수 있다. 예를 들면, 상기 벤딩 영역은 표시 영역(DA)과 패드 영역(PA) 사이에 위치할 수 있다. 예를 들면, 패드 영역(PA)이 표시 영역(DA)의 하부에 위치하도록 표시 패널(DP)의 상기 벤딩 영역이 벤딩될 수 있다. 이에 따라, 표시 장치(10)의 데드 스페이스가 축소될 수 있다.
도 2는 도 1의 표시 장치의 복수의 화소들의 배열을 나타내는 평면도이다. 구체적으로, 도 2는 표시 장치의 복수의 화소들(PX) 중 2행 및 2열로 배열된 네 개의 화소들(PX)을 예시적으로 나타낸 평면도이다.
도 1 및 도 2를 참조하면, 일 실시예에 있어서, 제3 서브 화소(SPX3)의 평면 상의 크기는 제1 서브 화소(SPX1)의 평면 상의 크기 및 제2 서브 화소(SPX2)의 평면 상의 크기보다 크고, 제2 서브 화소(SPX2)의 평면 상의 크기는 제1 서브 화소(SPX1)의 평면 상의 크기보다 클 수 있다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니다.
일 실시예에 있어서, 제3 방향(D3)에서 바라보았을 때, 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2) 각각은 복수의 화소들(PX) 각각의 일측에 배치될 수 있고, 제3 서브 화소(SPX3)는 복수의 화소들(PX) 각각의 타측에 배치될 수 있다. 예를 들어, 제3 방향(D3)에서 바라보았을 때, 제1 서브 화소(SPX1)는 복수의 화소들(PX) 각각의 좌상측에 배치되고, 제2 서브 화소(SPX2)는 복수의 화소들(PX) 각각의 우상측에 배치되며, 제3 서브 화소(SPX3)는 복수의 화소들(PX) 각각의 하측에 배치될 수 있다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니다.
표시 패널(DP)은 제1 방향(D1)으로 연장되며, 제2 방향(D2)으로 서로 이격되는 복수의 차광 패턴들(LS)을 포함할 수 있다. 다시 말하면, 복수의 차광 패턴들(LS) 각각은 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3) 각각의 일변과 나란하게 배치될 수 있다. 일 실시예에 있어서, 복수의 차광 패턴들(LS) 중 일부는 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)과 평면 상에서 중첩하도록 배치되고, 복수의 차광 패턴들(LS) 중 다른 일부는 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)과 평면 상에서 이격되도록 배치될 수 있다. 복수의 차광 패턴들(LS)은 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3) 각각의 광 출사각을 제한할 수 있다. 따라서 표시 장치(10)의 시야각이 제어될 수 있다.
도 3은 도 1의 I-I’ 라인을 따라 자른 단면도이다.
도 1 내지 도 3을 참조하면, 일 실시예에 있어서, 표시 패널(DP)은 기판(SUB), 버퍼층(BFR), 박막 트랜지스터(TR), 발광 소자(LED), 박막 봉지층(TFE), 보호막(PF), 광 투과막(LTF), 투명 무기막 패턴(TIP), 차광 패턴(LS), 표시 전달 배선(TL-D) 및 표시 패드 전극(PE-D)을 포함할 수 있다. 박막 트랜지스터(TR) 및 발광 소자(LED)는 기판(SUB) 상의 표시 영역(DA)에 배치될 수 있다. 박막 트랜지스터(TR)는 액티브층(AL), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 발광 소자(LED)는 애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)을 포함할 수 있다. 발광 소자(LED)는 애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)을 포함할 수 있다. 표시 패드 전극(PE-D)은 기판(SUB) 상의 패드 영역(PA)에 배치될 수 있다.
기판(SUB)은 투명 또는 불투명한 재료로 형성되는 절연성 기판일 수 있다. 일 실시예에 있어서, 기판(SUB)은 유리를 포함할 수 있다. 이 경우, 표시 패널(DP)은 리지드 표시 패널일 수 있다. 다른 실시예에 있어서, 기판(SUB)은 플라스틱을 포함할 수 있다. 이 경우, 표시 패널(DP)은 플렉서블 표시 패널일 수 있다.
버퍼층(BFR)은 기판(SUB) 상에 배치될 수 있다. 버퍼층(BFR)은 기판(SUB)으로부터 불순물이 액티브층(AL)으로 확산되는 것을 방지할 수 있다. 버퍼층(BFR)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다. 버퍼층(BFR)에 사용될 수 있는 무기 절연 물질의 예로는, 실리콘 산화물(SiO), 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산탄화물(SiOC), 실리콘 탄질화물(SiCN), 알루미늄 산화물(AlO), 알루미늄 질화물(AlN), 탄탈륨 산화물(TaO), 하프늄 산화물(HfO), 지르코늄 산화물(ZrO), 티타늄 산화물(TiO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 버퍼층(BFR)은 단층 구조를 가지거나, 복수의 절연층들을 포함하는 다층 구조를 가질 수 있다. 일 실시예에 있어서, 버퍼층(BFR)은 기판(SUB) 상의 표시 영역(DA) 및 비표시 영역(NDA)에 전체적으로 배치될 수 있다.
액티브층(AL)은 버퍼층(BFR) 상에 배치될 수 있다. 액티브층(AL)은 산화물 반도체, 실리콘 반도체, 유기물 반도체 등을 포함할 수 있다. 예를 들면, 상기 산화물 반도체는 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 저마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn) 중에서 적어도 하나의 산화물을 포함할 수 있다. 상기 실리콘 반도체는 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 액티브층(AL)은 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하는 채널 영역을 포함할 수 있다.
액티브층(AL) 상에는 게이트 절연층(GI)이 배치될 수 있다. 게이트 절연층(GI)은 버퍼층(BFR) 상에서 액티브층(AL)을 커버할 수 있다. 일 실시예에 있어서, 게이트 절연층(GI)은 버퍼층(BFR) 상의 표시 영역(DA) 및 비표시 영역(NDA)에 전체적으로 배치될 수 있다. 게이트 절연층(GI)은 무기 절연 물질을 포함할 수 있다.
게이트 전극(GE)은 게이트 절연층(GI) 상에 배치될 수 있다. 게이트 전극(GE)은 액티브층(AL)의 상기 채널 영역과 중첩할 수 있다. 게이트 전극(GE)은 금속, 합금, 도전성 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등의 도전성 물질을 포함할 수 있다. 게이트 전극(GE)에 사용될 수 있는 상기 도전성 물질의 예시로는, 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 은을 함유하는 합금, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐 질화물(WN), 티타늄 질화물(TiN), 크롬 질화물(CrN), 탄탈륨 질화물(TaN), 스트론튬 루테늄 산화물(SrRuO), 아연 산화물(ZnO), 인듐 주석 산화물(ITO), 주석 산화물(SnO), 인듐 산화물(InO), 갈륨 산화물(GaO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 게이트 전극(GE)은 단층 구조를 가지거나, 복수의 도전층들을 포함하는 다층 구조를 가질 수 있다.
게이트 전극(GE) 상에는 층간 절연층(ILD)이 배치될 수 있다. 층간 절연층(ILD)은 게이트 절연층(GI) 상에서 게이트 전극(GE)을 커버할 수 있다. 일 실시예에 있어서, 층간 절연층(ILD)은 게이트 절연층(GI) 상의 표시 영역(DA) 및 비표시 영역(NDA)에 전체적으로 배치될 수 있다. 층간 절연층(ILD)은 무기 절연 물질을 포함할 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 층간 절연층(ILD) 상에 배치될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 액티브층(AL)의 상기 소스 영역 및 상기 드레인 영역에 각각 연결될 수 있다. 소스 전극(SE) 및 드레인 전극(DE) 각각은 도전성 물질을 포함할 수 있다. 액티브층(AL), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)은 박막 트랜지스터(TR)를 형성할 수 있다.
소스 전극(SE) 및 드레인 전극(DE) 상에는 비아 절연층(VIA)이 배치될 수 있다. 비아 절연층(VIA)은 유기 절연 물질을 포함할 수 있다. 비아 절연층(VIA)에 사용될 수 있는 유기 절연 물질의 예시로는, 포토레지스트(photoresist), 폴리아크릴계 수지(polyacryl-based resin), 폴리이미드계 수지(polyimide-based resin), 폴리아미드계 수지(polyamide-based resin), 실록산계 수지(siloxane-based resin), 아크릴계 수지(acryl-based resin), 에폭시계 수지(epoxy-based resin) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 비아 절연층(VIA)은 층간 절연층(ILD) 상의 표시 영역(DA)에 배치될 수 있다.
애노드 전극(AE)은 비아 절연층(VIA) 상에 배치될 수 있다. 애노드 전극(AE)은 도전성 물질을 포함할 수 있다. 애노드 전극(AE)은 비아 절연층(150)에 형성된 콘택홀을 통해 드레인 전극(DE)에 연결될 수 있다. 이에 따라, 애노드 전극(AE)은 박막 트랜지스터(TR)와 전기적으로 연결될 수 있다.
애노드 전극(AE) 상에는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 애노드 전극(AE)의 주변부를 커버하고, 애노드 전극(AE)의 중심부를 노출하는 화소 개구를 정의할 수 있다. 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다. 일 실시예에 있어서, 화소 정의막(PDL)은 비안 절연층(VIA) 상의 표시 영역(DA)에 배치될 수 있다.
발광층(EL)은 애노드 전극(AE) 상에 배치될 수 있다. 발광층(EL)은 화소 정의막(PDL)의 상기 화소 개구 내에 배치될 수 있다. 발광층(EL)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 유기 발광 물질은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 상기 저분자 유기 화합물의 예시로는, 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N’-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)aluminum) 등이 있을 수 있다. 상기 고분자 유기 화합물의 예시로는, 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene), 폴리플루오렌(polyfluorene) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
일 실시예에 있어서, 상기 양자점은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합을 포함하는 코어를 포함할 수 있다. 일 실시예에 있어서, 상기 양자점은 상기 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및 상기 양자점에 전기 영동 특성을 부여하기 위한 충전층(charging layer)의 역할을 수행할 수 있다.
발광층(EL) 상에는 캐소드 전극(CE)이 배치될 수 있다. 캐소드 전극(CE)은 화소 정의막(PDL) 상에도 배치될 수 있다. 캐소드 전극(CE)은 도전성 물질을 포함할 수 있다. 일 실시예에 있어서, 애노드 전극(AE)과 캐소드 전극(CE) 사이에는 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 전자 주입층(electron injection layer, EIL) 등의 다양한 발광 기능층들이 배치될 수 있다. 애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)은 발광 소자(LED)를 형성할 수 있다.
캐소드 전극(CE) 상에는 박막 봉지층(TFE)이 배치될 수 있다. 박막 봉지층(TFE)은 발광 소자(LED)를 커버할 수 있다. 박막 봉지층(TFE)은 표시 영역(DA)을 봉지하여 외부의 불순물로부터 발광 소자(LED)를 보호할 수 있다.
박막 봉지층(TFE)은 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다. 일 실시예에 있어서, 박막 봉지층(TFE)은 캐소드 전극(CE) 상에 배치되는 제1 무기 봉지층(IL1), 제1 무기 봉지층(IL1) 상에 배치되는 유기 봉지층(OL) 및 유기 봉지층(OL) 상에 배치되는 제2 무기 봉지층(IL2)을 포함할 수 있다.
제1 무기 봉지층(IL1) 및 제2 무기 봉지층(IL2) 각각은 무기 절연 물질을 포함할 수 있다. 예를 들면, 제1 무기 봉지층(IL1) 및 제2 무기 봉지층(IL2) 각각은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 실리콘 화합물을 포함할 수 있다.
유기 봉지층(OL)은 유기 절연 물질을 포함할 수 있다. 예를 들면, 유기 봉지층(OL)은 유기물을 포함하는 잉크 또는 용액을 토출시키는 잉크젯 방식에 의해 형성될 수 있다.
일 실시예에 있어서, 표시 패널(DP)은 기판(SUB) 상의 비표시 영역(NDA)에 배치되는 댐부(DAM)를 더 포함할 수 있다. 댐부(DAM)는 표시 영역(DA)과 패드 영역(PA) 사이의 비표시 영역(NDA)에 배치될 수 있다. 댐부(DAM)는 유기물을 포함하는 잉크 또는 용액을 토출시키는 잉크젯 방식으로 유기 봉지층(OL)을 형성할 때, 상기 유기물이 기판(SUB)의 가장자리 방향(예컨대, 도 3의 우측 방향)으로 넘쳐 흐르는 것(overflow)을 방지할 수 있다. 예를 들면, 댐부(DAM)는 평면 상에서 표시 영역(DA)을 둘러싸는 형상을 가질 수 있다. 일 실시예에 있어서, 댐부(DAM)는 화소 정의막(PDL)과 동시에 형성될 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 또한, 도 1에는 단일층인 하나의 댐부(DAM)만이 도시되었으나, 댐부(DAM)는 다층 구조를 가질 수도 있고, 표시 패널(DP)은 복수의 댐부들(DMA)을 포함할 수도 있다.
일 실시예에 있어서, 제1 무기 봉지층(IL1) 및 제2 무기 봉지층(IL2) 각각은 표시 영역(DA)으로부터 표시 영역(DA)과 패드 영역(PA) 사이의 영역(즉, 표시 영역(DA)에 인접한 비표시 영역(NDA)의 일부)까지 연장될 수 있다. 일 실시예에 있어서, 제1 무기 봉지층(IL1) 및 제2 무기 봉지층(IL2) 각각은 댐부(DAM)를 커버할 수 있다. 또한, 제1 무기 봉지층(IL1) 및 제2 무기 봉지층(IL2) 각각은 패드 영역(PA)으로부터 이격될 수 있다. 다시 말하면, 패드 영역(PA)에 인접한 제1 무기 봉지층(IL1)의 단부 및 패드 영역(PA)에 인접한 제2 무기 봉지층(IL2)의 단부는 각각 댐부(DAM)와 패드 영역(PA) 사이에 위치할 수 있다. 예를 들면, 패드 영역(PA)에 인접한 제1 무기 봉지층(IL1)의 상기 단부 및 패드 영역(PA)에 인접한 제2 무기 봉지층(IL2)의 상기 단부는 각각 패드 영역(PA)의 경계에 위치할 수 있다.
박막 봉지층(TFE) 상에는 보호막(PF)이 배치될 수 있다. 일 실시예에 있어서, 보호막(PF)은 표시 영역(DA)으로부터 표시 영역(DA)과 패드 영역(PA) 사이의 영역(즉, 표시 영역(DA)에 인접한 비표시 영역(NDA)의 일부)까지 연장될 수 있다. 일 실시예에 있어서, 보호막(PF)은 댐부(DAM)를 커버할 수 있다. 또한, 보호막(PF)은 패드 영역(PA)으로부터 이격될 수 있다. 다시 말하면, 패드 영역(PA)에 인접한 보호막(PF)의 단부는 댐부(DAM)와 패드 영역(PA) 사이에 위치할 수 있다. 예를 들면, 패드 영역(PA)에 인접한 보호막(PF)의 상기 단부는 패드 영역(PA)의 경계에 위치할 수 있다.
일 실시예에 있어서, 보호막(PF)은 무기물을 포함할 수 있다. 보호막(PF)에 사용될 수 있는 무기물의 예로는 실리콘 산화물(SiO), 실리콘 질화물(SiN), 실리콘 산질화물(SiON) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 구체적으로는, 보호막(PF)은 실리콘 질화물(SiN)을 포함할 수 있다. 보호막(PF)은 단층 구조를 가지거나, 복수의 절연층들을 포함하는 다층 구조를 가질 수 있다.
보호막(PF) 상에는 광 투과막(LTF)이 배치될 수 있다. 일 실시예에 있어서, 광 투과막(LTF)은 유기 절연 물질을 포함할 수 있다. 광 투과막(LTF)에 사용될 수 있는 유기 절연 물질의 예로는 포토레지스트(photoresist), 폴리아크릴계 수지(polyacryl-based resin), 폴리이미드계 수지(polyimide-based resin), 폴리아미드계 수지(polyamide-based resin), 실록산계 수지(siloxane-based resin), 아크릴계 수지(acryl-based resin), 에폭시계 수지(epoxy-based resin) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 광 투과막(LTF)은 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3) 각각으로부터 방출된 광을 투과시킬 수 있다.
일 실시예에 있어서, 광 투과막(LTF)은 복수의 개구부들(OP)을 정의할 수 있다. 복수의 개구부들(OP)은 보호막(PF)의 일부를 노출시킬 수 있다. 예를 들어, 복수의 개구부들(OP)은 예비 광 투과막 상에 투명 무기막 패턴(TIP)을 형성하고, 투명 무기막 패턴(TIP)을 마스크로 이용하여 광 투과막(LTF)을 식각하여 형성될 수 있다. 다시 말하면, 상기 예비 광 투과막은 투명 무기막 패턴(TIP)의 형상에 따라 식각될 수 있다. 따라서, 복수의 개구부들(OP) 각각은 투명 무기막 패턴(TIP)과 평면 상에서 이격될 수 있다. 이에 대해서는 도 6 및 도 7을 참조하여 보다 자세히 후술한다.
일 실시예에 있어서, 동일한 식각 공정에 대해, 보호막(PF)의 식각률은 상기 예비 광 투과막의 식각률보다 낮을 수 있다. 다시 말하면, 보호막(PF)의 식각률은 광 투과막(LTF)의 식각률보다 낮을 수 있다. 예를 들어, 투명 무기막 패턴(TIP)을 마스크로 이용하여 상기 예비 광 투과막을 식각하여 복수의 개구부들(OP)을 형성하는 공정에 대해, 보호막(PF)의 식각률은 상기 에비 광 투과막의 식각률보다 낮을 수 있다.
광 투과막(LTF) 상에는 투명 무기막 패턴(TIP)이 배치될 수 있다. 투명 무기막 패턴(TIP)은 광 투과막(LTF)과 함께 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3) 각각으로부터 방출된 광을 투과시킬 수 있다. 투명 무기막 패턴(TIP)에 사용될 수 있는 물질의 예로는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 상술한 바와 같이, 투명 무기막 패턴(TIP)은 광 투과막(LTF)을 식각하여 복수의 개구부들(OP)을 형성하는 공정에서 마스크로 이용될 수 있다. 이에 따라, 투명 무기막 패턴(TIP)은 복수의 개구부들(OP)과 평면 상에서 이격되도록 배치될 수 있다.
보호막(PF) 상에는 복수의 차광 패턴들(LS)이 배치될 수 있다. 복수의 차광 패턴들(LS) 각각은 복수의 개구부들(OP)을 채우도록 배치될 수 있다. 다시 말하면, 광 투과막(LTF)은 차광 패턴들(LS) 각각의 패턴을 결정하는 몰드로써 기능할 수 있다. 이에 따라, 평면 상에서 차광 패턴들(LS) 각각은 광 투과막(LTF)에 의해 둘러싸일 수 있다. 다시 말하면, 차광 패턴들(LS) 각각의 측면은 광 투과막(LTF)의 측면과 마주할 수 있다.
일 실시예에 있어서, 차광 패턴들(LS) 각각의 상단은 투명 무기막 패턴(TIP)의 상단과 동일 평면 상에 배치될 수 있다. 다시 말하면, 차광 패턴들(LS)을 형성하는 과정에서, 투명 무기막 패턴(TIP)보다 높게 형성된 부분은 제거될 수 있다. 예를 들어, 차광 패턴들(LS) 각각의 상단은 연마 공정을 통해 투명 무기막 패턴(TIP)의 상단을 기준으로 평탄화될 수 있다. 상기 연마 공정의 예로는 화학 기계적 연마 공정이 있을 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 이에 대해서는 도 9 및 도 10을 참조하여 보다 자세히 후술한다. 일 실시예에 있어서, 차광 패턴들(LS) 각각의 상면은 중간이 오목한 형태를 가질 수 있다.
차광 패턴들(LS)은 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3) 각각으로부터 방출된 광을 흡수하거나 차단할 수 있다. 이에 따라, 차광 패턴들(LS)은 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)로부터 방출된 광이 특정 방향으로 진행하는 것을 방지할 수 있다. 따라서, 차광 패턴들(LS)은 표시 장치(10)의 시야각을 제어할 수 있다. 예를 들어, 차광 패턴들(LS)은 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3) 각각으로부터 방출된 광을 흡수하거나 차단하는 물질을 포함할 수 있다. 차광 패턴들(LS)에 사용될 수 있는 물질의 예로는 블랙 염료, 블랙 안료, 카본 블랙, 크롬 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
다시 도 3을 참조하면, 표시 전달 배선(TL-D)은 표시 패드 전극(PE-D)과 전기적으로 연결될 수 있다. 일 실시예에 있어서, 표시 전달 배선(TL-D)은 표시 영역(DA)에 배치되는 데이터 라인에 데이터 신호를 전달하는 팬아웃 배선일 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 표시 전달 배선(TL-D)은 게이트 구동부에 제어 신호를 전달하는 제어 전달 배선, 표시 영역(DA)에 배치되는 발광 소자(LED)에 전원 전압을 전달하는 전원 전달 배선 등 다양한 배선들을 포함할 수 있다.
표시 전달 배선(TL-D)은 도전성 물질을 포함할 수 있다. 일 실시예에 있어서, 표시 전달 배선(TL-D)은 게이트 전극(GE)과 실질적으로 동시에 형성될 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 표시 전달 배선(TL-D)은 표시 영역(DA)에 배치된 박막 트랜지스터(TR) 및 발광 소자(LED)를 형성하는 다양한 도전층들 중 적어도 하나와 동시에 형성될 수 있다. 표시 전달 배선(TL-D)은 단층 구조를 가지거나, 복수의 도전층들을 포함하는 다층 구조를 가질 수 있다.
표시 패드 전극(PE-D)은 기판(SUB) 상의 패드 영역(PA)에 배치될 수 있다. 표시 패드 전극(PE-D)은 표시 전달 배선(TL-D)과 전기적으로 연결될 수 있다. 일 실시예에 있어서, 표시 패드 전극(PE-D)은 소스 전극(SE) 및 드레인 전극(DE)과 실질적으로 동시에 형성될 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 표시 패드 전극(PE-D)은 표시 영역(DA)에 배치된 박막 트랜지스터(TR) 및 발광 소자(LED)를 형성하는 다양한 도전층들 중 적어도 하나와 동시에 형성될 수 있다. 표시 패드 전극(PE-D)은 단층 구조를 가지거나, 복수의 도전층들을 포함하는 다층 구조를 가질 수 있다.
도 4 내지 도 11은 도 1의 표시 장치를 제조하는 방법의 일 예를 나타내는 단면도들이다.
도 4를 참조하면, 기판(SUB) 상에 박막 트랜지스터(TR) 및 발광 소자(LED)를 포함하는 화소, 표시 전달 배선(TL-D), 표시 패드 전극(PE-D), 댐부(DAM) 및 박막 봉지층(TFE)을 형성할 수 있다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 외측에 위치할 수 있다. 예를 들면, 비표시 영역(NDA)은 평면 상에서 표시 영역(DA)을 둘러쌀 수 있다. 비표시 영역(NDA)은 패드 영역(PA)을 포함할 수 있다. 패드 영역(PA)은 표시 영역(DA)의 외측에 위치할 수 있다.
기판(SUB) 상의 표시 영역(DA)에 버퍼층(BFR), 액티브층(AL), 게이트 절연층(GI), 게이트 전극(GE), 층간 절연층(ILD), 소스 전극(SE) 및 드레인 전극(DE), 비아 절연층(VIA), 애노드 전극(AE), 화소 정의막(PDL), 발광층(EL), 캐소드 전극(CE), 박막 봉지층(TFE)을 순차적으로 형성할 수 있다. 일 실시예에 있어서, 게이트 절연층(GI), 층간 절연층(ILD) 및 비아 절연층(VIA) 각각은 표시 영역(DA) 및 비표시 영역(NDA)에 전체적으로 형성될 수 있다.
기판(SUB) 상의 비표시 영역(NDA)에 표시 전달 배선(TL-D), 표시 패드 전극(PE-D), 및 댐부(DAM)를 형성할 수 있다. 구체적으로, 표시 패드 전극(PE-D)은 패드 영역(PA)에 위치할 수 있다. 일 실시예에 있어서, 표시 전달 배선(TL-D)은 게이트 전극(GE)과 실질적으로 동시에 형성되고, 표시 패드 전극(PE-D)은 소스 전극(SE) 및 드레인 전극(DE)과 실질적으로 동시에 형성될 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다.
도 5를 참조하면, 기판(SUB) 상의 표시 영역(DA) 및 패드 영역(PA)에 보호막(PF)을 형성할 수 있다. 예를 들어, 보호막(PF)은 표시 영역(DA) 및 비표시 영역(NDA)에 전체적으로 형성될 수 있다. 이에 따라, 보호막(PF)은 박막 봉지층(TFE) 및 표시 패드 전극(PE-D)을 커버할 수 있다. 일 실시예에 있어서, 보호막(PF)은 실리콘 산화물(SiO), 실리콘 질화물(SiN), 실리콘 산질화물(SiON) 등의 무기물을 이용하여 형성될 수 있다. 구체적으로는, 보호막(PF)은 실리콘 질화물(SiN)을 이용하여 형성될 수 있다.
도 6을 참조하면, 기판(SUB) 상의 표시 영역(DA)에 예비 광 투과막(LTF)을 형성할 수 있다. 일 실시예에 있어서, 예비 광 투과막(LTF)은 포토레지스트(photoresist), 폴리아크릴계 수지(polyacryl-based resin), 폴리이미드계 수지(polyimide-based resin), 폴리아미드계 수지(polyamide-based resin), 실록산계 수지(siloxane-based resin), 아크릴계 수지(acryl-based resin), 에폭시계 수지(epoxy-based resin) 등의 유기 절연 물질을 이용하여 형성될 수 있다.
이어서, 예비 광 투과막(LTF) 상에 투명 무기막 패턴(TIP)을 형성할 수 있다. 투명 무기막 패턴(TIP)은 후술하는 예비 광 투과막(LTF)의 식각 공정에서, 마스크로써 기능할 수 있다. 일 실시예에 있어서, 투명 무기막 패턴(TIP)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등의 투명 산화물을 이용하여 형성될 수 있다.
이어서, 투명 무기막 패턴(TIP) 상에 금속 패턴(MP)을 형성할 수 있다. 예를 들어, 금속 패턴(MP)은 표시 영역(DA)에서는 투명 무기막 패턴(TIP)과 대응되도록 형성될 수 있다. 이에 따라, 금속 패턴(MP)은 투명 무기막 패턴(TIP)의 상면을 커버하고, 후술하는 예비 광 투과막(LTF)의 식각 공정에서 마스크로써 기능할 수 있다. 일 실시예에 있어서, 금속 패턴(MP)은 알루미늄(Al), 몰리브데늄(Mo), 알루미늄을 함유하는 합금, 몰리브데늄을 함유하는 합금 등의 금속 물질을 이용하여 형성될 수 있다.
일 실시예에 있어서, 도 6에 도시된 바와 같이, 금속 패턴(MP)은 비표시 영역(NDA)까지 확장되어 형성될 수 있다. 예를 들어, 금속 패턴(MP)은 패드 영역(PA)까지 확장되어 형성될 수 있다. 다시 말하면, 금속 패턴(MP)은 비표시 영역(NDA)에 전체적으로 형성될 수 있다. 이에 따라, 금속 패턴(MP)은 비표시 영역(NDA)에서 보호막(PF)의 상면을 커버할 수 있다. 따라서, 후술하는 예비 광 투과막(LTF)의 식각 공정 시, 보호막(PF)은 금속 패턴(MP)에 의해 해당 식각 공정의 영향을 더욱 적게 받을 수 있다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니며, 다른 실시예에 있어서, 금속 패턴(MP)은 표시 영역(DA)에서 투명 무기막 패턴(TIP)과 대응되도록 형성되고, 비표시 영역(NDA)에는 형성되지 않을 수도 있다.
도 7을 참조하면, 투명 무기막 패턴(TIP) 및 금속 패턴(MP)을 마스크로 이용하여, 예비 광 투과막(LTF)을 식각하여 복수의 개구부들(OP)을 형성할 수 있다. 다시 말하면, 예비 광 투과막(LTF)은 투명 무기막 패턴(TIP) 및 금속 패턴(MP)의 패턴에 따라 패터닝될 수 있다. 이에 따라, 복수의 개구부들(OP)을 정의하는 광 투과막(LTF)이 형성될 수 있다. 일 실시예에 있어서, 복수의 개구부들(OP)은 건식 식각에 의해 형성될 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 복수의 개구부들(OP)은 보호막(PF)의 일부를 노출시킬 수 있다.
일 실시예에 있어서, 예비 광 투과막(LTF)을 식각하는 공정에 대해, 예비 광 투과막(LTF)은 제1 식각률을 가지고, 보호막(PF)은 상기 제1 식각률보다 낮은 제2 식각률을 가질 수 있다. 다시 말하면, 예비 광 투과막(LTF)을 식각하는 공정이 진행될 때, 보호막(PF)은 해당 식각 공정의 영향을 받지 않을 수 있다. 이에 따라, 예비 광 투과막(LTF)을 식각하는 공정이 진행될 때, 표시 패드 전극(PE-D)은 보호막(PF)에 의해 커버되므로, 해당 식각 공정에 의한 손상이 방지될 수 있다.
도 8을 참조하면, 복수의 개구부들(OP)을 정의하는 광 투과막(LTF)이 형성된 이후, 금속 패턴(MP)을 제거할 수 있다. 일 실시예에 있어서, 금속 패턴(MP)은 습식 식각을 이용하여 제거될 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다.
도 9를 참조하면, 기판(SUB) 상의 표시 영역(DA)에 복수의 개구부들(OP)을 채우는 예비 차광 패턴(LS)을 형성할 수 있다. 예비 차광 패턴(LS)은 투명 무기막 패턴(TIP)보다 높게 형성될 수 있다. 다시 말하면, 예비 차광 패턴(LS)은 복수의 개구부들(OP)을 채우면서, 광 투과막(LTF) 및 투명 무기막 패턴(TIP)을 커버하도록 형성될 수 있다.
도 10을 참조하면, 예비 차광 패턴(LS) 중 투명 무기막 패턴(TIP)보다 높게 형성된 부분을 제거하여 복수의 차광 패턴들(LS)을 형성할 수 있다. 다시 말하면, 차광 패턴들(LS) 각각의 상단은 연마 공정을 통해 투명 무기막 패턴(TIP)의 상단을 기준으로 평탄화될 수 있다. 상기 연마 공정의 예로는 화학 기계적 연마 공정이 있을 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 이에 따라, 차광 패턴들(LS) 각각은 복수의 개구부들(OP)에 배치될 수 있다. 일 실시예에 있어서, 차광 패턴들(LS) 각각의 상단은 투명 무기막 패턴(TIP)의 상단과 동일 평면 상에 배치될 수 있다. 일 실시예에 있어서, 차광 패턴들(LS) 각각의 상면은 중간이 오목한 형태를 가질 수 있다.
차광 패턴들(LS)은 발광 소자(LED)로부터 방출된 광을 흡수하거나 차단할 수 있다. 이에 따라, 차광 패턴들(LS)은 발광 소자(LED)로부터 방출된 광이 특정 방향으로 진행하는 것을 방지할 수 있다. 따라서, 차광 패턴들(LS)은 표시 장치(10)의 시야각을 제어할 수 있다. 예를 들어, 차광 패턴들(LS)은 발광 소자(LED)로부터 방출된 광을 흡수하거나 차단하는 물질을 이용하여 형성될 수 있다. 차광 패턴들(LS)에 사용될 수 있는 물질의 예로는 블랙 염료, 블랙 안료, 카본 블랙, 크롬 등이 있을 수 있다.
도 11을 참조하면, 일 실시예에 있어서, 차광 패턴들(LS)이 형성된 이후, 패드 영역(PA)의 보호막(PF)을 선택적으로 제거하여, 표시 패드 전극(PE-D)을 노출시킬 수 있다. 일 실시예에 있어서, 패드 영역(PA)의 보호막(PF)은 전면 식각에 의해 선택적으로 제거될 수 있다. 다만 본 발명이 반드시 이에 한정되는 것은 아니며, 다른 실시예에 있어서, 예비 차광 패턴들(LS)이 형성된 이후, 예비 차광 패턴(LS) 중 투명 무기막 패턴(TIP)보다 높게 형성된 부분을 제거하기 이전에, 패드 영역(PA)의 보호막(PF)을 선택적으로 제거할 수도 있다.
도 11에 도시된 바와 같이, 보호막(PF)은 표시 영역(DA)으로부터 표시 영역(DA)과 패드 영역(PA) 사이의 영역(즉, 표시 영역(DA)에 인접한 비표시 영역(NDA)의 일부)까지 연장될 수 있다. 또한, 보호막(PF)은 패드 영역(PA)으로부터 이격될 수 있다. 예를 들면, 패드 영역(PA)에 인접한 보호막(PF)의 상기 단부는 패드 영역(PA)의 경계에 위치할 수 있다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니며, 표시 패드 전극(PE-D)을 노출시킬 수 있는 경우라면, 비표시 영역(NDA)에서 보호막(PF)의 상기 단부의 위치는 다양할 수 있다.
실시예들에 의하면, 시야각을 제어하는 차광 패턴들(LS)을 표시 패널(DP)에 내재화할 수 있다. 이에 따라, 표시 패널(DP)의 소비 전력이 감소되고, 표시 패널(DP)의 두께가 감소되며, 표시 패널(DP)의 제조 비용이 절감될 수 있다.
또한, 차광 패턴들(LS)을 표시 패널(DP)에 내재화하기 위해 식각 공정을 이용하여 광 투과막(LTF)을 형성할 때, 패드 전극들이 보호막(PF)에 의해 커버될 수 있다. 이에 따라, 식각 공정에 의한 상기 패드 전극들의 손상이 방지될 수 있다. 따라서, 표시 장치의 신뢰성이 향상될 수 있다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 평면도이고, 도 13은 도 12의 Ⅱ-Ⅱ’ 라인을 따라 자른 단면도이다.
도 12 및 도 13을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(20)는 센싱층(SL), 제2 댐부(DAM2), 터치 전달 배선(TL-T), 터치 패드 전극(PE-T)을 제외하고는, 도 1 내지 도 3을 참조하여 상술한 표시 장치(10)와 실질적으로 동일할 수 있다.
일 실시예에 있어서, 표시 패널(DP)은 기판(SUB) 상의 표시 영역(DA)에 배치되는 센싱층(SL)을 포함할 수 있다. 센싱층(SL)은 박막 봉지층(TFE) 상에 배치될 수 있다. 일 실시예에 있어서, 센싱층(SL)은 제1 터치 전극(TE1), 제1 터치 절연층(TI1), 제2 터치 전극(TE2) 및 제2 터치 절연층(TI2)을 포함할 수 있다.
제1 터치 전극(TE1)은 박막 봉지층(TFE) 상에 배치될 수 있다. 일 실시예에 있어서, 제1 터치 전극(TE1)은 평면 상에서 화소 정의막(PDL)과 중첩하도록 배치될 수 있다. 제1 터치 전극(TE1)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다.
제1 터치 절연층(TI1)은 제1 터치 전극(TE1)이 배치된 박막 봉지층(TFE) 상에 배치될 수 있다. 제1 터치 절연층(TI1) 제1 터치 전극(TE1)을 커버할 수 있다. 제1 터치 절연층(TI1)은 무기 절연 물질을 포함할 수 있다. 제1 터치 절연층(TI1)으로 사용될 수 있는 무기 절연 물질의 예로는, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
제2 터치 전극(TE2)은 제1 터치 절연층(TI1) 상에 배치되고, 제1 터치 전극(TE1)과 중첩할 수 있다. 제2 터치 전극(TE2)은 제1 터치 절연층(TI1)에 형성되는 컨택홀을 통해, 제1 터치 전극(TE1)과 전기적으로 연결될 수 있다. 제2 터치 전극(TE2)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등을 포함할 수 있다.
제1 터치 전극(TE1) 및 제2 터치 전극(TE2)은 터치 전극을 구성할 수 있다. 일 실시예에서, 상기 터치 전극은 평면상에서 메쉬(mesh) 구조를 가질 수 있다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니며, 상기 터치 전극은 다양한 형태를 이룰 수 있다.
제2 터치 절연층(TI2)은 제2 터치 전극(TE2)이 배치된 제1 터치 절연층(TI1) 상에 배치될 수 있다. 제2 터치 절연층(TI2)은 제2 터치 전극(TE2)을 커버할 수 있다. 제2 터치 절연층(TI2)은 유기 절연 물질을 포함할 수 있다. 제2 터치 절연층(TI2)으로 사용될 수 있는 유기 절연 물질의 예로는, 포토레지스트(photoresist), 폴리아크릴계 수지(polyacryl-based resin), 폴리이미드계 수지(polyimide-based resin), 폴리아미드계 수지(polyamide-based resin), 실록산계 수지(siloxane-based resin), 아크릴계 수지(acryl-based resin), 에폭시계 수지(epoxy-based resin) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 일 실시예에 있어서, 제2 터치 절연층(TI2)은 유기 절연 물질을 포함하는 잉크 또는 용액을 토출시키는 잉크젯 방식에 의해 형성될 수 있다. 제2 터치 절연층(TI2)은 실질적으로 평탄한 상면을 가질 수 있다.
일 실시예에 있어서, 표시 패널(DP)은 기판(SUB) 상의 비표시 영역(NDA)에 배치되는 제1 댐부(DAM1) 및 제2 댐부(DAM2)를 포함할 수 있다. 제1 댐부(DAM1)는 도 3을 참조하여 설명한 댐부(DAM)와 실질적으로 동일할 수 있다.
제2 댐부(DAM2)는 표시 영역(DA)과 패드 영역(PA) 사이의 비표시 영역(NDA)에 배치될 수 있다. 제2 댐부(DAM2)는 유기 절연 물질을 포함하는 잉크 또는 용액을 토출시키는 잉크젯 방식으로 제2 터치 절연층(TI2)을 형성할 때, 상기 유기 절연 물질이 기판(SUB)의 가장자리 방향(예컨대, 도 13의 우측 방향)으로 넘쳐 흐르는 것(overflow)을 방지할 수 있다. 도 2에는 제2 댐부(DAM2)가 제1 댐부(DAM1)와 제3 방향(D3)으로 중첩하는 것으로 도시되었으나, 제2 댐부(DAM2)의 위치가 반드시 이에 한정되는 것은 아니다. 또한, 도 13에는 단일층인 하나의 제2 댐부(DAM2)만이 도시되었으나, 제2 댐부(DAM2)는 다층 구조를 가질 수도 있고, 표시 패널(DP)은 복수의 제2 댐부들(DAM2)을 포함할 수도 있다. 또한, 다른 실시예에 있어서, 제2 댐부(DAM2)는 생략될 수도 있다. 이 경우, 제2 터치 절연층(TI2)은 표시 영역(DA) 및 비표시 영역(NDA)에 전체적으로 형성될 수 있다. 예를 들어, 제2 터치 절연층(TI2)은 패드 영역(PA)까지 확장되어 형성될 수 있다. 이에 따라, 제2 터치 절연층(TI2)은 터치 패드 전극(PE-T)을 커버할 수 있다.
일 실시예에 있어서, 박막 봉지층(TFE) 상에 센싱층(SL)이 배치됨에 따라, 보호막(PF)은 센싱층(SL) 상에 배치될 수 있다. 예를 들어, 보호막(PF)은 제2 터치 절연층(TI2) 상에 배치될 수 있다. 일 실시예에 있어서, 보호막(PF)은 표시 영역(DA)으로부터 표시 영역(DA)과 패드 영역(PA) 사이의 영역(즉, 표시 영역(DA)에 인접한 비표시 영역(NDA)의 일부)까지 연장될 수 있다. 일 실시예에 있어서, 보호막(PF)은 제2 댐부(DAM2)를 커버할 수 있다. 또한, 보호막(PF)은 패드 영역(PA)으로부터 이격될 수 있다. 다시 말하면, 패드 영역(PA)에 인접한 보호막(PF)의 단부는 제2 댐부(DAM2)와 패드 영역(PA) 사이에 위치할 수 있다. 예를 들면, 패드 영역(PA)에 인접한 보호막(PF)의 상기 단부는 패드 영역(PA)의 경계에 위치할 수 있다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니며, 터치 패드 전극(PE-T)을 노출시킬 수 있는 경우라면, 비표시 영역(NDA)에서 보호막(PF)의 상기 단부의 위치는 다양할 수 있다.
일 실시예에 있어서, 보호막(PF)은 무기물을 포함할 수 있다. 보호막(PF)에 사용될 수 있는 무기물의 예로는 실리콘 산화물(SiO), 실리콘 질화물(SiN), 실리콘 산질화물(SiON) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 구체적으로는, 보호막(PF)은 실리콘 질화물(SiN)을 포함할 수 있다. 보호막(PF)은 단층 구조를 가지거나, 복수의 절연층들을 포함하는 다층 구조를 가질 수 있다.
터치 전달 배선(TL-T)은 터치 패드 전극(PE-T)과 전기적으로 연결될 수 있다. 일 실시예에 있어서, 터치 전달 배선(TL-T)은 표시 영역(DA)에 배치되는 터치 신호 라인에 터치 신호를 전달하는 팬아웃 배선일 수 있다. 터치 전달 배선(TL-T)은 박막 트랜지스터(TR), 발광 소자(LED), 제1 터치 전극(TE1) 및 제2 터치 전극(TE2)을 형성하는 다양한 도전층들 중 적어도 하나와 동시에 형성될 수 있다. 터치 전달 배선(TL-T)은 단층 구조를 가지거나, 복수의 도전층들을 포함하는 다층 구조를 가질 수 있다.
터치 패드 전극(PE-T)은 기판(SUB) 상의 패드 영역(PA)에 배치될 수 있다. 예를 들어, 터치 패드 전극(PE-T)은 표시 패드 전극(PE-D)과 함께 기판(SUB) 상의 패드 영역(PA)에 배치될 수 있다. 터치 패드 전극(PE-T)은 터치 전달 배선(TL-T)과 전기적으로 연결될 수 있다. 일 실시예에 있어서, 터치 패드 전극(PE-T)은 표시 영역(DA)에 배치된 박막 트랜지스터(TR), 발광 소자(LED), 제1 터치 전극(TE1) 및 제2 터치 전극(TE2)을 형성하는 다양한 도전층들 중 적어도 하나와 동시에 형성될 수 있다. 터치 패드 전극(PE-T)은 단층 구조를 가지거나, 복수의 도전층들을 포함하는 다층 구조를 가질 수 있다.
도 14 내지 도 21은 도 12의 표시 장치를 제조하는 방법의 일 예를 나타내는 단면도들이다.
도 14를 참조하면, 기판(SUB) 상에 박막 트랜지스터(TR) 및 발광 소자(LED)를 포함하는 화소, 터치 전달 배선(TL-T), 터치 패드 전극(PE-T), 제1 댐부(DAM1), 박막 봉지층(TFE), 제2 댐부(DAM2) 및 센싱층(SL)을 형성할 수 있다.
기판(110)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 외측에 위치할 수 있다. 예를 들면, 비표시 영역(NDA)은 평면 상에서 표시 영역(DA)을 둘러쌀 수 있다. 비표시 영역(NDA)은 패드 영역(PA)을 포함할 수 있다. 패드 영역(PA)은 표시 영역(DA)의 외측에 위치할 수 있다.
기판(SUB) 상의 표시 영역(DA)에 버퍼층(BFR), 액티브층(AL), 게이트 절연층(GI), 게이트 전극(GE), 층간 절연층(ILD), 소스 전극(SE) 및 드레인 전극(DE), 비아 절연층(VIA), 애노드 전극(AE), 화소 정의막(PDL), 발광층(EL), 캐소드 전극(CE), 박막 봉지층(TFE), 센싱층(SL)을 순차적으로 형성할 수 있다. 일 실시예에 있어서, 게이트 절연층(GI), 층간 절연층(ILD) 및 비아 절연층(VIA) 각각은 표시 영역(DA) 및 비표시 영역(NDA)에 전체적으로 형성될 수 있다.
기판(SUB) 상의 비표시 영역(NDA)에 터치 전달 배선(TL-T), 터치 패드 전극(PE-T), 제1 댐부(DAM1) 및 제2 댐부(DAM2)를 형성할 수 있다. 구체적으로, 터치 패드 전극(PE-T)은 패드 영역(PA)에 위치할 수 있다.
도 15를 참조하면, 기판(SUB) 상의 표시 영역(DA) 및 패드 영역(PA)에 보호막(PF)을 형성할 수 있다. 예를 들어, 보호막(PF)은 표시 영역(DA) 및 비표시 영역(NDA)에 전체적으로 형성될 수 있다. 이에 따라, 보호막(PF)은 센싱층(SL) 및 터치 패드 전극(PE-T)을 커버할 수 있다. 일 실시예에 있어서, 보호막(PF)은 실리콘 산화물(SiO), 실리콘 질화물(SiN), 실리콘 산질화물(SiON) 등의 무기물을 이용하여 형성될 수 있다. 구체적으로는, 보호막(PF)은 실리콘 질화물(SiN)을 이용하여 형성될 수 있다.
도 16을 참조하면, 보호막(PF) 상에 예비 광 투과막을 형성하고, 예비 광 투과막(LTF) 상에 투명 무기막 패턴(TIP)을 형성할 수 있다. 투명 무기막 패턴(TIP)은 예비 광 투과막(LTF)의 식각 공정에서, 마스크로써 기능할 수 있다.
이어서, 투명 무기막 패턴(TIP) 상에 금속 패턴(MP)을 형성할 수 있다. 예를 들어, 금속 패턴(MP)은 표시 영역(DA)에서는 투명 무기막 패턴(TIP)과 대응되도록 형성될 수 있다. 이에 따라, 금속 패턴(MP)은 투명 무기막 패턴(TIP)의 상면을 커버하고, 예비 광 투과막(LTF)의 식각 공정에서 마스크로써 기능할 수 있다.
일 실시예에 있어서, 도 16에 도시된 바와 같이, 금속 패턴(MP)은 비표시 영역(NDA)까지 확장되어 형성될 수 있다. 예를 들어, 금속 패턴(MP)은 패드 영역(PA)까지 확장되어 형성될 수 있다. 이에 따라, 금속 패턴(MP)은 비표시 영역(NDA)에서 보호막(PF)의 상면을 커버할 수 있다. 따라서, 후술하는 예비 광 투과막(LTF)의 식각 공정 시, 보호막(PF)은 금속 패턴(MP)에 의해 해당 식각 공정의 영향을 더욱 적게 받을 수 있다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니며, 다른 실시예에 있어서, 금속 패턴(MP)은 표시 영역(DA)에서 투명 무기막 패턴(TIPN)과 대응되도록 형성되고, 비표시 영역(NDA)에는 형성되지 않을 수도 있다.
도 17을 참조하면, 투명 무기막 패턴(TIP) 및 금속 패턴(MP)을 마스크로 이용하여, 예비 광 투과막(LTF)을 식각하여 복수의 개구부들(OP)을 형성할 수 있다. 이에 따라, 복수의 개구부들(OP)을 정의하는 광 투과막(LTF)이 형성될 수 있다. 일 실시예에 있어서, 복수의 개구부들(OP)은 건식 식각에 의해 형성될 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 복수의 개구부들(OP)은 보호막(PF)의 일부를 노출시킬 수 있다.
일 실시예에 있어서, 예비 광 투과막(LTF)을 식각하는 공정에 대해, 예비 광 투과막(LTF)은 제1 식각률을 가지고, 보호막(PF)은 상기 제1 식각률보다 낮은 제2 식각률을 가질 수 있다. 다시 말하면, 예비 광 투과막(LTF)을 식각하는 공정이 진행될 때, 보호막(PF)은 해당 식각 공정의 영향을 받지 않을 수 있다. 이에 따라, 예비 광 투과막(LTF)을 식각하는 공정이 진행될 때, 터치 패드 전극(PE-T)은 보호막(PF)에 의해 커버되므로, 해당 식각 공정에 의한 손상이 방지될 수 있다.
도 18을 참조하면, 복수의 개구부들(OP)을 정의하는 광 투과막(LTF)이 형성된 이후, 금속 패턴(MP)을 제거할 수 있다. 일 실시예에 있어서, 금속 패턴(MP)은 습식 식각을 이용하여 제거될 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다.
도 19 및 도 20을 참조하면, 기판(SUB) 상의 표시 영역(DA)에 복수의 개구부들(OP)을 채우는 예비 차광 패턴(LS)을 형성할 수 있다. 예비 차광 패턴(LS)은 복수의 개구부들(OP)을 채우면서, 광 투과막(LTF) 및 투명 무기막 패턴(TIP)을 커버하도록 형성될 수 있다. 이어서, 예비 차광 패턴(LS) 중 투명 무기막 패턴(TIP)보다 높게 형성된 부분을 제거하여 복수의 차광 패턴들(LS)을 형성할 수 있다. 다시 말하면, 차광 패턴들(LS) 각각의 상단은 연마 공정을 통해 투명 무기막 패턴(TIP)의 상단을 기준으로 평탄화될 수 있다. 이에 따라, 차광 패턴들(LS) 각각은 복수의 개구부들(OP)에 배치될 수 있다. 일 실시예에 있어서, 차광 패턴들(LS) 각각의 상단은 투명 무기막 패턴(TIP)의 상단과 동일 평면 상에 배치될 수 있다. 일 실시예에 있어서, 차광 패턴들(LS) 각각의 상면은 중간이 오목한 형태를 가질 수 있다.
도 21을 참조하면, 일 실시예에 있어서, 차광 패턴들(LS)이 형성된 이후, 패드 영역(PA)의 보호막(PF)을 선택적으로 제거하여, 터치 패드 전극(PE-T)을 노출시킬 수 있다. 일 실시예에 있어서, 패드 영역(PA)의 보호막(PF)은 전면 식각에 의해 선택적으로 제거될 수 있다. 다만 본 발명이 반드시 이에 한정되는 것은 아니며, 다른 실시예에 있어서, 예비 차광 패턴들(LS)이 형성된 이후, 예비 차광 패턴(LS) 중 투명 무기막 패턴(TIP)보다 높게 형성된 부분을 제거하기 이전에, 패드 영역(PA)의 보호막(PF)을 선택적으로 제거할 수도 있다.
도 21에 도시된 바와 같이, 보호막(PF)은 표시 영역(DA)으로부터 표시 영역(DA)과 패드 영역(PA) 사이의 영역(즉, 표시 영역(DA)에 인접한 비표시 영역(NDA)의 일부)까지 연장될 수 있다. 또한, 보호막(PF)은 패드 영역(PA)으로부터 이격될 수 있다. 예를 들면, 패드 영역(PA)에 인접한 보호막(PF)의 상기 단부는 패드 영역(PA)의 경계에 위치할 수 있다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니며, 터치 패드 전극(PE-T)을 노출시킬 수 있는 경우라면, 비표시 영역(NDA)에서 보호막(PF)의 상기 단부의 위치는 다양할 수 있다.
실시예들에 의하면, 시야각을 제어하는 차광 패턴들(LS)을 표시 패널(DP)에 내재화할 수 있다. 이에 따라, 표시 패널(DP)의 소비 전력이 감소되고, 표시 패널(DP)의 두께가 감소되며, 표시 패널(DP)의 제조 비용이 절감될 수 있다.
또한, 차광 패턴들(LS)을 표시 패널(DP)에 내재화하기 위해 식각 공정을 이용하여 광 투과막(LTF)을 형성할 때, 패드 전극들이 보호막(PF)에 의해 커버될 수 있다. 이에 따라, 식각 공정에 의한 상기 패드 전극들의 손상이 방지될 수 있다. 따라서, 표시 장치의 신뢰성이 향상될 수 있다.
도 22는 본 발명의 또 다른 실시예에 따른 표시 장치의 복수의 화소들을 나타낸 평면도이다.
도 22를 참조하면, 표시 장치(30)는 차광 패턴들(LS)의 배치를 제외하고는 도 1 내지 도 11을 참조하여 상술한 표시 장치(10) 또는 도 12 내지 도 21을 참조하여 상술한 표시 장치(20)와 실질적으로 동일할 수 있다.
일 실시예에 있어서, 차광 패턴들(LS) 각각은 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)과 평면 상에서 이격되도록 배치될 수 있다. 이에 따라, 차광 패턴들(LS)의 배치를 더욱 최소화할 수 있다. 따라서, 표시 패널(DP)의 휘도 저하를 더욱 최소화할 수 있다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 20, 30: 표시 장치 SUB: 기판
DA: 표시 영역 NDA: 비표시 영역
PA: 패드 영역 PX: 화소
SPX1, SPX2. SPX3: 제1 내지 제3 화소들
PE-D: 표시 패드 전극 PE-T: 터치 패드 전극
TFE: 박막 봉지층 SL: 센싱층
PF: 보호막 OP: 개구부
LS: 차광 패턴 LTF-A: 예비 광 투과막
LTF: 광 투과막 TIP: 투명 무기막 패턴
MP: 금속 패턴

Claims (20)

  1. 표시 영역 및 상기 표시 영역의 외측에 위치하는 패드 영역을 포함하는 기판;
    상기 기판 상의 상기 표시 영역에 배치되는 복수의 화소들;
    상기 기판 상의 상기 패드 영역에 배치되는 적어도 하나의 표시 패드 전극;
    상기 기판 상의 상기 표시 영역에 배치되고, 상기 복수의 화소들을 커버하는 박막 봉지층;
    상기 박막 봉지층 상에 배치되고, 무기물을 포함하는 보호막;
    상기 보호막 상에 배치되고, 상기 보호막의 일부를 노출시키는 복수의 개구부들을 정의하는 광 투과막; 및
    상기 복수의 개구부들 각각을 채우며 상기 보호막 상에 배치되는 복수의 차광 패턴들을 포함하는 표시 장치.
  2. 제1 항에 있어서, 동일한 식각 공정에 대해 상기 보호막의 식각률은 상기 광 투과막의 식각률보다 낮은 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서, 상기 보호막은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 이루어진 그룹에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서, 상기 복수의 화소들 각각은 복수의 서브 화소들을 포함하고,
    상기 차광 패턴은 상기 서브 화소들과 평면 상에서 이격되는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서,
    상기 광 투과막 상의 상기 표시 영역에 배치되고, 상기 복수의 개구부들과 평면 상에서 이격되는 투명 무기막 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서,
    상기 박막 봉지층과 상기 보호막 사이에 배치되고, 적어도 하나의 터치 전극을 포함하는 센싱층; 및
    상기 기판 상의 상기 패드 영역에 배치되는 적어도 하나의 터치 패드 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 기판 상의 표시 영역에 화소를 형성하고, 상기 표시 영역의 외측에 위치하는 패드 영역에 적어도 하나의 표시 패드 전극을 형성하는 단계;
    상기 기판 상의 상기 표시 영역에 상기 화소를 커버하는 박막 봉지층을 형성하는 단계;
    상기 기판 상의 상기 표시 영역 및 상기 패드 영역에 상기 박막 봉지층 및 상기 표시 패드 전극을 커버하며, 무기물을 포함하는 보호막을 형성하는 단계;
    상기 보호막 상의 상기 표시 영역에 상기 보호막의 일부를 노출시키는 복수의 개구부들을 정의하는 광 투과막을 형성하는 단계; 및
    상기 복수의 개구부들 각각에 배치되는 차광 패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  8. 제7 항에 있어서, 상기 광 투과막을 형성하는 단계는,
    상기 보호막 상의 상기 표시 영역에 예비 광 투과막을 형성하는 단계;
    상기 예비 광 투과막 상에 투명 무기막 패턴을 형성하는 단계;
    상기 기판 상의 상기 표시 영역 및 상기 패드 영역에 상기 투명 무기막 패턴의 상면 및 상기 보호막의 상면을 커버하는 금속 패턴을 형성하는 단계; 및
    상기 투명 무기막 패턴 및 상기 금속 패턴을 마스크로 이용하여, 상기 예비 광 투과막을 식각하여 상기 복수의 개구부들을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  9. 제8 항에 있어서, 상기 예비 광 투과막을 식각하는 공정에 대해 상기 보호막은 제1 식각률을 가지고, 상기 예비 광 투과막은 제2 식각률을 가지며,
    상기 제1 식각률은 상기 제2 식각률보다 낮은 것을 특징으로 하는 표시 장치의 제조 방법.
  10. 제9 항에 있어서, 상기 보호막은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 이루어진 그룹에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  11. 제8 항에 있어서, 상기 복수의 개구부들을 형성한 이후,
    상기 금속 패턴은 제거되는 것을 특징으로 하는 표시 장치의 제조 방법.
  12. 제7 항에 있어서, 상기 차광 패턴을 형성한 이후,
    상기 패드 영역의 상기 보호막을 선택적으로 제거하여, 상기 표시 패드를 노출시키는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제12 항에 있어서, 상기 패드 영역의 상기 보호막은 전면 식각에 의해 선택적으로 제거되는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 기판 상의 표시 영역에 화소를 형성하고, 상기 표시 영역의 외측에 위치하는 패드 영역에 적어도 하나의 표시 패드 전극을 형성하는 단계;
    상기 기판 상의 상기 표시 영역에 상기 화소를 커버하는 박막 봉지층을 형성하는 단계;
    상기 박막 봉지층 상의 상기 표시 영역에 적어도 하나의 센싱 전극을 포함하는 센싱층을 형성하고, 상기 패드 영역에 적어도 하나의 터치 패드 전극을 형성하는 단계;
    상기 기판 상의 상기 표시 영역 및 상기 패드 영역에 상기 센싱층, 상기 표시 패드 전극 및 상기 터치 패드 전극을 커버하고, 무기물을 포함하는 보호막을 형성하는 단계;
    상기 보호막 상의 상기 표시 영역에 상기 보호막의 일부를 노출시키는 복수의 개구부들을 정의하는 광 투과막을 형성하는 단계; 및
    상기 복수의 개구부들 각각에 배치되는 차광 패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서, 상기 광 투과막을 형성하는 단계는,
    상기 보호막 상의 상기 표시 영역에 예비 광 투과막을 형성하는 단계;
    상기 예비 광 투과막 상에 투명 무기막 패턴을 형성하는 단계;
    상기 기판 상의 상기 표시 영역 및 상기 패드 영역에 상기 투명 무기막 패턴의 상면 및 상기 보호막의 상면을 커버하는 금속 패턴을 형성하는 단계; 및
    상기 투명 무기막 패턴 및 상기 금속 패턴을 마스크로 이용하여, 상기 예비 광 투과막을 식각하여 상기 복수의 개구부들을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서, 상기 예비 광 투과막을 식각하는 공정에 대해 상기 예비 광 투과막은 제1 식각률을 가지고, 상기 보호막은 제2 식각률을 가지며,
    상기 제2 식각률은 상기 제1 식각률보다 낮은 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서, 상기 보호막은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물로 이루어진 그룹에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제15 항에 있어서, 상기 복수의 개구부들을 형성한 이후,
    상기 금속 패턴은 제거되는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제14 항에 있어서, 상기 차광 패턴을 형성한 이후,
    상기 패드 영역의 상기 보호막을 선택적으로 제거하여, 상기 표시 패드 전극 및 상기 터치 패드 전극을 노출시키는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서, 상기 패드 영역의 상기 보호막은 전면 식각에 의해 선택적으로 제거되는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020220090462A 2022-07-21 2022-07-21 표시 장치 및 이의 제조 방법 KR20240013945A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220090462A KR20240013945A (ko) 2022-07-21 2022-07-21 표시 장치 및 이의 제조 방법
US18/314,285 US20240032394A1 (en) 2022-07-21 2023-05-09 Display device and method of manufacturing the same
CN202310894354.4A CN117440716A (zh) 2022-07-21 2023-07-20 显示装置以及制造其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220090462A KR20240013945A (ko) 2022-07-21 2022-07-21 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240013945A true KR20240013945A (ko) 2024-01-31

Family

ID=89548692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220090462A KR20240013945A (ko) 2022-07-21 2022-07-21 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20240032394A1 (ko)
KR (1) KR20240013945A (ko)
CN (1) CN117440716A (ko)

Also Published As

Publication number Publication date
US20240032394A1 (en) 2024-01-25
CN117440716A (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
US10937838B2 (en) Organic light emitting display device
EP4095917A1 (en) Display substrate and manufacturing method therefor
US11574970B2 (en) Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same
US11201199B2 (en) Chip on film package including a protection layer and display device including the chip on film package
US11943976B2 (en) Display device
US12062667B2 (en) Display device
CN113130587A (zh) 有机发光二极管显示装置及其制造方法
US12041830B2 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
CN114497143A (zh) 显示装置
CN110047896B (zh) 显示基板及其制造方法、显示装置
KR20210074549A (ko) 유기발광 표시장치
CN113035908B (zh) 有机发光显示装置
KR20240013945A (ko) 표시 장치 및 이의 제조 방법
KR102538361B1 (ko) 유기발광 표시장치
CN112242426A (zh) 显示装置
CN114270523A (zh) 显示装置
US20230053184A1 (en) Display device and method of fabricating the same
US20230180556A1 (en) Display panel and display device including the same
US20240357871A1 (en) Display device and method of fabricating the same
KR102610485B1 (ko) 전계발광 표시장치
US20240122006A1 (en) Display device and method of fabricating the same
CN117881233A (zh) 显示装置和制造其的方法
CN113257870A (zh) 显示装置和制造显示装置的方法
KR20220161618A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210072360A (ko) 유기발광 표시장치