CN114420678A - 一种电容器结构及其制作方法 - Google Patents
一种电容器结构及其制作方法 Download PDFInfo
- Publication number
- CN114420678A CN114420678A CN202210314864.5A CN202210314864A CN114420678A CN 114420678 A CN114420678 A CN 114420678A CN 202210314864 A CN202210314864 A CN 202210314864A CN 114420678 A CN114420678 A CN 114420678A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- capacitor
- electrode layer
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 264
- 239000000758 substrate Substances 0.000 claims description 39
- 238000010494 dissociation reaction Methods 0.000 claims description 24
- 230000005593 dissociations Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 238000005429 filling process Methods 0.000 claims description 2
- 230000006835 compression Effects 0.000 claims 2
- 238000007906 compression Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000007731 hot pressing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种电容器结构及其制作方法，涉及半导体芯片封装制造领域。本发明先形成电容介质层，再形成在电容介质层上的第一电极层，然后通过混合键合形成第一电极层的电互连，最后再形成第二电极层，这样可以使得电容器的各层都得到很好的支撑，不会产生倾斜或倾倒问题，保证电容器的可靠性。
Description
技术领域
本发明涉及半导体芯片封装制造领域，具体涉及一种电容器结构及其制作方法。
背景技术
为了增加电容值，现有的半导体电容器往往设置为多个U型的起伏结构。具体可以参见图1，功能衬底1上设置一电连接层2，电连接层2上设置电容器，电容器包括多个分立的U型第一电极层3、覆盖第一电极层3且呈起伏结构的电容介质层4以及覆盖所述电容介质层4上的第二电极层5，这种由U型的第一电极层3所带来的起伏结构，可以增加电容器的电容值。但是在制造该电容器时，U型的第一电极层3依附于牺牲介质层的通孔结构形成，后续去除牺牲介质层时，独立的U型第一电极层3会发生倾斜或者倾倒，具体参见图2，后续形成的电容器会失效，导致电容器的功能不可靠。
发明内容
基于解决上述问题，本发明提供了一种电容器结构的制作方法，其包括以下步骤：
（1）提供临时衬底，在所述临时衬底上设置一层解离层；
（2）在所述解离层上形成一牺牲介质层，并蚀刻所述牺牲介质层形成阵列排布的多个介质柱；
（3）沉积电容介质层，所述电容介质层覆盖所述介质柱的顶面和侧壁以及所述介质柱之间露出的解离层；
（4）在所述电容介质层上沉积第一电极层，所述第一电极层覆盖所述电容介质层，并通过蚀刻工艺去除多个介质柱之间的第一电极层以使得第一电极层形成为多个倒V型的分立图案结构；
（5）在所述第一电极层上覆盖支撑介质层，并进行平坦化；
（6）形成与所述第一电极层电连接的第一接触图案，所述第一接触图案与所述支撑介质层共面形成第一键合面；
（7）提供功能衬底，所述功能衬底上包括一电连接层，所述电连接层的上表面构成为第二键合面，并将所述第一键合面与第二键合进行键合，以使得第一接触图案电连接所述电连接层；
（8）通过所述解离层移除所述临时衬底，以使得所述电容介质层的一部分外露；
（9）去除多个介质柱，以完全露出所述电容介质层；
（10）在所述电容介质层上沉积第二电极层。
作为优选的实施例，还包括步骤（11），在所述第二电极层上形成一层间介质层，并通过蚀刻和填充工艺，在所述层间介质层中形成电连接所述第二电极层的第二接触图案。
作为优选的实施例，所述多个介质柱为圆台形状，且在步骤（3）中，所述电容介质层在所述多个介质柱之间的部分与所述解离层直接接触。
作为优选的实施例，所述牺牲介质层与所述电容介质层的材质完全不同，所述牺牲介质层与所述层间介质层的材质完全不同。
作为优选的实施例，在步骤（7）中，将所述第一键合面与第二键合进行键合的方式为混合键合，具体的，所述电连接层包括与第一接触图案对应设置的电连接图案以及在电连接图案之间的顶层介质层，其中所述顶层介质层与所述层间介质层直接热压键合，所述第一接触图案与所述电连接图案之间热压键合。
作为优选的实施例，所述功能衬底内包括存储器阵列，该存储器阵列与所述电容器结构通过所述第一接触图案和所述电连接图案电连接。
本发明还提供了一种电容器结构，其由上述的电容器结构的制作方法形成，具体包括：功能衬底；电连接层，设置于所述功能衬底上；第一接触图案，电连接于所述电连接层；支撑介质层，设置于所述电连接层上，且具有多个通孔，多个通孔的底部露出所述第一接触图案；第一电极层，包括设置于所述多个通孔中的多个分立图案结构，多个分立图案结构共形于所述多个通孔的侧壁和底部；电容介质层，覆盖于所述第一电极层上；以及第二电极层，覆盖于所述电容介质层上。其中，所述第一接触图案与所述电连接层键合接合于一体。
作为优选的实施例，还包括层间介质层，覆盖于所述第二电极层上；第二接触图案，形成于所述层间介质层中且电连接所述第二电极层。
作为优选的实施例，所述多个介质柱为圆台形状，且所述功能衬底内包括存储器阵列，该存储器阵列与所述电容器结构通过所述第一接触图案和所述电连接图案电连接。
作为优选的实施例，所述牺牲介质层与所述电容介质层的材质完全不同，所述牺牲介质层与所述层间介质层的材质完全不同。
本发明的有益效果在于：本发明先形成电容介质层，再形成在电容介质层上的第一电极层，然后通过混合键合形成第一电极层的电互连，最后再形成第二电极层，这样可以使得电容器的各层都得到很好的支撑，不会产生倾斜或倾倒问题，保证电容器的可靠性。
附图说明
图1为现有的电容器结构的剖面图；
图2为现有的第一电极层的缺陷结构；
图3为临时衬底的示意图；
图4为在临时衬底上形成牺牲介质层的示意图；
图5为形成第一电极和电容介质层的示意图；
图6为形成支撑介质层后的示意图；
图7为形成第一接触图案后的示意图；
图8为键合电连接图案之前的示意图；
图9为键合电连接图案之后的示意图；
图10为移除临时载体之后的示意图；
图11为去除牺牲介质层之后的示意图；
图12为形成第二接触图案之后的示意图。
具体实施方式
本发明将通过参考实施例中的附图进行描述，可以理解的是，本技术可以以许多不同的形式实现，并且不应被解释为限于在此阐述的实施例。当然，提供这些实施例，为的是使本公开彻底且全面，并且将该技术充分地传达给本领域技术人员。的确，该技术旨在涵盖这些实施例的替代、修改和等同物，其包含在由所附权利要求所限定的技术的范围和精神内。此外，在本技术的以下具体描述中，大量特定的细节被提出，以便提供对本技术彻底的理解。但是，对本领域技术人员显而易见的是，本技术在没有这些特定的细节时是可以实现的。
本文所用的术语“顶部的”和“底部的”，上部的”和“下部的”以及“垂直的”和“水平的”和它们的各种形式，只作示例和说明的目的，并不意味着限定本技术的描述，因为提及的项目可以在位置和方向上交换。并且，这里所用的术语“大体上”和/或“大约”的意思是，指定的尺寸或参数在给定应用的可接受制造公差内是可以变化的。
本发明提供了一种电容器结构的制作方法，其通过先形成电容介质层和第一电极层，再键合至功能衬底，最后形成第二电极层的方式，实现电容器的制作；这样可以使得电容器的各层都得到很好的支撑，不会产生倾斜或倾倒问题，保证电容器的可靠性。该方法具体包括以下步骤：
（1）提供临时衬底，在所述临时衬底上设置一层解离层；
（2）在所述解离层上形成一牺牲介质层，并蚀刻所述牺牲介质层形成阵列排布的多个介质柱；
（3）沉积电容介质层，所述电容介质层覆盖所述介质柱的顶面和侧壁以及所述介质柱之间露出的解离层；
（4）在所述电容介质层上沉积第一电极层，所述第一电极层覆盖所述电容介质层，并通过蚀刻工艺去除多个介质柱之间的第一电极层以使得第一电极层形成为多个倒V型的分立图案结构；
（5）在所述第一电极层上覆盖支撑介质层，并进行平坦化；
（6）形成与所述第一电极层电连接的第一接触图案，所述第一接触图案与所述支撑介质层共面形成第一键合面；
（7）提供功能衬底，所述功能衬底上包括一电连接层，所述电连接层的上表面构成为第二键合面，并将所述第一键合面与第二键合进行键合，以使得第一接触图案电连接所述电连接层；
（8）通过所述解离层移除所述临时衬底，以使得所述电容介质层的一部分外露；
（9）去除多个介质柱，以完全露出所述电容介质层；
（10）在所述电容介质层上沉积第二电极层。
首先，参考图3，本发明所使用的临时衬底10为片状结构，其材质为金属材料，以便于后续热压键合的导热性。临时衬底10具有支撑和导热的功能，除此之外在临时衬底10上还设置有解离层11，该解离层11可以是激光解离层、热解离层或水溶液解离层。
参见图4，在解离层11上沉积一层较厚的牺牲介质层12，该牺牲介质层12在后续会利用湿法蚀刻工艺完全去除，其材料选择为氧化硅、氮氧化硅或碳氮化硅中的一种。
该牺牲介质层12通过选择性蚀刻形成多个介质柱。每个介质柱呈上窄下宽的圆台形，其具有顶面121和侧壁122，在多个介质柱之间具有间隔槽13。间隔槽13的底部露出解离层11，且间隔槽13的截面呈上宽下窄的倒圆台形，该倒圆台形与介质柱的圆台形可以是旋转对称的，且具有相同的截面积。
接着参见图5，沉积一较薄的电容介质层14，该电容介质层14从间隔槽13的底部顺着介质柱的侧壁122延伸并覆盖介质柱的顶面121。该电容介质层14为一整层结构，其材质选择为高K材料，例如氮化硅、氧化锆等，其与多个介质柱和间隔层13共形，以形成规律起伏的结构。特别的，该电容介质层14的材质与牺牲介质层12的材质不同，这样去除牺牲介质层12时，可以保护电容介质层14。
使用化学气相沉积、物理气相沉积、电镀等方法形成第一电极层15，第一电极层15的材质选择为铜、铝、钨、金等金属材料。第一电极层15与电容介质层14共形的形成，如图5所示。
选择性蚀刻所述第一电极层15的位于所述间隔槽13底部的部分，以使得第一电极层15形成为多个倒V型的分立图案结构，每个分立图案之间形成间隔部16，该间隔部16位于介质柱之间部分，且每个分立图案相互电绝缘，以便于后续形成独立的多个电容器。
然后，参见图6，在第一电极层15上覆盖支撑介质层17，该支撑介质层17填充间隔槽13，且该介质层17通过CMP工艺进行平坦化，形成一平坦面。该平坦面高于第一电极层15的最高位置，且支撑介质层17的材质可以与牺牲介质层12的材质不同，最终的，支撑介质层17需要保留以用作保护电容器。
参见图7，在支撑介质层17中刻蚀出多个露出第一电极层15顶部部分的开口，并在多个开口中填充导电材料形成第一接触图案18，第一接触图案18分别电连接第一电极层15的分立图案结构。此外，第一接触图案18与支撑介质层17的平坦面共面，该平坦面形成为第一键合面。
参见图8，提供功能衬底19，该功能衬底19内具有存储器阵列。该功能衬底19上具有电连接层，该电连接层包括与第一接触图案18一一对应的电连接图案21以及介于电连接图案21之间的顶层介质层20，该电连接层具有平坦的表面，该平坦的表面形成为第二键合面。
将第一键合面和第二键合面进行热压接合，其中，第一接触图案18与电连接图案21共晶热压键合，所述顶层介质层20与所述支撑介质层17直接共晶热压键合。热压键合时，热源通过临时衬底10进行热传递，以实现混合型的热压键合，具体参见图9。
采用激光解离、热解离或溶液解离等方式去除解离层，以实现临时衬底10与牺牲介质层12的分离，具体参见图10。经此，电容介质层14的一部分外露，且牺牲支撑层12的顶面与电容介质层14的顶部共面。
接着，参见图11，采用湿法蚀刻工艺，完全去除牺牲介质层12，以使得电容介质层14完全露出，由于所述牺牲介质层12与所述电容介质层14的材质完全不同，所述牺牲介质层12与所述支撑介质层17的材质完全不同，这样去除牺牲介质层12时，可以保证支撑介质层17和电容介质层14不受影响。支撑介质层17用于支撑电容介质层14和第一电极层15，以保持其形状。
在电容介质层14上沉积第二电极层22，其中，第二电极层22与第一电极层15的材质相同，且第一电极层15、电容介质层14和第二电极层22构成为电容器结构。同样的，该第二电极层22具有与电容介质层14相同的形状，以保证其电容器的电容值。
最后，参见图12，在第二电极层22上覆盖层间介质层23，该层间介质层23的高度高于第二电极层22的最高位置。并且，通过蚀刻工艺在层间介质层23中形成开口并填充导电材料形成第二接触图案24，第二接触图案24电连接于第二电极层22。该第一接触图案18与第二接触图案24在功能衬底19上的投影没有交叠。
至此，形成所需的电容器，该方法先形成电容介质层14，再形成在电容介质层14上的第一电极层15，然后通过混合键合形成第一电极层15的电互连，最后再形成第二电极层22，这样可以使得电容器的各层都得到很好的支撑，不会产生倾斜或倾倒问题，保证电容器的可靠性。
根据上述电容器的制作方法，本发明还提供了一种电容器结构，具体参见图12，包括：功能衬底；电连接层，设置于所述功能衬底上；第一接触图案，电连接于所述电连接层；支撑介质层，设置于所述电连接层上，且具有多个通孔，多个通孔的底部露出所述第一接触图案；第一电极层，包括设置于所述多个通孔中的多个分立图案结构，多个分立图案结构共形于所述多个通孔的侧壁和底部；电容介质层，覆盖于所述第一电极层上；以及第二电极层，覆盖于所述电容介质层上；其中，所述第一接触图案与所述电连接层键合接合于一体。
进一步的，还包括层间介质层，覆盖于所述第二电极层上；第二接触图案，形成于所述层间介质层中且电连接所述第二电极层。
进一步的，所述多个介质柱为圆台形状，且所述功能衬底内包括存储器阵列，该存储器阵列与所述电容器结构通过所述第一接触图案和所述电连接图案电连接。
进一步的，所述牺牲介质层与所述电容介质层的材质完全不同，所述牺牲介质层与所述层间介质层的材质完全不同。
为了说明和描述的目的，本技术的前面的详细描述已经呈现。其并不旨在将本技术详尽或限制于所公开的精确形式。根据上述教导的许多修改和变化是可以的。选择所描述的实施例是为了最好地解释本技术的原理及其实际应用，从而确保其他本领域的技术人员最好地利用各种实施例中的技术和适用于预期的特定用途的各种修改。本技术的范围由所附的权利要求限定。
本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。
虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。
Claims (10)
1.一种电容器结构的制作方法，其特征在于，包括以下步骤：
（1）提供临时衬底，在所述临时衬底上设置一层解离层；
（2）在所述解离层上形成一牺牲介质层，并蚀刻所述牺牲介质层形成阵列排布的多个介质柱；
（3）沉积电容介质层，所述电容介质层覆盖所述介质柱的顶面和侧壁以及所述介质柱之间露出的解离层；
（4）在所述电容介质层上沉积第一电极层，所述第一电极层覆盖所述电容介质层，并通过蚀刻工艺去除多个介质柱之间的第一电极层以使得第一电极层形成为多个倒V型的分立图案结构；
（5）在所述第一电极层上覆盖支撑介质层，并进行平坦化；
（6）形成与所述第一电极层电连接的第一接触图案，所述第一接触图案与所述支撑介质层共面形成第一键合面；
（7）提供功能衬底，所述功能衬底上包括一电连接层，所述电连接层的上表面构成为第二键合面，并将所述第一键合面与第二键合进行键合，以使得第一接触图案电连接所述电连接层；
（8）通过所述解离层移除所述临时衬底，以使得所述电容介质层的一部分外露；
（9）去除多个介质柱，以完全露出所述电容介质层；
（10）在所述电容介质层上沉积第二电极层。
2.根据权利要求1所述的电容器结构的制作方法，其特征在于：还包括步骤（11），在所述第二电极层上形成一层间介质层，并通过蚀刻和填充工艺，在所述层间介质层中形成电连接所述第二电极层的第二接触图案。
3.根据权利要求1所述的电容器结构的制作方法，其特征在于：所述多个介质柱为圆台形状，且在步骤（3）中，所述电容介质层在所述多个介质柱之间的部分与所述解离层直接接触。
4.根据权利要求2所述的电容器结构的制作方法，其特征在于：所述牺牲介质层与所述电容介质层的材质完全不同，所述牺牲介质层与所述支撑介质层的材质完全不同。
5.根据权利要求2所述的电容器结构的制作方法，其特征在于：在步骤（7）中，将所述第一键合面与第二键合进行键合的方式为混合键合，具体的，所述电连接层包括与第一接触图案对应设置的电连接图案以及在电连接图案之间的顶层介质层，其中所述顶层介质层与所述支撑介质层直接热压键合，所述第一接触图案与所述电连接图案之间热压键合。
6.根据权利要求5所述的电容器结构的制作方法，其特征在于：所述功能衬底内包括存储器阵列，该存储器阵列与所述电容器结构通过所述第一接触图案和所述电连接图案电连接。
7.一种电容器结构，其由权利要求1-6任一项所述的电容器结构的制作方法形成，其特征在于，该电容器结构包括：
功能衬底；
电连接层，设置于所述功能衬底上；
第一接触图案，电连接于所述电连接层；
支撑介质层，设置于所述电连接层上，且具有多个通孔，多个通孔的底部露出所述第一接触图案；
第一电极层，包括设置于所述多个通孔中的多个分立图案结构，多个分立图案结构共形于所述多个通孔的侧壁和底部；
电容介质层，覆盖于所述第一电极层上；以及
第二电极层，覆盖于所述电容介质层上；
其中，所述第一接触图案与所述电连接层键合接合于一体。
8.根据权利要求7所述的电容器结构，其特征在于：还包括层间介质层，覆盖于所述第二电极层上；第二接触图案，形成于所述层间介质层中且电连接所述第二电极层。
9.根据权利要求7所述的电容器结构，其特征在于：所述多个介质柱为圆台形状，且所述功能衬底内包括存储器阵列，该存储器阵列与所述电容器结构通过所述第一接触图案和所述电连接图案电连接。
10.根据权利要求8所述的电容器结构，其特征在于：所述牺牲介质层与所述电容介质层的材质完全不同，所述牺牲介质层与所述层间介质层的材质完全不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210314864.5A CN114420678B (zh) | 2022-03-29 | 2022-03-29 | 一种电容器结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210314864.5A CN114420678B (zh) | 2022-03-29 | 2022-03-29 | 一种电容器结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114420678A true CN114420678A (zh) | 2022-04-29 |
| CN114420678B CN114420678B (zh) | 2022-06-07 |
Family
ID=81263967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210314864.5A Active CN114420678B (zh) | 2022-03-29 | 2022-03-29 | 一种电容器结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114420678B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0883892A (ja) * | 1994-09-12 | 1996-03-26 | Nec Corp | 半導体装置及びその製造方法 |
| JP2003324161A (ja) * | 2002-05-07 | 2003-11-14 | Matsushita Electric Ind Co Ltd | 容量素子およびその製造方法 |
| KR20040059751A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체장치의 캐패시터 제조방법 |
| CN107731794A (zh) * | 2017-09-29 | 2018-02-23 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN108336068A (zh) * | 2017-12-06 | 2018-07-27 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN111223843A (zh) * | 2018-11-26 | 2020-06-02 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法和包含它的半导体存储器 |
| CN114078855A (zh) * | 2020-08-21 | 2022-02-22 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
-
2022
- 2022-03-29 CN CN202210314864.5A patent/CN114420678B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0883892A (ja) * | 1994-09-12 | 1996-03-26 | Nec Corp | 半導体装置及びその製造方法 |
| JP2003324161A (ja) * | 2002-05-07 | 2003-11-14 | Matsushita Electric Ind Co Ltd | 容量素子およびその製造方法 |
| KR20040059751A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체장치의 캐패시터 제조방법 |
| CN107731794A (zh) * | 2017-09-29 | 2018-02-23 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN108336068A (zh) * | 2017-12-06 | 2018-07-27 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN111223843A (zh) * | 2018-11-26 | 2020-06-02 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法和包含它的半导体存储器 |
| CN114078855A (zh) * | 2020-08-21 | 2022-02-22 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114420678B (zh) | 2022-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6609712B2 (ja) | ３ｄコンデンサ構造 | |
| US9793340B2 (en) | Capacitor structure | |
| TWI292204B (en) | Semiconductor device and method for manufacturing the same | |
| CN100468712C (zh) | 穿通电极、设有穿通电极的隔片及其制造方法 | |
| KR102406583B1 (ko) | 반도체 장치 | |
| US20070235790A1 (en) | Capacitor structure of semiconductor device and method of fabricating the same | |
| CN111244065A (zh) | 集成电路电容器阵列结构、半导体存储器及制备方法 | |
| CN104037176B (zh) | 接触结构以及采用所述接触结构的半导体存储元件 | |
| KR100672673B1 (ko) | 커패시터 구조 및 그 제조방법 | |
| US8679937B2 (en) | Method for fabricating a capacitor and capacitor structure thereof | |
| US8339765B2 (en) | Capacitor | |
| US20210020737A1 (en) | Capacitor and method for producing the same | |
| CN114420678B (zh) | 一种电容器结构及其制作方法 | |
| US6930341B2 (en) | Integrated circuits including insulating spacers that extend beneath a conductive line | |
| KR100955940B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| CN112563238A (zh) | 半导体装置 | |
| CN114937739B (zh) | 一种电容器的形成方法及电容器 | |
| CN116264765A (zh) | 半导体结构的制作方法及半导体结构 | |
| CN116507113A (zh) | 半导体结构的制作方法及半导体结构 | |
| US20070037349A1 (en) | Method of forming electrodes | |
| JP3987703B2 (ja) | 容量素子及びその製造方法 | |
| CN101399225A (zh) | 半导体器件及其制造方法 | |
| US11792974B2 (en) | Semiconductor structure and manufacturing method thereof | |
| KR100480602B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| US6521937B1 (en) | Memory cell device including overlapping capacitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A capacitor structure and its manufacturing method Effective date of registration: 20231007 Granted publication date: 20220607 Pledgee: Industrial and Commercial Bank of China Limited Weihai Branch Pledgor: WEIHAI JIARUI OPTOELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2023980059987 |