CN114402441A - 用于初始化量子点的部件 - Google Patents

用于初始化量子点的部件 Download PDF

Info

Publication number
CN114402441A
CN114402441A CN202080065560.9A CN202080065560A CN114402441A CN 114402441 A CN114402441 A CN 114402441A CN 202080065560 A CN202080065560 A CN 202080065560A CN 114402441 A CN114402441 A CN 114402441A
Authority
CN
China
Prior art keywords
potential well
gate electrode
electronic component
quantum
quantum dots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080065560.9A
Other languages
English (en)
Inventor
M·库内
H·布鲁姆
L·施莱伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Rheinisch Westlische Technische Hochschuke RWTH
Original Assignee
Forschungszentrum Juelich GmbH
Rheinisch Westlische Technische Hochschuke RWTH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH, Rheinisch Westlische Technische Hochschuke RWTH filed Critical Forschungszentrum Juelich GmbH
Publication of CN114402441A publication Critical patent/CN114402441A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single-electron tunnelling devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/40—Bus coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Software Systems (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及用于初始化量子位的量子力学状态的电子部件(10)，所述电子部件由具有栅电极组件(16,18)的半导体部件或类半导体结构形成。本发明还涉及用于这种电子部件(10)的方法。

Description

用于初始化量子点的部件
技术领域
本发明涉及一种用于初始化量子位的量子力学状态的电子部件，该电子部件由半导体部件或具有栅电极组件的类半导体结构形成。
此外，本发明涉及一种用于这种电子部件的方法。
背景技术
传统计算机使用带有集成电路的半导体构件工作。这些电路始终在基于逻辑“0”或“1”(即开关“开”或“关”)的系统的情况下工作。在半导体存储器的情况下，这通过以下方式实现，即，电位要么高于要么低于阈值。这两种状态构成了计算机中的最小单位，并且称为“比特”。
这些半导体构件通常由掺杂的硅元素组成以实现电路。那么例如，晶体管电路可以布置在这样的半导体构件中并且相联以形成逻辑电路。由于不断改进的化学和物理制造工艺，这些半导体构件在此期间能以越来越极限的紧凑性生产。然而，这种紧凑性正在达到其物理极限。电路的密度和温度通常都会导致在这种半导体构件中出现问题。因此尤其是，还可以通过更多的层模型、更高的开关节拍或还有在半导体材料的选择时来实现优化。然而，对于许多应用来说，例如在密码技术或计算天气或气候模型时，由于数据量巨大，计算能力通常是不够的。
为了显著提高计算能力，针对所谓的量子计算机的模型早已为人所知。然而，从技术上讲，由于各种原因，量子计算机迄今尚未实现。量子计算机的模型设置成：利用粒子(例如电子)的量子力学状态。在此，具有两个状态作为用于存储信息的最小单位的量子力学体系称为“量子位(Qubit)”。量子位例如通过量子力学状态“向上”自旋和“向下”自旋来定义。
无论相应选择何种材料体系，电子自旋量子位的原理始终相同。在此，半导体异质结构用作基底。半导体异质结构包含二维电子气(2DEG)。半导体异质结构是在彼此之上生长的具有不同成分的半导体单晶层。这些层结构在其电子和光学特性方面提供了许多技术相关的量子化效应。因此它们特别适用于微电子部件的制造。目前用于制造半导体异质结构的最重要的材料组合是GaAs/AlGaAs体系。
半导体异质结构在此在不同材料的界面上形成所谓的量子薄膜。所述量子薄膜尤其是由于两种材料中不同的能量比而出现。由此预设的能量分布导致来自周围环境的电荷载体聚集在量子薄膜中。在那里，电荷载体在其运动自由度方面很大程度地局限于所述层，并形成二维电子气(2DEG)。
纳米材料结构称为量子点。半导体材料特别适合于此。电荷载体(不仅电子而且还有空穴)在一量子点中在其可运动性方面如此程度地受到限制，使得其能量不再能够具有连续值，而始终只能还具有离散值。二维电子气(2DEG)内的势景观借助施加到部件表面上的纳米级栅电极(所谓的栅极)形成，从而可以将单个电子捕获在量子点中。然后这些电子的自旋用作形成逻辑量子位的基础。
借助外部磁场，电子态可以关于它们的自旋态(塞曼效应)进行分裂，并且因此可以单独处理。然后这些电子的自旋用作本征态的基础，以便形成逻辑量子位。此外，由于量子力学效应，也可以实现这两种本征态的叠加态。
从US2017/0317203A1已知一种量子点装置，其包括至少三个传导层和至少两个绝缘层。在此，这三个传导层彼此电绝缘。在那描述了：一传导层由与相应其它两个传导层不同的材料组成。例如，传导层可以完全和/或部分地由铝、金、铜或多晶硅组成。而绝缘层例如由氧化硅、氮化硅和/或氧化铝组成。在此，传导层和绝缘层之间的连接尤其是引起：在使用电压脉冲的情况下使单个电子穿过装置的量子点。
在该量子点装置中，电子被准捕获在势阱(Potentialmulde)中。在此，电子通过量子力学隧穿从量子点运动到量子点。当电子在较长距离上运动时，这可能导致有关量子力学状态的信息内容不准确或失真。
WO2017/020095A1公开了一种可扩展的架构，其针对用于执行量子处理的处理设备。该架构基于全硅CMOS制造技术。基于晶体管的控制电路与无电势的门一起使用，以运行二维量子位阵列。量子位由包括在量子点中的单个电子的自旋态定义。在此描述了更高的层次，即如何可以例如通过晶体管等而电操控单个量子位，包括量子位操作和读出。尽管有讨论到“可扩展架构”，但所示的阵列不允许任何真正的扩展，即尤其是低温电子设备的集成，因为不能在量子位之间创造空间。
US8,164,082B2描述了一种自旋总线量子计算机架构，其包括自旋总线，该自旋总线由多个强耦合且始终基于量子位的量子位组成，其定义了自旋量子位链。大量携带信息的量子位布置在自旋总线的量子位旁边。电极形成于携带信息的量子位和自旋总线量子位，以实现控制量子位之间的耦合的建立和断开，从而实现控制每个携带信息的量子位和相邻的自旋总线量子位之间的耦合的建立和断开。自旋总线架构实现在长距离上快速且可靠地耦合量子位。
在EP3016035B1中描述了一种处理装置和用于运行该处理装置的方法，尤其是，但不排他地，该发明涉及一种可控制以执行绝热量子计算的量子处理装置。
为此，量子处理器具有以下特征：多个量子位元和具有多个控制构件的控制结构，其中，每个控制构件布置为用于控制多个量子位元。控制结构是可控制的，以在使用量子位元的情况下执行量子计算，其中，量子位元的量子状态在一个或多个施主原子(Donatoratome)的核自旋或电子自旋中被编码。施主原子布置在嵌入半导体结构中的平面中。在此，第一集合的施主原子如此布置以便用于对与量子计算相关的量子信息进行编码。
第二集合的施主原子如此布置，使得所述第二集合的施主原子实现在第一集合的施主原子中的一个或多个施主原子之间的电磁耦合。第一集合的施主原子以二维矩阵布置结构布置。多个控制构件具有第一集合的细长控制构件，其布置在包含施主原子的平面上方的第一平面中。设置有第二集合的细长的控制构件，其布置在具有施主原子的平面下方的第二平面中。
为了实现通用量子计算机，必须实现量子位在至少几微米的距离上耦合，以便尤其是为本地控制电子设备提供空间。必须设置有如下结构和结构元件，所述结构和结构元件可实现将量子点运送到不同目的地，以便能够建立逻辑电路。在现有技术中已经有一些方法，在所述方法中，一维或二维阵列由单独的量子点构成，然后电子可以运送通过这些量子点。由于需要非常大数量的栅电极以及由此要设定的电压，借助这种方法，在没有很大的耗费的情况下或甚至根本无法实现在几微米上的耦合。
在单个量子位上的操作已经可以在令人满意的程度下控制和评估，而将量子位互连成逻辑电路可能是一个核心的且未解决的问题，以便能够实现通用量子计算机。必须存在能限定的量子力学状态，以便能够完成实现这样的逻辑电路。
发明内容
因此，本发明的任务是消除现有技术的缺点并创造一种电子部件，该电子部件允许利用量子点实现逻辑电路，其中，应建立用于初始化例如一个量子位的量子力学状态。
根据本发明，该任务通过开头提到的类型的用于初始化量子位的量子力学状态的电子部件解决，包括：
a)具有二维电子气或电子空穴气的基底；
b)用于将栅电极组件与电压源连接的电接触部；
c)具有栅电极的栅电极组件，栅电极组件布置在电子部件的面上以在基底中产生势阱；
d)贮存器，贮存器设置作为用于电荷载体的施主；
e)栅电极组件的栅电极具有平行伸延的电极指，其中
i.基底中的第一栅电极组件的栅电极形成静态势阱，在静态势阱中量子点从贮存器被引入到量子点中；
ii.第二栅电极组件的栅电极形成在基底中能运动的势阱，其中，电荷载体能在其量子力学状态下借助所述势阱平移；
f)用于将两个量子点从贮存器转移到静态势阱中的器件；
g)用于量子点的定向或分裂的激励器；
h)用于将电荷载体从静态势阱转移到能运动的势阱的器件。
该任务还通过用于这种电子部件的方法来实现，方法具有以下方法步骤：
a)将两个电荷载体从贮存器引入到静态势阱中；
b)将能运动的势阱引导到静态势阱处；
c)在静态势阱与能运动的势阱之间交换，从而电荷载体处于能运动的势阱中，
d)借助激励器限定地定向静态势阱中和能运动的势阱中的量子点；
e)将能运动的势阱引导离开。
本发明原则上基于物理泡利原理，即一电子能级永远不会被具有相同自旋的电子占据。现在一方面借助栅电极产生静态势阱，并且另一方面借助栅电极产生能运动的势阱。一能级的一对电荷载体从贮存器被引入到静态势阱中。接着将这对电荷载体分裂。在此，一个量子点被转移到能运动的势阱中。借助激励器，量子点在该级上的量子力学状态(在电子的情况下是自旋)限定地定向。能运动的势阱中的量子点现在能以已知的量子力学状态借助能运动的势阱(例如作为初始化的量子位)运走。
为了借助能运动的势阱将量子点引入静态势阱处，量子点必须能够在较长的距离上平移穿过基底而不改变量子力学状态。为此，量子点被准捕获在势阱中，该势阱通过栅电极组件以合适的方式产生。势阱则连续且定向地运动穿过基底，并且带动量子点以其量子力学状态在距离上运动。为了势阱的连续运动，栅电极的电极指相应地互连。
根据本发明的电子部件的有利设计方案在于，所述激励器构造为磁体，所述磁体产生梯度磁场以用于初始化静态势阱中的量子点。根据磁场的定向，一能级的量子点限定地定向。在该部件的通常小的结构的情况下，可以优选使用微磁体，所述微磁体可以良好地集成在半导体部件中。因此，梯度磁场用于初始化静态势阱中的量子点。振荡磁场也可以用作梯度磁场。该梯度磁场使量子点运动到期望的位置量子力学状态。由此可以初始化电子部件，以便该电子部件则可以与在同一能级上引入的量子点相互作用。
在根据本发明的电子部件的另一有利设计方案中，第一栅电极的栅电极构造静态双势阱，其中，设置有用于将量子点从静态双势阱的一静态势阱平移到下一静态势阱中的器件。由此，每个静态势阱分别具有同一级的带有不同量子力学状态的量子点。状态的限定的定向在此又通过激励器确定。在此，势阱分别被已知的量子力学状态(在电子的情况下是自旋)占据。通过将保持在双势阱中的量子点之一与运动的势阱的量子点而与运动的量子点交换，由此运动的量子点获得限定的量子力学状态。
根据本发明的用于这种电子部件方法的相应有利设计方案在于，在进一步的步骤中，将静态势阱构造为双势阱。随后，双势阱的两个静态势阱分别被具有不同的量子力学已知的状态的电荷载体占据。能运动的势阱现在引导到静态双势阱处。相应地发生电荷载体在静态势阱和能运动的势阱之间的交换。然后可以将带有量子点的能运动的势阱引导离开。因此，能运动的势阱包含其量子力学状态是已知的量子点，其然后可以用来初始化例如量子位。
在电子部件的优选设计方案中，栅电极组件由两个平行的栅电极组成，栅电极形成通道状结构。该措施用于：势阱只能在基底中的特定轨道上运动。
在这种电子部件的有利设计方案中，基底包含砷化镓(GaAs)和/或硅锗(SiGe)。这些材料能够产生二维电子气，在该二维电子气中可以产生、保持量子点并且运动量子点。在砷化镓的情况下，量子点被电子占据。在硅锗的情况下，量子点被缺少电子的空穴占据。
电子部件的另外的优选构造方案可以通过以下方式实现，即，用于运动的势阱的分别相互连接的栅电极构造为能被周期性地和/或相移地加载电压。该措施使势阱能够连续地引导穿过基底。因此，位于势阱中的量子点可以借助势阱平移穿过基底。在此，该量子点不失去其原始的量子力学状态。
电子部件的优选设计方案在于，栅电极的相应至少每第三个电极指相互连接以用于能运动的势阱。由此应实现：势阱总是在至少一个周期上得到确保，势阱在该周期上运动。只有这样，才实现势阱连同量子点的连续运动。原则上，在栅电极相互连接时，其它组合也是可能的，只要可以执行势阱与量子点一起的运动。相应地，针对根据本发明的用于电子部件的方法的有利的设计方案通过以下得到：相应至少每第三个电极指相互连接，并且周期性地被加载电压。
根据本发明的电子部件的另一有利设计方案在于，设置有用于与量子计算机的量子位连接的连接器件。量子点在更大的距离上平移的状态在量子计算机的情况下特别适合。在此，适用的是将量子位相互连接。因此，电子部件必须具有将至少两个量子位互连的接触可能性，以便将量子点的量子状态从一量子位转移到另一量子位。
其它设计和优点由从属权利要求的主题以及附图连同相关的描述得到。下面参照附图更详细地阐释实施例。本发明不应仅局限于所列举的实施例。本发明应涉及现在和将来本领域技术人员认为对于实现本发明显而易见的所有对象。随后的详细描述涉及本公开的当前最佳的可能实施方式。所述实施方式仅用于更详细地阐释本发明。因此，说明书不应在限制性的意义下理解，而仅仅用于说明本发明的一般原理，因此本发明的范围最好由所附权利要求限定。在此，引用的现有技术被认为是与本发明有关的公开内容的一部分。
附图说明
图1以示意性俯视图示出用于初始化具有静态双势阱的量子点的量子状态的电子部件。
图2以剖面图示出根据本发明的具有用于初始化和读出量子位的双势阱的电子部件的实施例的原理图。
图3以剖面图示出根据本发明的具有用于初始化量子位的双势阱的电子部件的实施例的原理图。
图4以示意性俯视图示出具有静态势阱的用于初始化量子点的量子状态的电子部件。
图5以剖面图示出根据本发明的具有用于初始化量子位的势阱的电子部件的实施例的原理图。
具体实施方式
在图1中示出针对根据本发明的电子部件10的第一实施例，该电子部件又由半导体异质结构形成。该部件的结构优选处于纳米级尺寸。未掺杂的硅锗(SiGe)用作用于电子部件10的基底12。电子部件10如此设计，使得该电子部件包含二维电子气(2DEG)。在基底12的面14上设置有栅电极组件16,18。
栅电极组件16具有两个栅电极20,22。各个栅电极20,22借助绝缘层24以合适的方式彼此电分离。栅电极组件16的栅电极20,22为此分层设置，其中，在栅电极组件16的每个栅电极20,22之间设置绝缘层24。栅电极20,22还包括在基底12的面14上彼此平行布置的电极指26,28。
通过电联接部给栅电极组件16,18供应适当的电压。通过适当地向栅电极组件16的栅电极20,22施加正弦走向的电压，在基底12中产生能运动的势阱。在该势阱中捕获的量子点42或电荷载体因此可以平移穿过基底。通过利用正弦电压适当地操控栅电极20,22的电极指26,28，势阱纵向地平移穿过基底12。被准捕获在这种势阱中的量子点42可以借助该势阱在由SiGe构成的基底12的二维电子气中平移较长的距离，而不经历量子力学的状态变化。
栅电极组件18构造静态双势阱。为此，栅电极组件18包括势垒栅电极36,38,40，并且除了泵栅电极42之外，还包括另外的泵栅电极44，其可以将量子点或电荷载体置于运动或振荡中。泵栅电极42,44交替布置在势垒栅电极36,38和40之间。栅电极36,38,40,42,44分别具有电极指37,39,41,43,45。
用于引入电荷变化的贮存器49联接到势垒栅电极组件18处。
图2以剖面图示出针对根据本发明的电子部件10的第一实施例，该电子部件由半导体异质结构形成。该部件的结构优选处于纳米级尺寸。未掺杂的硅锗(SiGe)用作用于电子部件10的基底12。电子部件10如此设计，使得该电子部件包含二维电子气(2DEG)。在基底12的面14上设置有栅电极组件16,18。
栅电极组件16具有两个栅电极20,22。各个栅电极20,22借助绝缘层24以合适的方式彼此电分离。栅电极组件16,18为此分层设置，其中，在每个栅电极20,22之间相应设置绝缘层24。栅电极20,22还包括在基底12的面14上彼此平行布置的电极指26,28。
通过电联接部给栅电极组件16,18供应适当的电压。通过适当地向栅电极组件16的栅电极20,22施加正弦走向的电压，在基底12中产生势阱30。在该势阱30中捕获的量子点32或电荷载体因此可以平移穿过基底。通过利用正弦电压适当地操控电极指26,28，势阱30纵向地平移穿过基底。被准捕获在这种势阱30中的量子点32或电荷载体可以借助该势阱30在由SiGe构成的基底12的二维电子气中平移较长的距离，而不经历量子力学的状态变化。
与此相对，栅电极组件18构造静态双势阱34。为此，栅电极组件18包括势垒栅电极36,38,40和两个泵栅电极42,44，其可以将量子点32,50,54或电荷载体置于运动或振荡中。泵栅电极42,44分别布置在势垒栅电极36,38,40之间。栅电极组件18的栅电极36,38,40,42,44也分别通过绝缘层24分离。栅电极36,38,40,42,44分别具有电极指37,39,41,43,45。在该剖面图中可以看到电极指37,39,41,43,45。
在该图中，在栅电极组件16,18下方，示意性地示出用于初始化量子点中的量子位的量子状态的电子部件10在基底12中的走向。示出势阱30,34在基底12中的走向的序列A至F以阐释功能。栅电极组件16的电极指26,28构造穿过基底12能运动的势阱30。势阱30的运动在此通过电极指26,28的适当互连发生。为此，栅电极组件16的电极指26,28周期性地交替相互连接，这引起了势阱30几乎连续运动穿过基底12。
电子部件10基于物理泡利原理，即一电子能级永远不会被具有相同自旋的电子占据。一方面借助栅电极36,38,40和42,44产生静态双势阱34，并且另一方面借助栅电极20,22产生能运动的势阱30。两个电荷载体48从贮存器49被引入到静态双势阱34的第一势阱46中。利用激励器51例如借助梯度磁场和泵栅电极42,44将电荷载体48分裂和定向。分裂的电荷载体50隧穿到双势阱34的第二静态势阱52中，这用箭头53所示出。仅还有电荷载体54保留在第一静态势阱中。势阱46,48中的量子点50,54的量子状态通过所施加的梯度磁场的定向是已知的。
另一量子点32借助能运动的势阱30被引导到同一能级中的双势阱34的第二静态势阱52处。量子点32的量子力学状态是未知的。箭头58表示量子点32连同能运动的势阱30的平移方向。第二静态势阱52的量子点50与能运动的势阱30的量子点32交换。量子点50的量子力学状态是已知的，现在例如量子位处于能运动的势阱30中并且初始化。
如果量子点32具有与现在为初始化而引导离开的量子点50相同的自旋，则量子点32又隧穿到双势阱34的第一静态势阱46中。此处未示出的传感器元件因此将不会检测到电荷变化。如果量子点50和32的量子力学状态不同，则可以探测到电荷变化。所述交换用箭头60表示。
图3以剖面图示出针对根据本发明的电子部件10的另一实施例，该电子部件由半导体异质结构形成。该部件10的结构优选处于纳米级尺寸。未掺杂的硅锗(SiGe)用作用于电子部件10的基底12。电子部件10如此设计，使得该电子部件包含二维电子气(2DEG)。在基底12的面14上设置有栅电极组件16,18。
栅电极组件16在此也具有两个栅电极20,22。各个栅电极20,22借助绝缘层24以合适的方式彼此电分离。栅电极组件16,18为此分层设置，其中，在每个栅电极20,22之间分别设置绝缘层24。栅电极20,22还包括在基底12的面14上彼此平行布置的电极指26,28。
通过电联接部给栅电极组件16,18供应适当的电压。通过适当地向栅电极组件16的栅电极20,22施加正弦走向的电压，在基底12中产生势阱30。在该势阱30中捕获的量子点或电荷载体因此可以平移穿过基底。通过利用正弦电压适当地操控电极指26,28，势阱30纵向地平移穿过基底。被准捕获在这种势阱30中的量子点或电荷载体可以借助该势阱30在由SiGe构成的基底12的二维电子气中平移较长的距离，而不经历量子力学的状态变化。
与此相对，栅电极组件18构造静态双势阱34。为此，栅电极组件18包括势垒栅电极36,38,40和两个泵栅电极42,44，其可以将量子点32,50,54或电荷载体48置于运动或振荡中。泵栅电极42,44分别布置在势垒栅电极36,38,40之间。栅电极组件18的栅电极36,38,40,42,44也分别通过绝缘层24分离。栅电极36,38,40,42,44分别具有电极指37,39,41,43,45。在该剖面图中可以看到电极指37,39,41,43,45。
在该图中，在栅电极组件16,18下方，示意性地示出用于初始化量子点中的量子位的量子状态的电子部件10在基底12中的走向。示出势阱30,34在基底12中的走向的序列A至D以阐释功能。栅电极组件16的电极指26,28构造穿过基底12能运动的势阱30。势阱30的运动在此通过电极指26,28的适当互连发生。为此，栅电极组件16的电极指26,28周期性地交替相互连接，这引起了势阱30几乎连续运动穿过基底12。
一方面借助栅电极36,38,40和42,44产生静态双势阱34，并且另一方面借助栅电极20,22产生能运动的势阱30。两个电荷载体48从贮存器49被引入到静态双势阱34的第一势阱46中。电荷载体48利用激励器51例如借助梯度磁场被分裂和定向。分裂的电荷载体50量子力学地隧穿到双势阱34的第二静态势阱52中，这用箭头53所示出。仅还有电荷载体54保留在第一静态势阱46中。势阱46,48中的量子点50,54的量子状态通过所施加的梯度磁场的定向是已知的。
能运动的势阱30被引导到双势阱34的第二静态势阱52处。
通过隧穿(箭头53)，电荷载体50从静态势阱52到达能运动的势阱30中。量子点50现在可以借助能运动的势阱30引导离开，箭头58。量子点50的量子力学状态是已知的，由此可以例如初始化量子位。
在图4中示出针对根据本发明的电子部件10的另一实施例，该电子部件又由半导体异质结构形成。该部件10的结构优选处于纳米级尺寸。未掺杂的硅锗(SiGe)用作用于电子部件10的基底12。电子部件10如此设计，使得该电子部件包含二维电子气(2DEG)。在基底12的面14上设置有栅电极组件16,18。
栅电极组件16具有两个栅电极20,22。各个栅电极20,22借助绝缘层24以合适的方式彼此电分离。栅电极组件16的栅电极20,22为此分层设置，其中，在栅电极组件16的每个栅电极20,22之间设置绝缘层24。栅电极20,22还包括在基底12的面14上彼此平行布置的电极指26,28。
通过电联接部给栅电极组件16,18供应适当的电压。通过适当地向栅电极组件16的栅电极20,22施加正弦走向的电压，在基底12中产生能运动的势阱30。在该势阱30中捕获的量子点42或电荷载体因此可以平移穿过基底12。通过利用正弦电压适当地操控电极指26,28，势阱30纵向地平移穿过基底12。被准捕获在这种势阱中的量子点42可以借助该势阱30在由SiGe构成的基底12的二维电子气中平移较长的距离，而不经历量子力学的状态变化。
栅电极组件18构造静态势阱。为此，栅电极组件18包括势垒栅电极36,40和除此以外泵栅电极42，其可以将量子点或电荷载体置于运动或振荡中。泵栅电极42布置在势垒栅电极36和40之间。栅电极36,40,42分别具有电极指37,41,43。
用于引入电荷变化的贮存器49联接到势垒栅电极组件18处。
图5以剖面图示出针对根据本发明的电子部件10的另一实施例，该电子部件由半导体异质结构形成。该部件10的结构优选处于纳米级尺寸。未掺杂的硅锗(SiGe)用作用于电子部件10的基底12。电子部件10如此设计，使得该电子部件包含二维电子气(2DEG)。在基底12的面14上设置有栅电极组件16,18。
栅电极组件16在此也具有两个栅电极20,22。各个栅电极20,22借助绝缘层24以合适的方式彼此电分离。栅电极组件16,18为此分层设置，其中，在每个栅电极20,22之间分别设置绝缘层24。栅电极20,22还包括在基底12的面14上彼此平行布置的电极指26,28。
通过电联接部给栅电极组件16,18供应适当的电压。通过适当地向栅电极组件16的栅电极20,22施加正弦走向的电压，在基底12中产生势阱30。在该势阱30中捕获的量子点或电荷载体因此可以平移穿过基底。通过利用正弦电压适当地操控电极指26,28，势阱30纵向地平移穿过基底。被准捕获在这种势阱30中的量子点或电荷载体可以借助该势阱30在由SiGe构成的基底12的二维电子气中平移较长的距离，而不经历量子力学的状态变化。
与此相对，栅电极组件18构造静态势阱70。为此，栅电极组件18包括势垒栅电极36,40和泵栅电极42，其可以将量子点48或电荷载体置于运动或振荡中。泵栅电极42布置在势垒栅电极36,40之间。栅电极组件18的栅电极36,40,42也分别通过绝缘层24分离。栅电极36,40,42分别具有电极指37,41,43。在该剖面图中可以看到电极指37,41,43。
在该图中，在栅电极组件16,18下方，示意性地示出用于初始化量子点中的量子位的量子状态的电子部件10在基底12中的走向。示出势阱30,70在基底12中的走向的序列A至D以阐释功能。栅电极组件16的电极指26,28构造穿过基底12能运动的势阱30。势阱30的运动在此通过电极指26,28的适当互连发生。为此，栅电极组件16的电极指26,28周期性地交替相互连接，这引起了势阱42几乎连续运动穿过基底12。
一方面借助栅电极36,40和42产生静态势阱70，并且另一方面借助栅电极20,22产生能运动的势阱30。两个电荷载体48从贮存器49被引入到势阱70中。电荷载体48利用激励器51例如借助梯度磁场被分裂和定向。分裂的电荷载体50量子力学地隧穿到能运动的势阱30中，这用箭头53所示出。仅还有电荷载体54保留在静态势阱70中。势阱70,30中的量子点50,54的量子状态通过所施加的梯度磁场的定向是已知的。
量子点50现在可以借助能运动的势阱30引导离开，箭头58。量子点50的量子力学状态是已知的，由此可以例如初始化量子位。
附图标记列表
10电子部件
12基底
14面
16栅电极组件
18栅电极组件
20栅电极
22栅电极
24绝缘层
26电极指
28电极指
30势阱
32量子点
34静态双势阱
36势垒栅电极
37电极指
38势垒栅电极
39电极指
40势垒栅电极
41电极指
42泵栅电极
43电极指
44泵栅电极
45电极指
46第一静态势阱
48电荷载体
49贮存器
50分裂的量子点
51激励器
52第二静态势阱
53箭头(隧穿)
54保留的量子点
58箭头(平移)
60箭头(交换相互作用)
70静态势阱。

Claims (14)

1.用于初始化量子位的量子力学状态的电子部件(10)，所述电子部件由具有栅电极组件(16,18)的半导体部件或类半导体结构形成，所述电子部件包括：
a)具有二维电子气或电子空穴气的基底(12)；
b)用于将所述栅电极组件(16,18)与电压源连接的电接触部；
c)具有栅电极(20,22,36,38,40,42,44)的栅电极组件(16,18)，所述栅电极组件布置在所述电子部件(10)的面(14)上以在所述基底(12)中产生势阱(30,34)；
d)贮存器(49)，所述贮存器设置作为用于电荷载体(48)的施主；
e)栅电极组件(16,18)的栅电极(20,22,36,38,40,42,44)具有平行伸延的电极指(26,28,37,39,41,43,45)，其中
i.所述基底(12)中的第一栅电极组件(18)的栅电极(36,38,40,42,44)形成静态双势阱(34)，或所述基底(12)中的第一栅电极组件(18)中的栅电极(36,40,42)形成静态势阱(70)，在所述静态双势阱中或在所述静态势阱中，电荷载体(48)从所述贮存器(49)被引入到所述量子点(50,54)中；
ii.第二栅电极组件(16)的栅电极(20,22)形成在所述基底(12)中能运动的势阱(30)，其中，电荷载体(50)能在其量子力学状态下借助所述势阱(30)平移；
f)用于将两个电荷载体(48)从所述贮存器(49)转移到所述静态势阱(34,46,70)中的器件；
g)用于所述量子点(48,50,54)的定向或分裂的激励器(51)；
h)用于将电荷载体从所述静态势阱(34,52,70)转移到能运动的所述势阱(30)的器件。
2.根据权利要求1所述的电子部件(10)，其特征在于，所述激励器(51)构造为磁体，所述磁体产生梯度磁场以用于初始化所述势阱(34,70)中的两个量子点(32,50,54)中的量子力学状态。
3.根据权利要求1或2中的一项所述的电子部件(10)，其特征在于，所述第一栅电极组件(18)的栅电极(36,38,40,42,44)构造静态双势阱(34)，其中，设置有用于将量子点从所述双势阱(34)的一静态势阱(46)平移到下一个静态势阱(52)中的器件。
4.根据权利要求1至3中任一项所述的电子部件(10)，其特征在于，用于运动的所述势阱(30)的栅电极组件(16)由两个平行的栅电极(20,22)组成，所述栅电极形成通道状的结构。
5.根据权利要求1至4中任一项所述的电子部件(10)，其特征在于，所述电子部件的基底(12)包含砷化镓(GaAs)和/或硅锗(SiGe)。
6.根据权利要求1至5中任一项所述的电子部件(10)，其特征在于，用于运动的所述势阱(30)的相应相互连接的栅电极(20,22)构造为能被周期性地和/或相移地加载电压。
7.根据权利要求1至6中任一项所述的电子部件(10)，其特征在于，栅电极(20,20)的相应每第三个电极指(26,28)相互连接以用于能运动的势阱。
8.根据权利要求1至7中任一项所述的电子部件(10)，其特征在于，设置有用于能接通的磁场的磁场发生器。
9.根据权利要求1至8中任一项所述的电子部件(10)，其特征在于，设置有用于与量子计算机的量子位连接的连接器件。
10.用于根据前述权利要求中任一项所述的电子部件(10)的方法，所述方法具有以下方法步骤：
a)将两个电荷载体(48)从所述贮存器(49)引入到所述静态势阱(34,70)中；
b)将能运动的所述势阱(30)引导到所述静态势阱(34,70)处；
c)在所述静态势阱(34)与能运动的所述势阱(30)之间交换，从而电荷载体(50)处于能运动的所述势阱(30)中，
d)借助所述激励器(51)限定地定向在所述静态势阱(34,70)中和能运动的所述势阱(30)中的量子点；
e)将能运动的所述势阱(30)引导离开。
11.根据权利要求10所述的用于电子部件(10)的方法，其特征在于，所述电荷载体(48)在所述量子点(50,54)中的的限定定向通过所述激励器(51)的梯度磁场进行。
12.根据权利要求10或11中任一项所述的用于电子部件(10)的方法，其特征在于：
a)将所述静态势阱(34)构造为双势阱；
b)所述双势阱(34)的两个静态势阱(46,52)分别被具有不同的量子力学已知的状态的电荷载体(32,50)占据；
c)将能运动的所述势阱(30)引导到所述静态双势阱(34)处；
d)在静态势阱(34)和能运动的所述势阱(30)之间分别交换量子点(50)；
e)将带有所述量子点(50)的能运动的所述势阱(30)引导离开。
13.根据权利要求10至12中任一项所述的用于电子部件(10)的方法，其特征在于，给用于能运动的所述势阱(30)的相互连接的所述栅电极(20,22)相移地加载电压，其引起所述势阱(30)几乎连续运动穿过所述基底(12)，其中，量子点(50)借助所述势阱(30)平移。
14.根据权利要求1所述的用于电子部件(10)的方法，其特征在于，将用于能运动的势阱(30)的每第四个栅电极(20,22)分别相互连接并且周期性地给所述每第四个栅电极加载电压。
CN202080065560.9A 2019-09-20 2020-09-21 用于初始化量子点的部件 Pending CN114402441A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102019125351 2019-09-20
DE102019125351.9 2019-09-20
DE102020115493.3 2020-06-10
DE102020115493 2020-06-10
PCT/DE2020/100811 WO2021052538A1 (de) 2019-09-20 2020-09-21 Bauelement zum initialisieren eines quantenpunkts

Publications (1)

Publication Number Publication Date
CN114402441A true CN114402441A (zh) 2022-04-26

Family

ID=72885323

Family Applications (5)

Application Number Title Priority Date Filing Date
CN202080065546.9A Pending CN114424345A (zh) 2019-09-20 2020-09-21 用于量子位的逻辑互连的电子结构部件
CN202080065558.1A Pending CN114514618A (zh) 2019-09-20 2020-09-21 用于针对单个电子运动的分岔的连接部件
CN202080065560.9A Pending CN114402441A (zh) 2019-09-20 2020-09-21 用于初始化量子点的部件
CN202080065541.6A Pending CN114424344A (zh) 2019-09-20 2020-09-21 用于读取在量子点中的量子位的状态的部件
CN202080065544.XA Pending CN114402440A (zh) 2019-09-20 2020-09-21 用于量子点中的量子位的操纵区

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202080065546.9A Pending CN114424345A (zh) 2019-09-20 2020-09-21 用于量子位的逻辑互连的电子结构部件
CN202080065558.1A Pending CN114514618A (zh) 2019-09-20 2020-09-21 用于针对单个电子运动的分岔的连接部件

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202080065541.6A Pending CN114424344A (zh) 2019-09-20 2020-09-21 用于读取在量子点中的量子位的状态的部件
CN202080065544.XA Pending CN114402440A (zh) 2019-09-20 2020-09-21 用于量子点中的量子位的操纵区

Country Status (4)

Country Link
US (5) US20220344565A1 (zh)
EP (5) EP4031487A1 (zh)
CN (5) CN114424345A (zh)
WO (5) WO2021052539A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023117065A1 (en) 2021-12-21 2023-06-29 Forschungszentrum Jülich GmbH Operation of a quantum computing element
WO2023117064A1 (en) 2021-12-21 2023-06-29 Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen Operation of a quantum computing element
WO2023117063A1 (en) 2021-12-21 2023-06-29 Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen Quantum computer design

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994458A (ja) * 1982-11-19 1984-05-31 Fujitsu Ltd 電荷転送装置
JPS5994458U (ja) 1982-12-17 1984-06-27 アルパイン株式会社 パ−ソナル無線機
US8164082B2 (en) 2005-09-30 2012-04-24 Wisconsin Alumni Research Foundation Spin-bus for information transfer in quantum computing
AU2007200501B2 (en) 2007-02-06 2011-11-17 Newsouth Innovations Pty Limited Error Corrected Quantum Computer
US7966549B2 (en) * 2007-03-01 2011-06-21 Qucor Pty. Ltd. Error corrected quantum computer
EP2075745A1 (en) * 2007-12-28 2009-07-01 Hitachi Ltd. Quantum information processing device
EP2560133A1 (en) 2011-08-17 2013-02-20 Hitachi, Ltd. Quantum information processing
US9842921B2 (en) * 2013-03-14 2017-12-12 Wisconsin Alumni Research Foundation Direct tunnel barrier control gates in a two-dimensional electronic system
US9691033B2 (en) 2013-03-20 2017-06-27 Newsouth Innovations Pty Limited Quantum computing with acceptor-based qubits
AU2015252051B2 (en) 2014-11-03 2020-10-15 Newsouth Innovations Pty Limited A quantum processor
JP6952680B2 (ja) 2015-08-05 2021-10-20 ニューサウス イノベーションズ ピーティーワイ リミテッド 先進処理装置
US10192976B2 (en) 2016-04-28 2019-01-29 The Trustees Of Princeton University Semiconductor quantum dot device and method for forming a scalable linear array of quantum dots
US11177375B2 (en) 2016-06-09 2021-11-16 Intel Corporation Quantum dot devices with top gates
EP3300004A1 (en) 2016-09-27 2018-03-28 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method for executing a quantum error correction cycle in a quantum computer
US11038021B2 (en) 2017-06-24 2021-06-15 Intel Corporation Quantum dot devices
US11171225B2 (en) * 2018-12-05 2021-11-09 The Governing Council Of The University Of Toronto Monolithic qubit integrated circuits
DE102019202661A1 (de) 2019-02-27 2020-08-27 Forschungszentrum Jülich GmbH Verfahren und Vorrichtung für eine Qubit Fehlererkennung
EP4075153A1 (en) * 2021-04-12 2022-10-19 Qdevil ApS Low temperature oscilloscope
US20230197833A1 (en) * 2021-12-21 2023-06-22 Intel Corporation Nanoribbon-based quantum dot devices

Also Published As

Publication number Publication date
EP4031489A1 (de) 2022-07-27
WO2021052538A1 (de) 2021-03-25
US20220344565A1 (en) 2022-10-27
US11983126B2 (en) 2024-05-14
EP4031488A1 (de) 2022-07-27
CN114514618A (zh) 2022-05-17
CN114424345A (zh) 2022-04-29
US11687473B2 (en) 2023-06-27
WO2021052537A1 (de) 2021-03-25
EP4031487A1 (de) 2022-07-27
CN114424344A (zh) 2022-04-29
US20220327072A1 (en) 2022-10-13
WO2021052539A1 (de) 2021-03-25
EP4031491A1 (de) 2022-07-27
WO2021052541A1 (de) 2021-03-25
US20220335322A1 (en) 2022-10-20
WO2021052536A1 (de) 2021-03-25
CN114402440A (zh) 2022-04-26
EP4031490A1 (de) 2022-07-27
US20230006669A1 (en) 2023-01-05
US20220414516A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
Vandersypen et al. Quantum computing with semiconductor spins
Porod et al. Quantum-dot cellular automata: computing with coupled quantum dots
CN114402441A (zh) 用于初始化量子点的部件
Bourianoff The future of nanocomputing
Singh et al. A novel robust exclusive-OR function implementation in QCA nanotechnology with energy dissipation analysis
Lent et al. Quantum cellular automata: the physics of computing with arrays of quantum dot molecules
Lent et al. Quantum cellular automata
Azghadi et al. A novel design for quantum-dot cellular automata cells and full adders
Bilal et al. Quantum Dot Cellular Automata: A New Paradigm for Digital Design.
Bajec et al. The ternary quantum-dot cell and ternary logic
Korotkov et al. Single-electron-parametron-based logic devices
Bluhm et al. Semiconductor spin qubits—A scalable platform for quantum computing?
Bahar et al. Atomic silicon quantum dot: A new designing paradigm of an atomic logic circuit
US20220293846A1 (en) Component having a band assembly for individual electron movement over a long distance
Iqbal et al. Applications of Toffoli Gate for designing the classical gates using quantum-dot cellular automata
Snider et al. Quantum-dot cellular automata: Introduction and experimental overview
Roy et al. Computing with spin-transfer-torque devices: Prospects and perspectives
Sasamal et al. QCA background
Jayalakshmi et al. Quantum dot Cellular Automata a review on the new paradigm in computation
Porod Towards nanoelectronics: possible CNN implementations using nanoelectronic devices
Chakrabarty et al. Design of Encoder Circuit Using Layered‎ NAND and NOR Gates in Quantum Dot‎ Cellular Automata‎
Metodi et al. A general purpose architectural layout for arbitrary quantum computations
Khitun et al. Multi-functional edge driven nano-scale cellular automata based on semiconductor tunneling nano-structure with a self-assembled quantum dot layer
Porod Quantum-dot cellular automata devices and architectures
Chakrabarty et al. Design and simulation of a tristate buffer circuit in quantum dot cellular automata

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination