CN114402440A - 用于量子点中的量子位的操纵区 - Google Patents

用于量子点中的量子位的操纵区 Download PDF

Info

Publication number
CN114402440A
CN114402440A CN202080065544.XA CN202080065544A CN114402440A CN 114402440 A CN114402440 A CN 114402440A CN 202080065544 A CN202080065544 A CN 202080065544A CN 114402440 A CN114402440 A CN 114402440A
Authority
CN
China
Prior art keywords
gate electrode
electronic component
quantum
quantum dots
electrode assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080065544.XA
Other languages
English (en)
Inventor
M·库内
H·布鲁姆
L·施莱伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Rheinisch Westlische Technische Hochschuke RWTH
Original Assignee
Forschungszentrum Juelich GmbH
Rheinisch Westlische Technische Hochschuke RWTH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH, Rheinisch Westlische Technische Hochschuke RWTH filed Critical Forschungszentrum Juelich GmbH
Publication of CN114402440A publication Critical patent/CN114402440A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single electron tunnelling devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/40—Bus coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种电子部件(10)，该电子部件由具有栅电极组件(16,18,40)的半导体部件或类半导体结构形成，用于操纵在量子点(52,54)中的量子位的量子状态，该电子部件包含具有二维电子气或电子空穴气的基底(12)。电接触部将栅电极组件(16,18,40)与电压源连接。具有栅电极(20,22,24,26)的第一栅电极组件(16)布置在电子部件(10)的面(14)上以在所述基底(12)中产生能运动的势阱(56,58)。第二栅电极组件(40)用于生成毗邻于第一栅电极组件(16)的势垒。栅电极组件(16,18,40)具有平行伸延的电极指(28,30,32,34)，其中所述第一栅电极组件(16)的电极指(28,30,32,34)周期地交替地互相连接，以促使势阱(56,58)通过基底(12)的几乎连续的运动。

Description

用于量子点中的量子位的操纵区
技术领域
本发明涉及一种电子部件，该电子部件由用于操纵量子点中的量子位的量子状态的具有栅电极组件的半导体部件或类半导体结构形成，包括
a) 带有二维电子气或电子空穴气的基底；
b) 用于将栅电机组件与电压源连接的电接触部；
c) 带有栅电极的第一栅电极组件，其布置在电子部件的面处，用于在基底中生成可动的势阱；
d) 用于生成势垒的第二栅电极组件，其毗邻于第一栅电极组件；
e) 栅电极组件具有平行伸延的电极指，其中
f) 第一栅电极的电极指周期地交替地相互连接，其促使势阱通过基底的几乎连续的运动。
此外，本发明涉及一种用于这种电子部件的方法。
背景技术
传统计算机使用带有集成电路的半导体构件工作。这些电路始终在基于逻辑“0”或“1”(即开关“开”或“关”)的系统的情况下工作。在半导体存储器的情况下，这通过以下方式实现，即，电位要么高于要么低于阈值。这两种状态构成了计算机中的最小单位，并且称为“比特”。
这些半导体构件通常由掺杂的硅元素组成以实现电路。那么例如，晶体管电路可以布置在这样的半导体构件中并且相联以形成逻辑电路。由于不断改进的化学和物理制造工艺，这些半导体构件在此期间能以越来越极限的紧凑性生产。然而，这种紧凑性正在达到其物理极限。电路的密度和温度通常都会导致在这种半导体构件中出现问题。因此尤其是，还可以通过更多的层模型、更高的开关节拍或还有在半导体材料的选择时来实现优化。然而，对于许多应用来说，例如在密码技术或计算天气或气候模型时，由于数据量巨大，计算能力通常是不够的。
为了显著提高计算能力，针对所谓的量子计算机的模型早已为人所知。然而，从技术上讲，由于各种原因，量子计算机迄今尚未实现。量子计算机的模型设置成：利用粒子(例如电子)的量子力学状态。在此，具有两个状态作为用于存储信息的最小单位的量子力学体系称为“量子位(Qubit)”。量子位例如通过量子力学状态“向上”自旋和“向下”自旋来定义。
无论相应选择何种材料体系，电子自旋量子位的原理始终相同。在此，半导体异质结构用作基底。半导体异质结构包含二维电子气(2DEG)。半导体异质结构是在彼此之上生长的具有不同成分的半导体单晶层。这些层结构在其电子和光学特性方面提供了许多技术相关的量子化效应。因此它们特别适用于微电子部件的制造。目前用于制造半导体异质结构的最重要的材料组合是GaAs/AlGaAs体系。
半导体异质结构在此在不同材料的界面上形成所谓的量子薄膜。所述量子薄膜尤其是由于两种材料中不同的能量比而出现。由此预设的能量分布导致来自周围环境的电荷载体聚集在量子薄膜中。在那里，电荷载体在其运动自由度方面很大程度地局限于所述层，并形成二维电子气(2DEG)。
纳米材料结构称为量子点。半导体材料特别适合于此。电荷载体(不仅电子而且还有空穴)在一量子点中在其可运动性方面如此程度地受到限制，使得其能量不再能够具有连续值，而始终只能还具有离散值。二维电子气(2DEG)内的势景观借助施加到部件表面上的纳米级栅电极(所谓的栅极)形成，从而可以将单个电子捕获在量子点中。然后这些电子的自旋用作形成逻辑量子位的基础。
借助外部磁场，电子态可以关于它们的自旋态(塞曼效应)进行分裂，并且因此可以单独处理。然后这些电子的自旋用作本征态的基础，以便形成逻辑量子位。此外，由于量子力学效应，也可以实现这两种本征态的叠加态。
已知用于通过电子自旋共振(ESR)或电子偶极自旋共振(EDSR)操纵单个的量子位的方法。两个量子位操作通过交换相互作用已知。
从US2017/0317203A1已知一种量子点装置，其包括至少三个传导层和至少两个绝缘层。在此，这三个传导层彼此电绝缘。在那描述了：一传导层由与相应其它两个传导层不同的材料组成。例如，传导层可以完全和/或部分地由铝、金、铜或多晶硅组成。而绝缘层例如由氧化硅、氮化硅和/或氧化铝组成。在此，传导层和绝缘层之间的连接尤其是引起：在使用电压脉冲的情况下使单个电子穿过装置的量子点。
在该量子点装置中，电子被准捕获在势阱(Potentialmulde)中。在此，电子通过量子力学隧穿在此从量子点运动到量子点。当电子在较长距离上运动时，这可能导致有关量子力学状态的信息内容不准确或失真。
WO2017/020095A1公开了一种可扩展的架构，其针对用于执行量子处理的处理设备。该架构基于全硅CMOS制造技术。基于晶体管的控制电路与无电势的门一起使用，以运行二维量子位阵列。量子位由包括在量子点中的单个电子的自旋态定义。在此描述了更高的层次，即如何可以例如通过晶体管等而电操控单个量子位，包括量子位操作和读出。尽管有讨论到“可扩展架构”，但所示的阵列不允许任何真正的扩展，即尤其是低温电子设备的集成，因为不能在量子位之间创造空间。
US8,164,082B2描述了一种自旋总线量子计算机架构，其包括自旋总线，该自旋总线由多个强耦合且始终基于量子位的量子位组成，其定义了自旋量子位链。大量携带信息的量子位布置在自旋总线的量子位旁边。电极形成于携带信息的量子位和自旋总线量子位，以实现控制量子位之间的耦合的建立和断开，从而实现控制每个携带信息的量子位和相邻的自旋总线量子位之间的耦合的建立和断开。自旋总线架构实现在长距离上快速且可靠地耦合量子位。
在EP3016035B1中描述了一种处理装置和用于运行该处理装置的方法，尤其是，但不排他地，该发明涉及一种可控制以执行绝热量子计算的量子处理装置。
为此，量子处理器具有以下特征：多个量子位元和具有多个控制构件的控制结构，其中，每个控制构件布置为用于控制多个量子位元。控制结构是可控制的，以在使用量子位元的情况下执行量子计算，其中，量子位元的量子状态在一个或多个施主原子(Donatoratome)的核自旋或电子自旋中被编码。施主原子布置在嵌入半导体结构中的平面中。在此，第一集合的施主原子如此布置以便用于对与量子计算相关的量子信息进行编码。
第二集合的施主原子如此布置，使得所述第二集合的施主原子实现在第一集合的施主原子中的一个或多个施主原子之间的电磁耦合。第一集合的施主原子以二维矩阵布置结构布置。多个控制构件具有第一集合的细长控制构件，其布置在包含施主原子的平面上方的第一平面中。设置有第二集合的细长的控制构件，其布置在具有施主原子的平面下方的第二平面中。
为了实现通用量子计算机，必须实现量子位在至少几微米的距离上耦合，以便尤其是为本地控制电子设备提供空间。必须设置有如下结构和结构元件，所述结构和结构元件可实现将量子点运送到不同目的地，以便能够建立逻辑电路。在现有技术中已经有一些方法，在所述方法中，一维或二维阵列由单独的量子点构成，然后电子可以运送通过这些量子点。由于需要非常大数量的栅电极以及由此要设定的电压，借助这种方法，在没有很大的耗费的情况下或甚至根本无法实现在几微米上的耦合。
在单个量子位上的操作已经可以在令人满意的程度下控制和评估，而量子位的耦合是可能中心未解决问题，以为了实现复杂的逻辑连接，以此可实现通用的量子计算机。
发明内容
因此，本发明的任务是消除现有技术的缺点并创造一种电子部件，该电子部件允许利用量子点实现逻辑电路，其中，量子点应接纳限定的量子力学状态。
根据本发明，该任务通过以下解决，在开头提到的类型的电子部件中解决，在其中
g) 设置有操纵器，其在操纵区中使量子位偏移到可限定的量子状态中，其中操纵区设置在毗邻的区域中，其通过第一和第二栅电极组件形成。
该任务此外通过一种用于这样的电子部件的方法解决，在其中一个或多个量子点可借助于第一或第三栅电极组件运动到操纵区中且由其中出来。
原则上，量子位通过电子自旋实现。本发明此外使用如下，即，量子力学状态在量子点中通过在操纵区中的操纵器设定。如此可限定的量子力学状态可通过基底平移较长的距离。为此，量子点被准捕获在势阱中，该势阱通过栅电极组件以合适的方式产生。势阱则连续且定向地运动穿过基底，并且带动量子点以其量子力学状态在距离上运动。为了势阱的连续运动，栅电极的电极指相应地互连。通过能运动的势阱量子点运送至静态势阱到操作区中。
在根据本发明的电子部件的有利设计方案中，操纵器包括用于在操纵区的区域中能接通的磁场的器件，以用于操纵量子位。磁场用于相关于自旋分裂电子状态。因此，这些新的本征态可作为形成逻辑量子位的基础。
在根据本发明的电子部件的另一有利构造方案中，操纵器包含用于在操纵区中产生振荡磁场或梯度磁场的器件。电子处于面内磁场梯度中，其中，磁场梯度用于能够在自旋之后分裂的本征态之间受控地切换。
根据本发明的电子部件的优选设计方案在于，操纵器包含微波发生器，该微波发生器将微波射入到所述操纵区中以操纵量子点。该措施用于使量子点可以在操纵区中一直运动，直到已设定所期望的量子状态。例如，微波通过栅电极照射。这些微波以受控的方式扭曲电势，从而电子开始在磁场中以受控方式振荡。自旋轨道耦合现促使可以在两种自旋状态之间切换。
根据本发明的电子部件的一种特别的变型还在于，操纵器包括具有用于借助势阱来平移量子点的栅电极的第三栅电极组件，其布置成毗邻于电子部件的面并且毗邻于操纵区。由此，两个量子点可以同时平移至操纵区。
根据本发明的电子部件的另一设计方案通过以下实现，在操纵区的区域中附加地设置有用于生成可接通的另外的势垒的第四栅电极组件。利用该措施可产生另一静态势阱。由此例如出现双势阱，其特别适用于经由交换相互作用操纵在量子点中的量子位的量子状态或在量子点中的两个量子位的量子状态。
在电子部件的优选设计方案中，栅电极组件由两个平行的栅电极组成，栅电极形成通道状结构。该措施用于：势阱只能在基底中的特定轨道上运动。
在这种电子部件的有利设计方案中，基底包含砷化镓(GaAs)和/或硅锗(SiGe)。这些材料能够产生二维电子气，在该二维电子气中可以产生量子点并且运动量子点。在砷化镓的情况下，量子点被电子占据。在硅锗的情况下，量子点被缺少电子的空穴占据。
电子部件的另外的优选构造方案可以通过以下方式实现，即，分别相互连接的栅电极构造为能被周期性地和/或相移地加载电压。该措施使势阱能够连续地引导穿过基底。因此，位于势阱中的量子点可以借助势阱平移穿过基底。在此，该量子点不失去其原始的量子力学状态。
电子部件的优选设计方案在于，栅电极的相应至少每第三个电极指相互连接。由此应实现：势阱总是在至少一个周期上得到确保，势阱在该周期上运动。只有这样，才实现势阱连同量子点的连续运动。原则上，在栅电极相互连接时，其它组合也是可能的，只要可以执行势阱与量子点一起的运动。相应地，针对根据本发明的用于电子部件的方法的有利的设计方案通过以下得到：相应至少每第三个电极指相互连接，并且周期性地被加载电压。
根据本发明的电子部件的另一有利设计方案在于，设置有用于连接量子计算机的两个量子位的器件。量子点在更大的距离上平移的状态在量子计算机的情况下特别适合。在此，适用的是将量子位相互连接。因此，电子部件必须具有将至少两个量子位互连的接触可能性，以便将量子点的量子状态从一量子位转移到另一量子位。
其它设计和优点由从属权利要求的主题以及附图连同相关的描述得到。下面参照附图更详细地阐释实施例。本发明不应仅局限于所列举的实施例。本发明应涉及现在和将来本领域技术人员认为对于实现本发明显而易见的所有对象。随后的详细描述涉及本公开的当前最佳的可能实施方式。所述实施方式仅用于更详细地阐释本发明。因此，说明书不应在限制性的意义下理解，而仅仅用于说明本发明的一般原理，因此本发明的范围最好由所附权利要求限定。在此，引用的现有技术被认为是与本发明有关的公开内容的一部分。
附图说明
图1以示意性俯视图局部地示出根据本发明的电子部件的实施例，该电子部件具有用于操纵量子点或电荷载体的量子状态的栅组件。
图2以示意性原理图示出在用于单个量子位操作的具有在两侧设置的用于两个能运动的势阱的栅电极组件的变型的操纵区中的操纵过程。
图3以示意性原理图示出在用于单个量子位操作的具有在一侧设置的用于能运动的势阱的栅电极组件的变型的操纵区中的操纵过程。
图4以示意性原理图示出用于双量子位操作的变型的操作区中的操纵过程。
具体实施方式
在图1中示出针对根据本发明的电子部件10的第一实施例，该电子部件由半导体异质结构形成。该部件的结构优选处于纳米级尺寸。未掺杂的硅锗(SiGe)用作用于电子部件10的基底12。电子部件10如此设计，使得该电子部件包含二维电子气(2DEG)。在基底12的面14上设置有栅电极组件16,18。
栅电极组件16,18具有各两个栅电极20,22,24,26。各个栅电极借助绝缘层27以合适的方式彼此电分离。栅电极组件16,18,40为此分层设置，在栅电极组件16,18,40的每个栅电极20,22,24,26之间设置各一个绝缘层27。栅电极20,22,24,26还包括在基底12的面14上彼此平行布置的电极指28,30,32,34。
在毗邻的区域36中，在其处栅电极组件16,18相连，构造有操纵区38。在操纵区38中存在操纵器39，其包含另一栅电极组件40。栅电极组件40包括栅电极42,44,46，其构造至少一个静态势阱。栅电极组件40此外包含泵栅电极48,50，其可将各一个量子点或电荷载体置于运动或振动中。
通过电联接部给栅电极组件16,18,40供应适当的电压。通过适当地向栅电极组件16,18的栅电极20,22,24,26施加正弦走向的电压，在基底12中产生势阱。在该势阱中捕获的量子点或电荷载体可以平移穿过基底。通过利用正弦电压适当地操控电极指28,30,32,34，势阱纵向地平移穿过基底。被准捕获在这种势阱中的量子点或电荷载体可以借助该势阱在由SiGe构成的基底12的二维电子气中平移较长的距离，而不经历量子力学的状态变化。
图2以示意性原理图示出在用于单个量子位操作的操作区38中对量子点或电荷载体52,54的操纵过程。该图示出电子部件10的剖面，从而只有电极指28,30,32,34、势垒栅电极42,44,46和泵栅电极48,50在剖面中还可见。在此之下，为了阐释功能，示出基底12中的势阱56,58,60的走向的序列A至F。栅电极组件16,18的电极指28,30,32,34构造穿过基底12能运动的势阱56和58。势阱56,58的运动在此通过电极指28,30,32,34的适当互连发生。栅电极组件16,18的电极指28,30,32,34为此周期性地交替相互连接，这引起势阱56,58几乎连续运动穿过基底12。
在操作区38中构造有静态双势阱60。静态双势阱60由势垒栅电极42,44,46产生。首先，借助能运动的势阱58将量子点54引入到操纵区38中的静态双势阱60处。通过操纵器39，例如梯度磁场，量子点54可以具有限定的量子力学状态。另一个量子点52在操纵区38外等待。通过在操纵器39的磁场梯度中的运动，达到量子点54的限定的量子状态。现在存在如下可能性，即量子点54通过双势阱中的离域(E)或通过在磁场梯度中的快速来回运动(F)而具有限定的量子状态。从操纵区38引导远离的量子点52,54获得由此限定的量子力学状态。
图3以示意性原理图示出在用于单个量子位操作的操作区38中对量子点或电荷载体54的操纵过程。该图示出电子部件10的剖面，从而只有电极指32,34、势垒栅电极42,44,46和泵栅电极48,50在剖面中还可见。在此之下，为了阐释功能，示出基底12中的势阱58,60的走向的序列A至F。栅电极组件18的电极指32,34构造穿过基底12能运动的势阱58。势阱58的运动在此通过电极指32,34的适当互连发生。栅电极组件18的电极指32,34为此周期性地交替相互连接，这引起势阱58几乎连续运动穿过基底12。
在操作区38中构造有静态双势阱60。静态双势阱60由势垒栅电极42,44,46产生。借助能运动的势阱58将量子点54引入到操纵区38中的静态双势阱60处。通过操纵器39，例如梯度磁场，量子点54可以具有限定的量子力学状态。通过在操纵器39的磁场梯度中的运动，达到量子点54的限定的量子状态。现在存在如下可能性，即量子点54通过双势阱中的离域(E)或通过在磁场梯度中的快速来回运动(F)而具有限定的量子状态。从操纵区38引导远离的量子点54获得由此限定的量子力学状态。
图4以示意性原理图示出在用于双量子位操作的另一变型的操作区38中的操纵过程。该图示出电子部件10的剖面，从而只有电极指28,30,32,34、势垒栅电极42,44,46和泵栅电极48,50在剖面中还可见。在此之下，为了阐释功能，示出基底12中的势阱56,58,60的走向的序列A至E。栅电极组件16,18的电极指28,30,32,34构造穿过基底12能运动的势阱56和58。势阱56,58的运动在此通过电极指28,30,32,34的适当互连发生。栅电极组件16,18的电极指28,30,32,34为此周期性地交替相互连接，这引起势阱56,58几乎连续运动穿过基底12。
在操作区38中构造有静态双势阱60。静态双势阱60在此也由势垒栅电极42,44,46产生。借助能运动的势阱56,58将量子点52,54平移到操纵区38中的静态双势阱60处并且分别引入到双势阱60中。通过操纵器39，例如梯度磁场，量子点52,54可以具有限定的量子力学状态。通过交换相互作用64，可以在量子点52,54之间执行双量子位操作。从操纵区38引导远离的量子点52,54获得由此限定的量子力学状态。
附图标记列表
10电子部件
12基底
14面
16栅电极组件
18栅电极组件
20栅电极
22栅电极
24栅电极
26栅电极
27绝缘层
28电极指
30电极指
32电极指
34电极指
36毗邻的区域
38操纵区
39操纵器
40栅电极组件
42势垒栅电极
44势垒栅电极
46势垒栅电极
48泵栅电极
50泵栅电极
52量子点
54量子点
56能运动的势阱
58能运动的势阱
60静态双阱
62水平箭头
64水平双箭头。

Claims (14)

1.电子部件(10)，所述电子部件由具有栅电极组件(16,18,40)的半导体部件或类半导体结构形成，用于操纵在量子点(52,54)中的量子位的量子状态，所述电子部件包括：
a)具有二维电子气或电子空穴气的基底(12)；
b)用于将所述栅电极组件(16,18,40)与电压源连接的电接触部；
c)具有栅电极(20,22,24,26)的第一栅电极组件(16)，所述第一栅电极组件布置在所述电子部件(10)的面(14)上以在所述基底(12)中产生能运动的势阱(56,58)；
d)第二栅电极组件(40)，用于生成毗邻于所述第一栅电极组件(16)的势垒，
e)所述栅电极组件(16,18,40)具有平行伸延的电极指(28,30,32,34)，其中
f)所述第一栅电极组件(16)的电极指(28,30,32,34)周期地交替地互相连接，其促使所述势阱(56,58)通过所述基底(12)的几乎连续的运动，
其特征在于，
g)设置有操纵器(39)，其在操纵区(38)中将所述量子点的量子位偏移到可限定的量子状态中，其中所述操纵区(38)设置在毗邻的区域(36)中，其通过第一和第二栅电极组件(16,40)形成。
2.根据权利要求1所述的电子部件(10)，其特征在于，设置有用于能接通的磁场的器件，以用于在所述量子点(52,54)中关于其量子力学状态分裂电子状态。
3.根据权利要求1或2中的一项所述的电子部件(10)，其特征在于，所述操纵器(39)包含用于在所述操作区(38)中产生振荡磁场或附加地产生梯度磁场的器件。
4.根据权利要求1至3中任一项所述的电子部件(10)，其特征在于，所述操纵器(39)包含微波发生器，所述微波发生器将微波射入到所述操纵区(38)中以操纵所述量子点(52,54)的量子状态。
5.根据权利要求1至4中任一项所述的电子部件(10)，其特征在于，所述操纵器(39)包括带有用于借助于势阱(56)平移量子点(52)的栅电极(22,24)的第三栅电极组件(18)，其布置成毗邻于所述电子部件(10)的面(14)且毗邻于所述操纵区(38)。
6.根据权利要求5所述的电子部件(10)，其特征在于，所述第三栅电极组件(18)在与所述操纵区(38)毗邻的区域中具有第四栅电极组件根据权利要求1或2中任一项所述的电子部件(10)，其特征在于，用于生成可接通的另外的势垒。
7.根据权利要求1至6中任一项所述的电子部件(10)，其特征在于，所述第一和第三栅电极组件(16,18)分别由两个平行的栅电极构成，其形成通道式的结构。
8.根据权利要求1至7中任一项所述的电子部件(10)，其特征在于，所述电子部件的基底包含砷化镓(GaAs)和/或硅锗(SiGe)。
9.根据权利要求1至8中任一项所述的电子部件(10)，其特征在于，分别相互连接的栅电极(20,22,24,26)构造成能被周期性地和/或相移地加载电压。
10.根据权利要求1至9中任一项所述的电子部件(10)，其特征在于，栅电极(20,22,24,26)的每第三个电极指(28,30,32,34)相应相互连接。
11.根据权利要求1至10中任一项所述的电子部件(10)，其特征在于，设置有用于连接量子计算机的一个和/或两个量子位的器件。
12.用于根据前述权利要求中任一项所述的电子部件(10)的方法，其特征在于，所述量子点(52)或所述量子点(52,54)可借助于第一或第三栅电极组件(16,18)运动到所述操纵区(38)中且从其中出来。
13.用于根据权利要求9所述的电子部件(10)的方法，其特征在于，所述量子点(52)或所述量子点(52,54)运动到所述操纵区(38)中用于交换相互作用。
14.用于根据权利要求9所述的电子部件的方法，其特征在于，所述量子点(52,54)在所述梯度磁场内为了在所述操纵区(38)中操纵量子位往复运动。
CN202080065544.XA 2019-09-20 2020-09-21 用于量子点中的量子位的操纵区 Pending CN114402440A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102019125351.9 2019-09-20
DE102019125351 2019-09-20
DE102020115493 2020-06-10
DE102020115493.3 2020-06-10
PCT/DE2020/100810 WO2021052537A1 (de) 2019-09-20 2020-09-21 Manipulationszone für qubits in quantenpunkten

Publications (1)

Publication Number Publication Date
CN114402440A true CN114402440A (zh) 2022-04-26

Family

ID=72885323

Family Applications (5)

Application Number Title Priority Date Filing Date
CN202080065546.9A Pending CN114424345A (zh) 2019-09-20 2020-09-21 用于量子位的逻辑互连的电子结构部件
CN202080065560.9A Pending CN114402441A (zh) 2019-09-20 2020-09-21 用于初始化量子点的部件
CN202080065541.6A Pending CN114424344A (zh) 2019-09-20 2020-09-21 用于读取在量子点中的量子位的状态的部件
CN202080065558.1A Pending CN114514618A (zh) 2019-09-20 2020-09-21 用于针对单个电子运动的分岔的连接部件
CN202080065544.XA Pending CN114402440A (zh) 2019-09-20 2020-09-21 用于量子点中的量子位的操纵区

Family Applications Before (4)

Application Number Title Priority Date Filing Date
CN202080065546.9A Pending CN114424345A (zh) 2019-09-20 2020-09-21 用于量子位的逻辑互连的电子结构部件
CN202080065560.9A Pending CN114402441A (zh) 2019-09-20 2020-09-21 用于初始化量子点的部件
CN202080065541.6A Pending CN114424344A (zh) 2019-09-20 2020-09-21 用于读取在量子点中的量子位的状态的部件
CN202080065558.1A Pending CN114514618A (zh) 2019-09-20 2020-09-21 用于针对单个电子运动的分岔的连接部件

Country Status (4)

Country Link
US (4) US11687473B2 (zh)
EP (5) EP4031488A1 (zh)
CN (5) CN114424345A (zh)
WO (5) WO2021052539A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023117063A1 (en) 2021-12-21 2023-06-29 Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen Quantum computer design
WO2023117065A1 (en) 2021-12-21 2023-06-29 Forschungszentrum Jülich GmbH Operation of a quantum computing element
WO2023117064A1 (en) 2021-12-21 2023-06-29 Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen Operation of a quantum computing element

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994458A (ja) * 1982-11-19 1984-05-31 Fujitsu Ltd 電荷転送装置
JPS5994458U (ja) 1982-12-17 1984-06-27 アルパイン株式会社 パ−ソナル無線機
US8164082B2 (en) * 2005-09-30 2012-04-24 Wisconsin Alumni Research Foundation Spin-bus for information transfer in quantum computing
AU2007200501B2 (en) 2007-02-06 2011-11-17 Newsouth Innovations Pty Limited Error Corrected Quantum Computer
US7966549B2 (en) * 2007-03-01 2011-06-21 Qucor Pty. Ltd. Error corrected quantum computer
EP2075745A1 (en) * 2007-12-28 2009-07-01 Hitachi Ltd. Quantum information processing device
EP2560133A1 (en) * 2011-08-17 2013-02-20 Hitachi, Ltd. Quantum information processing
US9842921B2 (en) * 2013-03-14 2017-12-12 Wisconsin Alumni Research Foundation Direct tunnel barrier control gates in a two-dimensional electronic system
US9691033B2 (en) 2013-03-20 2017-06-27 Newsouth Innovations Pty Limited Quantum computing with acceptor-based qubits
ES2787623T3 (es) 2014-11-03 2020-10-16 Newsouth Innovations Pty Ltd Procesador cuántico
WO2017020095A1 (en) 2015-08-05 2017-02-09 Newsouth Innovations Pty Limited Advanced processing apparatus comprising a plurality of quantum processing elements
US10192976B2 (en) 2016-04-28 2019-01-29 The Trustees Of Princeton University Semiconductor quantum dot device and method for forming a scalable linear array of quantum dots
WO2017213651A1 (en) 2016-06-09 2017-12-14 Intel Corporation Quantum dot devices with top gates
EP3300004A1 (en) 2016-09-27 2018-03-28 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method for executing a quantum error correction cycle in a quantum computer
WO2018236403A1 (en) 2017-06-24 2018-12-27 Intel Corporation QUANTIC POINT DEVICES
DE102019202661A1 (de) 2019-02-27 2020-08-27 Forschungszentrum Jülich GmbH Verfahren und Vorrichtung für eine Qubit Fehlererkennung

Also Published As

Publication number Publication date
US20220327072A1 (en) 2022-10-13
WO2021052539A1 (de) 2021-03-25
EP4031489A1 (de) 2022-07-27
CN114424344A (zh) 2022-04-29
WO2021052538A1 (de) 2021-03-25
EP4031488A1 (de) 2022-07-27
WO2021052537A1 (de) 2021-03-25
US11687473B2 (en) 2023-06-27
US20230006669A1 (en) 2023-01-05
CN114424345A (zh) 2022-04-29
US20220414516A1 (en) 2022-12-29
CN114514618A (zh) 2022-05-17
WO2021052541A1 (de) 2021-03-25
EP4031487A1 (de) 2022-07-27
US20220344565A1 (en) 2022-10-27
EP4031491A1 (de) 2022-07-27
EP4031490A1 (de) 2022-07-27
WO2021052536A1 (de) 2021-03-25
US20220335322A1 (en) 2022-10-20
CN114402441A (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
Vandersypen et al. Quantum computing with semiconductor spins
Bourianoff The future of nanocomputing
CN114402440A (zh) 用于量子点中的量子位的操纵区
Porod et al. Quantum-dot cellular automata: computing with coupled quantum dots
Bluhm et al. Semiconductor spin qubits—A scalable platform for quantum computing?
Wang Issues of nanoelectronics: A possible roadmap
JP4965248B2 (ja) 量子デバイス
Korotkov et al. Single-electron-parametron-based logic devices
Bilal et al. Quantum Dot Cellular Automata: A New Paradigm for Digital Design.
Bajec et al. The ternary quantum-dot cell and ternary logic
Kavitha et al. Quantum dot cellular automata (QCA) design for the realization of basic logic gates
US20220293846A1 (en) Component having a band assembly for individual electron movement over a long distance
Riyaz et al. Design of reversible Feynman and double Feynman gates in quantum-dot cellular automata nanotechnology
Rairigh Limits of CMOS technology scaling and technologies beyond-CMOS
Iqbal et al. Applications of Toffoli Gate for designing the classical gates using quantum-dot cellular automata
O’Connor et al. Analysis of energy-delay-product of a 3d vertical nanowire fet technology
Prati et al. From the quantum moore's law toward silicon based universal quantum computing
Gorbatsevich et al. Quantum logic gates
El-Atab et al. The Future of CMOS: More Moore or a New Disruptive Technology?
Porod Towards nanoelectronics: possible CNN implementations using nanoelectronic devices
US11983126B2 (en) Component for reading out the states of qubits in quantum dots
EP3975072A1 (en) Qubit processing
Sofeoul-Al-Mamun et al. A Novel Design and Implementation of 8-3 Encoder Using Quantum-dot Cellular Automata (QCA) Technology
Karmakar et al. Design and Characterization of Quantum Cellular Automata (QCA) Based Optimized Circuits for Emerging Technologies
Snider et al. Quantum-dot cellular automata

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination