CN114385087A - 一种基于NandFlash的非均匀校正系数存储方法及其系统 - Google Patents

一种基于NandFlash的非均匀校正系数存储方法及其系统 Download PDF

Info

Publication number
CN114385087A
CN114385087A CN202210053413.0A CN202210053413A CN114385087A CN 114385087 A CN114385087 A CN 114385087A CN 202210053413 A CN202210053413 A CN 202210053413A CN 114385087 A CN114385087 A CN 114385087A
Authority
CN
China
Prior art keywords
nandflash
correction coefficient
bad block
management table
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210053413.0A
Other languages
English (en)
Inventor
王征
何云丰
王栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Original Assignee
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun Institute of Optics Fine Mechanics and Physics of CAS filed Critical Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority to CN202210053413.0A priority Critical patent/CN114385087A/zh
Publication of CN114385087A publication Critical patent/CN114385087A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

本发明涉及航天技术领域，特别涉及一种基于NandFlash的非均匀校正系数存储方法及其系统；本发明先规划校正系数在NandFlash中的存储格式，高效地利用存储空间，预先在地面将校正系数存入NandFlash中；然后在FPGA内部使用RAM存储器开辟一个坏块管理表，对应一组NandFlash的全部存储空间，使用坏块管理表建立块的逻辑地址与物理地址的映射关系；相机在轨上电后，读取NandFlash首地址的数据替换坏块管理表；最后将NandFlash中的校正系数导出到DDR3存储器中，对拍摄的图像进行非均匀性校正。

Description

一种基于NandFlash的非均匀校正系数存储方法及其系统
技术领域
本发明涉及航天技术领域，特别涉及一种基于NandFlash的非均匀校正系数存储方法及其系统。
背景技术
以往航天相机的探测器多采用线阵CCD，需要在轨校正的像元个数较少，或对于面阵CMOS只校正列方向的像元，则只需要少量的存储空间来存储校正系数，因此，多采用FPGA内部的存储器资源存储校正系数，但已无法满足目前大面阵CMOS的校正系数存储需求。
科学级的CMOS成像传感器近年来凭借工艺的高集成度、优良的抗辐照特性等诸多优点，已经占据了地球勘测、遥感成像及星敏感器等空间探测任务的主导地位，逐步替代了CCD成像传感器。
面阵CMOS与线阵CCD相比，驱动电路简单，集成度高，可靠性高增高，但由于CMOS探测器的结构特点，面阵中的每个像元都具有独立的增益放大器，因此成像结果存在不均匀性，为了达到良好的成像效果，需要对每个像元进行非均匀性校正。
随着应用需求的增加，CMOS探测器的靶面逐渐增大，以某任务型号探测相机为例，相机搭载了多片10240×10240的超大靶面的CMOS探测器，一片CMOS就包含有100M个像元，每个像元使用40bit的二次多项式校正系数，则至少需要3.9Gb的存储空间，因此，若需要存储多片CMOS探测器以及多增益模式条件下的校正系数，则需要大容量的存储空间，还需要对每个像元进行非均匀性校正。
发明内容
本发明主要解决的技术问题是提供了一种基于NandFlash的非均匀校正系数存储方法，先在地面将校正系数存入NandFlash存储器，而且在FPGA芯片内设置有坏块管理表，相机在轨上电后，读取NandFlash首地址的数据来替换坏块管理表，将NandFlash中的校正系数导出至DDR3存储器中，对拍摄的图像进行非均匀性校正；还提供了一种基于NandFlash的非均匀校正系数存储系统。
为解决上述技术问题，本发明采用的一个技术方案是：提供了一种基于NandFlash的非均匀校正系数存储方法，其中，包括如下步骤：
步骤S1、在地面将校正系数存入NandFlash存储器中；
步骤S2、在FPGA芯片内部使用RAM存储器设置一个坏块管理表，该坏块管理表对应一组NandFlash的存储空间从而建立块的逻辑地址与物理地址的映射关系；
步骤S3、相机在轨上电后，读取NandFlash首地址的数据来替换坏块管理表；
步骤S4、将NandFlash中的校正系数导出至DDR3存储器中，对拍摄的图像进行非均匀性校正。
作为本发明的一种改进，在步骤S1内，在地面将面阵CMOS非均匀校正系数经过辐射定标后存入NandFlash存储器中。
作为本发明的进一步改进，在步骤S1内，将NandFlash存储器分为8个基片，每个基片独立存储一组面阵CMOS非均匀校正系数。
作为本发明的更进一步改进，在步骤S2内，将坏块管理表存储在NandFlash的首个Block中。
作为本发明的更进一步改进，在步骤S3内，FPGA芯片读取NandFlash首个Block的数据。
作为本发明的更进一步改进，在步骤S4内，FPGA芯片将从NandFlash中读取的校正系数写入DDR3芯片中。
作为本发明的更进一步改进，在步骤S4内，对面阵图像数据进行整合处理，将所需的非均匀校正系数从DDR3芯片中读出，采用并行流水的方式，将图像数据进行非均匀校正处理。
一种基于NandFlash的非均匀校正系数存储系统，其中，包括：
存入模块，用于在地面将校正系数存入NandFlash存储器中；
坏块管理模块，用于对应一组NandFlash的存储空间建立块的逻辑地址与物理地址的映射关系；
替换模块，用于读取NandFlash首地址的数据来替换坏块管理表；
校正模块，用于将NandFlash中的校正系数导出至DDR3存储器中，对拍摄的图像进行非均匀性校正。
本发明的有益效果是：与现有技术相比，本发明先规划校正系数在NandFlash中的存储格式，高效地利用存储空间，预先在地面将校正系数存入NandFlash中；然后在FPGA内部使用RAM存储器开辟一个坏块管理表，对应一组NandFlash的全部存储空间，使用坏块管理表建立块的逻辑地址与物理地址的映射关系；相机在轨上电后，读取NandFlash首地址的数据替换坏块管理表；最后将NandFlash中的校正系数导出到DDR3存储器中，对拍摄的图像进行非均匀性校正。
附图说明
图1为本发明的步骤框图；
图2为NandFlash基片容量示意图；
图3为40bit校正系数存储示意图；
图4为逻辑地址与物理地址映射示意图；
图5为校正系数更新流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参照图1至图5，本发明的一种基于NandFlash的非均匀校正系数存储方法，包括如下步骤：
步骤S1、在地面将校正系数存入NandFlash存储器中；
步骤S2、在FPGA芯片内部使用RAM存储器设置一个坏块管理表，该坏块管理表对应一组NandFlash的存储空间从而建立块的逻辑地址与物理地址的映射关系；
步骤S3、相机在轨上电后，读取NandFlash首地址的数据来替换坏块管理表；
步骤S4、将NandFlash中的校正系数导出至DDR3存储器中，对拍摄的图像进行非均匀性校正。
在发明内，先规划校正系数在NandFlash中的存储格式，高效地利用存储空间，预先在地面将校正系数存入NandFlash中；然后在FPGA内部使用RAM存储器开辟一个坏块管理表，对应一组NandFlash的全部存储空间，使用坏块管理表建立块的逻辑地址与物理地址的映射关系。相机在轨上电后，读取NandFlash首地址的数据替换坏块管理表；最后将NandFlash中的校正系数导出到DDR3存储器中，对拍摄的图像进行非均匀性校正。
其中，在步骤S1内，在地面将面阵CMOS非均匀校正系数经过辐射定标后存入NandFlash存储器中。
可以预先，将NandFlash存储器分为8个基片，每个基片独立存储一组面阵CMOS非均匀校正系数；具体地讲，本发明使用型号为VDNF32G08XS50XX8V25的NandFlash存储器(32Gb)存储8组10240×10240×40bit(3.9Gb)的面阵CMOS非均匀校正系数，相机的非均匀性校正系数在地面经过辐射定标后，预先存入NandFlash中。
为了提高非均匀校正系数的精确度，使用二次多项式模型，其中系数a占12bit，1位符号位(±)，11位小数位，系数b占15bit，4位整数位，11位小数位，系数c占12bit，1位符号位(±)，10位整数位，1位小数位；a、b、c共占39bit，40bit的最高位为保留位，0代表坏像元，1代表正常像元。
NandFlash分为8个基片，每个基片512M×8bit，通过片选信号CE0～CE7完成各基片读写控制，由于功能需求上对存读速率没有过高要求，因此不采用流水线方式进行存储，即每个基片各自独立存储1组非均匀校正系数，系统可以根据注入片选序号读取对应组的非均匀校正系数；每个基片的容量示意图如图2所示，每个基片有4096个Block，每个Block有64个Page，每个Page的容量是2048×8bit。那么，存储10240×10240×40bit的校正系数就需要4000个Block，因此每个基片有96个Block的坏块替换余量。
由于DDR3采用512bit并行进行读出，若使用40bit连续存储读出的方式，DDR3一次读写不能够覆盖完整的像元校正系数，因此设计将校正系数拆分为32bit和8bit分开存储，先存储10240个像元的高32bit系数，再存储10240个低8bit系数，32bit内容为保留位、a、b及c的高4bit，8bit内容为系数c的低8bit；根据NandFlash的存储容量，10240×32bit占20个Page，10240×8bit占5个Page。因此，每25个Page输出10240个像元的校正系数，如图3所示，10240×10240个像元共计占用256000个Page，即256000/64＝4000个Block。
目前，NandFlash中包含多个NandFlash基片，基片通常以块为存储、擦除及读取的基本单位；由于制造工艺的原因，出厂允许存在一定数量的坏块，坏块会影响存储器读写的正确性，并且由于空间环境对芯片的单粒子打翻和NandFlash擦除等操作，使NandFlash有几率产生新增坏块，新增坏块会导致读取NandFlash中的数据有误，影响校正系数的正常使用，本发明将坏块表写入NandFlash的首地址存储区中，可通过上注指令的方式更新坏块表，使校正系数的使用更加可靠。
在步骤S2内，将坏块管理表存储在NandFlash的首个Block中；具体地讲，NandFlash由于工艺问题，出厂就具有一定数量的坏块，坏块中的数据bit位的‘0’无法擦除为‘1’，会影响存储器读写的正确性，用户可以通过读取NandFlash出厂坏块信息来识别出所有已知坏块；本发明设计使用FPGA内部的RAM建立NandFlash逻辑地址和物理地址的映射关系，将NandFlash的所有坏块组建一个坏块管理表，在FPGA内部开辟一个4096×12bit的RAM存储空间，每一个逻辑地址存储其真实的物理地址，写、读及擦除时均按照逻辑地址执行，而实际是对NandFlash的物理地址进行操作，具体替换方法如图4所示。图4的左侧是坏块表的初始态，物理地址和逻辑地址一致，根据之前的存储区域划分，假设出厂逻辑地址2是坏块，将逻辑地址2对应的物理地址改为4001，实现该坏块与有效块的替换，其余坏块以此类推，替换掉所有出厂坏块，图4的右侧则为最终坏块管理表。
在步骤S3内，FPGA芯片读取NandFlash首个Block的数据；具体地讲，将坏块管理表存储在NandFlash的首个Block中，由于NandFlash的首个Block具有硬件保障，不会成为坏块，系统上电后先通过FPGA读取NandFlash首个Block的数据，该Block存储该NandFlash坏块表，将坏块表信息映射到内部RAM中，顺序号0～4095表示逻辑地址，12bit数据表示实际物理地址，写、读及擦除时均按照逻辑地址顺序操作，输入逻辑Block地址，输出存储区真实的物理Block地址。
在本发明内的在步骤S4内，FPGA芯片将从NandFlash中读取的校正系数写入DDR3芯片中，对面阵图像数据进行整合处理，将所需的非均匀校正系数从DDR3芯片中读出，采用并行流水的方式，将图像数据进行非均匀校正处理；具体地讲，待相机入轨后，FPGA首先根据指令选定NandFlash的片选；接着读取该片选的首地址Block的数据内容，作为坏块管理表更新内部RAM；然后从NandFlash的第1个Block到第4000个Block中读取校正系数，将该组全部系数写入DDR3中。
目前，多采用FPGA内部的存储器资源存储校正系数，但已无法满足目前大面阵CMOS的校正系数存储需求，同时，将校正系数固化在FPGA中，对于入轨后校正系数需要修改需求，则需要对FPGA程序进行重注才能完成系数修改；本发明将校正系数写入NandFlash中，可通过上注指令的方式，擦除和写入校正系数，完成校正系数的更新替换，减少了重注软件的风险过程，更加可靠和高效；具体地讲，若地面定标的校正系数与在轨实际拍摄结果存在出入，需要对有缺陷区域的校正系数进行修改，则可以通过指令上注的方式，先对待修改区域的Block进行擦除。再通过指令上注方式将该Block新的校正系数重新写入，完成对校正系数的更新，具体流程如图5所示；由于NandFlash只能执行有限的写入和擦除次数，因此在超过10万次以上的擦写时有可能会出现新增的坏块，根据NandFlash芯片属性，在擦除一个块或写入一个页时操作失败，可以通过读取状态标识位的方式判断该块是否为坏块，将状态标识位遥测回地面，地面根据新增坏块地址的遥测数据更新坏块表，通过指令上注的方式，先对首个Block进行擦除。再通过指令上注方式将新增坏块表写入首个Block中，完成新增坏块表的更新。
本发明还提供了一种基于NandFlash的非均匀校正系数存储系统，包括：
存入模块，用于在地面将校正系数存入NandFlash存储器中；
坏块管理模块，用于对应一组NandFlash的存储空间建立块的逻辑地址与物理地址的映射关系；
替换模块，用于读取NandFlash首地址的数据来替换坏块管理表；
校正模块，用于将NandFlash中的校正系数导出至DDR3存储器中，对拍摄的图像进行非均匀性校正。
本发明首先规划校正系数在NandFlash中的存储格式，高效的利用存储空间，预先在地面将校正系数存入NandFlash中；然后在FPGA内部使用RAM存储器开辟一个4096×12bit的坏块管理表，对应一组NandFlash的全部存储空间，使用坏块管理表建立块的逻辑地址与物理地址的映射关系，相机在轨上电后，读取NandFlash首地址的数据替换坏块管理表；最后将NandFlash中的校正系数导出到DDR3存储器中，对拍摄的图像进行非均匀性校正。
本发明应用在具体实例中，以FPGA为核心器件，外接NandFlash和DDR3 SDRAM存储器，上电后，先读取NandFlash中的非均匀校正数据，缓存至DDR3存储器中，随后FPGA在对CMOS图像数据进行整合处理时，将所需的非均匀校正参数从DDR3存储器中读出，将图像数据进行非均匀校正处理。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种基于NandFlash的非均匀校正系数存储方法，其特征在于，包括如下步骤：
步骤S1、在地面将校正系数存入NandFlash存储器中；
步骤S2、在FPGA芯片内部使用RAM存储器设置一个坏块管理表，该坏块管理表对应一组NandFlash的存储空间从而建立块的逻辑地址与物理地址的映射关系；
步骤S3、相机在轨上电后，读取NandFlash首地址的数据来替换坏块管理表；
步骤S4、将NandFlash中的校正系数导出至DDR3存储器中，对拍摄的图像进行非均匀性校正。
2.根据权利要求1所述的一种基于NandFlash的非均匀校正系数存储方法，其特征在于，在步骤S1内，在地面将面阵CMOS非均匀校正系数经过辐射定标后存入NandFlash存储器中。
3.根据权利要求2所述的一种基于NandFlash的非均匀校正系数存储方法，其特征在于，在步骤S1内，将NandFlash存储器分为8个基片，每个基片独立存储一组面阵CMOS非均匀校正系数。
4.根据权利要求3所述的一种基于NandFlash的非均匀校正系数存储方法，其特征在于，在步骤S2内，将坏块管理表存储在NandFlash的首个Block中。
5.根据权利要求4所述的一种基于NandFlash的非均匀校正系数存储方法，其特征在于，在步骤S3内，FPGA芯片读取NandFlash首个Block的数据。
6.根据权利要求5所述的一种基于NandFlash的非均匀校正系数存储方法，其特征在于，在步骤S4内，FPGA芯片将从NandFlash中读取的校正系数写入DDR3芯片中。
7.根据权利要求6所述的一种基于NandFlash的非均匀校正系数存储方法，其特征在于，在步骤S4内，对面阵图像数据进行整合处理，将所需的非均匀校正系数从DDR3芯片中读出，采用并行流水的方式，将图像数据进行非均匀校正处理。
8.一种基于NandFlash的非均匀校正系数存储系统，其特征在于，包括：
存入模块，用于在地面将校正系数存入NandFlash存储器中；
坏块管理模块，用于对应一组NandFlash的存储空间建立块的逻辑地址与物理地址的映射关系；
替换模块，用于读取NandFlash首地址的数据来替换坏块管理表；
校正模块，用于将NandFlash中的校正系数导出至DDR3存储器中，对拍摄的图像进行非均匀性校正。
CN202210053413.0A 2022-01-18 2022-01-18 一种基于NandFlash的非均匀校正系数存储方法及其系统 Pending CN114385087A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210053413.0A CN114385087A (zh) 2022-01-18 2022-01-18 一种基于NandFlash的非均匀校正系数存储方法及其系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210053413.0A CN114385087A (zh) 2022-01-18 2022-01-18 一种基于NandFlash的非均匀校正系数存储方法及其系统

Publications (1)

Publication Number Publication Date
CN114385087A true CN114385087A (zh) 2022-04-22

Family

ID=81201090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210053413.0A Pending CN114385087A (zh) 2022-01-18 2022-01-18 一种基于NandFlash的非均匀校正系数存储方法及其系统

Country Status (1)

Country Link
CN (1) CN114385087A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115801147A (zh) * 2022-11-30 2023-03-14 珠海笛思科技有限公司 数据通信处理方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104317733A (zh) * 2014-10-28 2015-01-28 陕西千山航空电子有限责任公司 一种nand flash坏块管理方法
CN105373362A (zh) * 2015-11-27 2016-03-02 深圳市创维群欣安防科技有限公司 一种基于fpga架构的静态底图控制方法及其装置
CN106649137A (zh) * 2016-10-18 2017-05-10 凌云光技术集团有限责任公司 一种Nand Flash坏块管理方法、装置及存储器
CN109974857A (zh) * 2017-12-27 2019-07-05 上海德运光电技术有限公司 一种大规模红外焦平面实时非均匀性校正系统及其方法
CN210627192U (zh) * 2019-09-05 2020-05-26 四川赛狄信息技术股份公司 Vpx信号处理系统
CN112596668A (zh) * 2020-11-25 2021-04-02 航天信息股份有限公司 一种存储器的坏块处理方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104317733A (zh) * 2014-10-28 2015-01-28 陕西千山航空电子有限责任公司 一种nand flash坏块管理方法
CN105373362A (zh) * 2015-11-27 2016-03-02 深圳市创维群欣安防科技有限公司 一种基于fpga架构的静态底图控制方法及其装置
CN106649137A (zh) * 2016-10-18 2017-05-10 凌云光技术集团有限责任公司 一种Nand Flash坏块管理方法、装置及存储器
CN109974857A (zh) * 2017-12-27 2019-07-05 上海德运光电技术有限公司 一种大规模红外焦平面实时非均匀性校正系统及其方法
CN210627192U (zh) * 2019-09-05 2020-05-26 四川赛狄信息技术股份公司 Vpx信号处理系统
CN112596668A (zh) * 2020-11-25 2021-04-02 航天信息股份有限公司 一种存储器的坏块处理方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115801147A (zh) * 2022-11-30 2023-03-14 珠海笛思科技有限公司 数据通信处理方法及系统
CN115801147B (zh) * 2022-11-30 2023-09-22 珠海笛思科技有限公司 数据通信处理方法及系统

Similar Documents

Publication Publication Date Title
CN101755307B (zh) 基于疲劳状况刷新非易失性存储器单元
CN101796589B (zh) 用于移除系统影响的存储器控制器自校准
CN101681295B (zh) 固态存储器中的粗略与精细编程
US7747903B2 (en) Error correction for memory
CN1930635B (zh) 对多个区块进行适应性确定群组以成为多个多区块单元
US7076598B2 (en) Pipeline accessing method to a large block memory
US7162569B2 (en) Pipelined parallel programming operation in a non-volatile memory system
CN102792382B (zh) 存储器装置中的感测操作
US8433980B2 (en) Fast, low-power reading of data in a flash memory
US11948644B2 (en) Two-part programming of memory cells
US4672614A (en) Semiconductor memory device with parallel addressing and data-correcting functions
US20070159885A1 (en) On-Chip Data Grouping and Alignment
CN103650057B (zh) 编程方法及存储器
KR20050024278A (ko) 파이프라인 메모리 판독 및 기록 방법
CN101202106A (zh) 非易失性存储系统及其相应的编程方法
CN101641679A (zh) 用于系统管理的多级单元选择的多程序
CN103370746B (zh) 存储器及编程存储器的方法
CN114385087A (zh) 一种基于NandFlash的非均匀校正系数存储方法及其系统
CN109949848A (zh) 存储器系统及存储器系统的操作方法
US7630240B2 (en) Read method for MLC
JP2013016148A (ja) メモリコントローラ、不揮発性記憶装置
CN109974857A (zh) 一种大规模红外焦平面实时非均匀性校正系统及其方法
US20220283726A1 (en) Method for assisting in the identification of blank sectors of a non-volatile memory of a microcontroller
JP2001250386A (ja) 半導体メモリ
US11443818B2 (en) Safety and correctness data reading and programming in a non-volatile memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination