CN109974857A - 一种大规模红外焦平面实时非均匀性校正系统及其方法 - Google Patents

Abstract

本发明涉及一种大规模红外焦平面实时非均匀性校正系统及其方法，该校正系统包括大容量非易失存储器、参数存储器SRAM和逻辑时序控制电路；逻辑时序控制电路包括主控模块和连接主控模块的非易失存储器读写控制模块、SRAM读写控制模块、参数上注模块、校正运算模块，还包括连接校正运算模块的图像数据输入接口和图像数据输出接口；大容量非易失存储器连接参数存储器SRAM和非易失存储器读写控制模块，参数存储器SRAM还连接SRAM读写控制模块和校正运算模块。与现有技术相比，本发明在保证运算精度的同时可以有效保证校正速度，具有参数存储量大、运算实时性高及可用于大规模面阵探测器的实时校正等优点。

Description

一种大规模红外焦平面实时非均匀性校正系统及其方法

技术领域

本发明涉及红外成像技术领域，尤其是涉及一种大规模红外焦平面实时非均匀性校正系统及其方法。

背景技术

红外探测器是红外探测系统的核心，随着当前探测技术的发展，红外成像探测系统特别是红外高光谱成像探测系统越来越迫切的需要采用大规模的红外焦平面探测器，但是由于许多无法控制的因素和工艺水平的限制，红外焦平面探测器每个光敏元的响应率和直流偏置无法做到完全一致，这种响应和偏置的非均匀性，会使成像系统在均匀辐照度下的输出不一致，表现在图像上为亮暗不均的斑点或条纹，即出现图像的非均匀性(Nonuniformity)，也称为空间噪声、固定图案噪声。这种非均匀性可导致系统性能的下降，使目标图像的成像质量受到影响，非均匀性问题影响了红外成像系统的探测灵敏度和定量化水平，已经成为限制其在军事和民用方面应用的主要因素之一。解决这一问题通常采取两种技术途径：一是继续提高IRFPA器件的研制、生产水平，进一步降低器件的非均匀性，这是一条最基本的技术途径，但投资巨大、收效较慢，尤其是当器件的研制水平已接近国家基础工业的水平时，再提高器件的性能难度就更大了；另一条技术途径是利用现代信号处理技术对IRFPA的非均匀性进行实时校正，这是一条投入少，收效快的技术途径。

大规模红外焦平面具有探测器像元数多，实时性要求高等难点，因此选取不同的硬件校正方法有着不同的特点。根据调研文献，目前，硬件系统实现红外焦平面非均匀性校正的方法主要有查表法、DSP和FPGA结合校正法两类，下面分别进行介绍。

(1)查表法

查表法硬件实现方法原理是，预先计算好原始图像各个像元的DN值所对应的校正后的DN值，并将校正值存入非易失性存储单元，如EEPROM中。实时校正时，对应于信息获取采得的原始图像各像元DN值，由FPGA控制输出存放在非易失性存储单元中对应的校正DN值。

查表法各像元的校正DN值是预先在计算机中求得，因此在计算时可以采用任何复杂先进、高计算量、高效、高精度的非均匀性校正算法，所以得到的校正图像效果较好。但是，由于查表法是通过原始图像像元DN值和校正值一一对应来实现校正，需要很大的校正值存储空间。例如，对于2048×512元的红外焦平面阵列，如果采用12bit量化，那么采用查表校正法所需校正值存储空间为2048×512×4096＝4GByte的存储容量，这对于硬件资源要求很高，难以实现。而且，由于是直接存储校正结果，对于校正算法和校正参数的更新也较为困难。因此，查表法对于探测单元较少的焦平面阵列，如像元较少的线列探测器，有高速、高效的校正效果而便于采用。但对于探测单元较多的焦平面阵列，如多元面阵探测器，查表法因占用太多的系统资源而难以发挥其效用。

(2)DSP与FPGA结合法

DSP与FPGA相结合类方法原理为，把预先计算好的校正参数存入非易失性存储器中，由FPGA控制探测器驱动时序，及AD转换时钟和校正参数读取脉冲。由DSP进行校正运算后，输出校正结果。

由于充分利用了DSP的运算能力和FPGA的时序控制能力，该算法能够实现较为复杂算法的实时非均匀性校正，并且有较好的校正效果，是目前常用的一种校正算法。但是由于DSP只有一组地址、数据总线，而非均匀校正涉及两组校正系数和图像数据的读出，要求DSP复用其地址总线，与存放校正系数、原始图像数据的存储器相连，然后分时独处校正系数、图像数据，这就要求DSP的工作频率较高，达到上Ghz，实际应用中难以实现。

发明内容

本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种大规模红外焦平面实时非均匀性校正系统及其方法。

本发明的目的可以通过以下技术方案来实现：

一种大规模红外焦平面实时非均匀性校正系统，包括大容量非易失存储器、参数存储器SRAM和逻辑时序控制电路；所述逻辑时序控制电路包括主控模块和连接所述主控模块的非易失存储器读写控制模块、SRAM读写控制模块、参数上注模块、校正运算模块，还包括连接所述校正运算模块的图像数据输入接口和图像数据输出接口；所述大容量非易失存储器连接参数存储器SRAM和非易失存储器读写控制模块，所述参数存储器SRAM还连接SRAM读写控制模块和校正运算模块。

优选的，所述大容量非易失存储器为FLASH。

优选的，所述大容量非易失存储器为EEPROM。

优选的，所述逻辑时序控制电路通过FPGA芯片实现。

优选的，所述校正运算模块包括依次连接的乘模块、移位模块和加模块。

一种使用上述大规模红外焦平面实时非均匀性校正系统的校正方法，包括：

S1、经定标运算后得到的校正参数通过所述逻辑时序控制电路中的参数上注模块和非易失存储器读写控制模块写入大容量非易失存储器中；

S2、在系统上电完成后，所述逻辑时序控制电路中的SRAM读写控制模块将校正参数从大容量非易失存储器读出并写入参数存储器SRAM中；

S3、需要进行校正时，校正参数读入所述校正运算模块，同时校正前图像数据通过所述图像数据输入接口读入校正运算模块，两者在校正运算模块中进行校正运算后，校正后图像数据通过图像数据输出接口输出，完成非均匀性校正。

与现有技术相比，本发明具有以下优点：

1、采用大容量非易失芯片来实现系统校正参数的存储，采用FPGA和SRAM完成光谱图像数据的校正运算，充分利用了SRAM的高速存取特点和FPGA的高速并行处理能力，因此可以做到数据的实时高速处理，具有参数存储量大、掉电参数不丢失、运算实时性高、可通过参数上注方式实时修改校正参数及可用于大规模面阵探测器的实时校正等特点，与传统意义上的校正装置相比在保证运算精度的同时可以有效保证校正速度。

2、充分利用了FPGA强大的并行处理能力，高度集成所用控制功能、时序逻辑和校正计算，由FPGA同时进行多种操作，大大降低系统的工作频率，能够实现高速实时校正，而且减少了系统的体积，提高了系统集成度，可扩展性较强，适用于不同探测器的要求。

附图说明

图1为本发明的校正系统结构示意图；

图2为本发明的校正方法流程示意图；

图3为本发明的校正系统执行校正过程的示意图。

图中标注：1、大容量非易失存储器，2、参数存储器SRAM，3、逻辑时序控制电路，4、FLASH存储器，21、第一SRAM，22、第二SRAM，31、参数上注模块，32、非易失存储器读写控制模块，33、主控模块，34、SRAM读写控制模块，35、校正运算模块，36、图像数据输入接口，37、图像数据输出接口，351、乘模块，352、移位模块，353、加模块。

具体实施方式

下面结合附图和具体实施例对本发明进行详细说明。本实施例以本发明技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

实施例

大规模红外焦平面具有探测器像元数多，实时性要求高，无论选取何种校正算法都需要增益校正参数和偏置校正参数。且每个探测器像元都需要一组校正参数，因此，随着探测器像元数的增多，所需要的校正参数也在增加。而且，为了获取更好的校正效果，必须采用更加先进，精度更高的校正算法，如多点校正算法，精度要求越高，多点分段校正算法分段越多，由于每段每个探测器像元又需要一组校正系数，所以随着校正精度要求增高，校正参数量越大。由此可以看出，如何解决大量校正系数的高速存取，是完成实时硬件非均匀性校正必须考虑的问题之一。传统参数存储芯片常采用EEPROM或FLASH存储芯片，EEPROM和FLASH芯片是一种非易失性存储芯片，掉电后数据自动保存，不会因为开关电源丢失校正参数。但是，根据大量调研，普通的EEPROM和FLASH存储芯片的读写速度有限，通常在100ns左右，甚至更长。对于高速实时非均匀校正，这样的速写速度是不够的。例如，在帧频227Hz时，每帧2048×512个数据，分8路读出时，要求在33ns之内完成一个数据的校正处理，其中包括非均匀校正参数的读取和非均匀算法实现，这对于33ns的参数读出时间是无法完成的。而且，如果采用更高精度的多点分段校正算法，加入像元分段判断的时间，更加难以实现。所以，参数读取速度成为限制高速非均匀性校正的瓶颈之一。

静态存储芯片SRAM具有很高的存取速度，通常在几个ns左右，能够完成高速校正对于参数存储速度的要求。但是，由于SRAM是易失性存储器，掉电存储数据丢失，只使用SRAM不能完成参数存取功能。因此，本申请采用一种FLASH存储芯片和SRAM存储芯片相结合的方法，来解决高速存取和掉电保存的问题。

如图1所示，一种大规模红外焦平面实时非均匀性校正系统，适用于采用了大规模面阵红外焦平面探测器的高分辨率高光谱成像仪，该系统包括大容量非易失存储器1、参数存储器SRAM2和逻辑时序控制电路3；逻辑时序控制电路3包括主控模块33和连接主控模块33的非易失存储器读写控制模块32、SRAM读写控制模块34、参数上注模块31、校正运算模块35，还包括连接校正运算模块35的图像数据输入接口36和图像数据输出接口37；大容量非易失存储器1连接参数存储器SRAM2和非易失存储器读写控制模块32，参数存储器SRAM2还连接SRAM读写控制模块34和校正运算模块35。本实施例中，大容量非易失存储器1优选的采用FLASH存储器4。

由FPGA控制FLASH存储器4和SRAM存储器的读写，整个过程分三步完成。预处理时，把计算好的非均匀性校正参数由FPGA控制通过计算机写入FLASH存储器4保存；校正运算前，首先通过FPGA控制把校正参数由FLASH存储器4写入SRAM；校正运算时，再由FPGA控制从SRAM中读取校正参数到片内进行校正运算。本参数存取方案充分利用了FLASH存储芯片的非易失性、可擦写性和SRAM芯片的高速存取，能够满足高速实时非均匀性校正的要求。

单独使用FPGA芯片作为硬件校正方法的核心单元，FPGA不仅驱动探测器、控制AD转换和校正参数存取，而且非均匀性校正算法也在FPGA片内实现，校正结果由FPGA控制输出。

图2说明了采用本校正系统进行红外探测器非均匀性校正所需的流程，具体包括：

S1、经定标运算后得到的校正参数通过所述逻辑时序控制电路3中的参数上注模块31和非易失存储器读写控制模块32写入大容量非易失存储器1中；

S2、在系统上电完成后，所述逻辑时序控制电路3中的SRAM读写控制模块34将校正参数从大容量非易失存储器1读出并写入参数存储器SRAM2中；

S3、需要进行校正时，校正参数读入所述校正运算模块35，同时校正前图像数据通过所述图像数据输入接口36读入校正运算模块35，两者在校正运算模块35中进行校正运算后，校正后图像数据通过图像数据输出接口37输出，完成非均匀性校正。

如图3所示，在本实施例中，在FLASH存储器4中首先预存了进行均匀性校正所需的校正参数，为保证计算精度在对斜率系数进行移位放大，在系统上电完成后，校正参数从FLASH存储器4中分别读入用于斜率参数存储的第一SRAM21和用于偏置参数存储的第二SRAM22中，系统工作时，红外探测器上探测到的地物目标发出的光线经转换后变为电信号输出，经放大、滤波、AD变换电路后转换为数字信号输出至校正运算模块35。如图3所示，校正运算模块35在读入图像数据时，同时从第一SRAM21中读出斜率校正参数进入乘模块351进行乘法运算，经移位模块352之后，从第二SRAM22中读出偏置校正参数，在加模块353中完成加法运算后，完成整帧图像的均匀性校正工作，送入乒乓缓存后经高速数据采集设备采集至PC显示。

为保证在不同光照条件下能实时调整均匀性校正的参数，设置参数上注模块31，随时根据需要将参数上注至FLASH存储器4中。

Claims (6)

1.一种大规模红外焦平面实时非均匀性校正系统，其特征在于，包括大容量非易失存储器、参数存储器SRAM和逻辑时序控制电路；所述逻辑时序控制电路包括主控模块和连接所述主控模块的非易失存储器读写控制模块、SRAM读写控制模块、参数上注模块、校正运算模块，还包括连接所述校正运算模块的图像数据输入接口和图像数据输出接口；所述大容量非易失存储器连接参数存储器SRAM和非易失存储器读写控制模块，所述参数存储器SRAM还连接SRAM读写控制模块和校正运算模块。

2.根据权利要求1所述的大规模红外焦平面实时非均匀性校正系统，其特征在于，所述大容量非易失存储器为FLASH。

3.根据权利要求1所述的大规模红外焦平面实时非均匀性校正系统，其特征在于，所述大容量非易失存储器为EEPROM。

4.根据权利要求1所述的大规模红外焦平面实时非均匀性校正系统，其特征在于，所述逻辑时序控制电路通过FPGA芯片实现。

5.根据权利要求1所述的大规模红外焦平面实时非均匀性校正系统，其特征在于，所述校正运算模块包括依次连接的乘模块、移位模块和加模块。

6.一种使用权利要求1～5中任一所述大规模红外焦平面实时非均匀性校正系统的校正方法，其特征在于，包括：

S1、经定标运算后得到的校正参数通过所述逻辑时序控制电路中的参数上注模块和非易失存储器读写控制模块写入大容量非易失存储器中；

S2、在系统上电完成后，所述逻辑时序控制电路中的SRAM读写控制模块将校正参数从大容量非易失存储器读出并写入参数存储器SRAM中；

S3、需要进行校正时，校正参数读入所述校正运算模块，同时校正前图像数据通过所述图像数据输入接口读入校正运算模块，两者在校正运算模块中进行校正运算后，校正后图像数据通过图像数据输出接口输出，完成非均匀性校正。