CN114335136A - 静电保护元件以及半导体装置 - Google Patents
静电保护元件以及半导体装置 Download PDFInfo
- Publication number
- CN114335136A CN114335136A CN202111092767.8A CN202111092767A CN114335136A CN 114335136 A CN114335136 A CN 114335136A CN 202111092767 A CN202111092767 A CN 202111092767A CN 114335136 A CN114335136 A CN 114335136A
- Authority
- CN
- China
- Prior art keywords
- concentration
- semiconductor substrate
- source region
- low
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 239000012535 impurity Substances 0.000 claims description 28
- 230000006378 damage Effects 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 description 30
- 230000000694 effects Effects 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
- H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
- H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明的目的在于提供一种能够在不导致占有面积的增大的情况下防止静电破坏的静电保护元件以及半导体装置。本发明包含：第二导电型的高浓度源极区域，沿着第一导电型的半导体基板的表面形成，连接有电源线以及接地线中的一方；第二导电型的低浓度源极区域，具有从半导体基板的表面露出的露出面且与高浓度源极区域相接；第二导电型的高浓度漏极区域，沿着半导体基板的表面形成，连接有电源线以及接地线中的另一方；第二导电型的低浓度漏极区域，具有从半导体基板的表面露出的露出面，与高浓度漏极区域相接，且延伸至距半导体基板的表面的深度比低浓度源极区域深的区域；栅极绝缘膜；栅极电极，形成于栅极绝缘膜上，连接有电源线以及接地线中的一方。
Description
技术领域
本发明涉及一种静电保护元件以及包含静电保护元件的半导体装置。
背景技术
在作为半导体装置的半导体IC芯片中设置有防止与在芯片外部产生的静电放电（以下，称作ESD）相伴的大电流经由电源端子流入到内部电路的ESD保护电路。
在该ESD保护电路中包含在电源线的电压值成为规定的电压值以上的高电压的情况下将电源线和接地线连接的ESD保护用的晶体管。在ESD保护电路中，当与ESD相伴的高电压经由外部端子被施加于电源线时，ESD保护用的晶体管进行动作，与该高电压相伴的电流流经该ESD保护用的晶体管，施加于该晶体管的电压降低，利用被维持为某个电压（称为保持电压）这样的骤回进行内部电路的保护（例如，参照专利文献1）。
现有技术文献
专利文献
专利文献1：日本特开2016-162844号公报。
发明内容
发明要解决的课题
然而，当流入到ESD保护用的晶体管的电流过大时，有时产生柯克效应。当产生柯克效应时，形成耗尽层，电流路径的电流密度变高。当在该状态下持续施加高电压时，与不产生该柯克效应的情况相比，在集电极发射极间流入大的电流，上述的保持电压变低。此时，当比该保持电压高的电源电压被施加于电源线时，在ESD终止后，ESD保护用的晶体管的动作仍继续。因此，基于该电源电压的电流继续流入到ESD保护用的晶体管，存在向内部电路的电力供给不足或该ESD保护用的晶体管本身被破坏的可能性。
因此，为了消除这样的不良情况，在专利文献1记载的静电保护电路中，采用在电源线和接地线间将两个ESD保护用的晶体管进行级联连接的结构。在该静电保护电路中，将被级联连接的两个ESD保护用的晶体管各自产生的保持电压相加后的电压成为电路上的保持电压。因此，与电源电压相比，能够使该电路上的保持电压为高电压，因此，在ESD终止后，即使施加电源电压，也能够抑制流到ESD保护用的晶体管的电流。
但是，在专利文献1所公开的结构中，为了与内部电路一起防止本身的破坏，需要两个ESD保护用的晶体管，因此，存在半导体装置内的占有面积变大这样的问题。
因此，本发明的目的在于提供一种能够在不导致占有面积的增大以及针对内部电路的电力供给不足的情况下与内部电路一起防止本身的静电破坏的静电保护元件以及半导体装置。
用于解决课题的方案
本发明提供一种静电保护元件，其特征在于，具有：第一导电型的半导体基板；第二导电型的高浓度源极区域，沿着所述半导体基板的表面形成，连接有传送电源电压的电源线以及接地线中的一方；第二导电型的低浓度源极区域，具有从所述半导体基板的表面露出的露出面，与所述高浓度源极区域相接，且杂质浓度比所述高浓度源极区域低；第二导电型的高浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地沿着所述半导体基板的表面形成，连接有所述电源线以及接地线中的另一方；第二导电型的低浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地形成，具有从所述半导体基板的表面露出的露出面，与所述高浓度漏极区域相接，杂质浓度比所述高浓度漏极区域低，延伸至距所述半导体基板的表面的深度比所述低浓度源极区域深的区域；栅极绝缘膜，形成于所述低浓度源极区域以及所述低浓度漏极区域各自的所述露出面上、以及所述半导体基板的表面上的所述露出面各自之间的区域上；以及栅极电极，形成于所述栅极绝缘膜上，连接有所述电源线以及接地线中的所述一方。
另外，本发明提供一种静电保护元件，其特征在于，具有：第一导电型的半导体基板；第二导电型的高浓度源极区域，沿着所述半导体基板的表面形成，连接有传送电源电压的电源线以及接地线中的一方；第二导电型的低浓度源极区域，具有从所述半导体基板的表面露出的露出面，与所述高浓度源极区域相接，且杂质浓度比所述高浓度源极区域低；第二导电型的高浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地沿着所述半导体基板的表面形成，连接有所述电源线以及接地线中的另一方；第二导电型的低浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地形成，具有从所述半导体基板的表面露出的露出面，与所述高浓度漏极区域相接，且杂质浓度比所述高浓度漏极区域低；栅极绝缘膜，形成于所述低浓度源极区域以及所述低浓度漏极区域各自的所述露出面上、以及所述半导体基板的表面上的所述露出面各自之间的区域上；栅极电极，形成于所述栅极绝缘膜上，连接有所述电源线以及接地线中的所述一方；以及第二导电型的阱区域，形成于所述低浓度漏极区域的底面，且杂质浓度比所述高浓度漏极区域低。
本发明提供一种半导体装置，其特征在于，包含：传送电源电压的电源线以及接地线；第一导电型的半导体基板；内部电路，形成于所述半导体基板，利用经由所述电源线以及所述接地线传送的所述电源电压进行动作；以及静电保护元件，形成于所述半导体基板，所述静电保护元件具有：第二导电型的高浓度源极区域，沿着所述半导体基板的表面形成，连接有传送电源电压的电源线以及接地线中的一方；第二导电型的低浓度源极区域，具有从所述半导体基板的表面露出的露出面，与所述高浓度源极区域相接，且杂质浓度比所述高浓度源极区域低；第二导电型的高浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地沿着所述半导体基板的表面形成，连接有所述电源线以及接地线中的另一方；第二导电型的低浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地形成，具有从所述半导体基板的表面露出的露出面，与所述高浓度漏极区域相接，杂质浓度比所述高浓度漏极区域低，延伸至距所述半导体基板的表面的深度比所述低浓度源极区域深的区域；栅极绝缘膜，形成于所述低浓度源极区域以及所述低浓度漏极区域各自的所述露出面上、以及所述半导体基板的表面上的所述露出面各自之间的区域上；以及栅极电极，形成于所述栅极绝缘膜上，连接有所述电源线以及接地线中的所述一方。
另外，本发明提供一种半导体装置，其特征在于，包含：传送电源电压的电源线以及接地线；第一导电型的半导体基板；内部电路，形成于所述半导体基板，利用经由所述电源线以及所述接地线传送的所述电源电压进行动作；以及静电保护元件，形成于所述半导体基板，所述静电保护元件具有：第二导电型的高浓度源极区域，沿着所述半导体基板的表面形成，连接有传送电源电压的电源线以及接地线中的一方；第二导电型的低浓度源极区域，具有从所述半导体基板的表面露出的露出面，与所述高浓度源极区域相接，且杂质浓度比所述高浓度源极区域低；第二导电型的高浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地沿着所述半导体基板的表面形成，连接有所述电源线以及接地线中的另一方；第二导电型的低浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地形成，具有从所述半导体基板的表面露出的露出面，与所述高浓度漏极区域相接，且杂质浓度比所述高浓度漏极区域低；栅极绝缘膜，形成于所述低浓度源极区域以及所述低浓度漏极区域各自的所述露出面上、以及所述半导体基板的表面上的所述露出面各自之间的区域上；栅极电极，形成于所述栅极绝缘膜上，连接有所述电源线以及接地线中的所述一方；以及第二导电型的阱区域，形成于所述低浓度漏极区域的底面，且杂质浓度比所述高浓度漏极区域低。
发明效果
在本发明中，当施加ESD造成的高电压时，在作为静电保护元件的MOS晶体管的源极区域和漏极区域间寄生的双极型的寄生晶体管击穿。由此，与ESD相伴的电流流入该寄生晶体管而不是流入内部电路，由此，防止内部电路的静电破坏。
进而，在本发明中，将与ESD相伴的电流流动的寄生晶体管实现的电流路径在半导体基板的深度方向上扩展。由此，在MOS晶体管的栅极氧化膜的正下的区域形成的寄生晶体管实现的电流路径的电流密度变低，在上述的寄生晶体管的击穿时引起柯克效应的电流的阈值相应变高。即，难以产生柯克效应，其结果是，与该柯克效应相伴的寄生晶体管的集电极发射极间的保持电压的降低被抑制，因此，在ESD终止后，即使施加电源电压，大电流也不会流入寄生晶体管。
因此，根据本发明，利用作为静电保护元件的单一的MOS晶体管，能够在不导致占有面积的增大以及向内部电路的电力供给不足的情况下，不仅能够防止EDS带来的内部电路的破坏，而且能够防止ESD终止后的本身的破坏。
附图说明
图1是概略地示出形成于作为本发明的半导体装置的半导体IC芯片100的电路的电路图。
图2A是从半导体IC芯片100的上方观察晶体管10的俯视图。
图2B是表示图2A中的W－W线的晶体管10的截面的截面图。
图3是将在晶体管10中寄生的寄生晶体管符号化并表示在晶体管10的截面图中的图。
图4是表示图2A中的W－W线的晶体管10的其它截面的截面图。
具体实施方式
以下，参照附图详细地对本发明的实施例进行说明。
图1是概略地示出形成于作为本发明的半导体装置的半导体IC芯片100的电路的电路图。
在半导体IC芯片100形成有担当主要功能的内部电路UC和作为本发明的静电保护元件的n沟道MOS（Metal-Oxide-Semiconductor：金属氧化物半导体）型的晶体管10。进而，在该半导体IC芯片100形成有接受来自外部的电源电压的焊盘Pd1以及Pd2和传送由焊盘Pd1以及Pd2接受的电源电压的电源线VL以及接地线GL。内部电路UC利用经由电源线VL以及接地线GL传送的电源电压进行动作。
此外，如图1所示，晶体管10的漏极与电源线VL连接，栅极以及源极均与接地线GL连接。
以下，对晶体管10的结构进行说明。
图2A是从半导体IC芯片100的上方观察晶体管10的俯视图，图2B是沿着图2A中的W－W线的截面图。
如图2B所示，晶体管10形成于由P型的Si（硅）构成的半导体基板11。
在半导体基板11的表面附近形成有担当晶体管10的源极区域的N型的高浓度源极区域12s和杂质浓度比该高浓度源极区域12s低的N型的低浓度源极区域13s。
高浓度源极区域12s的上表面从半导体基板11的表面露出，在设置于其上表面的触点Ct连接有接地线GL。
低浓度源极区域13s具有从半导体基板11的表面露出的露出面，以在半导体基板11的区域内覆盖高浓度源极区域12s的侧面以及底面的方式与该高浓度源极区域12s相接。
另外，在半导体基板11的表面附近形成有担当晶体管10的漏极区域的N型的高浓度漏极区域12d和杂质浓度比该高浓度漏极区域12d低的N型的低浓度漏极区域13d。
高浓度漏极区域12d的上表面从半导体基板11的表面露出，在设置于其上表面的触点Ct连接有电源线VL。
低浓度漏极区域13d具有从半导体基板11的表面露出的露出面，以在半导体基板11的区域内覆盖高浓度漏极区域12d的侧面以及底面的方式与该高浓度漏极区域12d相接。
另外，如图2B所示，在低浓度源极区域13s以及低浓度漏极区域13d各自的露出面上以及半导体基板11的表面上的上述的露出面各自之间的区域上形成有栅极绝缘膜14。在栅极氧化膜14上形成有栅极电极15。接地线GL连接于栅极电极15。
另外，以将形成有上述的高浓度源极区域12s、高浓度漏极区域12d、低浓度源极区域13s以及低浓度漏极区域13d的区域整体呈环状包围的方式形成有STI（shallow trenchisolation：浅槽隔离）结构的元件分离绝缘膜20。
另外，在半导体基板11的表面附近的环状的元件分离绝缘膜20的外周的一部分区域形成有P型的高浓度扩散层21。接地线GL连接于高浓度扩散层21，经由该接地线GL以及高浓度扩散层21对晶体管10的背栅施加接地电位。
进而，如图2B所示，在半导体基板11的区域内的担当漏极区域的低浓度漏极区域13d的底面形成有杂质浓度比高浓度漏极区域12d低的N型的n阱30。
在此，n阱30如图2B所示那样，本身的侧面S1相比于高浓度漏极区域12d的与高浓度源极区域12s对置的侧面S2向源极区域（12s、13s）侧伸出。
以下，使用图3对由图1、图2A以及图2B所示的晶体管10进行的静电破坏保护动作进行说明。
图3是将在晶体管10的漏极源极间寄生的双极型的寄生晶体管符号化并表示在晶体管10的截面图中的图。
首先，如图1所示，当利用在半导体IC芯片100的附近产生的ESD向焊盘Pd1和Pd2间施加高电压时，在MOS型的晶体管10的漏极源极间寄生的双极型的寄生晶体管被击穿。
接着，如图3所示，在晶体管10中，在低浓度源极区域13s和低浓度漏极区域13d间形成双极型的寄生晶体管，并且，经由n阱30在低浓度源极区域13s和低浓度漏极区域13d间也形成双极型的寄生晶体管。
当上述的寄生晶体管击穿时，与ESD相伴的放电电流例如从电源线VL经由由高浓度漏极区域12d、低浓度漏极区域13d、半导体基板11的表面附近的区域、低浓度源极区域13s以及高浓度源极区域12s构成的电流路径流入到接地线GL。进而，该放电电流经由由高浓度漏极区域12d、低浓度漏极区域13d、n阱30、半导体基板11的从表面离开的区域、低浓度源极区域13s以及高浓度源极区域12s构成的电流路径流入到接地线GL。
因此，与ESD相伴的电流不是流入到内部电路UC，而是流入图3所示的双极型的寄生晶体管实现的电流路径，由此，防止内部电路UC的静电破坏。
在此，在晶体管10中，利用形成于低浓度漏极区域13d的底面的n阱30，寄生晶体管击穿时的电流路径向半导体基板11的深度方向扩展。由此，在栅极氧化膜14的正下方的区域形成的寄生晶体管所实现的电流路径的电流密度变低。其结果是，相对于经由该寄生晶体管在高浓度漏极区域12d和高浓度源极区域12s间流动的电流，引起柯克效应的电流的阈值变高。因此，与没有在低浓度漏极区域13d的底面形成n阱30的情况相比，难以产生柯克效应，其结果是，与该柯克效应相伴的寄生晶体管的集电极发射极间的保持电压的降低被抑制。
因此，在ESD终止后，即使通常的电源电压经由电源线VL以及接地线GL被施加于晶体管10，向寄生晶体管的大电流的流入也被阻止。由此，在ESD终止后，基于电源电压的电流不流入到寄生晶体管而被供给到内部电路UC，因此，该内部电路UC的电力供给不足被解决，并且，作为静电保护元件的晶体管10的破坏被阻止。
这样，利用作为静电保护元件的单一的晶体管10，能够在不导致占有面积的增大以及向内部电路的电力供给不足的情况下防止ESD造成的内部电路UC的破坏、以及ESD终止后的静电保护元件（晶体管10）本身的破坏。
进而，在晶体管10中，如图2B所示，在沿着半导体基板11的表面的方向，使从半导体基板11的区域和低浓度漏极区域13d的边界至高浓度漏极区域12d的最短的距离L1比从该半导体基板11的区域和低浓度源极区域13s的边界至高浓度源极区域12s的最短的距离L2大。
此时，距离L1越大，图3所示的寄生晶体管实现的电流路径中的电阻越增加，与此相伴，引起柯克效应的电压的阈值越高，因此，与该柯克效应相伴的寄生晶体管的集电极发射极间的保持电压的降低被抑制。因此，能够更可靠地防止ESD终止后的向内部电路UC的电力供给不足、以及静电保护元件（10）的破坏。
此外，在图2B所示的一例中，为了使击穿时的电流路径向半导体基板11的深度方向扩展而设置n阱30，但也可以不单独形成n阱30，而将低浓度漏极区域本身向半导体基板11的深度方向扩展。
图4是示出鉴于该点而作出的沿着图2A中的W－W线的晶体管10的结构的截面图。
此外，在图4所示的结构中，除了采用低浓度漏极区域23d来代替低浓度漏极区域13d以及n阱30这一点以外的其它结构与图2B所示的结构相同。因此，以下，对图4所示的低浓度漏极区域23d的结构进行说明。
低浓度漏极区域23d与低浓度漏极区域13d同样地，具有从半导体基板11的表面露出的露出面，以在半导体基板11的区域内覆盖高浓度漏极区域12d的侧面以及底面的方式与该高浓度漏极区域12d相接。
但是，如图4所示，低浓度漏极区域23d的从半导体基板11的表面至底面的深度h1比低浓度源极区域13s的从半导体基板11的表面至底面的深度h2深。即，低浓度漏极区域23d在半导体基板11的区域内延伸至距半导体基板11的表面的深度比低浓度源极区域13s深的区域。
由此，与使低浓度漏极区域的深度与低浓度源极区域13s的深度h2相等的情况相比，在MOS型的晶体管10中寄生的双极型的寄生晶体管击穿时的电流路径向半导体基板11的深度方向扩展。由此，在栅极氧化膜14的附近形成的寄生晶体管实现的电流路径的电流密度变低，引起柯克效应的电流的阈值相应变高。
因此，与低浓度漏极区域的深度与低浓度源极区域13s的深度相等的情况相比，难以产生柯克效应，其结果是，与该柯克效应相伴的寄生晶体管的集电极发射极间的保持电压的降低被抑制。
因此，在ESD终止后，即使通常的电源电压经由电源线VL以及接地线GL被施加于晶体管10，向寄生晶体管的大电流的流入也被阻止。
因此，在采用了图4所示的结构的情况下，也与采用了图2B所示的结构的情况同样地，利用作为静电保护元件的单一的晶体管10，不仅能够在不导致占有面积的增大以及向内部电路的电力供给不足的情况下防止与静电放电相伴的内部电路UC的破坏，而且能够防止ESD终止后的本身的破坏。
此外，在上述实施例中，示出了将MOS型的晶体管10形成于P型导电型的半导体基板11的情况的结构，但也能够同样地形成于N型导电型的半导体基板。另外，也可以将晶体管10形成于在P型的半导体基板形成的N型的阱区域或者在N型的半导体基板形成的P型的阱区域。
总之，作为担当静电保护元件的晶体管10，只要采用具有以下的第一导电型的半导体基板、第二导电型的高浓度源极区域以及低浓度源极区域、第二导电型的高浓度漏极区域以及低浓度漏极区域、栅极绝缘膜以及栅极电极的晶体管即可。
即，高浓度源极区域（12s）沿着半导体基板（11）的表面形成，连接有传送电源电压的电源线（VL）以及接地线（GL）中的一方。低浓度源极区域（13s）是杂质浓度比高浓度源极区域低的区域，具有从半导体基板的表面露出的露出面，与上述的高浓度源极区域相接。高浓度漏极区域（12d）与这些高浓度源极区域以及低浓度源极区域分离地沿着半导体基板的表面形成，连接有传送电源电压的电源线以及接地线中的另一方。低浓度漏极区域（23d）是如下的区域：与高浓度源极区域以及低浓度源极区域分离地形成，具有从半导体基板的表面露出的露出面，与上述的高浓度漏极区域相接并且杂质浓度比高浓度漏极区域低。栅极绝缘膜（14）形成于半导体基板的表面上、低浓度源极区域以及低浓度漏极区域各自的露出面上。栅极电极（15）形成于栅极绝缘膜上，连接有电源线以及接地线中的一方。此外，低浓度漏极区域（23d）的距半导体基板的表面的深度（h1）比低浓度源极区域（13s）的距半导体基板的表面的深度（h2）深。即，低浓度漏极区域在半导体基板的区域内延伸至距半导体基板的表面的深度比低浓度源极区域深的区域。
另外，作为担当静电保护元件的晶体管10，也可以采用具有以下的第一导电型的半导体基板、第二导电型的高浓度源极区域以及低浓度源极区域、第二导电型的高浓度漏极区域以及低浓度漏极区域、第二导电型的阱区域、栅极绝缘膜以及栅极电极的晶体管。
即，高浓度源极区域（12s）沿着半导体基板（11）的表面形成，连接有传送电源电压的电源线（VL）以及接地线（GL）中的一方。低浓度源极区域（13s）是杂质浓度比高浓度源极区域低的区域，具有从半导体基板的表面露出的露出面，与上述的高浓度源极区域相接。高浓度漏极区域（12d）与这些高浓度源极区域以及低浓度源极区域分离地沿着半导体基板的表面形成，连接有传送电源电压的电源线以及接地线中的另一方。低浓度漏极区域（23d）是如下的区域：与高浓度源极区域以及低浓度源极区域分离地形成，具有从半导体基板的表面露出的露出面，与上述的高浓度漏极区域相接并且杂质浓度比高浓度漏极区域低。阱区域（30）形成于低浓度漏极区域（13d）的底面，且杂质浓度比高浓度漏极区域低。
符号说明
10 晶体管
12d 高浓度漏极区域
12s 高浓度源极区域
13d 低浓度漏极区域
13s 低浓度源极区域
30 n阱。
Claims (7)
1.一种静电保护元件，其特征在于，具有：
第一导电型的半导体基板；
第二导电型的高浓度源极区域，沿着所述半导体基板的表面形成，连接有传送电源电压的电源线以及接地线中的一方；
第二导电型的低浓度源极区域，具有从所述半导体基板的表面露出的露出面，与所述高浓度源极区域相接，且杂质浓度比所述高浓度源极区域低；
第二导电型的高浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地沿着所述半导体基板的表面形成，连接有所述电源线以及接地线中的另一方；
第二导电型的低浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地形成，具有从所述半导体基板的表面露出的露出面，与所述高浓度漏极区域相接，杂质浓度比所述高浓度漏极区域低，延伸至距所述半导体基板的表面的深度比所述低浓度源极区域深的区域；
栅极绝缘膜，形成于所述低浓度源极区域以及所述低浓度漏极区域各自的所述露出面上、以及所述半导体基板的表面上的所述露出面各自之间的区域上；以及
栅极电极，形成于所述栅极绝缘膜上，连接有所述电源线以及接地线中的所述一方。
2.根据权利要求1所述的静电保护元件，其特征在于，
沿着所述半导体基板的表面的方向上的从所述低浓度漏极区域和所述半导体基板的区域的边界至所述高浓度漏极区域的距离比沿着所述半导体基板的表面的方向上的从所述低浓度源极区域和所述半导体基板的区域的边界至所述高浓度源极区域的距离大。
3.一种静电保护元件，其特征在于，具有：
第一导电型的半导体基板；
第二导电型的高浓度源极区域，沿着所述半导体基板的表面形成，连接有传送电源电压的电源线以及接地线中的一方；
第二导电型的低浓度源极区域，具有从所述半导体基板的表面露出的露出面，与所述高浓度源极区域相接，且杂质浓度比所述高浓度源极区域低；
第二导电型的高浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地沿着所述半导体基板的表面形成，连接有所述电源线以及接地线中的另一方；
第二导电型的低浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地形成，具有从所述半导体基板的表面露出的露出面，与所述高浓度漏极区域相接，且杂质浓度比所述高浓度漏极区域低；
栅极绝缘膜，形成于所述低浓度源极区域以及所述低浓度漏极区域各自的所述露出面上、以及所述半导体基板的表面上的所述露出面各自之间的区域上；
栅极电极，形成于所述栅极绝缘膜上，连接有所述电源线以及接地线中的所述一方；以及
第二导电型的阱区域，形成于所述低浓度漏极区域的底面，且杂质浓度比所述高浓度漏极区域低。
4.根据权利要求3所述的静电保护元件，其特征在于，
所述阱区域的侧面之一相比于所述高浓度漏极区域的与所述高浓度源极区域对置的侧面向所述高浓度源极区域侧伸出。
5.根据权利要求3或4所述的静电保护元件，其特征在于，
沿着所述半导体基板的表面的方向上的从所述低浓度漏极区域和所述半导体基板的区域的边界至所述高浓度漏极区域的距离比沿着所述半导体基板的表面的方向上的从所述低浓度源极区域和所述半导体基板的区域的边界至所述高浓度源极区域的距离大。
6.一种半导体装置，其特征在于，包含：
传送电源电压的电源线以及接地线；
第一导电型的半导体基板；
内部电路，形成于所述半导体基板，利用经由所述电源线以及所述接地线传送的所述电源电压进行动作；以及
静电保护元件，形成于所述半导体基板，
所述静电保护元件具有：
第二导电型的高浓度源极区域，沿着所述半导体基板的表面形成，连接有传送电源电压的电源线以及接地线中的一方；
第二导电型的低浓度源极区域，具有从所述半导体基板的表面露出的露出面，与所述高浓度源极区域相接，且杂质浓度比所述高浓度源极区域低；
第二导电型的高浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地沿着所述半导体基板的表面形成，连接有所述电源线以及接地线中的另一方；
第二导电型的低浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地形成，具有从所述半导体基板的表面露出的露出面，与所述高浓度漏极区域相接，杂质浓度比所述高浓度漏极区域低，延伸至距所述半导体基板的表面的深度比所述低浓度源极区域深的区域；
栅极绝缘膜，形成于所述低浓度源极区域以及所述低浓度漏极区域各自的所述露出面上、以及所述半导体基板的表面上的所述露出面各自之间的区域上；以及
栅极电极，形成于所述栅极绝缘膜上，连接有所述电源线以及接地线中的所述一方。
7.一种半导体装置，其特征在于，包含：
传送电源电压的电源线以及接地线；
第一导电型的半导体基板；
内部电路，形成于所述半导体基板，利用经由所述电源线以及所述接地线传送的所述电源电压进行动作；以及
静电保护元件，形成于所述半导体基板，
所述静电保护元件具有：
第二导电型的高浓度源极区域，沿着所述半导体基板的表面形成，连接有传送电源电压的电源线以及接地线中的一方；
第二导电型的低浓度源极区域，具有从所述半导体基板的表面露出的露出面，与所述高浓度源极区域相接，且杂质浓度比所述高浓度源极区域低；
第二导电型的高浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地沿着所述半导体基板的表面形成，连接有所述电源线以及接地线中的另一方；
第二导电型的低浓度漏极区域，与所述高浓度源极区域以及所述低浓度源极区域分离地形成，具有从所述半导体基板的表面露出的露出面，与所述高浓度漏极区域相接，且杂质浓度比所述高浓度漏极区域低；
栅极绝缘膜，形成于所述低浓度源极区域以及所述低浓度漏极区域各自的所述露出面上、以及所述半导体基板的表面上的所述露出面各自之间的区域上；
栅极电极，形成于所述栅极绝缘膜上，连接有所述电源线以及接地线中的所述一方；以及
第二导电型的阱区域，形成于所述低浓度漏极区域的底面，且杂质浓度比所述高浓度漏极区域低。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020-164726 | 2020-09-30 | ||
| JP2020164726A JP2022056787A (ja) | 2020-09-30 | 2020-09-30 | 静電気保護素子及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114335136A true CN114335136A (zh) | 2022-04-12 |
Family
ID=80822918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111092767.8A Pending CN114335136A (zh) | 2020-09-30 | 2021-09-17 | 静电保护元件以及半导体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20220102338A1 (zh) |
| JP (1) | JP2022056787A (zh) |
| CN (1) | CN114335136A (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645193B1 (ko) * | 2004-03-17 | 2006-11-10 | 매그나칩 반도체 유한회사 | 정전기 방전 보호 소자 및 그 제조 방법 |
| JP5202473B2 (ja) * | 2009-08-18 | 2013-06-05 | シャープ株式会社 | 半導体装置の製造方法 |
| KR101145786B1 (ko) * | 2009-12-30 | 2012-05-16 | 에스케이하이닉스 주식회사 | 정전기 방전 보호 장치 |
| CN102130168B (zh) * | 2010-01-20 | 2013-04-24 | 上海华虹Nec电子有限公司 | 隔离型ldnmos器件及其制造方法 |
| US11817447B2 (en) * | 2019-12-10 | 2023-11-14 | Samsung Electronics Co., Ltd. | Electrostatic discharge protection element and semiconductor devices including the same |
| US11189655B1 (en) * | 2020-07-08 | 2021-11-30 | Omnivision Technologies, Inc. | Isolation structure for suppressing floating diffusion junction leakage in CMOS image sensor |
-
2020
- 2020-09-30 JP JP2020164726A patent/JP2022056787A/ja active Pending
-
2021
- 2021-09-17 CN CN202111092767.8A patent/CN114335136A/zh active Pending
- 2021-09-17 US US17/478,054 patent/US20220102338A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022056787A (ja) | 2022-04-11 |
| US20220102338A1 (en) | 2022-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6081002A (en) | Lateral SCR structure for ESD protection in trench isolated technologies | |
| US9859270B2 (en) | Diode biased ESD protection devices and methods | |
| US7372083B2 (en) | Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection | |
| US6172401B1 (en) | Transistor device configurations for high voltage applications and improved device performance | |
| US7838924B2 (en) | MOS device with substrate potential elevation | |
| US7709896B2 (en) | ESD protection device and method | |
| CN110010672B (zh) | 具有高压器件的半导体器件结构 | |
| US8107203B2 (en) | Electrostatic discharge protection device | |
| US20050179087A1 (en) | LDMOS transistor with improved ESD protection | |
| US20050285198A1 (en) | High voltage device and high voltage device for electrostatic discharge protection circuit | |
| US6670678B2 (en) | Semiconductor device having ESD protective transistor | |
| US7342283B2 (en) | Semiconductor device | |
| US6569740B1 (en) | Method of forming a semiconductor device having a buffer | |
| JP2006245093A (ja) | 高電圧デバイス並びに静電気保護回路用高電圧デバイス | |
| US9153570B2 (en) | ESD tolerant I/O pad circuit including a surrounding well | |
| CN111799330A (zh) | 具有二极管耦合的隔离环的ldmos | |
| CN101364596A (zh) | 半导体器件 | |
| US6320231B1 (en) | Semiconductor device for protecting a semiconductor chip from damage due to electrostatic discharge | |
| JP2007019413A (ja) | 保護回路用半導体装置 | |
| US20050098795A1 (en) | High voltage device with ESD protection | |
| CN114335136A (zh) | 静电保护元件以及半导体装置 | |
| KR101442252B1 (ko) | 반도체 장치 | |
| JPH11289050A (ja) | 半導体装置 | |
| US6429490B2 (en) | Protection device and protection method for semiconductor device | |
| KR20070092637A (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |