CN114333615B - 衬底母板及其制备方法、驱动基板和显示装置 - Google Patents

衬底母板及其制备方法、驱动基板和显示装置 Download PDF

Info

Publication number
CN114333615B
CN114333615B CN202011061850.4A CN202011061850A CN114333615B CN 114333615 B CN114333615 B CN 114333615B CN 202011061850 A CN202011061850 A CN 202011061850A CN 114333615 B CN114333615 B CN 114333615B
Authority
CN
China
Prior art keywords
substrate
lead
terminal
layer pattern
out wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011061850.4A
Other languages
English (en)
Other versions
CN114333615A (zh
Inventor
王杰
刘纯建
雷杰
田�健
吴信涛
曾琴
许邹明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011061850.4A priority Critical patent/CN114333615B/zh
Priority to US17/353,992 priority patent/US11596062B2/en
Publication of CN114333615A publication Critical patent/CN114333615A/zh
Application granted granted Critical
Publication of CN114333615B publication Critical patent/CN114333615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供了一种衬底母板，包括：衬底基板，衬底基板划分有用于形成驱动基板的有效区和位于有效区周边的非有效区；第一导电层图形，位于衬底基板上，包括：位于有效区内的多条信号走线；第一绝缘层，位于第一导电层图形远离衬底基板一侧；第二导电层图形，位于第一绝缘层远离衬底基板的一侧，包括：位于有效区内的多个连接端子，连接端子与对应的信号走线电连接；至少一个连接端子配置有对应的引出布线和检测端子，检测端子位于非有效区内，引出布线与对应的连接端子电连接且引出至非有效区与对应的检测端子电连接。本公开实施例还提供了一种衬底母板的制备方法、驱动基板和显示装置。

Description

衬底母板及其制备方法、驱动基板和显示装置
技术领域
本发明涉及显示领域，特别涉及一种衬底母板及其制备方法、驱动基板和显示装置。
背景技术
微型/迷你发光二极管(Micro/Mini-LED)显示技术作为新一代显示技术，具有亮度高、发光效率好、功耗低等优点。驱动基板是LED显示装置中的核心部分；在实际生产过程中，首先在大尺寸衬底基板表面制备出各功能膜层，以得到衬底母板；然后通过切割设备(一般为激光切割机)对衬底母板进行切割，以得到小尺寸驱动基板。
在对衬底母板进行切割之前，会对衬底母板进行各种测试，例如断路和短路测试(Opens and Shorts Test)，并基于测试结果来对产线进行调整或对衬底母板上的故障位置点进行修复，以提高良品率。
在进行测试时，需要将测试仪器的探针与衬底母板上相应的连接端子进行接触；在实际测试过程中发现，随着产品高分辨率化，连接端子的尺寸相应减小，探针与连接端子的对位、接触过程变得十分困难；另外，探针与连接端子进行接触的过程中，容易对连接端子造成划伤。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种衬底母板及其制备方法、驱动基板和显示装置。
第一方面，本公开实施例提供了一种衬底母板，包括：
衬底基板，所述衬底基板划分有用于形成驱动基板的有效区和位于有效区周边的非有效区；
第一导电层图形，位于所述衬底基板上，包括：位于所述有效区内的多条信号走线；
第一绝缘层，位于所述第一导电层图形远离所述衬底基板一侧；
第二导电层图形，位于所述第一绝缘层远离所述衬底基板的一侧，包括：位于所述有效区内的多个连接端子，所述连接端子与对应的所述信号走线电连接；
至少一个所述连接端子配置有对应的引出布线和检测端子，所述检测端子位于所述非有效区内，所述引出布线与对应的所述连接端子电连接且引出至所述非有效区与对应的所述检测端子电连接。
在一些实施例中，所述引出布线为所述第二导电层图形中的部分；
和/或，所述检测端子为所述第二导电层图形中的部分。
在一些实施例中，所述有效区包括：显示区和绑定区，多个所述连接端子包括：位于显示区内用于与像素驱动芯片的引脚进行固定的多个第一连接端子和位于所述绑定区内用于与柔性电路板的导电针进行固定的多个第二连接端子；
配置有引出布线的连接端子包括：至少一个所述第一连接端子和/或至少一个所述第二连接端子。
在一些实施例中，所述引出布线与对应的所述连接端子直接相连；
或者，所述引出布线与对应的所述连接端子所连接的导电结构直接相连。
在一些实施例中，每个检测端子对应一条或多条引出布线。
在一些实施例中，所述引出布线的线宽包括：50um～200um。
在一些实施例中，还包括：位于所述第二导电图形远离所述衬底基板一侧的第二绝缘层；
所述第二绝缘层上在各所述连接端子和各检测端子所在位置形成有对应的过孔，所述过孔连通至对应的所述连接端子或所述检测端子。
第二方面，本公开实施例还提供了一种驱动基板，包括：
衬底基板；
第一导电层图形，位于所述衬底基板上，包括：位于所述有效区内的多条信号走线；
第一绝缘层，位于所述第一导电层图形远离所述衬底基板一侧；
第二导电层图形，位于所述第一绝缘层远离所述衬底基板的一侧，包括：多个连接端子，所述连接端子与对应的所述信号走线电连接；
至少一个所述连接端子配置对应的引出布线，所述引出布线与对应的所述连接端子电连接且引出至所述衬底基板的边缘。
在一些实施例中，所述引出布线为所述第二导电层图形中的部分。
在一些实施例中，所述衬底基板包括：显示区和绑定区，多个所述连接端子包括：位于显示区内用于与像素驱动芯片的引脚进行固定的多个第一连接端子和位于所述绑定区内用于与柔性电路板的导电针进行固定的多个第二连接端子；
配置有引出布线的连接端子包括：至少一个所述第一连接端子和/或至少一个所述第二连接端子。
在一些实施例中，所述引出布线与对应的所述连接端子直接相连；
或者，所述引出布线与对应的所述连接端子所连接的导电结构直接相连。
在一些实施例中，所述引出布线的线宽包括：50um～200um。
在一些实施例中，还包括：位于所述第二导电图形远离所述衬底基板一侧的第二绝缘层；
所述第二绝缘层上在各所述连接端子所在位置形成有对应的过孔，所述过孔连通至对应的所述连接端子。
第三方面，本公开实施例还提供了一种衬底母板的制备方法，包括：
提供衬底基板，所述衬底基板划分有用于形成驱动基板的有效区和位于有效区周边的非有效区；
在所述衬底基板上形成第一导电层图形，所述第一导电层图形包括：位于所述有效区内的多条信号走线；
在所述第一导电层图形远离所述衬底基板一侧形成第一绝缘层；
在所述第一绝缘层远离所述衬底基板的一侧形成第二导电层图形，所述第二导电图形包括：位于所述有效区内的多个连接端子，所述连接端子与对应的所述信号走线电连接，至少一个所述连接端子配置对应的引出布线和检测端子，所述检测端子位于所述非有效区内，所述引出布线与对应的所述连接端子电连接且引出至所述非有效区与对应的所述检测端子电连接。
在一些实施例中，所述在所述第一绝缘层远离所述衬底基板的一侧形成第二导电层图形的步骤包括：
形成第二导电材料薄膜；
对于所述第二导电材料薄膜进行图案化工艺，以得到所述连接端子、所述引出布线和所述检测端子的图形。
在一些实施例中，在所述第一绝缘层远离所述衬底基板的一侧形成第二导电层图形的步骤之后，还包括：
在衬底母板上的所述非有效区进行切割，得到衬底母板上的所述有效区的部分。
第四方面，本公开实施例还提供了一种显示装置，包括：如第二方面提供的驱动基板。
附图说明
图1为本公开实施例中一种衬底母板的俯视示意图；
图2为图1中M区域的一种放大示意图；
图3为图1中N区域的一种放大示意图；
图4为图2中A-A’向的一种截面示意图；
图5为图3中B-B’向的一种截面示意图；
图6为相关技术中在进行断路和短路测试时探针接触位置的示意图；
图7为本公开实施例提供的另一种衬底母板上部分区域的俯视示意图；
图8为本公开实施例提供的又一种衬底母板上部分区域的俯视示意图；
图9为本公开实施例提供的一种衬底母板的制备方法的流程图；
图10为图9中步骤S4的一种具体实现方法流程图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种衬底母板及其制备方法、驱动基板和显示装置进行详细描述。
图1为本公开实施例中一种衬底母板的俯视示意图，图2为图1中M区域的一种放大示意图，图3为图1中N区域的一种放大示意图，图4为图2中A-A’向的一种截面示意图，图5为图3中B-B’向的一种截面示意图，如图1～5所示，该衬底母板包括：衬底基板1、第一导电层图形10、第一绝缘层8和第二导电层图形11。
其中，衬底基板1划分有用于形成驱动基板的有效区2和位于有效区2周边的非有效区3；第一导电层图形10位于衬底基板1上，第一导电层图形10包括：位于有效区2内的多条信号走线；第一绝缘层8位于第一导电层图形10远离衬底基板1一侧；第二导电层图形11位于第一绝缘层8远离衬底基板1的一侧，第二导电层图形11包括：位于有效区2内的多个连接端子7，各连接端子7与对应的信号走线电连接；至少一个连接端子7配置有对应的引出布线4和检测端子5，检测端子5位于非有效区3内，引出布线4与对应的连接端子7电连接，且引出布线4引出至非有效区3与对应的检测端子5电连接。
在本公开实施例中，衬底母板上的有效区2是用于形成单个驱动基板的区域，每个有效区2包括：显示区2a和绑定区2b，衬底母板上的非有效区3是后续可进行切割的部分。在完成切割后，每一个有效区2的部分可作为一个驱动基板来使用。一般而言，在有效区2和绑定区2b设置有用于布线的集线区2c(也称为Fan-Out区)，位于集线区2c内的导线将显示区2a内的信号走线与绑定区2b内的连接端子7进行电连接。
附图1中仅示例性画出了衬底母板上包含有4个有效区2的情况，该情况仅起到示例性作用，其不会对本公开的技术方案产生限制。
参见图4和图5所示，在一些实施例中，第一导电层图形10的材料为金属材料，例如铜。考虑到第一导电层图形10中信号走线的长度较长，其电阻较大，为降低信号走线的整体电阻，往往将信号走线的厚度设计的较厚(厚度一般在2um以上)。示例性地，第一导电层图形10中的信号走线为双层结构，信号走线的材质包括铜。
在一些实施例中，第一绝缘层8包括：第一钝化层8a和第一平坦化层8b，第一钝化层8a位于第一导电层图形10远离衬底基板1的一侧，第一平坦化层8b位于第一钝化层8a远离衬底基板1的一侧。
在一些实施例中，第二导电层图形11的材料为金属材料，例如铜。需要说明的是，一般而言，第二导电图形中不仅包括连接端子7还包括一些连接走线6。按照所连接的对应不同，这些连接端子7可划分为：位于显示区2a内用于与像素驱动芯片的引脚进行绑定连接固定的第一连接端子7a、位于绑定区2b内用于与柔性电路板的导电针进行绑定连接固定的多个第二连接端子7b、位于显示区2a域内用于与LED芯片的引脚进行绑定连接固定的第三连接端子7c。
在一些实施例中，第二导电层图形11远离衬底基板1的一侧设置有第二绝缘层9，第二绝缘层9上在各连接端子7和各检测端子5所在位置形成有对应的过孔，过孔连通至对应的连接端子7或检测端子5，以使得连接端子7和检测端子5的至少部分区域露出。
在一些实施例中，在一些实施例中，第二绝缘层9包括：第二钝化层9a和第二平坦化层9b，第二钝化层9a位于第二导电层图形10远离衬底基板1的一侧，第二平坦化层9b位于第二钝化层9a远离衬底基板1的一侧。
在本公开实施例中，配置有对应的引出布线4和检测端子5的连接端子7，可以为现有测试项目中用于与测试仪器的探针相接触的连接端子7；一般而言，在不同测试项目中，测试仪器的探针所接触的连接端子不同。因此，在实际应用中，可根据实际测试需求来实现确定出需要配置有引出布线4和检测端子5的连接端子7。
在相关技术中，在对某条信号走线进行断路和短路测试时，往往选择与该信号走线相连且距离最远的两个连接端子来进行测试，通过判断该两个连接端子之间的电阻大小来确定出该信号走线上是否存在断路或短路的问题，具体测试过程属于本领域的常规技术，此处不再赘述。在本公开实施例中，可为上述与同一信号走线相连且距离最远的两个连接端子7分别配置对应的引出布线4和检测端子5。
图6为相关技术中在进行断路和短路测试时探针接触位置的示意图，如图6所示，在相关技术中，为实现进行断路和短路测试，往往是在连接端子7上位于真实连接区域701之外的部分新设用于进行断路和短路测试用过孔702，通过将探针置于该断路和短路测试用过孔702内以使得探针与连接端子7相接触，其中，真实连接区域701指的是连接端子7与信号走线通过过孔直接接触或者存在直接搭接的部分。随着连接端子7的尺寸越来越小，能够形成断路和短路测试用过孔702的区域越来越小，探针与连接端子7的对位、接触过程变得十分困难；另外，探针与连接端子7进行接触的过程中，容易对连接端子7造成划伤。
与相关技术不同，在本公开实施例中，在对衬底母板进行测试时，测试仪器的探针不再与某1个或几个连接端子7相接触，而是与该1个或几个连接端子7所对应的检测端子5相接接触，因此可以避免探针对连接端子7造成划伤；与此同时，由于检测端子5位于非有效区3内，因此检测端子5的大小不受产品分辨率的影响，检测端子5的尺寸可以大于检测端子5的尺寸，便于探针进行对位、接触。
在一些实施例中，检测端子5的形状为矩形，其长度范围为0.4mm～1.0mm宽度范围为0.2mm～1.0mm。需要说明的是，本公开的技术方案对检测端子5的形状、尺寸以及在非有效区3内的位置均不作限定。
在一些实施例中，引出布线4和/或检测端子5为第二导电层图形11中的部分。即，引出布线4和/或检测端子5与连接端子7同层设置，可以基于第二导电层图形11的制备工艺制备出引出布线4和/或检测端子5，因此无需为引出布线4和检测端子5的制备配置额外的工序步骤。当然，引出布线4和/或检测端子5也可以与连接端子7异层设置，可以为引出布线4和检测端子5配置独立的制备工序步骤。
引出布线4与有效区内的信号走线之间会形成寄生电容，且引出布线4的线宽越宽，其与信号走线之间形成的寄生电容越大，则引出布线4对信号走线中的信号产生干扰越大；另外，引出布线4的线宽越窄，则引出布线的电阻越大，不利于进行信号测试。基于上述两个因素的考虑，在保证寄生电容较小的同时也能用于进行信号测试，在一些实施例中引出布线4的线宽的可选设计范围在50um～200um之间。优选地，引出布线4的线宽为100um。
在一些实施例中，配置有引出布线4的连接端子7包括：至少一个第一连接端子7a和/或至少一个第二连接端子7b。
以对图2和图3中所示情况为例，一个像素包括4个LED芯片和1个像素驱动芯片，像素驱动芯片用于驱动位于同一个像素中多个LED芯片。针对每一个像素，驱动基板上存在对应的一个驱动区域，每个驱动区域需要配置8个第三连接端子7c(4对正极(+)和负极(-)连接端子，与4个LED芯片对应，每个LED芯片具有2个引脚)和4个第一连接端子7a(与1个像素驱动芯片对应，该像素驱动芯片具有4个引脚)。
作为一个具体示例，第一导电层图形10中的信号走线包括：LED电压供给线VLED、接地电压供给线GND、工作指示信号线PWR和地址信号线ADDR。该4个第一连接端子7a分别为：第一芯片连接端子O1、第二芯片连接端子O2、第三芯片连接端子O3、第四芯片连接端子O4；其中，第一芯片连接端子O1通过过孔与工作指示信号线PWR相连，第二芯片连接端子O2通过连接走线6与地址信号线ADDR相连，第三芯片连接端子O3通过连接走线6与一个负极(-)连接端子相连，第四芯片连接端子O4通过连接走线6与接地电压供给线GND相连，LED电压供给线VLED通过连接走线6与一个正极(+)连接端子相连。
继续参见图2和图3所示，在一些实施例中，以需要对1条工作指示信号线PWR和1条地址信号线ADDR进行断路和短路测试为例，则配置有引出布线4和检测端子5的连接端子可以包括：与待测试的工作指示信号线PWR电连接且对应于第一行像素的第一芯片连接端子O1、与待测试的地址信号线ADDR电连接且对应于第一行像素的第一芯片连接端子O1、与待测试的工作指示信号线PWR电连接的第二连接端子7b，以及与待测试的地址信号线ADDR电连接的第二连接端子7b。
参见图2所示，第一芯片连接端子O1通过一条引出布线4引出至非有效区3且与非有效区3内的一个检测端子S1连接，第二芯片连接端子O2通过一条引出布线4引出至非有效区3且与非有效区3内的一个检测端子S2连接。其中，第一芯片连接端子O1所对应的引出布线4与第一芯片连接端子O1直接相连，第二芯片连接端子O2所对应的引出布线4与第二芯片连接端子O2所连接的一条连接走线6(即，检测端子5所连接的导电结构)直接相连。
参见图3所示，与待测试的工作指示信号线PWR电连接的第二连接端子7b通过一条引出布线4引出至非有效区3且与非有效区3内的一个检测端子S3连接，与待测试的地址信号线ADDR电连接的第二连接端子7b通过一条引出布线4引出至非有效区3且与非有效区3内的一个检测端子S4连接。
在对工作指示信号线PWR进行断路和短路测试时，可将测试仪器的两个探针分别与检测端子S1和检测端子S3相接触；在对地址信号线ADDR进行断路和短路测试时，可将测试仪器的两个探针分别与检测端子S2和检测端子S4相接触。
需要说明的是，在对某一条信号走线进行断路和短路测试时，可以为与该信号走线电连接的每一个连接端子7均配置对应的引出布线4和对应的检测端子5，此时可以对该信号走线进行分段断路和短路测试。
图7为本公开实施例提供的另一种衬底母板上部分区域的俯视示意图，如图7所示，与图1中所示衬底母板不同的是，图7所示衬底母板上每个驱动区域针配置有6个第三连接端子(3对正极(+)和负极(-)连接端子，与6个LED芯片对应，每个LED芯片具有2个引脚)和6个第一连接端子(与1个像素驱动芯片对应，该像素驱动芯片具有6个引脚)。
第一导电图形中的信号走线包括：扫描信号供给线Cn、数据线Dm、正极信号线Hm1、Hm2和参考信号线Vm，第二导电图形中的连接走线6包括：扫描线Sn。其中，扫描信号供给走线Cn与扫描线电连接用于为扫描线Sn提供扫描信号，数据线用于提供数据信号，参考信号线用于提供负极信号，正极信号线用于提供正极信号。
以图7中所示情况为例，一个像素包括3种不同颜色子像素和一个像素驱动芯片，一个子像素包括至少一个LED芯片(未示出)；该3种不同颜色子像素配置有6个第三连接端子，分别称为：第一颜色子像素负极连接端子R-、第一颜色子像素正极连接端子R+、第二颜色子像素负极连接端子B-、第二颜色子像素正极连接端子B+、第三颜色子像素负极连接端子G-和第三颜色子像素正极连接端子G+。
一个像素驱动芯片具有6个引脚，相应地，LED显示基板中需为该像素驱动芯片配置6个第一连接端子，分别称为：第一芯片连接端子O1、第二芯片连接端子O2、第三芯片连接端子O3、第四芯片连接端子O4、第五芯片连接端子O5、第六芯片连接端子O6。
其中,第一芯片连接端子O1与第一颜色子像素负极连接端子R-连接，第二芯片连接端子O2与第三颜色子像素负极连接端子G-连接，第三芯片连接端子O3与第二颜色子像素负极连接端子B-连接，第四芯片连接端子O4与扫描线Sn连接，第五芯片连接端子O5通过过孔P1与数据线Dn连接，第六芯片连接端子O6通过过孔P2与参考信号线Vm连接。第一颜色子像素正极连接端子R+通过过孔P5与正极信号线Hm1连接，第三颜色子像素正极连接端子G+通过过孔P4与正极信号线Hm2连接，第二颜色子像素正极连接端子B+通过过孔P4与正极信号线Hm2连接。
像素驱动芯片用于在扫描线Sn的控制下，将数据线Dm提供的数据信号分时写入不同颜色的子像素01中，其中，参考信号线Vm用于向像素驱动芯片2提供负极信号，以使像素驱动芯片2和无机发光二极管之间形成电流通路。
在一些实施例中，第一芯片连接端子O1、第二芯片连接端子O2和第三芯片连接端子O3均配置有对应的引出布线4和检测端子5。对于各引出布线4和检测端子5的布置位置，本公开技术方案不作限定。
图8为本公开实施例提供的又一种衬底母板上部分区域的俯视示意图，图8中所示，在本公开实施例中，每个检测端子5对应一条或多条引出布线4。
以图8中所示，部分信号走线与多个第二连接端子7b电连接。示例性地，接地电压供给线GND上所连接的负载较大，需要利用多个连接端子同时对一条接地电压供给线GND写入接地电压，即每一条接地电压供给线GND与位于绑定区2b的多个第二连接端子7b电连接。图8中示例性画出了1条接地电压供给线GND与位于绑定区2b的7个第二连接端子7b电连接，1条LED电压供给线VLED与位于绑定区2b的7个第二连接端子7b电连接，1条工作指示信号线PWR与位于绑定区2b的1个第二连接端子7b电连接，1条地址信号线ADDR与位于绑定区2b的1个第二连接端子7b电连接。
其中，与同一接地电压供给线GND电连接的3个第二连接端子7b分别配置有3条引出走线，该3条引出走线连接非有效区3内的同一检测端子5；与同一LED电压供给线VLED电连接的3个第二连接端子7b分别配置有3条引出走线，该3条引出走线连接非有效区3内的同一检测端子5；与工作指示信号线PWR电连接的1个第二连接端子7b配置有1条引出走线，该1条引出走线连接非有效区3内一个检测端子5；与地址信号线ADDR电连接的1个第二连接端子7b配置有1条引出走线，该1条引出走线连接非有效区3内一个检测端子5。即，8个不同连接端子对应8条不同的引出走线、对应4个不同的检测端子5。
本公开实施例还提供了一种驱动基板，该驱动基板为上述实施例所提供的衬底母板上位于有效区的部分，即通过对上述实施例所提供的衬底母板中的非有效区沿切割线(例如图2和图7中的虚线L)进行切割所得到的部分。由于检测端子是位于非有效区，因此在进行切割后所得到的驱动基板上存在引出布线的部分，但是不存在检测端子。可以理解是，为了降低切割后留在驱动基板上的部分引出布线由于一端悬空，可能会存在引入静电荷的风险，可以将其通过显示装置中位于周边区域的导电结构(例如导电胶带、银胶、静电环等)连接到接地电压端。
具体地，驱动基板包括：衬底基板、第一导电层图形、第一绝缘层和第二导电层。其中，第一导电层图形位于衬底基板上，包括：位于有效区内的多条信号走线；第一绝缘层位于第一导电层图形远离衬底基板一侧；第二导电层图形位于第一绝缘层远离衬底基板的一侧，包括：多个连接端子，连接端子与对应的信号走线通过过孔连接；至少一个连接端子配置对应的引出布线，引出布线与对应的连接端子电连接且引出至衬底基板的边缘。
在一些实施例中，引出布线为第二导电层图形中的部分。
在一些实施例中，衬底基板包括：显示区和绑定区，多个连接端子包括：位于显示区内用于与像素驱动芯片的引脚进行固定的多个第一连接端子和位于绑定区内用于与柔性电路板的导电针进行固定的多个第二连接端子；
配置有引出布线的连接端子包括：至少一个第一连接端子和/或至少一个第二连接端子。
在一些实施例中，所述引出布线与对应的所述连接端子直接相连；或者，所述引出布线与对应的所述连接端子所连接的导电结构直接相连。
在一些实施例中，引出布线的线宽包括：50um～200um。
在一些实施例中，驱动基板还包括：位于第二导电图形远离衬底基板一侧的第二绝缘层；第二绝缘层上在各连接端子所在位置形成有对应的过孔，过孔连通至对应的连接端子
对于驱动基板中各结构的具体描述，可参见上述实施例中相应内容，此处不再赘述。
本公开实施例还提供了一种衬底母板的制备方法。图9为本公开实施例提供的一种衬底母板的制备方法的流程图，如图9所示，该制备方法可用于制备上述实施例提供的衬底母板，该制备方法包括：
步骤S1、提供衬底基板，衬底基板划分有用于形成驱动基板的有效区和位于有效区周边的非有效区。
步骤S2、在衬底基板上形成第一导电层图形，第一导电层图形包括：位于有效区内的多条信号走线。
步骤S3、在第一导电层图形远离衬底基板一侧形成第一绝缘层。
步骤S4、在第一绝缘层远离衬底基板的一侧形成第二导电层图形。
其中，第二导电图形包括：位于有效区内的多个连接端子，连接端子与对应的信号走线连接。至少一个连接端子配置对应的引出布线和检测端子，检测端子位于非有效区内，引出布线与对应的连接端子电连接且引出至非有效区与对应的检测端子电连接。
图10为图9中步骤S4的一种具体实现方法流程图，如图10所示，在一些实施例中，布线S4包括：
步骤S401、形成第二导电材料薄膜。
其中，第二导电材料可以为金属材料，例如铜。
步骤S402、对于第二导电材料薄膜进行图案化工艺，以得到连接端子、引出布线和检测端子的图形。
当步骤S4包括上述步骤S401和步骤S402时，即引出布线/检测端子的制备工序与连接端子的制备工序为同一工序，通过步骤S4制备出的引出布线和/或检测端子与连接端子同层设置。
当然，引出布线和/或检测端子也可以与连接端子异层设置，可以为引出布线和检测端子配置独立的制备工序步骤，即形成引出布线和检测端子的步骤独立于步骤S4存在(此种情况未给出相应附图)。
一般而言，在步骤S4之后，还包括：在第二导电层图形远离衬底基板一侧形成第二绝缘层。其中，第二绝缘层上形成有连通至各连接端子和检测端子的过孔。
在一些实施例中，在步骤S4之后，还包括：在衬底母板上的非有效区进行切割，得到衬底母板上的有效区的部分。此时，衬底母板上的每个有效区的部分均可作为驱动基板。
本公开实施例还提供了一种显示装置，包括：驱动基板，其中该驱动基板采用上述实施例中的驱动基板，对于驱动基板中各结构的具体描述，可参见上述实施例中相应内容，此处不再赘述。
在一些实施例中，显示装置还包括发光元件，发光元件包括：Micro-LED芯片或Mini-LED芯片。
在本公开实施例中，发光元件和驱动基板可以与其他光学结构(例如导光板、散射片等)组成光源，来为显示装置中的显示面板提供光。或者，发光元件和驱动基板作为显示装置中的显示面板的一部分，可直接进行画面显示。
在一些实施例中，该显示装置可为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (14)

1.一种衬底母板，包括：
衬底基板，所述衬底基板划分有用于形成驱动基板的有效区和位于有效区周边的非有效区；
第一导电层图形，位于所述衬底基板上，包括：位于所述有效区内的多条信号走线；
第一绝缘层，位于所述第一导电层图形远离所述衬底基板一侧；
第二导电层图形，位于所述第一绝缘层远离所述衬底基板的一侧，包括：位于所述有效区内的多个连接端子，所述连接端子与对应的所述信号走线电连接；
其特征在于，至少一个所述连接端子配置有对应的引出布线和检测端子，所述检测端子位于所述非有效区内，所述引出布线与对应的所述连接端子电连接且引出至所述非有效区与对应的所述检测端子电连接；
还包括：位于所述第二导电层图形远离所述衬底基板一侧的第二绝缘层；
所述第二绝缘层上在各所述连接端子和各检测端子所在位置形成有对应的过孔，所述过孔连通至对应的所述连接端子或所述检测端子。
2.根据权利要求1所述的衬底母板，其特征在于，所述引出布线为所述第二导电层图形中的部分；
和/或，所述检测端子为所述第二导电层图形中的部分。
3.根据权利要求1所述的衬底母板，其特征在于，所述有效区包括：显示区和绑定区，多个所述连接端子包括：位于显示区内用于与像素驱动芯片的引脚进行固定的多个第一连接端子和位于所述绑定区内用于与柔性电路板的导电针进行固定的多个第二连接端子；
配置有引出布线的连接端子包括：至少一个所述第一连接端子和/或至少一个所述第二连接端子。
4.根据权利要求1所述的衬底母板，其特征在于，所述引出布线与对应的所述连接端子直接相连；
或者，所述引出布线与对应的所述连接端子所连接的导电结构直接相连。
5.根据权利要求1所述的衬底母板，其特征在于，每个检测端子对应一条或多条引出布线。
6.根据权利要求1所述的衬底母板，其特征在于，所述引出布线的线宽包括：50um～200um。
7.一种驱动基板，包括：
衬底基板；
第一导电层图形，位于所述衬底基板上，包括：位于有效区内的多条信号走线；
第一绝缘层，位于所述第一导电层图形远离所述衬底基板一侧；
第二导电层图形，位于所述第一绝缘层远离所述衬底基板的一侧，包括：多个连接端子，所述连接端子与对应的所述信号走线电连接；
其特征在于，至少一个所述连接端子配置对应的引出布线，所述引出布线与对应的所述连接端子电连接且引出至所述衬底基板的边缘；
还包括：位于所述第二导电层图形远离所述衬底基板一侧的第二绝缘层；
所述第二绝缘层上在各所述连接端子所在位置形成有对应的过孔，所述过孔连通至对应的所述连接端子。
8.根据权利要求7所述的驱动基板，其特征在于，所述引出布线为所述第二导电层图形中的部分。
9.根据权利要求7所述的驱动基板，其特征在于，所述衬底基板包括：显示区和绑定区，多个所述连接端子包括：位于显示区内用于与像素驱动芯片的引脚进行固定的多个第一连接端子和位于所述绑定区内用于与柔性电路板的导电针进行固定的多个第二连接端子；
配置有引出布线的连接端子包括：至少一个所述第一连接端子和/或至少一个所述第二连接端子。
10.根据权利要求7所述的驱动基板，其特征在于，所述引出布线与对应的所述连接端子直接相连；
或者，所述引出布线与对应的所述连接端子所连接的导电结构直接相连。
11.根据权利要求7所述的驱动基板，其特征在于，所述引出布线的线宽包括：50um～200um。
12.一种衬底母板的制备方法，其特征在于，包括：
提供衬底基板，所述衬底基板划分有用于形成驱动基板的有效区和位于有效区周边的非有效区；
在所述衬底基板上形成第一导电层图形，所述第一导电层图形包括：位于所述有效区内的多条信号走线；
在所述第一导电层图形远离所述衬底基板一侧形成第一绝缘层；
在所述第一绝缘层远离所述衬底基板的一侧形成第二导电层图形，所述第二导电层图形包括：位于所述有效区内的多个连接端子，所述连接端子与对应的所述信号走线电连接，至少一个所述连接端子配置对应的引出布线和检测端子，所述检测端子位于所述非有效区内，所述引出布线与对应的所述连接端子电连接且引出至所述非有效区与对应的所述检测端子电连接。
13.根据权利要求12所述的制备方法，其特征在于，所述在所述第一绝缘层远离所述衬底基板的一侧形成第二导电层图形的步骤包括：
形成第二导电材料薄膜；
对于所述第二导电材料薄膜进行图案化工艺，以得到所述连接端子、所述引出布线和所述检测端子的图形。
14.一种显示装置，其特征在于，包括：如上述权利要求7-11中任一所述的驱动基板。
CN202011061850.4A 2020-09-30 2020-09-30 衬底母板及其制备方法、驱动基板和显示装置 Active CN114333615B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011061850.4A CN114333615B (zh) 2020-09-30 2020-09-30 衬底母板及其制备方法、驱动基板和显示装置
US17/353,992 US11596062B2 (en) 2020-09-30 2021-06-22 Substrate motherboard and manufacturing method thereof, driving substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011061850.4A CN114333615B (zh) 2020-09-30 2020-09-30 衬底母板及其制备方法、驱动基板和显示装置

Publications (2)

Publication Number Publication Date
CN114333615A CN114333615A (zh) 2022-04-12
CN114333615B true CN114333615B (zh) 2023-08-08

Family

ID=80822022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011061850.4A Active CN114333615B (zh) 2020-09-30 2020-09-30 衬底母板及其制备方法、驱动基板和显示装置

Country Status (2)

Country Link
US (1) US11596062B2 (zh)
CN (1) CN114333615B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117441129A (zh) * 2022-05-23 2024-01-23 京东方科技集团股份有限公司 布线基板及电子装置
US12078897B2 (en) 2022-07-27 2024-09-03 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display panel and display device
CN117497677A (zh) * 2023-03-31 2024-02-02 惠州华星光电显示有限公司 背光模组及显示装置
CN118259078B (zh) * 2024-05-30 2024-09-10 四川科尔威光电科技有限公司 TaN电阻的阻值测试电路及其构建方法和测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103365470A (zh) * 2013-07-01 2013-10-23 友达光电股份有限公司 触控面板及其制造方法
CN104090437A (zh) * 2014-06-26 2014-10-08 京东方科技集团股份有限公司 一种阵列基板、显示装置、母板及其检测方法
CN105632958A (zh) * 2015-12-31 2016-06-01 京东方科技集团股份有限公司 阵列基板母板、阵列基板及其制作方法和显示装置
CN110047412A (zh) * 2019-04-30 2019-07-23 厦门天马微电子有限公司 显示面板及其制备方向、显示面板母板及其测试方法
CN111243472A (zh) * 2020-03-06 2020-06-05 昆山国显光电有限公司 显示面板母板以及显示面板的走线异常检测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390790B2 (en) * 2005-04-05 2016-07-12 Nantero Inc. Carbon based nonvolatile cross point memory incorporating carbon based diode select devices and MOSFET select devices for memory and logic applications
KR20130119045A (ko) * 2012-04-23 2013-10-31 삼성전자주식회사 터치 패널 및 그의 제조 방법
US10249684B2 (en) * 2012-12-17 2019-04-02 Nantero, Inc. Resistive change elements incorporating carbon based diode select devices
KR20140112894A (ko) * 2013-03-14 2014-09-24 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조 방법
CN208999733U (zh) * 2018-11-22 2019-06-18 惠科股份有限公司 基板、显示面板和显示装置
CN109782502B (zh) * 2019-01-17 2022-05-13 京东方科技集团股份有限公司 阵列基板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103365470A (zh) * 2013-07-01 2013-10-23 友达光电股份有限公司 触控面板及其制造方法
CN104090437A (zh) * 2014-06-26 2014-10-08 京东方科技集团股份有限公司 一种阵列基板、显示装置、母板及其检测方法
CN105632958A (zh) * 2015-12-31 2016-06-01 京东方科技集团股份有限公司 阵列基板母板、阵列基板及其制作方法和显示装置
CN110047412A (zh) * 2019-04-30 2019-07-23 厦门天马微电子有限公司 显示面板及其制备方向、显示面板母板及其测试方法
CN111243472A (zh) * 2020-03-06 2020-06-05 昆山国显光电有限公司 显示面板母板以及显示面板的走线异常检测方法

Also Published As

Publication number Publication date
CN114333615A (zh) 2022-04-12
US11596062B2 (en) 2023-02-28
US20220104348A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
CN114333615B (zh) 衬底母板及其制备方法、驱动基板和显示装置
CN108919535B (zh) 显示基板母板、显示基板及其制造方法、显示装置
CN109658855B (zh) 阵列基板、显示模组及其测试方法、显示面板
CN111540294B (zh) 一种显示面板及其裂纹检测方法、显示装置
US20220137732A1 (en) Display panel and testing method thereof
CN113196159B (zh) 显示基板和显示装置
CN112987351B (zh) 短路棒、显示面板以及显示装置
CN113130463A (zh) 一种发光基板及其制备方法、显示装置
CN100461984C (zh) 电路组装结构
CN114026489B (zh) 显示基板和显示装置
CN112711347A (zh) 显示面板及显示装置
JP2002090424A (ja) マトリクスアレイ基板
KR20100048285A (ko) 오토 프로브 장치 및 이를 이용한 액정패널 검사방법
CN113748453B (zh) 发光基板及其驱动方法、显示装置
CN113658974B (zh) 一种发光基板及其制备方法、测试方法、显示装置
US8116092B2 (en) Circuit board and method of manufacturing same
US20240313007A1 (en) Drive substrate and preparation method therefor, and light-emitting apparatus
CN111105740B (zh) 显示器电路结构、显示器以及拼接式显示器
WO2022160216A1 (zh) 阵列基板和显示装置
US12009366B2 (en) Array substrate, manufacturing method thereof, and display device
CN113748507B (zh) 显示面板及显示装置
KR20020088450A (ko) 액정표시장치 어레이 기판
CN113945864B (zh) 治具、检测系统、基板检测方法
CN114859589B (zh) 一种显示面板及显示面板的点亮方法
WO2023116106A1 (zh) 显示基板及其测试方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant