CN113945864B - 治具、检测系统、基板检测方法 - Google Patents

Abstract

本发明提供了一种治具、检测系统、基板检测方法，涉及显示技术领域，采用该治具能够对基板的线路进行不良检测。治具用于基板的线路检测，基板包括第一走线层，第一走线层包括多条沿第一方向排布的第一走线，第一走线的两端分别设置为第一测试点和第二测试点；治具包括针箱和背板；针箱包括针板和多对第一探针；多对第一探针设置在针板中远离背板的一侧，且被配置为在基板的线路检测中，分别电连接多条第一走线的第一测试点和第二测试点；背板包括本体、排线和电路转接板；电路转接板与针板固定，被配置为检测各对第一探针电连接的第一测试点和第二测试点之间的阻抗。本发明适用于基板的检测。

Description

治具、检测系统、基板检测方法

技术领域

本发明涉及显示技术领域，尤其涉及一种治具、检测系统、基板检测方法。

背景技术

Mini-LED(微发光二极管)为芯片尺寸在200微米以下的产品。Mini-LED能够实现超薄，不仅在显示效果上媲美OLED(Organic Light-Emtting Diode，有机发光二极管)产品，而且在材料成本上比OLED产品更具竞争优势，因此被提出使用。

Mini-LED在生产制程中主要包括两部分：一是采用母板流片方式通过黄光曝光蚀刻工艺形成驱动线路，类似于TFT-Array(薄膜晶体管-阵列基板)工艺；二是采用固晶工艺，将LED及IC芯片设置在驱动线路上。

目前针对Mini-LED黄光曝光蚀刻工艺中，驱动线路的不良检测还没有较好的检测工具和检测方法，这会直接影响产品良率。因此如何对Mini-LED产品的驱动线路进行不良检测是亟需解决的问题。

发明内容

本发明的实施例提供一种治具、检测系统、基板检测方法，采用该治具能够对基板的线路进行不良检测，从而提高产品良率。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供了一种治具，用于基板的线路检测，所述基板包括第一走线层，所述第一走线层包括多条沿第一方向排布的第一走线，所述第一走线的两端分别设置为第一测试点和第二测试点；

所述治具包括针箱和背板；

所述针箱包括针板和多对第一探针；多对所述第一探针设置在所述针板中远离所述背板的一侧，且被配置为在所述基板的线路检测中，分别电连接多条所述第一走线的所述第一测试点和所述第二测试点；

所述背板包括本体、排线和电路转接板；所述电路转接板与所述针板固定，被配置为检测各对所述第一探针电连接的所述第一测试点和所述第二测试点之间的阻抗；所述排线位于所述本体和所述电路转接板之间，被配置为将所述电路转接板的测试信号传输至所述本体；所述本体被配置为将接收到的信号传输至外接的测控装置。

可选的，多条所述第一走线分为多个第一走线组，所述第一走线组包括沿所述第一方向排布的一条地线和至少一条发光二极管电源线；所述地线和所述发光二极管电源线的同一端分别设置为所述第一测试点、另一端分别设置为所述第二测试点；

多对所述第一探针被配置为在所述基板的线路检测中，分别电连接多条所述地线的所述第一测试点和所述第二测试点、以及多条所述发光二极管电源线的所述第一测试点和所述第二测试点。

可选的，所述基板还包括设置在所述第一走线层之上的第二走线层；所述第二走线层包括多个第二走线组；

所述第二走线组包括沿所述第二方向排布的至少一条芯片地址线和至少一条芯片电源线、以及沿所述第一方向排布的一条芯片地址连接线和一条芯片电源连接线；其中，所述芯片地址线与所述芯片电源线间隔设置，所述芯片地址连接线与同组的一条所述芯片地址线电连接，所述芯片电源连接线与同组的所有所述芯片电源线电连接；所述第二走线层包括的所有所述芯片地址线串联在一起；所述第二方向与所述第一方向垂直；

所述第二走线组中，与所述芯片地址连接线电连接的所述芯片地址线的一端设置为第三测试点，所述芯片地址连接线中未与所述芯片地址线电连接的一端设置为第四测试点；至少一条所述芯片电源线中其中一条的一端设置为第五测试点，所述芯片电源连接线中未与所述芯片电源线电连接的一端设置为第六测试点；

所述针箱还包括多对第二探针；多对所述第二探针设置在所述针板中远离所述背板的一侧，且被配置为在所述基板的线路检测中，分别电连接多组所述第三测试点和所述第四测试点、以及多组所述第五测试点和所述第六测试点；所述电路转接板还被配置为检测各对所述第二探针电连接的所述第三测试点和所述第四测试点之间的阻抗、以及所述第五测试点和所述第六测试点之间的阻抗。

可选的，与多个所述第一测试点电连接的所有所述第一探针沿所述第一方向设置在所述针板的第一侧；

与多个所述第二测试点电连接的所有所述第一探针、以及分别与多个所述第四测试点和所述第六测试点电连接的所有所述第二探针，沿所述第一方向间隔设置在所述针板中与所述第一侧相对的第二侧；

与多个所述第三测试点电连接的所有所述第二探针、与多个所述第五测试点电连接的所有所述第二探针分别沿所述第二方向设置在所述针板的所述第一侧与所述第二侧之间。

可选的，所述第一探针和所述第二探针均为软针。

另一方面，提供了一种检测系统，包括：测控装置和上述所述的治具，所述治具的本体与所述测控装置电连接。

再一方面，提供了一种基板的检测方法，所述方法包括：

形成第一走线层，所述第一走线层包括多条沿第一方向排布的第一走线，所述第一走线的两端分别设置为第一测试点和第二测试点；

采用上述所述的治具对多条所述第一走线的所述第一测试点和所述第二测试点之间的阻抗进行检测。

可选的，所述采用上述治具对多条所述第一走线的所述第一测试点和所述第二测试点之间的阻抗进行检测包括：

将上述治具的多对第一探针分别接触多条所述第一走线的所述第一测试点和所述第二测试点；

检测多条所述第一走线的所述第一测试点和所述第二测试点之间的阻抗。

可选的，多条所述第一走线分为多个第一走线组，所述第一走线组包括沿所述第一方向排布的一条地线和至少一条发光二极管电源线；所述地线和所述发光二极管电源线的同一端分别设置为所述第一测试点、另一端分别设置为所述第二测试点；

所述采用上述治具对多条所述第一走线的所述第一测试点和所述第二测试点之间的阻抗进行检测包括：

采用上述治具分别对多条所述地线的所述第一测试点和所述第二测试点之间的阻抗、以及多条所述发光二极管电源线的所述第一测试点和所述第二测试点之间的阻抗进行检测。

可选的，在所述采用上述治具对多条所述第一走线的所述第一测试点和所述第二测试点之间的阻抗进行检测之后，所述方法还包括：

形成第二走线层，所述第二走线层包括多个第二走线组；所述第二走线组包括沿所述第二方向排布的至少一条芯片地址线和至少一条芯片电源线、以及沿所述第一方向排布的一条芯片地址连接线和一条芯片电源连接线；其中，所述芯片地址线与所述芯片电源线间隔设置，所述芯片地址连接线与同组的一条所述芯片地址线电连接，所述芯片电源连接线与同组的所有所述芯片电源线电连接；所述第二走线层包括的所有所述芯片地址线串联在一起；所述第二走线组中，与所述芯片地址连接线电连接的所述芯片地址线的一端设置为第三测试点，所述芯片地址连接线中未与所述芯片地址线电连接的一端设置为第四测试点；至少一条所述芯片电源线中其中一条的一端设置为第五测试点，所述芯片电源连接线中未与所述芯片电源线电连接的一端设置为第六测试点；

采用上述治具分别对多个所述第二走线组中所述第三测试点和所述第四测试点之间的阻抗、所述第五测试点和所述第六测试点之间的阻抗进行检测。

可选的，所述采用上述治具分别对多个所述第二走线组中所述第三测试点和所述第四测试点之间的阻抗、所述第五测试点和所述第六测试点之间的阻抗进行检测包括：

将上述治具的多对第二探针分别接触多个所述第二走线组中所述第三测试点和所述第四测试点、以及所述第五测试点和所述第六测试点；

检测多个所述第二走线组中所述第三测试点和所述第四测试点之间的阻抗、以及所述第五测试点和所述第六测试点之间的阻抗。

可选的，在所述采用上述治具对多条所述第一走线的所述第一测试点和所述第二测试点之间的阻抗进行检测之后、且在所述形成第二走线层之前；

或者，在所述采用上述治具分别对多个所述第二走线组中所述第三测试点和所述第四测试点之间的阻抗、所述第五测试点和所述第六测试点之间的阻抗进行检测之后；

所述方法还包括：

若检测异常，则对出现异常的走线进行修复。

本发明的实施例提供了一种治具、检测系统、基板检测方法，该治具用于基板的线路检测，该基板包括第一走线层，第一走线层包括多条沿第一方向排布的第一走线，第一走线的两端分别设置为第一测试点和第二测试点；该治具包括针箱和背板；针箱包括针板和多对第一探针；多对第一探针设置在针板中远离背板的一侧，且被配置为在基板的线路检测中，分别电连接多条第一走线的第一测试点和第二测试点；背板包括本体、排线和电路转接板；电路转接板与针板固定，被配置为检测各对第一探针电连接的第一测试点和第二测试点之间的阻抗；排线位于本体和电路转接板之间，被配置为将电路转接板的测试信号传输至本体；本体被配置为将接收到的信号传输至外接的测控装置。将该治具用于基板的线路检测时，可以将多对第一探针分别电连接多条第一走线的第一测试点和第二测试点，从而实现多条第一走线的阻抗检测，进而确定多条第一走线是否存在异常，完成基板线路的不良检测；采用该治具能够对基板的线路进行不良检测，从而提高产品良率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种基板的结构示意图；

图2为本发明实施例提供的另一种基板的结构示意图；

图3为本发明实施例提供的一种治具的结构示意图；

图4为本发明实施例提供的一种治具的剖面示意图；

图5为本发明实施例提供的一种第一探针和第二探针的分布示意图；

图6为本发明实施例提供的在衬底上制作第一走线层的结构示意图；

图7为在图6的第一走线层上形成第一有机层的结构示意图；

图8为在图7的第一有机层上形成第二走线层的结构示意图；

图9为在图8的第二走线层上形成第二有机层的结构示意图；

图10为本发明实施例提供的一种基板的检测方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的实施例中，采用“第一”、“第二”、……、“第六”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本发明实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

在本发明的实施例中，“多个”的含义是两个或两个以上，“多条”的含义是两条或两条以上，“至少一条”的含义是一条或一条以上，除非另有明确具体的限定。

在本发明的实施例中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

实施例一

本发明实施例提供了一种治具，用于基板的线路检测，基板包括第一走线层，第一走线层包括多条沿第一方向排布的第一走线，第一走线的两端分别设置为第一测试点和第二测试点。

上述基板的形状一般设置为矩形，上述第一方向可以是如图1所示的OB方向(即基板的长边方向)，也可以是如图1所示的OA方向(即基板的短边方向)，这里不做限定。图1以第一方向为OA方向为例进行绘示。

上述第一走线的类型不做限定，示例的，其可以是VLED走线(又称发光二极管电源线)、GND走线(又称地线)、Addr走线(又称芯片地址线)、Pwr走线(又称芯片电源线)中的任意一种或者任意几种的组合。图1以第一走线层包括多条地线22和多条发光二极管电源线21为例进行绘示；其中，发光二极管电源线21的两端分别设置为第一测试点A1'和第二测试点A1，地线22的两端分别设置为第一测试点A2'和第二测试点A2；为了清楚说明，图1中的第一测试点和第二测试点均用小圆圈表示，实际中并不存在。

上述第一走线的材料不做限定，只要满足能够导电的要求即可。示例的，第一走线的材料可以是金属，例如：铜(Cu)。

上述基板可以根据实际情况，选择用于显示或提供背光。当用于显示时，上述基板可作为显示基板，以形成显示面板。当用于提供背光时，上述基板可用于形成背光模组，例如：Mini-LED背光G6大板。

该基板还可以包括衬底、以及形成在衬底之上的多个Mini-LED(微发光二极管)和多个IC芯片等结构，此时该基板还可以称为微发光基板。该基板包括的衬底材料不做限定，其可以是刚性衬底，例如：玻璃；还可以是柔性衬底，例如：PI(聚酰亚胺)。

治具包括针箱和背板；结合图3和4所示，针箱包括针板3和多对第一探针4；多对第一探针4设置在针板3中远离背板的一侧，且被配置为在基板的线路检测中，分别电连接多条第一走线的第一测试点和第二测试点。

需要说明的是，上述每对第一探针包括两个第一探针，在基板的线路检测中，分别电连接一条第一走线的第一测试点和第二测试点。多对第一探针与多条第一走线一一对应。这里对于电连接的具体方式不做限定，示例的，可以通过直接接触的方式电连接；还可以通过连接线的方式电连接；考虑到简化制作工艺，可以选择前者。为了清楚地说明每对第一探针与第一测试点和第二测试点的对应关系，图5中，每个第一探针均标注与之对应的具体测试点。另外，图5中，与第一测试点A1'对应的第一探针和与第二测试点A1对应的第一探针组成一对，可以分别电连接图1所示的最左侧的发光二极管电源线21的第一测试点A1'和第二测试点A1。图5中，与第一测试点A2'对应的第一探针和与第二测试点A2对应的第一探针组成一对，可以分别电连接图1所示的最左侧的地线22的第一测试点A2'和第二测试点A2。依次类推，得出图1中其它第一走线与图5中的其它第一探针的对应关系。

结合图3和4所示，背板包括本体(又称A板)1、排线2和电路转接板(又称PCB板)5；电路转接板5与针板(又称B板)3固定，被配置为检测各对第一探针电连接的第一测试点和第二测试点之间的阻抗；排线2位于本体1和电路转接板5之间，被配置为将电路转接板的测试信号传输至本体；本体被配置为将接收到的信号传输至外接的测控装置。

需要说明的是，上述本体还可以包括固定支架等结构，以利于治具的固定和使用。上述治具与测控装置电连接，从而可以通过测控装置对治具的检测进行控制、显示等。

上述阻抗是指：在具有电阻、电感和电容的电路里，对电路中的电流所起的阻碍作用叫做阻抗。阻抗常用Z表示，是一个复数，实部称为电阻，虚部称为电抗。上述第一测试点和第二测试点之间的阻抗主要指：第一测试点和第二测试点之间的电阻。

常规母板黄光蚀刻工艺不良检测方法有两种，一种是AIO方法，即对待检测的基板进行拍照，并通过人眼进行检测；另一种是在产品所有制程完成后进行电容测试。该两种方法测试时间长且易产生漏检，对生产产生较大影响。

将本发明实施例提供的治具用于基板的线路检测时，可以将多对第一探针分别电连接多条第一走线的第一测试点和第二测试点，从而实现多条第一走线的阻抗检测，进而确定多条第一走线是否存在异常，完成基板线路的不良检测；采用该治具能够对基板的线路进行不良检测，测试时间短且不易产生漏检，产品良率高。

可选的，多条第一走线分为多个第一走线组，参考图1所示，第一走线组包括沿第一方向(图1中的OA方向)排布的一条地线(GND走线)22和至少一条发光二极管电源线(VLED走线)21；地线和发光二极管电源线的同一端分别设置为第一测试点(图1中的A1'、A2'、……、An-1'、An')、另一端分别设置为第二测试点(图1中的A1、A2、……、An-1、An)。

多对第一探针被配置为在基板的线路检测中，分别电连接多条地线的第一测试点和第二测试点、以及多条发光二极管电源线的第一测试点和第二测试点。

上述第一走线组包括沿第一方向排布的一条地线和至少一条发光二极管电源线是指：第一走线组可以是仅包括沿第一方向排布的一条地线和一条发光二极管电源线；此时，一条发光二极管电源线对应向一排发光二极管的阳极提供高电压，一条地线对应向一排发光二极管的阴极提供低电压。或者，第一走线组可以是包括沿第一方向排布的一条地线和多条发光二极管电源线；此时，一条发光二极管电源线对应向一排发光二极管的阳极提供高电压，一条地线对应向多排发光二极管的阴极提供低电压。这里对此不作限定，图1中以第一走线组仅包括沿第一方向排布的一条地线和一条发光二极管电源线为例进行绘示。

将上述治具用于基板的线路检测时，可以将多对第一探针分别电连接多条地线的第一测试点和第二测试点、以及多条发光二极管电源线的第一测试点和第二测试点，从而同时实现多条地线和多条发光二极管电源线的阻抗检测，进而可以同时确定多条地线和多条发光二极管电源线是否存在异常；该治具可以同时检测多种线路，检测效率高，测试时间大幅减少。

进一步的，上述基板还包括设置在第一走线层之上的第二走线层；第二走线层包括多个第二走线组。

参考图2所示，第二走线组包括沿第二方向(图2所示的OB方向)排布的至少一条芯片地址线26和至少一条芯片电源线25、以及沿第一方向(图2所示的OA方向)排布的一条芯片地址连接线23和一条芯片电源连接线24；其中，芯片地址线26与芯片电源线25间隔设置，芯片地址连接线23与同组的一条芯片地址线26电连接，芯片电源连接线24与同组的所有芯片电源线25电连接；第二走线层包括的所有芯片地址线26串联在一起；第二方向与第一方向垂直。

上述基板的形状一般设置为矩形，上述第一方向可以是如图1所示的OB方向(即基板的长边方向)，此时，第二方向为图1所示的OA方向(即基板的短边方向)。或者，上述第一方向可以是如图1所示的OA方向(即基板的短边方向)，此时，第二方向为图1所示的OB方向(即基板的长边方向)，这里不做限定。图2以第一方向为OA方向、第二方向为OB方向为例进行绘示。

上述第二走线的材料不做限定，只要满足能够导电的要求即可。示例的，第二走线的材料可以是金属，例如：铜(Cu)。

上述第二走线组包括沿第二方向排布的至少一条芯片地址线和至少一条芯片电源线是指：该第二走线组可以仅包括沿第二方向排布的一条芯片地址线和一条芯片电源线；或者，该第二走线组可以包括沿第二方向排布的多条芯片地址线和多条芯片电源线。若第二走线组包括的芯片地址线和芯片电源线的数量太多，则第二走线组中的芯片地址连接线和芯片电源连接线上的电流会过大，容易造成不良；因此，第二走线组一般包括如图2所示的沿第二方向排布的三条芯片地址线和三条芯片电源线。

上述第二走线层包括的所有芯片地址线串联在一起，这里对于相邻两条芯片地址线的连接方式不做限定。示例的，可以通过连接线连接；此时，所有芯片地址线和所有连接线可以组成一条地址线，将所有IC芯片串联在一起，从而能够通过多条芯片地址连接线实现多排IC芯片的地址分区控制。

参考图2所示，第二走线组中，与芯片地址连接线23电连接的芯片地址线26的一端设置为第三测试点(B1'、B3'、B5'、……、Bn-1')，芯片地址连接线23中未与芯片地址线26电连接的一端设置为第四测试点(B1、B3、B5、……、Bn-1)；至少一条芯片电源线25中其中一条的一端设置为第五测试点(B2'、B4'、B6'、……、Bn')，芯片电源连接线24中未与芯片电源线25电连接的一端设置为第六测试点(B2、B4、B6、……、Bn)。为了清楚说明，图2中的第三测试点、第四测试点、第五测试点和第六测试点均用小圆圈表示，实际中并不存在。图2中仅标注出B1'、B1、B2'、B2、Bn-1'、Bn-1、Bn'和Bn，其余B3'、B5'、B3、B5、B4'、B6'、B4、B6未示出。

参考图5所示，针箱还包括多对第二探针6；多对第二探针设置在针板中远离背板的一侧，且被配置为在基板的线路检测中，分别电连接多组第三测试点和第四测试点、以及多组第五测试点和第六测试点。电路转接板还被配置为检测各对第二探针电连接的第三测试点和第四测试点之间的阻抗、以及第五测试点和第六测试点之间的阻抗。

上述第三测试点和第四测试点之间的阻抗主要指：第三测试点和第四测试点之间的电阻；上述第五测试点和第六测试点之间的阻抗主要指：第五测试点和第六测试点之间的电阻。

为了清楚地说明各对第二探针与第三测试点和第四测试点的对应关系、以及各对第二探针与第五测试点和第六测试点的对应关系，图5中，每个第二探针均标注与之对应的具体测试点。另外，图5中，与第三测试点B1'对应的第二探针和与第四测试点B1对应的第二探针组成一对，可以分别电连接图2所示的芯片地址线26的第三测试点B1'和芯片地址连接线23的第四测试点B1。图5中，与第五测试点B2'对应的第二探针和与第六测试点B2对应的第二探针组成一对，可以分别电连接图2所示的芯片电源线25的第五测试点B2'和芯片电源连接线24的第六测试点B2。依次类推，得出图2中其它第二走线与图5中的其它第二探针的对应关系。

图2中，为了清楚区分各种走线，对于不同走线采用不同宽度和粗细进行区分，实际中，各走线的宽度需要根据实际情况而定。示例的，第一走线层中的发光二极管电源线和地线中流经的电流较大，相较于第二走线层中的芯片地址线和芯片电源线的宽度要宽。

需要说明的是，参考图9所示，上述基板还可以包括位于第一走线层11和第二走线层13之间的第一有机层(OC1层)12、以及覆盖第二走线层13的第二有机层(OC2层)14。第一有机层可以保护第一走线层，防止走线腐蚀，同时，又可起到绝缘作用。第二有机层可以保护第二走线层，防止走线腐蚀。

将上述治具用于基板的线路检测时，可以将多对第二探针分别电连接多个第二走线组中的第三测试点和第四测试点、第五测试点和第六测试点；从而实现多个第二走线组中第三测试点和第四测试点之间的阻抗、第五测试点和第六测试点之间的阻抗进行检测；进而可以同时确定多个第二走线组中各走线是否存在异常。该治具可以同时检测多种线路，检测效率高，测试时间大幅减少。

进一步可选的，参考图5所示，与多个第一测试点电连接的所有第一探针(图5中分别标注A1'、A2'、……、An-1'、An'的多个第一探针)沿第一方向设置在针板的第一侧。

参考图5所示，与多个第二测试点电连接的所有第一探针(图5中分别标注A1、A2、……、An-1、An的多个第一探针)、以及分别与多个第四测试点和第六测试点电连接的所有第二探针(图5中分别标注B1、B2、B3、……、Bn-1、Bn的多个第二探针)，沿第一方向间隔设置在针板中与第一侧相对的第二侧。

参考图5所示，与多个第三测试点电连接的所有第二探针(分别标注B1'、B3'、B5'、……、Bn-1'的多个第二探针)、与多个第五测试点电连接的所有第二探针(分别标注B2'、B4'、B6'、……、Bn'的多个第二探针)分别沿第二方向设置在针板的第一侧与第二侧之间。图5中仅标注出B1'、B1、B2'、B2、Bn-1'、Bn-1、Bn'和Bn，其余B3'、B4'、B5'、B6'未示出。

上述第一侧与第二侧相对；第一侧可以是如图1所示的上侧，此时，第二侧可以是如图1所示的下侧。

这里对于与多个第二测试点电连接的所有第一探针、以及分别与多个第四测试点和第六测试点电连接的所有第二探针沿第一方向间隔设置的具体方式不做限定，其可以是如图5所示的4个第一探针与2个第二探针间隔设置，当然还可以是其它方式，需要根据基板的具体情况确定。

需要说明的是，由于第三测试点设置在与芯片地址连接线电连接的芯片地址线的一端，第五测试点设置在芯片电源线的一端，而芯片地址线与芯片电源线间隔设置；因此，图5中，与第三测试点电连接的第二探针、以及与第五测试点电连接的第二探针错行设置。另外，图5中，与多个第三测试点电连接的所有第二探针、与多个第五测试点电连接的所有第二探针均设置在针板的左侧，当然，也可以设置在针板的右侧，这里不做限定。

这样，该治具既可以检测第一走线层，又可以检测第二走线层，无需设计两种治具，从而大幅降低检测成本，提高检测效率。

为了避免在检测时损害基板上的走线，第一探针和第二探针均为软针。

实施例二

本发明实施例提供了一种检测系统，包括测控装置和实施例一所述的治具，治具的本体与测控装置电连接。

上述测控装置可以对治具的检测进行控制、显示等。该测控装置可以包括测试软件，从而实现对治具的检测进行控制。示例的，采用上述治具的多对第一探针对第一走线层(例如：图2的测试点A1、……、An、A1'、……、An')进行检测时，可以通过测试软件忽略多对第二探针的测试值(例如：图2测试点B1、……、Bn、B1'、……、Bn'的测试值)；采用多对第二探针对第二走线层(例如：图2的测试点B1、……、Bn、B1'、……、Bn')进行检测时，可以通过测试软件忽略多对第一探针的测试值(例如：图2测试点A1、……、An、A1'、……、An'的测试值)。

该检测系统的测试效率高，能大幅提升基板的生产效率。

实施例三

本发明实施例提供了一种基板的检测方法，参考图10所示，该方法包括：

S01、形成图6所示的第一走线层11，第一走线层包括多条沿第一方向排布的第一走线，第一走线的两端分别设置为第一测试点和第二测试点。当然，参考图6所示，该第一走线层形成在衬底10之上，该衬底的材料可以是玻璃或者PI。

S02、采用实施例一提供的治具对多条第一走线的第一测试点和第二测试点之间的阻抗进行检测。

该检测方法属于在线检测方法，通过上述方法，可以实现多条第一走线的阻抗检测，进而确定多条第一走线是否存在异常。该检测方法效率高，测试时间短，且易于操作。

可选的，S02、采用实施例一提供的治具对多条第一走线的第一测试点和第二测试点之间的阻抗进行检测包括：

S021、将实施例一提供的治具的多对第一探针分别接触多条第一走线的第一测试点和第二测试点。

S022、检测多条第一走线的第一测试点和第二测试点之间的阻抗。

示例的，可以通过第一测试点和第二测试点的电压以及电流值，计算得到第一测试点和第二测试点之间的阻抗。

进一步可选的，多条第一走线分为多个第一走线组，第一走线组包括沿第一方向排布的一条地线和至少一条发光二极管电源线；地线和发光二极管电源线的同一端分别设置为第一测试点、另一端分别设置为第二测试点。

S02、采用实施例一提供的治具对多条第一走线的第一测试点和第二测试点之间的阻抗进行检测包括：

S02'、采用实施例一提供的治具分别对多条地线的第一测试点和第二测试点之间的阻抗、以及多条发光二极管电源线的第一测试点和第二测试点之间的阻抗进行检测。

采用上述方法可以同时实现多条地线和多条发光二极管电源线的阻抗检测，进而可以同时确定多条地线和多条发光二极管电源线是否存在异常。该检测方法效率高，测试时间短，且易于操作。

可选的，参考图10所示，在S02、采用实施例一提供的治具对多条第一走线的第一测试点和第二测试点之间的阻抗进行检测之后，该方法还包括：

S03、形成如图8所示的第二走线层13，第二走线层包括多个第二走线组；第二走线组包括沿第二方向排布的至少一条芯片地址线和至少一条芯片电源线、以及沿第一方向排布的一条芯片地址连接线和一条芯片电源连接线；其中，芯片地址线与芯片电源线间隔设置，芯片地址连接线与同组的一条芯片地址线电连接，芯片电源连接线与同组的所有芯片电源线电连接；第二走线层包括的所有芯片地址线串联在一起；第二走线组中，与芯片地址连接线电连接的芯片地址线的一端设置为第三测试点，芯片地址连接线中未与芯片地址线电连接的一端设置为第四测试点；至少一条芯片电源线中其中一条的一端设置为第五测试点，芯片电源连接线中未与芯片电源线电连接的一端设置为第六测试点。

S04、采用实施例一提供的治具分别对多个第二走线组中第三测试点和第四测试点之间的阻抗、第五测试点和第六测试点之间的阻抗进行检测。

采用上述方法可以实现多个第二走线组中第三测试点和第四测试点之间的阻抗、第五测试点和第六测试点之间的阻抗进行检测；进而可以同时确定多个第二走线组中各走线是否存在异常。该方法可以采用同一治具同时检测多种线路，检测效率高，测试时间大幅减少。另外，两层走线层均可采用同一治具进行独立测试，高效准确。

需要说明的是，在形成如图8所示的第二走线层13之前，还可以形成如图7所示的第一有机层12。在形成如图8所示的第二走线层13之后，还可以形成如图9所示的第二有机层14。图9中，区域OE可以配置为发光二极管的绑定区域，区域OD可以配置为FPC(FlexiblePrinted Circuit，柔性印刷电路板)绑定区域。

可选的，S04、采用实施例一提供的治具分别对多个第二走线组中第三测试点和第四测试点之间的阻抗、第五测试点和第六测试点之间的阻抗进行检测包括：

S041、将实施例一提供的治具的多对第二探针分别接触多个第二走线组中第三测试点和第四测试点、以及第五测试点和第六测试点。

S042、检测多个第二走线组中第三测试点和第四测试点之间的阻抗、以及第五测试点和第六测试点之间的阻抗。

这里对于具体的检测方法不做限定。示例的，可以通过第三测试点和第四测试点的电压以及电流值，计算得到第三测试点和第四测试点之间的电阻；还可以通过第五测试点和第六测试点的电压以及电流值，计算得到第五测试点和第六测试点的电阻。

可选的，参考图10所示，在S02、采用实施例一提供的治具对多条第一走线的第一测试点和第二测试点之间的阻抗进行检测之后、且在S03、形成第二走线层之前；上述方法还包括：

S05、若检测异常，则对出现异常的走线进行修复。

这里对于判定检测是否异常的方法和修复方法均不做限定。示例的，可以将计算得到的实际阻抗值与模拟阻抗值进行比较，若实际阻抗值与模拟阻抗值的误差在模拟阻抗值的±20％以内，判定检测未出现异常；若大于等于模拟阻抗值的20％，判定检测出现异常，产生不良。

或者，在S04、采用实施例一提供的治具分别对多个第二走线组中第三测试点和第四测试点之间的阻抗、第五测试点和第六测试点之间的阻抗进行检测之后；上述方法还包括：

S06、若检测异常，则对出现异常的走线进行修复。

这里对于判定检测是否异常的方法和修复方法均不做限定。示例的，可以将计算得到的实际阻抗值与模拟阻抗值进行比较，若实际阻抗值与模拟阻抗值的误差在模拟阻抗值的±20％以内，判定检测未出现异常；若大于等于模拟阻抗值的20％，判定检测出现异常，产生不良。

通过上述实时修复，可以大幅提升良率。需要说明的是，本实施例中涉及的基板和治具的相关结构说明，可以参考实施例一，这里不再赘述。

实施例四

本发明实施例提供了一种基板，用于显示或者提供背光，基板采用实施例三提供的检测方法形成。当用于显示时，该基板可作为显示基板，以形成显示面板。当用于提供背光时，该基板可用于形成背光模组。

实施例五

本发明实施例提供了一种背光模组，包括实施例四提供的基板。该背光模组具有功耗低、使用寿命长、光源可分区控制的特点。根据现有技术可知，该背光模组还可以包括扩散片、驱动电路等结构，具体可以根据实际需要确定，这里不再赘述。

该背光模组可用于需要提供背光的任何显示装置或者部件中，该背光模组可以是刚性的背光模组，也可以是柔性的背光模组(即可弯曲、可折叠)；这里不做限定。

本实施例中涉及的基板的结构，可以参考实施例一和实施例三的相关说明，这里不再赘述。

实施例六

本发明实施例提供了一种显示装置，包括实施例四提供的基板。该显示装置可以是刚性的显示装置，也可以是柔性的显示装置(即可弯曲、可折叠)。该显示装置可以是MiniLED微显示装置，以及包括Mini LED微显示装置的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。

本实施例中涉及的基板的结构，可以参考实施例一和实施例三的相关说明，这里不再赘述。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种治具，其特征在于，用于基板的线路检测，所述基板包括第一走线层，所述第一走线层包括多条沿第一方向排布的第一走线，所述第一走线的两端分别设置为第一测试点和第二测试点；

所述治具包括针箱和背板；

所述针箱包括针板和多对第一探针；多对所述第一探针设置在所述针板中远离所述背板的一侧，且被配置为在所述基板的线路检测中，分别电连接多条所述第一走线的所述第一测试点和所述第二测试点；

所述背板包括本体、排线和电路转接板；所述电路转接板与所述针板固定，被配置为检测各对所述第一探针电连接的所述第一测试点和所述第二测试点之间的阻抗；所述排线位于所述本体和所述电路转接板之间，被配置为将所述电路转接板的测试信号传输至所述本体；所述本体被配置为将接收到的信号传输至外接的测控装置。

2.根据权利要求1所述的治具，其特征在于，多条所述第一走线分为多个第一走线组，所述第一走线组包括沿所述第一方向排布的一条地线和至少一条发光二极管电源线；所述地线和所述发光二极管电源线的同一端分别设置为所述第一测试点、另一端分别设置为所述第二测试点；

多对所述第一探针被配置为在所述基板的线路检测中，分别电连接多条所述地线的所述第一测试点和所述第二测试点、以及多条所述发光二极管电源线的所述第一测试点和所述第二测试点。

3.根据权利要求2所述的治具，其特征在于，所述基板还包括设置在所述第一走线层之上的第二走线层；所述第二走线层包括多个第二走线组；

所述第二走线组包括沿第二方向排布的至少一条芯片地址线和至少一条芯片电源线、以及沿所述第一方向排布的一条芯片地址连接线和一条芯片电源连接线；其中，所述芯片地址线与所述芯片电源线间隔设置，所述芯片地址连接线与同组的一条所述芯片地址线电连接，所述芯片电源连接线与同组的所有所述芯片电源线电连接；所述第二走线层包括的所有所述芯片地址线串联在一起；所述第二方向与所述第一方向垂直；

所述第二走线组中，与所述芯片地址连接线电连接的所述芯片地址线的一端设置为第三测试点，所述芯片地址连接线中未与所述芯片地址线电连接的一端设置为第四测试点；至少一条所述芯片电源线中其中一条的一端设置为第五测试点，所述芯片电源连接线中未与所述芯片电源线电连接的一端设置为第六测试点；

所述针箱还包括多对第二探针；多对所述第二探针设置在所述针板中远离所述背板的一侧，且被配置为在所述基板的线路检测中，分别电连接多组所述第三测试点和所述第四测试点、以及多组所述第五测试点和所述第六测试点；所述电路转接板还被配置为检测各对所述第二探针电连接的所述第三测试点和所述第四测试点之间的阻抗、以及所述第五测试点和所述第六测试点之间的阻抗。

4.根据权利要求3所述的治具，其特征在于，与多个所述第一测试点电连接的所有所述第一探针沿所述第一方向设置在所述针板的第一侧；

与多个所述第二测试点电连接的所有所述第一探针、以及分别与多个所述第四测试点和所述第六测试点电连接的所有所述第二探针，沿所述第一方向间隔设置在所述针板中与所述第一侧相对的第二侧；

与多个所述第三测试点电连接的所有所述第二探针、与多个所述第五测试点电连接的所有所述第二探针分别沿所述第二方向设置在所述针板的所述第一侧与所述第二侧之间。

5.根据权利要求3所述的治具，其特征在于，所述第一探针和所述第二探针均为软针。

6.一种检测系统，其特征在于，包括测控装置和权利要求1-5任一项所述的治具，所述治具的本体与所述测控装置电连接。

7.一种基板的检测方法，其特征在于，所述方法包括：

形成第一走线层，所述第一走线层包括多条沿第一方向排布的第一走线，所述第一走线的两端分别设置为第一测试点和第二测试点；

采用权利要求1-5任一项所述的治具对多条所述第一走线的所述第一测试点和所述第二测试点之间的阻抗进行检测。

8.根据权利要求7所述的方法，其特征在于，所述采用权利要求1-5任一项所述的治具对多条所述第一走线的所述第一测试点和所述第二测试点之间的阻抗进行检测包括：

将权利要求1-5任一项所述治具的多对第一探针分别接触多条所述第一走线的所述第一测试点和所述第二测试点；

检测多条所述第一走线的所述第一测试点和所述第二测试点之间的阻抗。

9.根据权利要求7所述的方法，其特征在于，多条所述第一走线分为多个第一走线组，所述第一走线组包括沿所述第一方向排布的一条地线和至少一条发光二极管电源线；所述地线和所述发光二极管电源线的同一端分别设置为所述第一测试点、另一端分别设置为所述第二测试点；

所述采用权利要求1-5任一项所述的治具对多条所述第一走线的所述第一测试点和所述第二测试点之间的阻抗进行检测包括：

采用权利要求1-5任一项所述的治具分别对多条所述地线的所述第一测试点和所述第二测试点之间的阻抗、以及多条所述发光二极管电源线的所述第一测试点和所述第二测试之间的阻抗进行检测。

10.根据权利要求7所述的方法，其特征在于，在所述采用权利要求1-5任一项所述的治具对多条所述第一走线的所述第一测试点和所述第二测试点之间的阻抗进行检测之后，所述方法还包括：

形成第二走线层，所述第二走线层包括多个第二走线组；所述第二走线组包括沿第二方向排布的至少一条芯片地址线和至少一条芯片电源线、以及沿所述第一方向排布的一条芯片地址连接线和一条芯片电源连接线；其中，所述芯片地址线与所述芯片电源线间隔设置，所述芯片地址连接线与同组的一条所述芯片地址线电连接，所述芯片电源连接线与同组的所有所述芯片电源线电连接；所述第二走线层包括的所有所述芯片地址线串联在一起；所述第二走线组中，与所述芯片地址连接线电连接的所述芯片地址线的一端设置为第三测试点，所述芯片地址连接线中未与所述芯片地址线电连接的一端设置为第四测试点；至少一条所述芯片电源线中其中一条的一端设置为第五测试点，所述芯片电源连接线中未与所述芯片电源线电连接的一端设置为第六测试点；

采用权利要求3或4所述的治具分别对多个所述第二走线组中所述第三测试点和所述第四测试点之间的阻抗、所述第五测试点和所述第六测试点之间的阻抗进行检测。

11.根据权利要求10所述的方法，其特征在于，所述采用权利要求3或4所述的治具分别对多个所述第二走线组中所述第三测试点和所述第四测试点之间的阻抗、所述第五测试点和所述第六测试点之间的阻抗进行检测包括：

将权利要求3或4所述治具的多对第二探针分别接触多个所述第二走线组中所述第三测试点和所述第四测试点、以及所述第五测试点和所述第六测试点；

检测多个所述第二走线组中所述第三测试点和所述第四测试点之间的阻抗、以及所述第五测试点和所述第六测试点之间的阻抗。

12.根据权利要求10所述的方法，其特征在于，在所述采用权利要求1-5任一项所述的治具对多条所述第一走线的所述第一测试点和所述第二测试点之间的阻抗进行检测之后、且在所述形成第二走线层之前；

或者，在所述采用权利要求3或4所述的治具分别对多个所述第二走线组中所述第三测试点和所述第四测试点之间的阻抗、所述第五测试点和所述第六测试点之间的阻抗进行检测之后；

所述方法还包括：

若检测异常，则对出现异常的走线进行修复。