CN1143138C - 关键路径探索方法和探索系统 - Google Patents
关键路径探索方法和探索系统 Download PDFInfo
- Publication number
- CN1143138C CN1143138C CNB991010736A CN99101073A CN1143138C CN 1143138 C CN1143138 C CN 1143138C CN B991010736 A CNB991010736 A CN B991010736A CN 99101073 A CN99101073 A CN 99101073A CN 1143138 C CN1143138 C CN 1143138C
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- critical path
- normal
- operate
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
- G01R31/31835—Analysis of test coverage or failure detectability
Abstract
本发明公开了使用实际的半导体装置能高速且可靠地检测出关键路径的关键路径探索方法和探索系统。将预定的数据输入到半导体装置中之后到输出与其对应的数据为止的工作时钟数目定为n,按顺序将该n个工作时钟的每一个的周期从失效周期变更为通过周期,进行关键路径的探索。
Description
本发明涉及进行各种大规模集成电路(LSI)的关键路径(criticalpath)的确定的关键路径探索方法和探索系统。再有,在本说明书中,所谓「半导体装置」,是表示逻辑电路、存储电路、模拟电路、或将这些电路组合起来的半导体器件的整体的装置。
目前,集成在LSI中的晶体管的数目正在飞跃地增加,特别是以微处理器为代表的逻辑LSI、存储器、模拟LSI、系统LSI的电路的复杂度正在不断增加。在进行这样的以大规模且复杂、高速工作的LSI的不良分析并将其反馈到设计中去的情况下,频繁地进行找出LSI内的关键路径的操作。所谓该关键路径,指的是在LSI内的信号传送路径内制约整体的电路工作速度的特定的路径,在LSI设计中必须将这些路径的传播时间抑制在预定值以下。
迄今,LSI内的关键路径的探索是利用基于设计数据的模拟来进行的。在构成LSI的各电路中,根据其设计数据,可利用模拟来算出通过从信号的输入到输出间的各种运算电路、存储电路等的传播时间。因而,利用计算可求出在输入预定的测试矢量(测试模式(pattern))时在LSI内部进行怎样的工作,关键路径的探索成为可能。
但是,在如上所述那样利用模拟求出LSI内的关键路径的现有方式中,存在下述等问题:
(1)编制进行验证全部逻辑信号的关键路径的模拟的程序是非常费时的;
(2)由于没有使实际的电路(半导体装置)工作,故有不能用负载的设定等的模拟来表现的情况,以及因难以表现故在其设定中非常费时的情况;
(3)由于进行庞大的数值数据处理,故在探索方面非常费时。
本发明的目的在于提供一种能使用实际的半导体装置高速且可靠地检测关键路径的关键路径探索方法和探索系统。
在一个优选的实施例中,在本发明的关键路径探索系统和该系统中使用的探索方法中,着眼于在缩短工作时钟的周期并达到周期T1而不进行正常工作时,能通过使对应于关键路径的位置的工作时钟的周期稍许变长成为T2而使半导体装置正常工作,通过检验如果将输入数据之后到输出为止的n个工作时钟中的第某个工作时钟的周期从T1变更为T2则半导体装置是否正常工作来进行关键路径的探索。
具体地说,利用工作时钟发生装置将输入到半导体装置中的n个工作时钟的周期设定为T1或T2,在对应于用试验数据输入装置输入的数据与上述的n个工作时钟同步地工作后,利用输出数据判定装置检验从半导体装置输出的数据的正确与否,在该输出数据正确时,即在半导体装置正常工作时,探索控制装置判断为在周期为T2的工作时钟的位置上存在关键路径,从而进行关键路径的探索处理。
这样,按照本发明,通过使半导体装置实际进行工作来进行关键路径的探索,与利用模拟来探索关键路径的情况相比,能高速且可靠地检测关键路径。此外,可进行负载设定等来使半导体装置工作,故可进行考虑了实际使用状态的探索处理。
此外,最初的目标是,利用上述的探索控制装置,从第n个工作时钟开始,将第(n-i)个区间的工作时钟的各周期设定为T2、除此以外的周期设定为T1,检验半导体装置有无正常工作,将进行正常工作的(n-i)的值确定为发生关键路径的开始位置。此外,第2个目标是,利用探索控制装置将发生关键路径的开始位置作为最前面的位置,将在预定范围内包含的工作时钟的周期设定为T2、除此以外的周期设定为T1,检验半导体装置有无正常工作,将进行正常工作的最窄的范围确定为发生关键路径的区间。这样,通过确定发生关键路径的开始位置和发生关键路径的区间,可正确地探索关键路径的发生位置,可容易地制定设计变更等的对策。
此外,本发明适用于具有与从外部输入的工作时钟同步而生成另外的内部时钟的PLL电路的半导体装置的关键路径的探索。在本发明的关键路径探索方式中,由于也能以半导体装置进行正常工作或不进行正常工作的边界附近的工作时钟周期T1和T2使半导体装置工作,故在T1和T2之间变更从外部输入的工作时钟的周期时,由内部的PLL电路生成的内部时钟容易跟随该工作时钟,因此改变上述的工作时钟的周期来进行关键路径的探索的本发明的探索方式的应用变得容易。
图1是示出本实施例的半导体试验装置的结构的图;
图2是说明利用本实施例的半导体试验装置进行的关键路径探索的原理用的图;
图3是示出半导体装置的输入输出模式与工作时钟周期的关系的图;
图4是示出探索发生关键路径的开始地址的工作程序的图;
图5是示出发生开始地址与为了对其进行确认而设定的各地址的工作周期的关系的图;
图6是示出探索发生关键路径的区间的工作程序的图;
图7是示出发生区间与为了对其进行确认而设定的各地址的工作周期的关系的图;
图8是示出输入到在内部具有PLL电路的半导体装置中的外部时钟与内部时钟的关系的图;以及
图9是示出输入到在内部具有PLL电路的半导体装置中的外部时钟与内部时钟的关系的图。
应用了本发明的实施例的半导体试验装置的特征在于,将预定的模式数据输入到作为关键路径的探索对象的半导体装置中,同时通过将各测试周期的工作时钟周期设定为pass(正常工作)和fail(不良工作)的边界的值以使半导体装置工作来进行关键路径的探索。以下,一边参照附图,一边说明应用了本发明的一个实施例的半导体试验装置的详细情况。
图1是示出本实施例的半导体试验装置的结构的图。在该图中示出的半导体试验装置为了相对于作为关键路径的探索对象的半导体装置100而输入输出在探索工作方面所必须的各种信号,其结构包括:测试处理器10、时序产生器20、模式产生器30、数据选择器40、格式控制部50、引脚卡(pin card)60和数值比较部70。
上述的测试处理器10利用操作(operating)系统(OS)来执行预定的测试程序,为了探索半导体装置100内的关键路径而对半导体试验装置的整体进行控制。时序产生器20设定探索工作方面所必须的基本周期,同时生成该已设定的基本周期内包含的各种定时沿(timingedge)。模式产生器30产生输入到包含半导体装置100的时钟端子的各端子的模式数据。数据选择器40使从模式产生器30输出的各种模式数据与输入该数据的半导体装置100的各端子相对应。格式控制部50根据由模式产生器30产生并由数据选择器40选择的模式数据和由时序产生器20生成的定时沿,进行对于半导体装置100的波形控制。
此外,引脚卡60用于作为与半导体装置100之间的物理的接口。例如,在引脚卡60中包括将预定模式波形施加到半导体装置100的对应的端子上的驱动器和进行在各端子上呈现的电压波形与预定的低电平电压和高电平电压的比较的比较器。数值比较部70相对于半导体装置100的各端子的输出数据,进行与由数据选择器40选择的各端子的每一个预期值数据的比较。
利用时序产生器20生成供给半导体装置100的时钟信号及其它的时序信号,利用模式产生器30生成输入到半导体装置100中的各种数据。此外,利用数值比较部70来判断输入到半导体装置100中并使其工作几个预定的测试周期之后的半导体装置100的输出数据是否正常。
上述的时序产生器20对应于工作时钟发生装置,模式产生器30和数据选择器40对应于试验数据输入装置,数值比较部70对应于输出数据判定装置,测试处理器10对应于探索控制装置。
本实施例的半导体试验装置具有这样的结构,其次,说明使用该装置进行半导体装置100内部的关键路径的探索的情况的详细的工作。
图2A和图2B是说明利用本实施例的半导体试验装置进行的关键路径探索的原理用的图。在图2A、图2B中,地址(1)、(2)等对应于测试周期的数目、即,输入的工作时钟的个数。例如,地址(6)示出了输入测试模式并与第6个工作时钟同步地工作的位置(电路)。
如图2A中所示,将逐渐缩短工作时钟的周期从而输出模式成为不良的周期设为T1。此时,如果能知道输出模式是否由于对应于某一个地址的电路不能正常地工作而成为不良,则可将该不良部位作为发生关键路径的部位来探索。
例如,如图2A中所示,在对应于地址(4)的位置上产生工作异常而输出模式成为不良的情况下,如图2B中所示,通过使对应于地址(4)的第4个工作时钟的周期变更为比T1稍长一些的T2,可得到正常的输出模式。
这样,在将全部测试周期的工作周期设定为失效的T1的状态下,通过检验使对应于哪个地址的工作周期加长能达到正常工作,可找出发生关键路径的地址。在本实施例中,通过检测发生关键路径的开始地址和发生关键路径的区间两者来进行关键路径的探索处理。
图3是示出半导体装置100的输入输出模式与工作时钟的周期的关系的图。例如,在对半导体装置100的输入引脚1输入预定的试验数据(在图3的地址(1)中为“0”)之后输入了7个工作时钟时,如果在输出引脚1上呈现对应于该试验数据的输出数据,则通过检验该第7个时钟的输出数据与预期值是否一致,可知道对应于打算检验的地址的电路的工作是否正常。
例如,在只将对应于图2B中示出的地址(4)的工作周期设为T2、将除此以外的工作周期设为T1的情况下,将图3中示出的t1~t3和t5~t7的每一个设定为T1、只将t4设定为T2。这样,只将第4个工作时钟的周期设定为T2,使半导体装置100工作7个时钟,检验在该工作后在输出引脚1上呈现的输出数据是否与预期值一致。
其次,将关键路径的探索工作分成发生关键路径的开始地址的探索工作和发生关键路径的区间的探索工作的情况来说明。例如,如图3中示出的那样,对输入引脚1输入试验数据之后使其工作7个时钟时,输出对应于输出引脚1的数据。此外,作为在对应于地址(4)~(6)的位置上存在关键路径的情况来进行说明。
图4是示出探索发生关键路径的开始地址的工作程序的图。首先,测试处理器10使供给半导体装置100的工作时钟的周期变化,寻找成为工作失效和通过的边界的工作周期(步骤a1)。该工作周期的变更通过将指令送给时序产生器20来进行,在使用各自的周期的工作时钟时的半导体装置100是否正常工作的判断,是通过如图3中示出的那样将对应于全部地址的工作周期设定为某个值,并检验与第7个时钟同步地得到的输出引脚1的输出数据来进行的。通过这样做,检测出失效的工作时钟的周期T1和通过的工作时钟的周期T2,即检测出上述的边界。
其次,测试处理器10将指令送给时序产生器20,将全部地址的工作周期设定为失效周期T1(步骤a2)。将图3中示出的全部工作周期t1~t7设定为T1。
通过这样做,在将全部工作周期设定为失效周期T1后,测试处理器10将发生关键路径的开始地址(以下,简单地称为「发生开始地址」)设定为半导体装置100失效的地址(以下,称为「失效地址」)(7)(步骤a3),将该发生开始地址以后的各地址的工作周期设定为通过周期T2(步骤a4)。然后,对于半导体装置100进行预定的工作试验(步骤a5),判定在输出引脚1上呈现的输出数据是否是正常值(与预期一致的值)(步骤a6)。
图5A~图5D是示出发生开始地址与为了对其进行确认而设定的各地址的工作周期的关系的图。如图5A中所示,在上述的步骤a3中将发生开始地址设定为(7)的情况下,只将n个工作时钟内的第n个(由于在实施例中n=7,故是第7个)地址(7)的工作周期变更为T2来进行工作试验。
以这种方式进行实施的工作试验的结果,在输出引脚1上呈现的输出数据是与预期一致的正常的数据的情况下,将在该时刻设定的发生开始地址确定为关键路径的发生开始地址(步骤a7),关键路径的发生开始地址的探索处理结束。
此外,工作试验的结果,在输出引脚1上呈现的输出数据不正常的情况下,测试处理器10下一步判断在该时刻设定的发生开始地址是否是最前面的地址(1)(步骤a8)。由于最初在上述的步骤a3中将发生开始地址设定为失效地址(7),故判断为否定,测试处理器10在将发生开始地址向最前面方向进1并设定为地址(6)(步骤a9)后,重复上述的步骤a4的工作周期的设定以后的处理。
如图5B中所示,在将发生开始地址进1设定为地址(6)的情况下,将该地址(6)以后、即地址(6)和(7)设定为通过周期T2,实施工作试验。
此外,即使在将地址(6)和(7)设定为通过周期T2并实施工作试验、在输出引脚1上也不呈现正常的输出数据的情况下,如图5C中所示,在将发生开始地址再进1设定为地址(5)后,重复上述的步骤a4的工作周期的设定以后的处理。
通过这样做,将发生开始地址逐一向最前面一侧行进、将该发生开始地址以后的各地址的工作周期设定为通过周期T2,通过每次都进行工作试验,重复该程序,直到在输出引脚1上呈现正常的输出数据。例如,如图5D中所示,在将发生开始地址设定为地址(4)、将地址(4)~(7)的工作周期设定为通过周期T2并实施工作试验时在输出引脚1上呈现正常的输出数据的情况下,如上述那样在步骤a6(输出数据是否正常的判定处理)中判断为肯定,将在该时刻设定的发生开始地址(4)确定为关键路径的发生开始地址(步骤a7),关键路径的发生开始地址的探索处理结束。
再有,在即使将发生开始地址设定为最前面的地址(1)来进行工作试验在输出引脚1上也不呈现正常的输出数据的情况下,在关键路径的探索方面失败,探索处理结束(步骤a10)。
在通过这样做结束了关键路径的发生开始地址的确定之后,进行发生区间的确定。图6是示出探索发生关键路径的区间的工作程序的图。首先,测试处理器10将指令送给时序产生器20,将全部地址的工作周期设定为失效周期T1(步骤b1)。将全部工作周期设定为失效周期T1后,测试处理器10将关键路径的发生结束地址(以下,简单地称为「发生结束地址」)设定为前面已确定的发生开始地址(步骤b2)、即将关键路径发生区间(以下,简单地称为「发生区间」)只限定于发生开始地址,将与该发生区间对应的地址的工作周期设定为通过周期T2(步骤b3)。然后,对于半导体装置100进行预定的工作试验(步骤b4),判定在输出引脚1上呈现的输出数据是否是正常值(步骤b5)。
图7A~图7C是示出发生区间与为了对其进行确认而设定的各地址的工作周期的关系的图。如图7A中所示,在上述的步骤b2中将发生结束地址设定为发生开始地址(4)的情况下,只将作为发生区间的地址(4)的工作周期变更为通过周期T2,进行工作试验。
以这种方式进行实施的工作试验的结果,在输出引脚1上呈现的输出数据是与预期一致的正常的数据的情况下,将在该时刻设定的发生区间确定为关键路径的发生区间(步骤b6),关键路径的发生区间的探索处理结束。
此外,工作试验的结果,在输出引脚1上呈现的输出数据不正常的情况下,测试处理器10下一步判断在该时刻设定的发生结束地址是否是测试周期的失效地址(7)(步骤b7)。由于最初在上述的步骤b2中将发生开始地址(4)设定为发生结束地址,故判断为否定,测试处理器10将发生结束地址向后进1,设定为地址(5)(步骤b8),重复上述的步骤b3的工作周期的设定以后的处理。
如图7B中所示,在将发生结束地址向后进1、设定为地址(5)的情况下,将从发生开始地址(4)到发生结束地址(5)为止作为发生区间来设定,将这两个地址(4)、(5)的工作周期设定为通过周期T2,实施工作试验。
此外,在即使将地址(4)和(5)的工作周期设定为通过周期T2来实施工作试验在输出引脚1上也不呈现正常的输出数据的情况下,如图7C中所示,在再将发生结束地址进1、设定为地址(6)并将发生区间定为地址(4)~(6)之后,重复上述的步骤b3的工作周期的设定以后的处理。
通过这样做,将发生结束地址逐一向后行进、将从发生开始地址到发生结束地址为止的发生区间中包含的各地址的工作周期设定为通过周期T2,通过每次都进行工作试验,重复该程序直到在输出引脚1上呈现正常的输出数据为止。例如,如图7C中所示,在将发生结束地址设定为地址(6)并将作为发生区间的地址(4)~(6)的各工作周期设定为通过周期T2来实施工作试验时在输出引脚1上呈现正常的输出数据的情况下,如上述那样,在步骤b5(输出数据是否是正常的判定处理)中判断为肯定,将在该时刻的发生区间确定为关键路径的发生区间(步骤b6),关键路径的发生区间的探索处理结束。
再有,在即使将发生结束地址设定为测试周期的失效地址(7)来进行工作试验在输出引脚1上也不呈现正常的输出数据的情况下,即、如果将发生结束地址设定为测试周期的失效地址(7),则由于再现图5D中示出的状态,故必定应该在输出引脚1上呈现正常的输出数据,但关于不呈现正常的输出数据这一点,由于存在按照在图4中示出的一系列的工作程序进行的关键路径的最前面的地址的探索工作中有错误这样的可能性,故此时在关键路径的探索方面失败,探索处理结束(步骤b9)。
按照本实施例的半导体试验装置,使将预定的试验数据输入到半导体装置100中到能得到与其对应的输出数据为止的各工作时钟与各地址相对应,在最初将全部地址的工作周期设定为作为失效和通过的边界的失效周期T1之后,按顺序将输出引脚1附近的地址的工作周期变更为通过周期T2,检验在将工作周期变更为通过周期T2时到哪个地址为止输出数据成为正常值,通过进行工作周期的部分变更和此时的输出数据的正确与否的判定,能探索关键路径的发生开始地址。
此外,在检测出了关键路径的发生开始地址之后,固定该开始地址,由该地址开始按顺序挪到处于后面的发生结束地址、使发生区间加长,检验在加长发生区间时到哪个地址为止输出数据成为正常值,通过进行工作周期的部分变更和此时的输出数据的正确与否的判定,能探索关键路径的发生范围。这样,如果知道关键路径的发生开始地址和发生区间,则由于能通过对照设计数据等来确定成为实际的半导体装置100内的不良原因的相当部位,故改善高速工作时的传播延迟时间等的对策成为可能。
这样,使用本实施例的半导体试验装置,通过使实际的半导体装置100工作来进行关键路径的探索,与利用模拟来探索关键路径的情况相比,可大幅度降低编制探索程序的时间,而且可在接近于实际使用的状态下再现负载的设定等。此外,由于实际上使半导体装置100工作来进行关键路径的探索,故与用模拟来再现各个构成要素的工作的情况相比,可大幅度缩短在探索方面所需要的时间。
再者,在成为关键路径的探索对象的半导体装置100中,也有下述的半导体装置,该半导体装置在内部具有PLL电路,与从外部输入的时钟信号(以下,称为「外部时钟」)同步地利用内部的PLL电路生成修正了占空比的时钟信号(以下,称为「内部时钟」),并与该已生成的内部时钟同步地工作。迄今,对于这样的半导体装置100,一般认为,如图8中所示,如果使外部时钟的周期较大地变动,则由PLL电路生成的内部时钟的周期大幅度地变乱,故不能保障半导体装置100的正常工作,难以使用实际的半导体装置100来探索关键路径。
但是,在上述的本实施例的半导体试验装置中,在图4中示出的步骤a1中,也可检验失效和通过的边界、使用其附近的稍许不同的工作周期T1和T2来进行关键路径的探索。因而,即使是将各地址的工作周期部分地从周期T1变更为周期T2的情况,也可减少对由半导体装置100内部的PLL电路生成的内部时钟的影响,使半导体装置100正常地工作,按照图4和图6中示出的一系列的程序进行关键路径的探索。
图9是示出部分地将半导体装置100的外部时钟设定为通过工作周期T2时的外部时钟与内部时钟的关系的图。例如,如果只将地址(4)的工作周期变更为T2,则虽然由半导体装置100中内置的PLL电路也将内部时钟的工作周期变更为T2,但在其之后即使使外部时钟的工作周期回到周期T1,内部时钟在受到几个地址的影响之后也收敛到周期T1。
例如,在将全部测试周期的工作周期设定为21nsec时能得到的输出数据是不正常的失效状态、将工作周期设定为22nsec时能得到的输出数据是正常的通过状态、将工作周期设定为在其间的21.5nsec时能得到的输出数据是失效状态和通过状态交替地呈现的不稳定状态的情况下,分别将失效工作周期设定为21nsec、将通过工作周期设定为22nsec。在这种情况下,由于这些周期的差是22-21=1nsec,是周期的约5%,故不会使PLL电路的修正受到大的影响。
这样,虽然不能如图2A和图2B中所示那样只将打算检验的地址的工作周期设定为通过周期T2,将除此以外的地址的工作周期正确地设定为通过周期T1,但能将包含特定的地址的预定范围的工作周期设定为T2或与其近似的值。因而,按照图4和图6中示出的一系列的程序,即使对内置了PLL电路的半导体装置100也能大致正确地确定关键路径的发生开始地址和发生区间,能使实际的半导体装置100工作来进行关键路径的探索。
再有,本发明不限于上述实施例,在本发明的要点的范围内可实施各种变形。例如,在上述的实施例中,如图5A~图5D中所示,将发生开始地址从最后面的地址开始按顺序逐一向前挪来探索关键路径的发生开始地址,但也可以2个以上的地址为单位来挪并检验此时的在输出引脚1上呈现的输出数据(对应于将n-i的i值设定为2以上的情况)。
或者,使用2分探索法,首先,在最初将后半的全部工作周期变更为通过周期T2,检验此时的输出数据,判定发生开始地址存在于前半部分还是存在于后半部分,其后将包含发生开始地址的范围2等分,将后半部分的地址的工作周期设定为通过周期T2,检验输出数据。通过这样做,也可逐渐将包含发生开始地址的范围变窄,最终确定1个地址。在半导体装置100的电路规模大的情况下、即关键路径的发生地址存在于远离失效地址的部位的情况下,如果从测试周期的最终地址开始逐一回溯来检验,则要花费相当多的时间,但如果使用该方法,就可缩短在探索方面所需要的时间。
此外,在上述的实施例中,使用实施半导体装置100的各种功能试验的半导体试验装置来进行半导体装置100的关键路径的探索,但只要是能任意地设定时钟周期的装置,则也可不必使用很普通的半导体试验装置、而是使用其它的硬件来实现。
此外,在上述的实施例中,通过利用测试处理器10执行图4和图6中示出的工作程序来确定关键路径的发生开始地址和发生区间,但也可利用逻辑电路等硬件来实现测试处理器10执行的一系列的程序,只用硬件来实现在关键路径的探索方面必须的全部处理。
此外,在上述的实施例中,在确定关键路径的发生区间时,逐点地检测发生区间的发生开始地址和发生结束地址来进行区间的确定,但由于也有隔开2个部位以上发生关键路径的情况,故也可个别地探索这些多个部位的关键路径。例如,按照图6中示出的工作程序,确定关键路径的发生区间。在图7C的情况下,关键路径的发生区间存在于地址(4)~(6)。此时,真正发生关键路径的地址是地址(4)和(6)的2个部位。地址(5)与此无关。此时,将图6的算法反过来应用,将作为关键路径的发生区间的地址的通过工作周期T2区间替换为失效周期T1,通过观察半导体装置的输出数据是否正常工作能够探索与关键路径的发生无关的地址。由此,结果可确定由多个部位的原因引起的关键路径的发生区间。
Claims (9)
1.一种关键路径探索方法,其特征在于,包括:
第1步骤,检测出半导体装置是否正常工作的边界、即,检测出不正常工作的时钟信号的周期T1和进行正常工作的所述时钟的周期T2;以及
第2步骤,将对所述半导体装置输入预定的数据之后到输出与其对应的数据为止的工作时钟数目定为n,在将该n个工作时钟的一部分的周期设定为所述T2并将除此以外的周期设定为所述T1时,通过检验所述半导体装置是否正常工作来进行关键路径的探索,
其中,所述第2步骤包括:
确定关键路径的发生开始位置的第3步骤;以及
确定关键路径的发生区间的第4步骤。
2.如权利要求1所述的关键路径探索方法,其特征在于:
在所述第3步骤中,将从所述工作时钟的第(n-i)个到第n个为止的各周期设定为所述T2、将除此以外的周期没定为所述T1,检验所述半导体装置有无正常工作,将所述半导体装置进行正常工作的最大的(n-i)的值作为所述关键路径的发生开始位置来确定。
3.如权利要求1所述的关键路径探索方法,其特征在于:
在所述第4步骤中,将所述关键路径发生开始位置作为最前面的位置,将预定范围内包含的所述工作时钟的周期设定为所述T2、将除此以外的周期设定为所述T1,检验所述半导体装置有无正常工作,将所述半导体装置进行正常工作的最窄的所述预定范围作为所述关键路径发生区间来确定。
4.一种关键路径探索系统,其特征在于,具有:
工作时钟发生装置,将对半导体装置输入预定的数据之后到输出与其对应的数据为止的工作时钟数目定为n,发生半导体装置是否正常工作的边界、即,发生不进行正常工作的周期T1和进行正常工作的周期T2的各自的工作时钟;
试验数据输入装置,为了检验所述半导体装置的各自是否正常而对所述半导体装置输入预定的数据;
输出数据判定装置,在对应于用所述试验数据输入装置输入的预定的数据从所述半导体装置输出数据时,判定该输出数据与所预期的数据是否一致;以及
探索控制装置,在从所述工作时钟发生装置输入到所述半导体装置的所述n个工作时钟中,将预定位置的工作时钟的周期设定为所述T2并将除此以外的周期设定为所述T1,使所述半导体装置工作,根据所述输出数据判定装置对于与第n个工作时钟同步地从所述半导体装置输出的数据的判定结果,检验与周期为T2的工作时钟的位置对应的关键路径的有无。
5.如权利要求4所述的关键路径探索系统,其特征在于:
所述探索控制装置将从第n个所述工作时钟到第(n-i)个的所述工作时钟为止的各周期设定为所述T2、将除此以外的周期设定为所述T1,检验所述半导体装置有无正常工作,将所述半导体装置进行正常工作的最大的(n-i)的值作为关键路径的发生开始位置来确定。
6.如权利要求5所述的关键路径探索系统,其特征在于:
在所述探索控制装置将从所述工作时钟的第(n-i)个到第n个为止的各周期变更为所述T2并检验所述半导体装置有无正常工作时,使i的值逐渐增大。
7.如权利要求5所述的关键路径探索系统,其特征在于:
所述探索控制装置将所述关键路径发生开始位置作为最前面的位置,将预定范围内包含的所述工作时钟的周期设定为所述T2、将除此以外的周期设定为所述T1,检验所述半导体装置有无正常工作,将所述半导体装置进行正常工作的最窄的所述预定范围作为关键路径发生区间来确定。
8.如权利要求7所述的关键路径探索系统,其特征在于:
在所述探索控制装置将所述工作时钟的一部分周期变更为所述T2并检验所述半导体装置有无正常工作时,使所述预定范围逐渐增大。
9.如权利要求4中所述的关键路径探索系统,其特征在于:
所述半导体装置具有与从外部输入的工作时钟同步地生成另外的内部时钟的PLL电路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01809398A JP3605506B2 (ja) | 1998-01-13 | 1998-01-13 | クリティカルパス探索方式 |
JP18093/98 | 1998-01-13 | ||
JP18093/1998 | 1998-01-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1232972A CN1232972A (zh) | 1999-10-27 |
CN1143138C true CN1143138C (zh) | 2004-03-24 |
Family
ID=11962030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB991010736A Expired - Fee Related CN1143138C (zh) | 1998-01-13 | 1999-01-13 | 关键路径探索方法和探索系统 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6829573B1 (zh) |
JP (1) | JP3605506B2 (zh) |
KR (1) | KR100402651B1 (zh) |
CN (1) | CN1143138C (zh) |
DE (1) | DE19900974C2 (zh) |
TW (1) | TW419588B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2002056043A1 (ja) * | 2001-01-12 | 2004-05-20 | 株式会社アドバンテスト | 半導体デバイス試験装置及びその方法 |
DE10101540A1 (de) * | 2001-01-15 | 2002-08-01 | Infineon Technologies Ag | Verfahren zur Bestimmung des kritischen Pfades einer integrierten Schaltung |
JP4644966B2 (ja) * | 2001-04-13 | 2011-03-09 | ソニー株式会社 | 半導体試験方法 |
JP2004157090A (ja) * | 2002-11-08 | 2004-06-03 | Matsushita Electric Ind Co Ltd | パス遅延測定回路 |
US7319623B1 (en) * | 2004-11-04 | 2008-01-15 | Spansion Llc | Method for isolating a failure site in a wordline in a memory array |
JP4763562B2 (ja) | 2006-09-20 | 2011-08-31 | 富士通株式会社 | ディレイ不良解析方法およびその装置 |
US7480882B1 (en) * | 2008-03-16 | 2009-01-20 | International Business Machines Corporation | Measuring and predicting VLSI chip reliability and failure |
CN102724062B (zh) * | 2012-04-16 | 2016-12-14 | 南京中兴软件有限责任公司 | 时钟同步系统的故障定位方法、装置及系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5324992A (en) * | 1992-07-01 | 1994-06-28 | Carnegie Mellon University | Self-timing integrated circuits having low clock signal during inactive periods |
US5553276A (en) * | 1993-06-30 | 1996-09-03 | International Business Machines Corporation | Self-time processor with dynamic clock generator having plurality of tracking elements for outputting sequencing signals to functional units |
US5608645A (en) * | 1994-03-17 | 1997-03-04 | Vlsi Technology, Inc. | Method of finding a critical path in a circuit by considering the clock skew |
US5958077A (en) * | 1995-12-27 | 1999-09-28 | Nec Usa, Inc. | Method for testing asynchronous circuits |
US5991888A (en) * | 1997-09-26 | 1999-11-23 | Advanced Micro Devices, Inc. | Test clock modes |
-
1998
- 1998-01-13 JP JP01809398A patent/JP3605506B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-07 US US09/227,026 patent/US6829573B1/en not_active Expired - Fee Related
- 1999-01-08 KR KR10-1999-0000249A patent/KR100402651B1/ko not_active IP Right Cessation
- 1999-01-12 TW TW088100398A patent/TW419588B/zh not_active IP Right Cessation
- 1999-01-13 DE DE19900974A patent/DE19900974C2/de not_active Expired - Fee Related
- 1999-01-13 CN CNB991010736A patent/CN1143138C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1232972A (zh) | 1999-10-27 |
US6829573B1 (en) | 2004-12-07 |
JP3605506B2 (ja) | 2004-12-22 |
TW419588B (en) | 2001-01-21 |
KR19990067793A (ko) | 1999-08-25 |
DE19900974C2 (de) | 2003-05-22 |
JPH11202033A (ja) | 1999-07-30 |
KR100402651B1 (ko) | 2003-10-22 |
DE19900974A1 (de) | 1999-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8751211B2 (en) | Simulation using parallel processors | |
KR100921314B1 (ko) | 검증결과 재활용 기법을 채용한 고성능 설계검증 장치 및이를 활용한 신속한 설계검증 방법 | |
CN100351732C (zh) | 用于切换与主时钟相关的频率的方法和装置 | |
US7085980B2 (en) | Method and apparatus for determining the failing operation of a device-under-test | |
JP4171016B2 (ja) | Lbistを使用する回路テストための方法 | |
JP4594896B2 (ja) | 被試験デバイスを、被試験デバイスのクロック及びデータ信号をサンプリングすることによって試験すること | |
CN1143138C (zh) | 关键路径探索方法和探索系统 | |
KR100950612B1 (ko) | 디버그 회로 | |
CN108134717B (zh) | 基于有界模型检验的片上网络固定型故障在线测试方法 | |
US7003743B2 (en) | Method and system of data processor design by sensitizing logical difference | |
CN112858889B (zh) | 一种面向超大规模集成电路的故障注入电路 | |
Yoshisue et al. | Dynamic verification of approximate computing circuits using coverage-based grey-box fuzzing | |
Mayer et al. | Prioritising model-based debugging diagnostic reports | |
CN115658370B (zh) | 一种基于编译器的机器学习加速芯片故障实时探测方法 | |
Gil et al. | VHDL simulation-based fault injection techniques | |
KR100329253B1 (ko) | 스캔테스트장치 | |
US7236917B1 (en) | Method and apparatus for generating minimal node data and dynamic assertions for a simulation | |
US7624323B2 (en) | Method and apparatus for testing an IC device based on relative timing of test signals | |
KR20080105512A (ko) | 반도체 장치의 테스트 시스템 및 테스트 방법 | |
US8103464B2 (en) | Test circuit, pattern generating apparatus, and pattern generating method | |
US7277840B2 (en) | Method for detecting bus contention from RTL description | |
JP3049822B2 (ja) | 故障選択順序制御装置 | |
KR20230100121A (ko) | 스캔 셀 배치 방법 및 스캔 셀 배치 장치 | |
WO2022248231A1 (en) | Partial recurrent automated software improvement | |
Tlili et al. | Improving evolutionary real-time testing by seeding structural test data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |