CN114300446A - 芯片堆叠屏蔽结构和屏蔽结构制作方法 - Google Patents

Abstract

本发明的实施例提供了一种芯片堆叠屏蔽结构和屏蔽结构制作方法，涉及电磁屏蔽技术领域。该芯片堆叠屏蔽结构中，组合芯片包括第一倒装芯片和第一芯片，将第二芯片的高度设置为组合芯片的高度，结构更加紧凑、稳定；在沟道内设置填充体，可改善结构的散热性能以及减少堆叠结构的应力；在第二芯片和第三芯片上设置具有接地属性的屏蔽焊盘，通过设置功能金属线和屏蔽金属线，将屏蔽金属线设置在功能金属线的外围，实现至少对第二倒装芯片和第三芯片的电磁屏蔽，屏蔽效果好，制作方便。

Description

芯片堆叠屏蔽结构和屏蔽结构制作方法

技术领域

本发明涉及电磁屏蔽技术领域，具体而言，涉及一种芯片堆叠屏蔽结构和屏蔽结构制作方法。

背景技术

随着半导体行业的快速发展，系统级封装模组结构广泛应用于半导体行业中。它将不同功能的芯片封装后，进行堆叠，主要优势包括高密度集成、封装产品尺寸小、产品性能优越、信号传输频率快等，若电子产品运用于通信领域高频信号，故需要该电子产品具备电磁屏蔽结构，防止各种芯片和元器件互相产生的电磁干扰现象发生。现有的系统级封装模组电磁屏蔽技术，通常接地线布置在基板切割道边缘，将封装结构切割成单颗产品后，再次对单颗产品进行金属溅射，达到接地线与金属层线路相通，实现产品电磁屏蔽效果。

这种方法存在以下缺陷：切割成单颗产品的工艺中，容易出现切割偏移导致接地屏蔽线短路，从而导致产品的电磁屏蔽性能失效。其次，在进行单颗产品金属溅射时，需要在单颗产品的基板背面贴膜，由于基板背面的焊球有一定的高度，基板背面贴膜的密封性不好，在溅射过程中，金属容易进入基板背面与焊球结合形成短路，从而导致产品良率下降。

发明内容

本发明的目的包括，例如，提供了一种芯片堆叠屏蔽结构和屏蔽结构制作方法，其具有稳定的电磁屏蔽效果，结构稳定、封装尺寸小，同时优化屏蔽结构的制作工艺，有利于提升产品良率。

本发明的实施例可以这样实现：

第一方面，本发明提供一种芯片堆叠屏蔽结构，包括基板、组合芯片、第二倒装芯片、第二芯片和第三芯片，所述组合芯片包括第一倒装芯片和第一芯片，所述第一倒装芯片设于所述基板上，所述第一芯片设于所述第一倒装芯片远离所述基板的一侧，所述第二芯片与所述第一倒装芯片间隔设置，且分布于所述第一倒装芯片的外周；所述第二芯片与所述第一倒装芯片之间形成沟道，所述沟道内设有填充体；

所述第二倒装芯片设于所述第一芯片和/或所述第二芯片上，所述第三芯片设于所述第二倒装芯片远离所述基板的一侧；

所述基板上设有第一倒装焊盘和打线焊盘，所述第二芯片上设有第一功能焊盘、第二功能焊盘、第一屏蔽焊盘和第二屏蔽焊盘；所述第三芯片设有第三功能焊盘和第三屏蔽焊盘；所述第一屏蔽焊盘、所述第二屏蔽焊盘和所述第三屏蔽焊盘具有接地属性；

所述第三功能焊盘与所述第一功能焊盘通过第一功能金属线连接，所述第三屏蔽焊盘与所述第一屏蔽焊盘通过第一屏蔽金属线连接，所述第一屏蔽金属线设于所述第一功能金属线的外围；

所述第三功能焊盘与相邻的所述第三芯片中的第三功能焊盘通过第二功能金属线连接，所述第三屏蔽焊盘与相邻的所述第三芯片中的第三屏蔽焊盘通过第二屏蔽金属线连接，所述第二屏蔽金属线设于所述第二功能金属线的外围；

所述第二功能焊盘与所述打线焊盘通过第三功能金属线连接；所述第一屏蔽金属线和所述第二屏蔽金属线覆盖所述第二倒装芯片和所述第三芯片，以实现对所述第二倒装芯片和所述第三芯片的电磁屏蔽。

在可选的实施方式中，所述第二芯片包括芯片一和芯片二，所述芯片一和所述芯片二分别设于所述第一倒装芯片的两侧；所述第三芯片包括依次间隔设置的芯片三、芯片四和芯片五；所述芯片一和所述芯片二分别与所述基板通过所述第三功能金属线连接，所述芯片一与所述芯片三之间设有所述第一屏蔽金属线，所述芯片三与所述芯片四之间设有所述第二屏蔽金属线，所述芯片四与所述芯片五之间设有所述第二屏蔽金属线，所述芯片五与所述芯片二之间设有所述第一屏蔽金属线；所述第二倒装芯片设于两个所述第一屏蔽金属线之间。

在可选的实施方式中，所述芯片三和所述芯片五之间设有第一屏蔽线；和/或所述芯片一和所述芯片二之间设有第二屏蔽线，以实现对所述第二倒装芯片和所述第三芯片的电磁屏蔽。

在可选的实施方式中，所述基板上设有第一接地焊盘和第二接地焊盘，所述芯片一与所述第一接地焊盘通过第三屏蔽金属线连接，所述芯片二与所述第二接地焊盘通过所述第三屏蔽金属线连接；所述第三屏蔽金属线设置在所述第三功能金属线的外围，以实现对所述第一倒装芯片、所述第二倒装芯片、所述第一芯片、所述第二芯片和所述第三芯片的电磁屏蔽。

在可选的实施方式中，所述基板上设有第一接地焊盘和第二接地焊盘，所述填充体为导电胶；所述芯片一与所述第一接地焊盘通过第三屏蔽金属线连接，所述第三屏蔽金属线设于所述第三功能金属线的外围，以实现对所述第一倒装芯片、所述第二倒装芯片、所述第一芯片、所述芯片一和所述第三芯片的电磁屏蔽；

或者，所述芯片二与所述第二接地焊盘通过第三屏蔽金属线连接；以实现对所述第一倒装芯片、所述第二倒装芯片、所述第一芯片、所述芯片二和所述第三芯片的电磁屏蔽。

在可选的实施方式中，所述基板上设有第三接地焊盘，所述第三接地焊盘设于所述沟道内，与所述填充体电连接。

在可选的实施方式中，所述基板上设有第四接地焊盘，所述第四接地焊盘设于所述基板靠近所述第二芯片的一侧；所述第二芯片与所述基板之间设有第二胶层，所述第二胶层为导电胶。

在可选的实施方式中，所述填充体为导电胶，所述导电胶接地，以实现对所述第一倒装芯片、所述第一芯片、所述第二倒装芯片和所述第三芯片的电磁屏蔽。

在可选的实施方式中，所述第一芯片与所述第一倒装芯片之间设有第一胶层，所述第二芯片与所述基板之间设有第二胶层，所述第三芯片与所述第二倒装芯片之间设有第三胶层；所述第一倒装芯片靠近所述基板的一侧、所述第二倒装芯片靠近所述基板的一侧分别设有绝缘胶。

在可选的实施方式中，所述第一胶层、所述第二胶层和所述第三胶层分别采用导电胶。

在可选的实施方式中，所述第二芯片的高度等于所述组合芯片的高度。

第二方面，本发明提供一种屏蔽结构制作方法，包括：

在基板上贴装第一倒装芯片；

在所述第一倒装芯片远离所述基板的一侧贴装第一芯片；

在所述基板上贴装第二芯片；其中，所述第二芯片与所述第一倒装芯片间隔设置，所述第二芯片至少分布于所述第一倒装芯片的两侧，所述第二芯片与所述第一倒装芯片之间形成沟道；

在所述沟道内设置填充体；

贴装第二倒装芯片；其中，所述第二倒装芯片设于所述第一芯片和/或所述第二芯片上；

贴装第三芯片；其中，所述第三芯片设于所述第二倒装芯片远离所述基板的一侧；

打线；在所述第二芯片和所述第三芯片之间设置第一功能金属线和第一屏蔽金属线，所述第一屏蔽金属线设于所述第一功能金属线的外围；在相邻所述第三芯片之间设置第二功能金属线和第二屏蔽金属线，所述第二屏蔽金属线设于所述第二功能金属线的外围；所述第一屏蔽金属线和所述第二屏蔽金属线具有接地属性；

在所述第二芯片和所述基板之间设置第三功能金属线；所述第一屏蔽金属线和所述第二屏蔽金属线覆盖所述第二倒装芯片和所述第三芯片，以实现对所述第二倒装芯片和所述第三芯片的电磁屏蔽。

在可选的实施方式中，所述打线步骤还包括：

在所述第二芯片和所述基板之间设置第三屏蔽金属线；所述第三屏蔽金属线设于所述第三功能金属线的外围，以实现对所述第一倒装芯片、所述第二倒装芯片、所述第一芯片、所述第二芯片和所述第三芯片的电磁屏蔽。

本发明实施例的有益效果包括，例如：

该芯片堆叠屏蔽结构中，将第二芯片的高度设置为组合芯片的高度，结构更加紧凑、稳定，封装尺寸较小；在沟道内设置填充体，可改善结构的散热性能以及减少堆叠结构的应力；在第二芯片和第三芯片上设置具有接地属性的屏蔽焊盘，通过设置功能金属线和屏蔽金属线，将屏蔽金属线设置在功能金属线的外围，实现至少对第二倒装芯片和第三芯片的电磁屏蔽，屏蔽效果好，制作方便。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例提供的芯片堆叠屏蔽结构的一种结构示意图；

图2为本发明实施例提供的芯片堆叠屏蔽结构的第一种结构示意图；

图3为本发明实施例提供的芯片堆叠屏蔽结构的芯片一和芯片三的连接结构示意图；

图4为本发明实施例提供的芯片堆叠屏蔽结构的第二种结构示意图；

图5为本发明实施例提供的芯片堆叠屏蔽结构的第三种结构示意图；

图6为本发明实施例提供的芯片堆叠屏蔽结构实现全屏蔽的一种结构示意图；

图7为本发明实施例提供的芯片堆叠屏蔽结构实现全屏蔽的另一种结构示意图；

图8为本发明实施例提供的芯片堆叠屏蔽结构实现局部屏蔽的第一种结构示意图；

图9为本发明实施例提供的芯片堆叠屏蔽结构实现局部屏蔽的第二种结构示意图；

图10为本发明实施例提供的芯片堆叠屏蔽结构的制程示意图一；

图11为本发明实施例提供的芯片堆叠屏蔽结构的制程示意图二；

图12为本发明实施例提供的芯片堆叠屏蔽结构的制程示意图三。

图标：100-基板；110-第一倒装焊盘；120-打线焊盘；130-第一接地焊盘；140-第二接地焊盘；150-第三接地焊盘；160-第四接地焊盘；170-金属球；200-第一倒装芯片；210-底部锡球；220-绝缘胶；300-第二倒装芯片；301-芯片六；303-芯片七；400-第一芯片；405-沟道；410-填充体；420-第一胶层；430-第二胶层；440-第三胶层；500-第二芯片；501-芯片一；503-芯片二；510-第一功能焊盘；520-第二功能焊盘；530-第一屏蔽焊盘；540-第二屏蔽焊盘；550-第二倒装焊盘；600-第三芯片；601-芯片三；603-芯片四；605-芯片五；610-第三功能焊盘；620-第三屏蔽焊盘；710-第一功能金属线；720-第一屏蔽金属线；730-第二功能金属线；740-第二屏蔽金属线；750-第三功能金属线；760-第三屏蔽金属线；780-第一屏蔽线；790-第二屏蔽线；800-塑封体。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。

第一实施例

请参考图1和图2，本实施例提供了一种芯片堆叠屏蔽结构，包括基板100、组合芯片、第二倒装芯片300、第二芯片500和第三芯片600，组合芯片包括第一倒装芯片200和第一芯片400，第一倒装芯片200设于基板100上，第一芯片400设于第一倒装芯片200远离基板100的一侧，第二芯片500与第一倒装芯片200间隔设置，且分布于第一倒装芯片200的外周；第二芯片500与第一倒装芯片200之间形成沟道405（见图10），沟道405内设有填充体410；填充体410能改善堆叠结构的散热性能，同时能缓解基板100、芯片的翘曲，减少堆叠结构的应力。

第二倒装芯片300设于第一芯片400和/或第二芯片500上，第三芯片600设于第二倒装芯片300远离基板100的一侧；第二芯片500的高度等于组合芯片的高度，可选的，第二芯片500的高度等于第一倒装芯片200的高度和第一芯片400的高度之和，结构更加紧凑、稳定，封装尺寸较小。需要说明的是，在其它实施方式中，组合芯片中堆叠设置的芯片数量不限于两个，也可以是一个、三个、四个或更多。组合芯片的高度包括芯片本身的高度以及芯片之间的连接高度，连接高度不限于贴装芯片的胶层厚度和打线高度等。第二芯片500的高度等于芯片组合的高度，即第二芯片500远离基板100的一侧表面与组合芯片远离基板100的一侧表面齐平，有利于第二倒装芯片300的设置，且堆叠方式更加灵活，应用范围更广。

基板100上设有第一倒装焊盘110和打线焊盘120，第二芯片500上设有第一功能焊盘510、第二功能焊盘520、第一屏蔽焊盘530和第二屏蔽焊盘540；第三芯片600设有第三功能焊盘610和第三屏蔽焊盘620；第一屏蔽焊盘530、第二屏蔽焊盘540和第三屏蔽焊盘620具有接地属性。第三功能焊盘610与第一功能焊盘510通过第一功能金属线710连接，第三屏蔽焊盘620与第一屏蔽焊盘530通过第一屏蔽金属线720连接，第一屏蔽金属线720设于第一功能金属线710的外围；第三功能焊盘610与相邻的第三芯片600中的第三功能焊盘610通过第二功能金属线730连接，第三屏蔽焊盘620与相邻的第三芯片600中的第三屏蔽焊盘620通过第二屏蔽金属线740连接，第二屏蔽金属线740设于第二功能金属线730的外围；第二功能焊盘520与打线焊盘120通过第三功能金属线750连接；第一屏蔽金属线720和第二屏蔽金属线740覆盖第二倒装芯片300和第三芯片600，以实现至少对第二倒装芯片300和第三芯片600的电磁屏蔽。

可以理解，本实施例通过在第二芯片500和第三芯片600上设置屏蔽焊盘，屏蔽焊盘具有接地属性，该接地属性可以理解为屏蔽焊盘与芯片内部的线路连接实现接地，也可以是通过打线与基板100上的接地焊盘连接实现接地，或者是与其它芯片上的接地焊盘打线连接实现接地，这里不作具体限定。第二芯片500和第三芯片600上的屏蔽焊盘与功能焊盘间隔设置，屏蔽焊盘上打屏蔽金属线，功能焊盘上打功能金属线，屏蔽金属线盖住功能金属线，即屏蔽金属线设置在功能金属线的外围。可以理解，被屏蔽金属线覆盖的芯片则具有电磁屏蔽的功能，没被屏蔽金属线覆盖的芯片则不具有电磁屏蔽的功能。通过打线的位置不同实现不同芯片的电磁屏蔽功能，可实现局部芯片的电磁屏蔽或所有芯片的电磁屏蔽，设置方式灵活，应用场景广泛，打线操作快捷方便。

可以理解，第一倒装芯片200通过底部锡球210与基板100实现电连接，第一芯片400通过第二倒装芯片300和第二芯片500与基板100实现电连接，第二倒装芯片300通过第二芯片500与基板100实现电连接，第二芯片500通过打功能金属线与基板100实现电连接。第一倒装芯片200和第二倒装芯片300分别设有用于电连接的底部锡球210，贴装后，第一倒装芯片200和第二倒装芯片300的底部分别设有绝缘胶220，以保护底部锡球210。

本实施例中，第二芯片500包括芯片一501和芯片二503，芯片一501和芯片二503分别设于第一倒装芯片200的两侧；第三芯片600包括依次间隔设置的芯片三601、芯片四603和芯片五605。其中，第二倒装芯片300包括间隔设置的芯片六301和芯片七303，芯片六301的一端设置在芯片一501上，另一端设置在第一芯片400上；芯片七303的一端设置在芯片二503上，另一端设置在第一芯片400上。

芯片一501和芯片二503分别与基板100通过第三功能金属线750连接，芯片一501与芯片三601之间设有第一屏蔽金属线720，芯片三601与芯片四603之间设有第二屏蔽金属线740，芯片四603与芯片五605之间设有第二屏蔽金属线740，芯片五605与芯片二503之间设有第一屏蔽金属线720；第二倒装芯片300设于两个第一屏蔽金属线720之间。

结合图3，可选地，芯片一501上依次设有第二功能焊盘520、第二屏蔽焊盘540、第一屏蔽焊盘530、第一功能焊盘510和第二倒装焊盘550，其中，第二倒装焊盘550靠近第一芯片400设置，用于与第二倒装芯片300电连接；第二功能焊盘520和第二屏蔽焊盘540可分别用于与基板100连接。芯片三601上靠近芯片一501的一端设有第三功能焊盘610和第三屏蔽焊盘620；第三功能焊盘610与第一功能焊盘510通过第一功能金属线710连接，第三屏蔽焊盘620与第一屏蔽焊盘530通过第一屏蔽金属线720连接，第一屏蔽金属线720设于第一功能金属线710的外围。

芯片三601上靠近芯片四603的一端设有第三屏蔽焊盘620和第三功能焊盘610；第三屏蔽焊盘620与芯片四603上的第三屏蔽焊盘620通过屏蔽金属线连接，第三功能焊盘610与芯片四603上的第三功能焊盘610通过功能金属线连接，且屏蔽金属线位于功能金属线的外侧。容易理解，芯片二503的结构与芯片一501的结构相似，芯片四603的结构与芯片三601的结构相似，芯片五605的结构与芯片三601的结构相似，这里不再赘述。第二芯片500的数量不仅限于两个，可以沿第一倒装芯片200的外周设置3个、4个、5个、6个或更多；第二倒装芯片300的数量不仅限于两个，也可以为3个、4个、5个、6个或更多，可以仅设置在第一芯片400上，也可以仅设置在第二芯片500上，或一端设置在第一芯片400上，另一端设置在第二芯片500上；第三芯片600的数量不仅限于3个，也可以是1个、2个、4个、5个、6个或更多，可以设于一个第二倒装芯片300上，也可以一端设置在一个第二倒装芯片300上，另一端设置在另一个第二倒装芯片300上。

可选地，结合图4，在某些实施例中，第二芯片500上可以仅设置一个屏蔽焊盘，以芯片一501为例，第二屏蔽焊盘540和第一屏蔽焊盘530可以选择只保留其中一个，如仅设置第二屏蔽焊盘540，第二屏蔽焊盘540既可以与基板100打线，也可以与芯片三601打线。类似地，第三芯片600上也可以仅设置一个屏蔽焊盘；以芯片三601为例，可以仅设置一个第三屏蔽焊盘620，第三屏蔽焊盘620既可以与芯片一501打线，也可以与芯片四603打线。这样可以减少屏蔽焊盘的设置数量，加工更方便。

结合图5，可选地，芯片三601和芯片五605之间设有第一屏蔽线780；和/或芯片一501和芯片二503之间设有第二屏蔽线790，以实现对第二倒装芯片300和第三芯片600的电磁屏蔽。芯片三601和芯片五605之间设有第一屏蔽线780，可增强电磁屏蔽效果。芯片一501和芯片二503之间设有第二屏蔽线790，可进一步增强电磁屏蔽效果。需要说明的是，第一屏蔽线780和第二屏蔽线790可以只设置其中一个，或两个同时设置，这里不作具体限定。

根据第二芯片500、第二倒装芯片300以及第三芯片600的数量和堆叠位置不同，屏蔽金属线可以呈网格状布设，即沿基板100的长度方向上，芯片三601和芯片五605五之间的第一屏蔽线780沿基板100的长度方向设置；沿基板100的宽度方向上，另一组芯片三601和芯片五605五之间的第一屏蔽线780沿基板100的宽度方向设置；第二屏蔽线790、第一屏蔽金属线720和第二屏蔽金属线740也可以分别沿基板100的长度方向和宽度方向设置，这里不作具体限定。

可选地，填充体410可以采用绝缘胶或导电胶，能改善堆叠结构的散热性能，同时能缓解基板100和芯片的翘曲，减少堆叠结构的应力。可选地，填充体410采用导电胶，散热效果更佳。第一芯片400与第一倒装芯片200之间设有第一胶层420，第二芯片500与基板100之间设有第二胶层430，第三芯片600与第二倒装芯片300之间设有第三胶层440；第一倒装芯片200靠近基板100的一侧、第二倒装芯片300靠近基板100的一侧分别设有绝缘胶220。第一胶层420、第二胶层430、第三胶层440和绝缘胶220起到粘接固定以及散热的作用。可选地，第一胶层420、第二胶层430和第三胶层440分别采用导电胶，散热效果更佳。

可以理解，若填充体410采用导电胶，则可以进一步对第一倒装芯片200和第一芯片400进行屏蔽，即具有电磁屏蔽功能的芯片包括第一倒装芯片200、第一芯片400、第二倒装芯片300和第三芯片600。

第二实施例

结合图6和图7，本实施例为在第一实施例的基础上，每个第二芯片500上均增加第三屏蔽金属线760，实现芯片堆叠结构的全屏蔽，即基板100上的所有芯片均具有电磁屏蔽功能。可选地，基板100上设有第一接地焊盘130和第二接地焊盘140，芯片一501上的第二屏蔽焊盘540与第一接地焊盘130通过第三屏蔽金属线760连接，芯片二503上的第二屏蔽焊盘540与第二接地焊盘140通过第三屏蔽金属线760连接；芯片一501和芯片二503上的第二功能焊盘520分别与基板100上的打线焊盘120通过第三功能金属线750连接；第三屏蔽金属线760设置在第三功能金属线750的外围，以实现对第一倒装芯片200、第二倒装芯片300、第一芯片400、第二芯片500和第三芯片600的电磁屏蔽，即实现该堆叠结构的全屏蔽。本实施例中，每个第二芯片500分别与基板100上的接地焊盘电连接，第二芯片500与第三芯片600之间以及相邻第三芯片600之间分别设有屏蔽金属线，以使屏蔽金属线覆盖所有的芯片，达到对所有芯片全部屏蔽的效果。

本实施例中未提及的部分内容，与第一实施例中描述的内容相似，这里不再赘述。

第三实施例

结合图8，本实施例在第一实施例的基础上，填充体410为导电胶，导电胶可选择接地，以实现对第一倒装芯片200、第一芯片400、第二倒装芯片300和第三芯片600的电磁屏蔽，屏蔽效果更好。

若只在基板100和部分第二芯片500之间设置第三屏蔽金属线760，则实现局部屏蔽。可选地，基板100上设有第一接地焊盘130和第二接地焊盘140，填充体410为导电胶；芯片一501与第一接地焊盘130通过第三屏蔽金属线760连接，第三屏蔽金属线760设于第三功能金属线750的外围，以实现对第一倒装芯片200、第二倒装芯片300、第一芯片400、芯片一501和第三芯片600的电磁屏蔽；即在第一实施例的基础上，增加了芯片一501与基板100之间的第三屏蔽金属线760，且填充体410采用导电胶。

或者，结合图9，芯片二503与第二接地焊盘140通过第三屏蔽金属线760连接；以实现对第一倒装芯片200、第二倒装芯片300、第一芯片400、芯片二503和第三芯片600的电磁屏蔽。即在第一实施例的基础上，增加了芯片二503与基板100之间的第三屏蔽金属线760，且填充体410采用导电胶。

可选的，填充体410可以接地。基板100上设有第三接地焊盘150，第三接地焊盘150设于沟道405内，与填充体410电连接。或者，基板100上设有第四接地焊盘160，第四接地焊盘160设于基板100靠近第二芯片500的一侧；第二芯片500与基板100之间设有第二胶层430，第二胶层430为导电胶，第四接地焊盘160通过第二胶层430与填充体410电连接，实现接地，进一步增强第一倒装芯片200和第一芯片400的电磁屏蔽效果。可以理解，第一芯片400与第一倒装芯片200之间的第一胶层420也可以采用导电胶，进一步地增强电磁屏蔽效果，以及改善散热性能。

本实施例中未提及的部分内容，与第一实施例、第二实施例中描述的内容相似，这里不再赘述。

需要说明的是，在其它实施方式中，第三芯片600远离基板100的一侧还可以堆叠芯片，堆叠层数不限，采用类似的芯片与芯片之间分别打功能金属线和屏蔽金属线，屏蔽金属线设于功能金属线的外层，则可以实现局部或全部的芯片的电磁屏蔽效果。堆叠结构中芯片的数量、堆叠层数以及芯片的堆叠位置可以根据实际情况来设定，这里不作具体限定。上述多个实施例在不冲突的前提下，其中的技术方案也可以相互组合进行实施。

第四实施例

结合图10至图12，本实施例提供一种屏蔽结构制作方法，包括但不限于用于制作前述实施例中的芯片堆叠屏蔽结构，该制作方法包括：

在基板100上贴装第一倒装芯片200。基板100上设有第一倒装焊盘110、打线焊盘120、第一接地焊盘130和第二接地焊盘140，第一接地焊盘130和第二接地焊盘140分别设于第一倒装芯片200的两侧，包括但不限于设置在第一倒装芯片200的前后左右等外周，也可以选择性设置第三接地焊盘150和第四接地焊盘160，其中，第三接地焊盘150设于第一倒装芯片200和第二芯片500之间的沟道405内，第四接地焊盘160设于基板100上与第二芯片500对应的位置。第一倒装焊盘110、打线焊盘120、第一接地焊盘130、第二接地焊盘140、第三接地焊盘150和第四接地焊盘160的数量可以根据实际情况而定，灵活设定，这里不作具体限定。

第一倒装芯片200通过底部锡球210与基板100上的第一倒装焊盘110实现电连接，贴装第一倒装芯片200后，第一倒装芯片200的底部设有绝缘胶220，以保护底部锡球210。绝缘胶220可以为环氧树脂等。

在第一倒装芯片200远离基板100的一侧贴装第一芯片400。第一芯片400通过第一胶层420粘胶于第一倒装芯片200上，第一胶层420通过烘烤固化，实现粘接固定作用，同时具有散热功能。

在基板100上贴装第二芯片500；其中，第二芯片500与第一倒装芯片200间隔设置，第二芯片500至少分布于第一倒装芯片200的两侧，第二芯片500与第一倒装芯片200之间形成沟道405。可选地，第二芯片500可以沿第一倒装芯片200的前后、左右等布设，沟道405也可以环设于第一倒装芯片200的外围。第二芯片500的高度等于第一倒装芯片200的高度和第一芯片400的高度之和，结构更加紧凑、稳定，封装尺寸较小。第二芯片500通过第二胶层430粘接固定在基板100上。

在沟道405内设置填充体410。填充体410可以是导电胶或绝缘胶220，这里不作具体限定。本实施例中，填充体410采用导电胶，包括但不限于采用环氧树脂、导电颗粒（纳米银或纳米铜）等高分烧结形成的导电材料。

贴装第二倒装芯片300；其中，第二倒装芯片300设于第一芯片400和/或第二芯片500上；本实施例中，第二倒装芯片300的一端设置在第一芯片400上，另一端设置在第二芯片500上，第二倒装芯片300的数量和位置可以根据实际情况灵活调整。第二倒装芯片300通过底部锡球210分别与第一芯片400和第二芯片500电连接，贴装第二倒装芯片300后，第二倒装芯片300的底部设有绝缘胶220，以保护底部锡球210，使得底部锡球210与填充体410隔绝。绝缘胶220可以为环氧树脂等。

贴装第三芯片600；其中，第三芯片600设于第二倒装芯片300远离基板100的一侧；第三芯片600通过第三胶层440粘接固定在第二倒装芯片300上，第三芯片600的数量和位置可以根据实际情况灵活调整。

打线。在第二芯片500和第三芯片600之间设置第一功能金属线710和第一屏蔽金属线720，先设置第一功能金属线710，再设置第一屏蔽金属线720，使得第一屏蔽金属线720设于第一功能金属线710的外围，打线更快捷方便；在相邻第三芯片600之间设置第二功能金属线730和第二屏蔽金属线740，第二屏蔽金属线740设于第二功能金属线730的外围；第一屏蔽金属线720和第二屏蔽金属线740具有接地属性；

在第二芯片500和基板100之间设置第三功能金属线750；第一屏蔽金属线720和第二屏蔽金属线740覆盖第二倒装芯片300和第三芯片600，以实现对第二倒装芯片300和第三芯片600的电磁屏蔽。

可选地，打线步骤还包括：

在第二芯片500和基板100之间设置第三屏蔽金属线760；第三屏蔽金属线760设于第三功能金属线750的外围，以实现对第一倒装芯片200、第二倒装芯片300、第一芯片400、第二芯片500和第三芯片600的电磁屏蔽。

可以根据实际需要，布设屏蔽金属线，根据布设的屏蔽金属线的位置不同，可以实现不同芯片的电磁屏蔽功能，从而达到局部或全部的电磁屏蔽效果。以及采用具有导电特性的填充体410与屏蔽金属线结合的方式，实现局部或全部的电磁屏蔽效果。

塑封，对整个基板100设有芯片的一侧表面进行塑封，形成塑封体800，塑封体800用于对芯片以及打线结构等进行保护。利用植球工艺在基板100远离塑封体800的一侧设置金属球170，通过金属球170达到该芯片堆叠屏蔽结构与外部电路电连接的目的。最后利用切割工艺将塑封后的产品切割为单颗，完成制程。这种制作工艺可以避免切割偏移造成的屏蔽失效的问题，也能避免由于金属溅射造成底部金属球170短路的情况，结构可靠，电磁屏蔽效果好，有利于提升产品的良率。

本实施例中未提及的部分内容，与第一实施例、第二实施例和第三实施例中描述的内容相似，这里不再赘述。

综上所述，本发明实施例提供的芯片堆叠屏蔽结构和屏蔽结构制作方法，具有以下几个方面的有益效果：

该芯片堆叠屏蔽结构中，将第二芯片500的高度设置为组合芯片的高度，结构更加紧凑、稳定，封装尺寸较小；在沟道405内设置填充体410，可改善结构的散热性能以及减少堆叠结构的应力；在第二芯片500和第三芯片600上设置具有接地属性的屏蔽焊盘，通过设置功能金属线和屏蔽金属线，将屏蔽金属线设置在功能金属线的外围，实现至少对第二倒装芯片300和第三芯片600的电磁屏蔽，屏蔽效果好，制作方便。

本实施例中，通过在功能金属线的外侧布设屏蔽金属线，根据布设的屏蔽金属线的位置不同，可以实现不同芯片的电磁屏蔽功能，从而达到局部或全部的电磁屏蔽效果。以及采用具有导电特性的填充体410与屏蔽金属线结合的方式，实现局部或全部的电磁屏蔽效果。电磁屏蔽可靠，简化制作工艺，可以避免切割偏移造成的屏蔽失效的问题，也能避免由于金属溅射造成底部金属球170短路的情况，结构可靠，电磁屏蔽效果好，有利于提升产品的良率。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种芯片堆叠屏蔽结构，其特征在于，包括基板、组合芯片、第二倒装芯片、第二芯片和第三芯片，所述组合芯片包括第一倒装芯片和第一芯片，所述第一倒装芯片设于所述基板上，所述第一芯片设于所述第一倒装芯片远离所述基板的一侧，所述第二芯片与所述第一倒装芯片间隔设置，且分布于所述第一倒装芯片的外周；所述第二芯片与所述第一倒装芯片之间形成沟道，所述沟道内设有填充体；

所述第二芯片的高度等于所述组合芯片的高度；

所述第二倒装芯片设于所述第一芯片和/或所述第二芯片上，所述第三芯片设于所述第二倒装芯片远离所述基板的一侧；

所述基板上设有第一倒装焊盘和打线焊盘，所述第二芯片上设有第一功能焊盘、第二功能焊盘、第一屏蔽焊盘和第二屏蔽焊盘；所述第三芯片设有第三功能焊盘和第三屏蔽焊盘；所述第一屏蔽焊盘、所述第二屏蔽焊盘和所述第三屏蔽焊盘具有接地属性；

所述第三功能焊盘与所述第一功能焊盘通过第一功能金属线连接，所述第三屏蔽焊盘与所述第一屏蔽焊盘通过第一屏蔽金属线连接，所述第一屏蔽金属线设于所述第一功能金属线的外围；

所述第三功能焊盘与相邻的所述第三芯片中的第三功能焊盘通过第二功能金属线连接，所述第三屏蔽焊盘与相邻的所述第三芯片中的第三屏蔽焊盘通过第二屏蔽金属线连接，所述第二屏蔽金属线设于所述第二功能金属线的外围；

所述第二功能焊盘与所述打线焊盘通过第三功能金属线连接；所述第一屏蔽金属线和所述第二屏蔽金属线覆盖所述第二倒装芯片和所述第三芯片，以实现至少对所述第二倒装芯片和所述第三芯片的电磁屏蔽。

2.根据权利要求1所述的芯片堆叠屏蔽结构，其特征在于，所述第二芯片包括芯片一和芯片二，所述芯片一和所述芯片二分别设于所述第一倒装芯片的两侧；所述第三芯片包括依次间隔设置的芯片三、芯片四和芯片五；所述芯片一和所述芯片二分别与所述基板通过所述第三功能金属线连接，所述芯片一与所述芯片三之间设有所述第一屏蔽金属线，所述芯片三与所述芯片四之间设有所述第二屏蔽金属线，所述芯片四与所述芯片五之间设有所述第二屏蔽金属线，所述芯片五与所述芯片二之间设有所述第一屏蔽金属线；所述第二倒装芯片设于两个所述第一屏蔽金属线之间。

3.根据权利要求2所述的芯片堆叠屏蔽结构，其特征在于，所述芯片三和所述芯片五之间设有第一屏蔽线；和/或所述芯片一和所述芯片二之间设有第二屏蔽线，以实现对所述第二倒装芯片和所述第三芯片的电磁屏蔽。

4.根据权利要求2所述的芯片堆叠屏蔽结构，其特征在于，所述基板上设有第一接地焊盘和第二接地焊盘，所述芯片一与所述第一接地焊盘通过第三屏蔽金属线连接，所述芯片二与所述第二接地焊盘通过所述第三屏蔽金属线连接；所述第三屏蔽金属线设置在所述第三功能金属线的外围，以实现对所述第一倒装芯片、所述第二倒装芯片、所述第一芯片、所述第二芯片和所述第三芯片的电磁屏蔽。

5.根据权利要求2所述的芯片堆叠屏蔽结构，其特征在于，所述基板上设有第一接地焊盘和第二接地焊盘，所述填充体为导电胶；所述芯片一与所述第一接地焊盘通过第三屏蔽金属线连接，所述第三屏蔽金属线设于所述第三功能金属线的外围，以实现对所述第一倒装芯片、所述第二倒装芯片、所述第一芯片、所述芯片一和所述第三芯片的电磁屏蔽；

或者，所述芯片二与所述第二接地焊盘通过第三屏蔽金属线连接；以实现对所述第一倒装芯片、所述第二倒装芯片、所述第一芯片、所述芯片二和所述第三芯片的电磁屏蔽。

6.根据权利要求5所述的芯片堆叠屏蔽结构，其特征在于，所述基板上设有第三接地焊盘，所述第三接地焊盘设于所述沟道内，与所述填充体电连接。

7.根据权利要求5所述的芯片堆叠屏蔽结构，其特征在于，所述基板上设有第四接地焊盘，所述第四接地焊盘设于所述基板靠近所述第二芯片的一侧；所述第二芯片与所述基板之间设有第二胶层，所述第二胶层为导电胶。

8.根据权利要求1所述的芯片堆叠屏蔽结构，其特征在于，所述填充体为导电胶，所述导电胶接地，以实现对所述第一倒装芯片、所述第一芯片、所述第二倒装芯片和所述第三芯片的电磁屏蔽。

9.根据权利要求1至8中任一项所述的芯片堆叠屏蔽结构，其特征在于，所述第一芯片与所述第一倒装芯片之间设有第一胶层，所述第二芯片与所述基板之间设有第二胶层，所述第三芯片与所述第二倒装芯片之间设有第三胶层；所述第一倒装芯片靠近所述基板的一侧、所述第二倒装芯片靠近所述基板的一侧分别设有绝缘胶。

10.根据权利要求9所述的芯片堆叠屏蔽结构，其特征在于，所述第一胶层、所述第二胶层和所述第三胶层分别采用导电胶。

11.一种屏蔽结构制作方法，其特征在于，包括：

在基板上贴装第一倒装芯片；

在所述第一倒装芯片远离所述基板的一侧贴装第一芯片；

在所述基板上贴装第二芯片；其中，所述第二芯片与所述第一倒装芯片间隔设置，所述第二芯片至少分布于所述第一倒装芯片的两侧，所述第二芯片与所述第一倒装芯片之间形成沟道；

在所述沟道内设置填充体；

贴装第二倒装芯片；其中，所述第二倒装芯片设于所述第一芯片和/或所述第二芯片上；

贴装第三芯片；其中，所述第三芯片设于所述第二倒装芯片远离所述基板的一侧；

打线；在所述第二芯片和所述第三芯片之间设置第一功能金属线和第一屏蔽金属线，所述第一屏蔽金属线设于所述第一功能金属线的外围；在相邻所述第三芯片之间设置第二功能金属线和第二屏蔽金属线，所述第二屏蔽金属线设于所述第二功能金属线的外围；所述第一屏蔽金属线和所述第二屏蔽金属线具有接地属性；

在所述第二芯片和所述基板之间设置第三功能金属线；所述第一屏蔽金属线和所述第二屏蔽金属线覆盖所述第二倒装芯片和所述第三芯片，以实现对所述第二倒装芯片和所述第三芯片的电磁屏蔽。

12.根据权利要求11所述的屏蔽结构制作方法，其特征在于，所述打线步骤还包括：

在所述第二芯片和所述基板之间设置第三屏蔽金属线；所述第三屏蔽金属线设于所述第三功能金属线的外围，以实现对所述第一倒装芯片、所述第二倒装芯片、所述第一芯片、所述第二芯片和所述第三芯片的电磁屏蔽。

Images