CN114284335A - 具有改进的结终端延伸区的半导体器件 - Google Patents

具有改进的结终端延伸区的半导体器件 Download PDF

Info

Publication number
CN114284335A
CN114284335A CN202111092215.7A CN202111092215A CN114284335A CN 114284335 A CN114284335 A CN 114284335A CN 202111092215 A CN202111092215 A CN 202111092215A CN 114284335 A CN114284335 A CN 114284335A
Authority
CN
China
Prior art keywords
region
field relief
semiconductor device
field
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111092215.7A
Other languages
English (en)
Inventor
罗曼·埃斯特韦
蒂姆·波特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexperia BV
Original Assignee
Nexperia BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexperia BV filed Critical Nexperia BV
Publication of CN114284335A publication Critical patent/CN114284335A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种具有改进的结终端延伸区的半导体器件。本发明特别涉及具有这种改进的结终端扩展的二极管。根据本发明的半导体器件包括在第一方向上延伸的有源区、以及围绕有源区的第一电荷类型的结终端扩展(JTE)区，其中，JTE区包括多个场释放子区，每个场释放子区围绕有源区并在垂直于有源区的外周的方向上相互隔开。根据本发明，多个场释放子区包括第一组场释放子区，其中，对于第一组的每个场释放子区，在其中设置多个第二电荷类型的场释放元件，该场释放元件相对于有源区在外周方向上相互间隔开。

Description

具有改进的结终端延伸区的半导体器件
技术领域
本发明涉及一种具有改进的结终端延伸区的半导体器件。本发明特别涉及具有这种改进的结终端延伸的二极管。
背景技术
诸如碳化硅(SiC)和氮化镓(GaN)的宽带隙材料已用于实现在高电压下操作的半导体器件。由于它们的大带隙，这些材料系统具有高临界电场，从而允许它们在较高电压下操作而不遭受诸如雪崩击穿的击穿现象。
然而，尽管理论击穿电压很高，但实际器件显示击穿电压可能显著低于基于临界电场的击穿电压。这些偏差可归因于器件边缘处的场拥挤。
已知各种解决方案用来减轻与场拥挤相关联的影响。图1A和图1B示出了一种已知的解决方案。在图1A中，示出了一般半导体器件10的顶视图，并且图1B示出了沿着半导体器件10的线a-a'的截面的侧视图，半导体器件10具有在正面金属接触件2和背面金属接触件3之间在第一方向上延伸的有源区1。该器件还包括围绕有源区1的第一电荷类型的结终端扩展(JTE)区4，其中，JTE区4包括多个场释放子区，每个场释放子区围绕有源区1并且在垂直于有源区1的外周的方向上相互隔开。
在每个场释放子区中，提供了第二电荷类型的场释放环4a-4c，其围绕有源区1。此外，相邻环4a-4c之间的距离和环4a-4c的宽度在远离有源区1的方向上增加。
本领域技术人员将理解，第一或第二电荷类型的区分别对应于主要掺杂有第一或第二类型的掺杂剂的区。第一类型的掺杂剂可以对应于p型和n型掺杂剂中的一种，并且第二类型的掺杂剂可以对应于p型和n型掺杂剂中的另一种。
场释放环4a-4c有助于扩展电场以防止过度的电场拥挤。场释放环4a-4c的掺杂浓度和JTE区4的掺杂浓度应该使得接近击穿电压，整个JTE区4被耗尽。
图8示意性地示出了图1A的半导体器件的JTE区4内部的电场。在顶视图中，JTE区4被示出为其中提供了场释放环4a-4c。在底部的图示出了电场作为离有源区1的距离x的函数如何在场释放环4a-4c内达到峰值，通过允许电场在场释放环4a-4c内达到峰值，可以更有效地在JTE区4上扩展电场，通过使用更多的环可以进一步更好地防止场拥挤。
申请人已经发现，使用与场释放环结合的上述JTE区的器件容易受到工艺变化的影响。更特别地，申请人已经发现，最内部场释放环的宽度通常非常小。例如由于光刻容差，这些环的定义的轻微变化对器件的击穿电压具有严重影响。
发明内容
本发明的目的是提供一种具有JTE的半导体器件，其中上述问题不会发生或至少在较小程度上发生。
根据本发明，使用半导体器件实现该目的，其中，多个场释放子区包括第一组场释放子区，其中，对于第一组的每个场释放子区，在其中设置多个第二电荷类型的场释放元件，这些场释放元件相对于有源区在外周的方向上相互隔开。
通常，根据在垂直于有源区的外周的方向上的掺杂浓度和/或宽度来设计场释放元件，使得电场在反向操作期间不超过预定值。对于现有技术的最内部场释放环，这导致非常窄的最内部环。申请人已经发现，通过使用沿着相对于有源区的外周的方向的分离的场释放元件而不是闭环，可以选择更大的场释放元件的宽度，而不引起电场超过预定值。这种较宽的元件不太容易受到工艺容差的影响。
通过将第二电荷类型的场释放环设置在第一电荷类型的JTE区内，可以在平行于半导体衬底的平面中识别两个PN结。因此，场释放环内的多数电荷载流子可以从两个相反的方向扩散到JTE区。另一方面，利用本发明的场释放元件，可以在平行于半导体衬底的平面中识别四个PN结。换句话说，场释放元件内的多数电荷载流子可相对于场释放环内的多数载流子从更多方向扩散到JTE区。因此，由于沿着场释放元件的给定侧往返于场释放元件的多数载流子扩散而在JTE区中形成的耗尽区将小于已知场释放环的耗尽区。通过使用更宽的场释放元件，该器件变得不太容易受到工艺容差的影响。
半导体器件还可以包括背面金属层和在第一方向上与背面金属层间隔开的正面金属层，其中，有源区布置在背面金属层和正面金属层之间。
多个场释放子区可以包括第二组场释放子区，其中，对于第二组的每个场释放子区，在其中提供围绕有源区的第二电荷类型的场释放环。第一组和第二组的场释放子区可以交替地布置。然而，优选地使用第一组的一个场释放子区作为相对于有源区的最内部场释放子区。
相对于垂直于有源区的外周的方向，场释放元件的宽度以及场释放环的宽度(如果适用的话)可以随着在远离有源区移动时的距离而增加。此外，相对于垂直于有源区的外周的方向，场释放元件的掺杂浓度以及场释放环的掺杂浓度(如果适用的话)可以在远离有源区移动时增加。另外或替代地，相对于垂直于有源区的外周的方向，JTE区的掺杂浓度可以在远离有源区时减小。另外或替代地，相对于垂直于有源区的外周的所述方向，相邻场释放子区之间的间隔可以在远离有源区移动时增加。另外或替代地，相对于垂直于所述有源区的外周的所述方向，所述多个场释放元件沿着所述外周方向的长度可在远离所述有源区移动时增加。上述措施都导致第二类型掺杂剂(例如，n型掺杂剂)相对于第一类型掺杂剂(例如，p型掺杂剂)的增加。申请人已经发现，这导致在整个JTE区中在JTE区的第一表面附近产生相对恒定的电场。此外，场释放元件或环内的最大电场可以基本相同。这些效果可以通过增加场释放元件的宽度和/或长度、通过降低JTE区的掺杂浓度、和/或通过增加场释放元件的掺杂浓度来实现，所有这些都是在远离有源区时实现的。
附加地或替代地，对于第一组的至少一个场释放子区，其所有场释放元件与有源区的外周等距。附加地或替代地，场释放环的每个段(如果适用)可以与有源区的外周等距。优选地，场释放环在垂直于第一方向的平面中具有与有源区的外周的形状相同的形状。
第一组的相邻场释放子区的多个场释放元件可以以交错图案布置。例如，当将k个场释放子区表示为R0…Rk(R0是相对于有源区的最内部场释放子区)时，Rn(n＝0…k-1)的场释放元件可以各自具有沿外周方向的中心位置，该中心位置对应于在Rn+1中的两个相邻场释放元件的中心位置中间的沿外周方向的位置。此外，第一组的一个场释放子区中的相邻场释放元件之间的间距可以大于或等于第一组的相邻场释放子区中的场释放元件沿外周方向的长度。例如，Rn中的两个相邻场释放元件之间在外周方向上的间距可以大于Rn+1中的场释放元件的长度。
JTE区可以具有第一表面和第二表面，其中，多个场释放元件和一个或多个场释放环(当适用时)在第一表面和第二表面之间在第一方向上至少部分地在JTE区内部延伸。在特定实施例中，多个场释放元件和一个或多个场释放环(当适用时)可以从第一表面朝向第二表面延伸。更具体地，一个或多个场释放元件和环可以基本上与第一表面成一直线。在另一实施例中，多个场释放元件和一个或多个场释放环(当适用时)在第一方向上从第一表面完全穿过JTE区延伸到第二表面。在上述中，在第一表面和第二表面中，第一表面被布置成更靠近正面金属层。
对于第一组的至少一个场释放子区，至少一些场释放元件可以使用一个或多个第二电荷类型的互连元件连接，其中，相对于垂直于所述有源区的外周的所述方向，第一组的同一场释放子区中的多个互连元件中的每一个的宽度小于该场释放子区的场释放元件的宽度。在一些实施例中，第一组的一个场释放子区中的每个场释放元件连接到相邻的场释放元件，优选地产生环状结构。
第一组的多个场释放子区的每一个中的多个互连元件中的每一个的宽度可以基本相同。
在上面，第一电荷类型可以对应于p型掺杂，并且第二电荷类型对应于n型掺杂，或者反之亦然。
有源区可以包括附着到或电连接到正面金属层的第一电荷类型的第一区、以及在第一方向上与第一区相邻并且附着到或电连接到背面金属层的第二电荷类型的第二区。在这种情况下，JTE区可以围绕有源区的第一区，正面金属层可以提供与第一区的欧姆接触，背面金属层可以提供与第二区的欧姆接触。以这种方式，形成具有PN结的半导体器件(诸如PN二极管)。半导体器件还可以包括在第一区和第二区之间的本征掺杂区。以这种方式，可以形成PiN二极管。此外，第一区可以包括第一电荷类型的高掺杂子区，其具有比第一区的其余部分更高的掺杂浓度。以这种方式，可以获得低电阻欧姆接触。对于PN二极管或PiN二极管，第一区中的掺杂浓度高于JTE区中的掺杂浓度，并且场释放元件和场释放环(如果有的话)的掺杂浓度高于JTE区中的掺杂浓度。
替代地，有源区可以包括附着到或电连接到正面金属层的第二电荷类型的第一区、以及在第一方向上与第一区相邻并且附着到或电连接到背面金属的第二电荷类型的第二区。在这种情况下，JTE区可以围绕有源区的第一区，正面金属层可以提供与第一区的肖特基接触，背面金属层可以提供与第二区的欧姆接触。以这种方式，形成具有肖特基结的半导体器件(诸如肖特基二极管)。此外，半导体器件还可以包括布置在JTE区和第一区之间的第一电荷类型的第三区，其中，正面金属层提供与第三区的欧姆接触。以这种方式，形成具有合并PN结的半导体器件(诸如MPS二极管)。第三区可以包括第一电荷类型的高掺杂子区，其具有比第三区的其余部分更高的掺杂浓度。以这种方式，可以获得低电阻欧姆接触。对于肖特基二极管或MPS二极管，第一区中的掺杂浓度高于JTE区的掺杂浓度，并且场释放元件和场释放环(如果存在的话)的掺杂浓度高于JTE区的掺杂浓度。
注意，尽管上面参考了各种二极管结构(即，P(i)N二极管、肖特基二极管和MPS二极管)，但是本发明不限于这样的二极管结构。特别地，本发明可以类似地应用于各种其它半导体器件(诸如双极结型晶体管(BJT)、场效应晶体管(FET)、结型栅极场效应晶体管(JFET)、绝缘栅极双极晶体管(IGBT)等)。在这些半导体器件的每一个中，根据本发明的JTE区和场释放元件的实施可以增加所述半导体器件的击穿电压，同时放宽对所述场释放元件的工艺容差的依赖性。
本发明适用于诸如硅(Si)、碳化硅(SiC)、氮化镓(GaN)或砷化镓(GaAs)等各种半导体技术中。
多个场释放元件可以具有诸如矩形的多边形形状和诸如圆形的椭圆形形状中的一种。附加地或替代地，场释放元件可以具有倒角多边形形状。椭圆形或圆形场释放元件是优选的，因为由于没有拐角，相对于多边形场释放元件发生较少的场拥挤。另外或替代地，第一组的同一场释放子区中的每个场释放元件可以具有相同的形状和/或尺寸。另外或替代地，第一组的所有场释放子区的场释放元件可以具有相同的形状。
附图说明
接下来，将参考附图描述本发明，在附图中：
图1A示出了具有场释放环的JTE区的已知半导体器件的顶视图；
图1B示出了图1A的已知半导体器件的完整截面图；
图2A至图2D示出了根据本发明的MPS二极管的不同实施例的局部顶视图；
图3A和图3B示出了对应于图2A或图2B的MPS二极管的两种不同可能的截面图；
图4A和图4B示出了对应于图2C或图2D的MPS二极管的两种不同可能的截面图；
图5示出了根据本发明的MPS二极管的完整顶视图；
图6示出了图5的MPS二极管的完整截面图；
图7示出了根据本发明的PN二极管的截面图；
图8示意性地示出了图1A的半导体器件的JTE区内部的电场；以及
图9A、图9C示意性地示出了已知场释放环内的电场，而图9B、图9D示意性地示出了本发明的场释放元件内的电场。
具体实施方式
以下将参照附图。应当注意，相同的附图标记可以用于表示相同或相似的部件。
图2A示出了半导体器件20的一部分的可能的顶视图，其中详细示出了JTE区4。半导体器件20可以是例如碳化硅MPS二极管。
围绕存在于正面金属2下方的有源区的JTE区4具有第一电荷类型并且包括多个场释放子区5a-5d。
多个场释放元件6a-6c分别设置在第一组的场释放子区5a-5c内。多个场释放元件6a-6c中的每一个具有第二电荷类型，并且在图2A中被示为具有矩形形状。
此外，在第二组的场释放子区5d内部提供场释放环6d。类似于场释放元件6a-6c，场释放环6d具有第二电荷类型。
第一电荷类型对应于n型掺杂和p型掺杂中的一种，而第二电荷类型对应于n型掺杂和p型掺杂中的另一种。换句话说，第二电荷类型总是与第一电荷类型相反。
由于JTE区4的电荷类型不同于场释放元件6a-6c和场释放环6d的电荷类型，因此由于各区中的多数载流子的扩散，在JTE区4和场释放元件6a-6c之间以及JTE区4和场释放环6d之间形成PN结。这在图9A至图9D中更详细地示出了单个场释放环4a。这里，图9A(底部)和图9C(底部)示意性地示出了已知的单个场释放环4a的电场。另一方面，图9B(底部)和图9D(底部)示意性地示出了本发明的单个场释放元件6a的电场。
与图1A和图1B的半导体器件10中使用的已知场环4a相比，场释放元件6a内的多数载流子可以扩散到JTE区4的方向的数量增加。申请人已经发现，作为这种增加的结果，对于类似的掺杂浓度，场释放元件6a内部的最大电场低于场释放环4a内部的最大电场。申请人然后得出结论，当仍然在环或元件内部显示相同的最大电场时，场释放元件6a-6c的宽度可以大于场释放环4a-4c的宽度。这在图9C和图9D中示出。通过使用较宽的场释放元件6a-6c，该器件变得不太容易受到工艺容差的影响。
如图2A中所示，当远离有源区移动时，在各个场释放子区5a-5c中的场释放元件6a-6c的宽度可以沿着垂直于有源区的外周的方向增加。因此，将最靠近有源区的场释放子区5a实施为第一组的一个场释放子区是有利的，例如，包含场释放元件6a，从而显著减小工艺容差对半导体器件20的性能的影响。
本领域技术人员将理解，尽管示出了四个场释放子区5a-5d，但是本发明不限于具有四个场释放子区。场释放子区的数量(更具体地说，第一组和/或第二组的场释放子区的数量)可以改变，使得例如半导体器件20具有JTE区，该JTE区具有一个或多个第一组的场释放子区，并且根本没有任何第二组的场释放子区。
图2B显示半导体装置20的一部分的另一可能的顶视图，图2B的顶视图与图2A的顶视图的不同之处在于，当从顶视图观看时，多个场释放元件6a-6c中的每一个具有圆形形状。特别地，由于图2B中的场释放元件6a-6c具有圆形形状，因此当远离有源区移动时，所述场释放元件6a-6c的直径沿着垂直于有源区的外周的方向增加。
尽管图2A和图2B将场释放元件6a-6c排他性地示出为矩形或圆形，但本发明不限于此。例如，在JTE区内，第一场释放子区可具有矩形场释放元件，而第二场释放子区具有圆形场释放元件。此外，在同一场释放子区内可以使用各种形状的场释放元件。
图2C示出了半导体器件20的一部分的第三种可能的顶视图，图2C的顶视图与图2A的顶视图的不同之处在于，场释放子区5a-5c内的相邻场释放元件6a-6c分别通过第二电荷类型的互连元件7彼此连接。互连元件7沿垂直于有源区的外周的方向的宽度小于场释放元件6a-6c沿同一方向的宽度。更特别地，设置在场释放子区5a-5c中的互连元件7中的每个互连元件7的宽度是相同的。
由于互连元件7的宽度小于场释放元件6a-6c的宽度，所以第二电荷类型的互连元件7可以通过多数载流子扩散与JTE区4形成PN结，同时仍然部分地允许场释放元件6a-6c中的多数载流子比图1A和图1B中所示的半导体器件10的场释放环4a-4c在更多的方向上扩散。换句话说，由于互连元件7相对于场释放元件6a-6c的相对小的宽度，互连元件7也用于场释放的目的，同时最低限度地影响场释放元件6a-6c的场释放。
图2D示出了半导体器件20的一部分的第四种可能的顶视图，图2D的顶视图与图2B的顶视图的不同之处在于，与图2C类似，场释放子区5a-5c内的相邻场释放元件6a-6c分别通过第二电荷类型的互连元件7彼此连接。
图3A示出半导体装置20的示例性局部截面图。特别地，如图3A中所见的半导体装置20通常称为MPS二极管。图3A中所示的局部截面图对应于半导体器件20在与图2A中所示的线段b-b’和图2B中所示的线段c-c’中的任一个相对应的位置处的侧视图。
半导体器件20包括布置在正面金属层2下方的第二电荷类型的漂移层8、围绕漂移层8的区的第一电荷类型的岛区9、以及围绕岛区9的JTE区4。背面金属层3可以附着到漂移层8。
正面金属层2与漂移层8形成肖特基接触，从而在正面金属层2和背面金属层3之间形成肖特基二极管型操作。此外，由于岛区9和漂移层8之间的多数载流子的扩散，在漂移层8和岛区9中形成耗尽区，在漂移层8中形成的耗尽区的宽度取决于反向偏压。
可选地，岛区9可以具有设置在其中的第一电荷类型的高掺杂区11，其中高掺杂区11的掺杂浓度大于岛区9的掺杂浓度，高掺杂区11可以实现与正面金属层2的低电阻欧姆接触。
在图3A的截面图中，示出了场释放元件6a和6c以及场释放环6d。然而，由于该截面是在对应于图2A中的线段b-b’或图2B中的线段c-c’的位置处截取的，因此在该特定截面图中看不到场释放元件6b。
如图3A中所示，场释放元件6a-6c和场释放环6d从JTE区4的第一表面S1仅部分延伸到JTE区4中。在这种结构中，场释放元件6a-6c和场释放环6d以及JTE区4之间的多数载流子的扩散不仅从横向方向发生(如参考图2A-2D所述的)，而且从垂直方向发生。
图3B示出了半导体器件20的局部截面图的另一示例，其依然是半导体器件20在与图2A中所示的线段b-b’和图2B中所示的线段c-c’中的任一个相对应的位置处的侧视图。
图3B中所示的结构与图3A的结构的不同之处在于，场释放元件6a-6c和场释放环6d从JTE区4的第一表面S1完全穿过JTE区4延伸到JTE区4的第二表面S2，从而接触漂移层8。
图4A和图4B示出了半导体器件20的局部截面图的两个示例，图4A和图4B中所示的局部截面图对应于半导体器件20在与图2C中所示的线段d-d’和图2D中所示的线段e-e’中的任一个相对应的位置处的侧视图。
图4A和图4B中所示的结构分别与图3A和图3B的结构的不同之处在于，图2C和图2D的互连元件7是在截面图中看到的。例如，在图4A中，互连元件7在横向方向上布置在场释放元件6a和6c之间，并且从JTE区4的第一表面S1仅部分地延伸到JTE区4中。另一方面，在图4B中，互连元件7从第一表面S1完全地穿过JTE区4延伸到第二表面S2中。
图5示出了半导体器件30的顶视图，其中半导体器件30是SiC MPS二极管。在图5中，示出了功率金属层13、设置在功率金属层13下方的衬垫金属层14、围绕衬垫金属层14下方的有源区的JTE区4、以及第二电荷类型的漂移层8。为了清楚起见，仅示出了具有场释放元件6a的一个场释放子区。
图6示出了半导体器件30的完整截面图，图6中所示的截面图对应于半导体器件30在对应于图5中所示的线段f-f’的位置处的侧视图。半导体器件30包括背面金属层3、以及使用如本领域已知的适当金属层叠层的与n掺杂的SiC衬底16的欧姆接触17。在SiC衬底16上外延生长n掺杂的SiC缓冲层15，在缓冲层15的顶部上提供SiCn掺杂的漂移层8。
在漂移层8内部，形成p掺杂JTE区4，其中如上所述提供n掺杂的场元件6a-6c。此外，p掺杂的岛区9设置在漂移层8的区内并围绕该区。在岛区9中，形成高p掺杂区11，其能够实现与衬垫金属层14的欧姆接触，这是使用如本领域已知的适当的金属层叠层实现的。该相同的金属层与漂移层8形成肖特基接触。最后，功率金属层13形成在衬垫金属层14的顶部上。该功率金属层13提供低欧姆电阻，并且可以使用本领域已知的合适的金属层叠层来获得。
JTE区4的典型掺杂浓度在1016-1018cm-3的范围内，而漂移层8的掺杂浓度通常在1015-1017cm-3的范围内。
图7示出了根据本发明的具有JTE区4的半导体器件40的另一示例。在图7中，半导体器件40是SiC PN结二极管。与图6的SiC肖特基二极管相比，可以注意到，p掺杂的岛区9在衬垫金属层14下面延伸。此外，形成单个高p掺杂区11以实现与衬垫金属层14的低电阻欧姆接触。JTE区4和其中的场释放元件6a-6c的设计与图6的相同。
以上，已经使用本发明的详细实施例解释了本发明。然而，应当理解，本发明不限于这些实施例，并且在不偏离由所附权利要求限定的本发明的范围的情况下，各种修改是可能的。

Claims (15)

1.一种半导体器件，包括：
在第一方向上延伸的有源区；
围绕所述有源区的第一电荷类型的结终端扩展区，其中，所述结终端扩展区包括多个场释放子区，所述多个场释放子区各自围绕所述有源区且在垂直于所述有源区的外周的方向上相互间隔开，
其特征在于，所述多个场释放子区包括第一组场释放子区，其中，对于所述第一组的每个场释放子区，在其中设置多个第二电荷类型的场释放元件，所述场释放元件相对于所述有源区在外周的方向上相互间隔开。
2.根据权利要求1所述的半导体器件，还包括背面金属层和在所述第一方向上与所述背面金属层间隔开的正面金属层，其中，所述有源区布置在所述背面金属层和所述正面金属层之间。
3.根据前述权利要求中任一项所述的半导体器件，其中，所述多个场释放子区包括第二组场释放子区，其中，对于所述第二组的每个场释放子区，在其中设置围绕所述有源区的所述第二电荷类型的场释放环。
4.根据前述权利要求中任一项所述的半导体器件，其中，相对于垂直于所述有源区的外周的所述方向，当远离所述有源区移动时，所述场释放元件的宽度以及，如果适用，所述场释放环的宽度增加。
5.根据权利要求4所述的半导体器件，其中，相对于垂直于所述有源区的外周的所述方向，当远离所述有源区移动时，所述场释放元件的掺杂浓度以及如果适用的所述场释放环的掺杂浓度增加；和/或
其中，相对于垂直于所述有源区的外周的所述方向，在远离所述有源区移动时，所述结终端扩展区的掺杂浓度减小；和/或
其中，相对于垂直于所述有源区的外周的所述方向，当远离所述有源区移动时，相邻场释放子区之间的间隔增大；和/或
其中，相对于垂直于所述有源区的外周的所述方向，当远离所述有源区移动时，所述多个场释放元件沿所述外周的方向的长度增加。
6.根据权利要求4-5中任一项所述的半导体器件，其中，对于所述第一组的至少一个场释放子区，其所有的场释放元件与所述有源区的外周等距，和/或根据权利要求3而言，场释放环的每个段与所述有源区的外周等距。
7.根据权利要求4-6中任一项所述的半导体器件，其中，所述第一组的相邻场释放子区的所述多个场释放元件以交错图案布置。
8.根据权利要求7所述的半导体装置，其中，所述第一组的一个场释放子区中的相邻场释放元件之间的间距大于或等于所述第一组的相邻场释放子区中的场释放元件沿所述外周的方向的长度。
9.根据前述权利要求中任一项所述的半导体器件，其中，所述结终端扩展区具有第一表面和第二表面，其中，所述多个场释放元件和根据权利要求3而言的所述场释放环在所述第一表面和所述第二表面之间沿所述第一方向至少部分地在所述结终端扩展区内部延伸。
10.根据权利要求9所述的半导体器件，其中，所述多个场释放元件和根据权利要求3而言的所述场释放环从所述第一表面朝向所述第二表面延伸；和/或
其中，所述多个场释放元件和根据权利要求3而言的所述场释放环在所述第一方向上从所述第一表面完全穿过所述结终端扩展区延伸到所述第二表面；和/或
其中，根据权利要求2而言，在所述第一表面和所述第二表面中，所述第一表面被布置成更靠近所述正面金属层。
11.根据前述权利要求中任一项所述的半导体器件，其中，对于所述第一组的至少一个场释放子区，使用一个或多个所述第二电荷类型的互连元件连接至少一些所述场释放元件，其中，相对于垂直于所述有源区的外周的所述方向，所述第一组的同一场释放子区中的所述多个互连元件中的每一个的宽度小于所述场释放子区的场释放元件的宽度；
其中，在第一组的多个场释放子区中的每一个中的多个互连元件中的每一个的宽度优选实质上相同。
12.根据前述权利要求中任一项所述的半导体器件，其中，所述第一电荷类型对应于p型掺杂，并且其中，所述第二电荷类型对应于n型掺杂，或者反之亦然。
13.根据前述权利要求中任一项所述的半导体器件，其中，所述有源区包括附接到或电连接到所述正面金属层的所述第一电荷类型的第一区、以及在所述第一方向上与所述第一区相邻并且附接到或电连接到所述背面金属层的所述第二电荷类型的第二区，其中，所述结终端扩展区围绕所述有源区的第一区，并且其中，所述正面金属层提供与所述第一区的欧姆接触，并且所述背面金属层提供与所述第二区的欧姆接触；
所述半导体器件优选地还包括所述第一区和所述第二区之间的本征掺杂区；
其中，所述第一区优选地包括第一电荷类型的高掺杂子区，其具有比所述第一区的其余部分更高的掺杂浓度。
14.根据权利要求1-12中任一项所述的半导体器件，其中，所述有源区包括附接到或电连接到所述正面金属层的所述第二电荷类型的第一区、以及在所述第一方向上与所述第一区相邻并且附接到或电连接到所述背面金属的所述第二电荷类型的第二区，其中，所述结终端扩展区围绕所述有源区的第一区，并且其中，所述正面金属层提供与所述第一区的肖特基接触，并且所述背面金属层提供与所述第二区的欧姆接触；
所述半导体器件优选地还包括布置在所述结终端扩展区和所述第一区之间的所述第一电荷类型的第三区，其中，所述正面金属层提供与所述第三区的欧姆接触；
其中，所述第三区优选地包括第一电荷类型的高掺杂子区，其具有比所述第三区的其余部分更高的掺杂浓度。
15.根据前述权利要求中任一项所述的半导体器件，其中，所述半导体器件基于硅、碳化硅、氮化镓和砷化镓技术中的一种；和/或
其中，所述多个场释放元件具有诸如矩形的多边形形状和诸如圆形的椭圆形形状中的一种；和/或
其中，所述第一组的同一场释放子区中的每个场释放元件具有相同的形状和/或尺寸；和/或
其中，所述第一组的所有场释放子区中的场释放元件具有相同的形状。
CN202111092215.7A 2020-09-28 2021-09-17 具有改进的结终端延伸区的半导体器件 Pending CN114284335A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20198734.4 2020-09-28
EP20198734.4A EP3975266A1 (en) 2020-09-28 2020-09-28 Semiconductor device with improved junction termination extension region

Publications (1)

Publication Number Publication Date
CN114284335A true CN114284335A (zh) 2022-04-05

Family

ID=72665139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111092215.7A Pending CN114284335A (zh) 2020-09-28 2021-09-17 具有改进的结终端延伸区的半导体器件

Country Status (3)

Country Link
US (1) US11901407B2 (zh)
EP (1) EP3975266A1 (zh)
CN (1) CN114284335A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5072991B2 (ja) * 2010-03-10 2012-11-14 株式会社東芝 半導体装置
JP2012199434A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 半導体装置
WO2012137659A1 (ja) * 2011-04-04 2012-10-11 三菱電機株式会社 半導体装置およびその製造方法
JP6050891B2 (ja) * 2012-05-17 2016-12-21 ゼネラル・エレクトリック・カンパニイ 接合終端拡張を有する半導体デバイス
US9224816B2 (en) * 2014-05-21 2015-12-29 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
TWI544622B (zh) * 2015-06-05 2016-08-01 國立清華大學 半導體結構
WO2017089003A1 (en) * 2015-11-27 2017-06-01 Abb Schweiz Ag Area efficient floating field ring termination
DE102016108125B4 (de) * 2016-05-02 2023-11-23 Infineon Technologies Ag Halbleitervorrichtung und Herstellung davon
US10861931B2 (en) * 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
DE102017114681A1 (de) * 2017-06-30 2019-01-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer verringerten Oberflächendotierung in einem Randabschlussbereich und Verfahren zu ihrer Herstellung
JP6995725B2 (ja) * 2018-09-19 2022-01-17 株式会社東芝 半導体装置
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
JP7258668B2 (ja) * 2019-06-13 2023-04-17 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
US20210273090A1 (en) * 2020-03-02 2021-09-02 Cree, Inc. Semiconductor die with improved edge termination

Also Published As

Publication number Publication date
EP3975266A1 (en) 2022-03-30
US11901407B2 (en) 2024-02-13
US20220102486A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
JP6203703B2 (ja) ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法
JP5324603B2 (ja) 炭化ケイ素デバイス用の２重ガード・リング端部終端、及びそれを組み込む炭化ケイ素デバイスを製造する方法
EP2541609B1 (en) Semiconductor device
JP4328616B2 (ja) 半導体装置用のトレンチ構造
US9466674B2 (en) Semiconductor devices with non-implanted barrier regions and methods of fabricating same
KR101603570B1 (ko) 탄화 규소 반도체장치
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法
US7768092B2 (en) Semiconductor device comprising a junction having a plurality of rings
US10629677B2 (en) Area efficient floating field ring termination
EP3012870A1 (en) Edge termination for high voltage semiconductor devices
KR101416361B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US20230147611A1 (en) Feeder design with high current capability
US7800196B2 (en) Semiconductor structure with an electric field stop layer for improved edge termination capability
US9281360B1 (en) Semiconductor device with a shielding structure
JP5216183B2 (ja) 半導体装置
CN114284335A (zh) 具有改进的结终端延伸区的半导体器件
WO2019053199A1 (en) CONCEPT FOR SILICON CARBIDE POWER DEVICES
US11749758B1 (en) Silicon carbide junction barrier schottky diode with wave-shaped regions
US20230187489A1 (en) Silicon carbide semiconductor device
EP4040507A1 (en) Jbs device with improved electrical performances, and manufacturing process of the jbs device
KR20160116294A (ko) 쇼트키 다이오드
JP5494848B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination