CN114270706A - 恒温槽型压电振荡器 - Google Patents

恒温槽型压电振荡器 Download PDF

Info

Publication number
CN114270706A
CN114270706A CN202180004957.1A CN202180004957A CN114270706A CN 114270706 A CN114270706 A CN 114270706A CN 202180004957 A CN202180004957 A CN 202180004957A CN 114270706 A CN114270706 A CN 114270706A
Authority
CN
China
Prior art keywords
oscillator
piezoelectric
heater
core
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180004957.1A
Other languages
English (en)
Inventor
古城琢也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Large Vacuum Of Co
Original Assignee
Large Vacuum Of Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Large Vacuum Of Co filed Critical Large Vacuum Of Co
Publication of CN114270706A publication Critical patent/CN114270706A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/04—Constructional details for maintaining temperature constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种能够实现振荡频率的稳定化的恒温槽型压电振荡器。该恒温槽型压电振荡器(1)中，核心部(5)以密闭状态被封入隔热用的封装体(2)的内部，核心部(5)通过核心基板(4)被支承在封装体(2)中，核心部(5)采用至少振荡器IC(51)、晶体谐振器(50)、及加热器IC(52)依次层叠的结构。

Description

恒温槽型压电振荡器
技术领域
本发明涉及恒温槽型压电振荡器。
背景技术
晶体谐振器等压电振子基于固有的频率温度特性，振动频率相应于温度而发生变化。于是，现有技术中出现了为使压电振子的周围温度保持恒定而将压电振子封入恒温槽内的恒温槽型压电振荡器(Oven-Controlled Xtal(crystal)Oscillator：以下也称为“OCXO”)(例如，参照专利文献1)。
如上所述的OCXO中，在压电振子、振荡器IC、加热器IC等隔开间隔地配置的情况下，压电振子、振荡器IC、及加热器IC等之间可能会产生温度差，从而有可能导致OCXO的温度调节的精度降低。因此，OCXO的振荡频率有可能会变得不稳定。
【专利文献1】：日本特许第6376681号公报
发明内容
鉴于上述情况，本发明的目的在于，提供一种通过尽可能将压电振子、振荡器IC、及加热器IC靠近配置来实现振荡频率的稳定化的恒温槽型压电振荡器。
作为解决上述技术问题的技术方案，本发明采用下述结构。即，本发明是一种核心部以密闭状态被封入隔热用的封装体的内部的恒温槽型压电振荡器，其特征在于：所述核心部通过核心基板被支承在所述封装体中，所述核心部采用至少振荡器IC、压电振子、及加热器IC依次层叠的结构。
基于上述结构，由于核心部采用了振荡器IC、压电振子、及加热器IC的层叠结构，所以核心部的温度控制是在振荡器IC靠近压电振子的状态下进行的，从而能够减小振荡器IC与压电振子之间的温度差，由此，OCXO能够进行高精度的温度调节。此外，由于采用了压电振子被夹在振荡器IC与加热器IC之间的结构，所以振荡器IC与加热器IC被隔开，从而能够降低压电振子的振荡频率的噪声。并且，由于核心部通过核心基板被固定在封装体中，来自于安装有OCXO的安装基板的应力不易传递到核心部，所以能够达到保护核心部的目的。
上述结构中，较佳为，所述振荡器IC与所述压电振子彼此相向的相向面、所述压电振子与所述加热器IC彼此相向的相向面、及所述加热器IC与所述核心基板彼此相向的相向面中的至少一个相向面由热传导促进部件固定。
基于上述结构，由于核心部的构成部件(振荡器IC、压电振子、加热器IC)及核心基板各自的与其它部件相向的相向面经由热传导促进部件相接触，所以在核心部的构成部件及核心基板之间容易产生热移动，从而能够使核心部迅速达到热平衡状态。由此，OCXO能够进行高精度的温度调节。
上述结构中，较佳为，所述振荡器IC、所述压电振子、及所述加热器IC被构成为，俯视时各自的面积从下至上逐渐减小，所述振荡器IC与所述压电振子之间，面积相对小的一方的部件的整个相向面面向另一方的部件的相向面；所述压电振子与所述加热器IC之间，面积相对小的一方的部件的整个相向面面向另一方的部件的相向面。
基于上述结构，由于核心部的构成部件中，俯视面积相对小的一方的部件的整个接合面面向面积较大的一方的部件的被接合面，所以能够使核心部的温度均一化。
上述结构中，较佳为，所述核心部的整个底面与所述核心基板接合。
基于上述结构，由于核心部的整个底面与核心基板接合，所以能够使核心基板和与其接合的核心部整体的温度均一化。
上述结构中，较佳为，所述核心基板以与所述封装体的内底面之间存在空间的状态，与所述封装体接合。
基于上述结构，利用核心基板与封装体的内底面之间的空间，能够提高隔热效果。
上述结构中，较佳为，在所述封装体的内部形成有对置的一对台阶部，所述核心基板架设于所述一对台阶部之间。
基于上述结构，通过在封装体中设置台阶部，能够容易地将核心部固定在封装体的内部。并且，由于在核心基板的下方能够形成空间，所以能够提高隔热效果。
上述结构中，较佳为，在所述核心基板与所述封装体的内底面之间，设置有间隔部件。
基于上述结构，通过设置间隔部件，能够容易地确保核心基板与封装体的内底面之间的空间。
上述结构中，较佳为，所述压电振子具备由玻璃或水晶构成的第一密封部件、第二密封部件、及由水晶构成的压电振动板，该压电振动板具有在两个主面上形成有激励电极的振动部，所述第一密封部件与所述第二密封部件隔着所述压电振动板层叠并接合，配置于内部的所述压电振动板的所述振动部被气密密封。
基于上述结构，由于采用了如上所述的振动部被气密密封于内部的三明治结构的压电振子作为核心部的压电振子，所以能够实现核心部的低矮化及小型化，从而能够减小核心部的热容量。由此，能够抑制OCXO的加热器发热量，从而能够减少能耗。而且，能够提高核心部的温度追随性，并能提高OCXO的稳定性。此外，三明治结构的压电振子中，由于不使用粘合剂地将振动部气密密封，所以能够抑制由粘合剂产生的脱气(outgas)所引起的热对流的不良影响。即，在将振动部气密密封的空间内，粘合剂所产生的脱气会循环而产生热对流，因而，有可能妨碍振动部的高精度的温度控制。但是，在三明治结构的压电振子中，由于不产生上述脱气，所以能够实现振动部的高精度的温度控制。
上述结构中，较佳为，所述压电振动板具有被构成为近似矩形的振动部、包围所述振动部的外周的外框部、及连结所述振动部与所述外框部的连结部，俯视时，所述振荡器IC与所述压电振动板的所述外框部的至少一部分区域重叠。
基于上述结构，由于振荡器IC的热经由外框部易于传递到压电振动板的振动部，所以更易于使核心部的温度均一化。
发明效果：
基于本发明的恒温槽型压电振荡器，由于核心部采用了振荡器IC、压电振子、及加热器IC的层叠结构，并使压电振子、振荡器IC、及加热器IC尽可能地靠近配置，所以能够实现振荡频率的稳定化。
附图说明
图1是表示本实施方式所涉及的OCXO的概要结构的截面图。
图2是表示图1的OCXO的核心部及核心基板的概要结构的截面图。
图3是表示图2的核心部及核心基板的俯视图。
图4是示意性地表示图2的核心部的晶体振荡器(晶体谐振器及振荡器IC)的各构成部件的概要结构的图。
图5是图4的晶体振荡器的第一密封部件的第一主面侧的概要俯视图。
图6是图4的晶体振荡器的第一密封部件的第二主面侧的概要俯视图。
图7是图4的晶体振荡器的晶体振动片的第一主面侧的概要俯视图。
图8是图4的晶体振荡器的晶体振动片的第二主面侧的概要俯视图。
图9是图4的晶体振荡器的第二密封部件的第一主面侧的概要俯视图。
图10是图4的晶体振荡器的第二密封部件的第二主面侧的概要俯视图。
图11是表示第一变形例所涉及的OCXO的概要结构的截面图。
图12是表示图11的OCXO的俯视图。
图13是表示第二变形例所涉及的OCXO的概要结构的截面图。
＜附图标记说明＞
1 恒温槽型压电振荡器
2 封装体
4 核心基板
5 核心部
50 晶体谐振器(压电振子)
51 振荡器IC
52 加热器IC
100 晶体振荡器
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
如图1所示，本实施方式所涉及的OCXO1被构成为，在陶瓷等制的近似长方体的封装体(壳体)2的内部配置有核心部5，并由盖3气密密封。封装体2的尺寸例如为7.0×5.0mm。在封装体2上形成有上方开口的凹部2a，核心部5以气密状态被封入凹部2a的内部。周壁部2b包围着凹部2a，盖3通过密封材料8被固定在周壁部2b的顶面上，封装体2的内部为密封状态(气密状态)。作为密封材料8，较佳为使用例如Au－Su合金、焊锡等金属类密封材料，但也可以使用低熔点玻璃等密封材料。较佳为，封装体2的内部空间为真空、或为低压的氮气或氩气等导热率低的氛围。
在封装体2的周壁部2b的内壁面上形成有台阶部2c，该台阶部2c沿顺着连接端子(图示省略)的队列，核心部5经由板状的核心基板4与形成在台阶部2c上的连接端子连接。核心基板4例如由聚酰亚胺类等具有耐热性及挠性的树脂材料构成。此外，核心基板4也可以由水晶构成。
核心基板4被配置为，架设于封装体2中对置的一对台阶部2c之间，空间2d形成在一对台阶部2c之间的、核心基板4的下侧部分。并且，形成在台阶部2c的台阶面上的连接端子通过导电性粘合剂7与形成于核心基板4的底面4b的连接端子(图示省略)连接。此外，形成于核心部5的各个构成部件的外部端子(图示省略)经由导线6a、导线6b，通过引线键合(wire bonding)与形成于核心基板4的顶面4a的连接端子4c连接。作为导电性粘合剂7，使用例如聚酰亚胺类粘合剂、环氧类粘合剂等。
下面，参照图2、图3对核心部5进行说明。图2、图3中示出核心部5安装于核心基板4上的状态。核心部5是将OCXO1中使用的各种电子部件集合为一体的部件，采用了振荡器IC51、晶体谐振器50、及加热器IC52从上侧起依次层叠为三层的结构(层叠结构)。振荡器IC51、晶体谐振器50、及加热器IC52被构成为，俯视时各自的面积由下至上逐渐变小。尤其是，核心部5被构成为，通过对温度特性强的晶体谐振器50、振荡器IC51、及加热器IC52的温度进行调节，而使OCXO1的振荡频率稳定。在此，核心部5的各种电子部件没有用密封树脂进行密封，但也可以根据封装氛围而用密封树脂进行密封。
晶体谐振器50及振荡器IC51构成晶体振荡器100。振荡器IC51通过若干个金属突起(bump)51a(参照图4)被安装在晶体谐振器50上。通过利用振荡器IC51对晶体谐振器50的压电振动进行控制，而控制OCXO1的振荡频率。后述中将对晶体振荡器100进行详细说明。
晶体谐振器50与振荡器IC51彼此相向的相向面之间夹着非导电性粘合剂(底部填充物)53，晶体谐振器50与振荡器IC51彼此相向的相向面通过非导电性粘合剂53而被固定。在此情况下，晶体谐振器50的顶面(第一密封部件20的第一主面201)与振荡器IC51的底面通过非导电性粘合剂53而接合。作为非导电性粘合剂53，使用例如聚酰亚胺类粘合剂、环氧类粘合剂等。此外，形成于晶体谐振器50的顶面的外部端子(图5所示的电极图案22)经由导线6a，通过引线键合而与形成于核心基板4的顶面4a的连接端子4c连接。
俯视时，振荡器IC51的面积比晶体谐振器50的小，振荡器IC51的整体位于晶体谐振器50的范围内。振荡器IC51的整个底面接合在晶体谐振器50的顶面(第一密封部件20的第一主面201)上。
加热器IC52例如是将发热体(热源)、用于控制发热体的温度的控制电路(电流控制用的电路)、及用于检测发热体的温度的温度传感器集合为一体的结构。通过用加热器IC52进行核心部5的温度控制，能够使核心部5的温度大致维持在恒温，从而能够实现OCXO1的振荡频率的稳定化。
晶体谐振器50与加热器IC52彼此相向的相向面之间夹着非导电性粘合剂54，晶体谐振器50与加热器IC52彼此相向的相向面之间通过非导电性粘合剂54而被固定。在此情况下，晶体谐振器50的底面(第二密封部件30的第二主面302)与加热器IC52的顶面通过非导电性粘合剂54而接合。作为非导电性粘合剂54，使用例如聚酰亚胺类粘合剂、环氧类粘合剂等。形成于加热器IC52的顶面的外部端子(图示省略)经由导线6b，通过引线键合与形成于核心基板4的顶面4a的连接端子4c连接。
俯视时，晶体谐振器50的面积比加热器IC52的小，晶体谐振器50的整体位于加热器IC52的范围内。晶体谐振器50的整个底面(第二密封部件30的第二主面302)接合在加热器IC52的顶面上。
加热器IC52与核心基板4彼此相向的相向面之间夹着导电性粘合剂55，加热器IC52与核心基板4彼此相向的相向面通过导电性粘合剂55而被固定。在此情况下，加热器IC52的底面与核心基板4的顶面4a通过导电性粘合剂55而接合。由此，加热器IC52经由导电性粘合剂55及核心基板4而接地。作为导电性粘合剂55，使用例如聚酰亚胺类粘合剂、环氧类粘合剂等。此外，在加热器IC52例如通过导线等接地的情况下，也可以使用与上述非导电性粘合剂53、非导电性粘合剂54相同的非导电性粘合剂来取代导电性粘合剂。
如上所述，在核心基板4的顶面4a形成有若干个连接端子4c。并且，在核心基板4的顶面4a配置有若干个(图3中为两个)片式电容器(旁路电容器)4d。在此，对片式电容器4d的尺寸和数量没有特别限制。
对核心部5所使用的晶体谐振器50的种类没有特别限定，但较佳为使用易于使装置薄型化的三明治结构的装置。三明治结构的装置包括由玻璃或水晶构成的第一密封部件、第二密封部件、及压电振动板，该压电振动板具有例如由水晶构成、并在两个主面形成有激励电极的振动部，第一密封部件与第二密封部件隔着压电振动板层叠并接合，配置于内部的压电振动板的振动部被气密密封。
对于具有上述三明治结构的晶体谐振器50与振荡器IC51被构成为一体的晶体振荡器100，参照图4～图10进行说明。
如图4所示，晶体振荡器100具备晶体振动片(压电振动板)10、第一密封部件20、第二密封部件30、及振荡器IC51。晶体振荡器100中，晶体振动片10与第一密封部件20接合，同时，晶体振动片10与第二密封部件30接合，从而构成近似长方体的三明治结构的封装体。即，晶体振荡器100中，第一密封部件20及第二密封部件30分别与晶体振动片10的两个主面接合而形成封装体的内部空间(空室)，振动部11(参照图7、图8)被气密密封在该内部空间中。
晶体振荡器100例如是尺寸为1.0×0.8mm的封装体，实现了小型化和低矮化。此外，为实现小型化，封装体中未形成城堡型端子(castellation)，而通过贯穿孔实现电极的导通。安装在第一密封部件20上的振荡器IC51是与晶体振动片10一起构成振荡电路的单芯片集成电路元件。此外，晶体振荡器100经由非导电性粘合剂54安装在上述加热器IC52上。
如图7、图8所示，晶体振动片10是由水晶构成的压电基板，其两个主面(第一主面101、第二主面102)被构成为平坦平滑面(镜面加工)。作为晶体振动片10，使用进行厚度剪切振动的AT切水晶片。图7、图8所示的晶体振动片10中，晶体振动片10的两个主面，即第一主面101、第二主面102在XZ′平面。该XZ′平面中，将与晶体振动片10的短边方向平行的方向作为X轴方向，该与晶体振动片10的长边方向平行的方向作为Z′轴方向。
在晶体振动片10的两个主面，即第一主面101、第二主面102上形成有一对激励电极(第一激励电极111、第二激励电极112)。晶体振动片10具备被构成为近似矩形的振动部11、包围该振动部11的外周的外框部12、及通过将振动部11与外框部12连结而将振动部11保持的保持部13。即，晶体振动片10是通过将振动部11、外框部12、及保持部13构成为一体而形成的。保持部13仅从位于振动部11的+X方向且－Z′方向的一个角部开始朝着－Z′方向延伸至(突出到)外框部12。
第一激励电极111设置于振动部11的第一主面101侧，第二激励电极112设置于振动部11的第二主面102侧。在第一激励电极111、第二激励电极112上连接有用于将这些激励电极与外部电极端子连接的引出布线(第一引出布线113、第二引出布线114)。第一引出布线113从第一激励电极111引出，并经由保持部13与形成于外框部12的连接用接合图案14相连。第二引出布线114从第二激励电极112引出，并经由保持部13与形成于外框部12的连接用接合图案15相连。
在晶体振动片10的两个主面(第一主面101、第二主面102)上，分别设置有用于将晶体振动片10与第一密封部件20及第二密封部件30接合的振动侧密封部。作为第一主面101的振动侧密封部，形成有振动侧第一接合图案121；作为第二主面102的振动侧密封部，形成有振动侧第二接合图案122。振动侧第一接合图案121及振动侧第二接合图案122被设置于外框部12，且俯视时呈环状。
此外，如图7、图8所示，在晶体振动片10上形成有将第一主面101与第二主面102贯穿的五个贯穿孔。具体而言，四个第一贯穿孔161分别设置于外框部12的四个角落(拐角部)的区域。第二贯穿孔162设置于外框部12，且位于振动部11的Z′轴方向的一侧(图7、图8中为－Z′方向侧)。在第一贯穿孔161的周围分别形成有连接用接合图案123。此外，在第二贯穿孔162的周围，在第一主面101侧形成有连接用接合图案124，在第二主面102侧形成有连接用接合图案15。
在第一贯穿孔161及第二贯穿孔162中，沿着贯穿孔各自的内壁面形成有贯穿电极，该贯穿电极用于将形成于第一主面101及第二主面102的电极导通。此外，第一贯穿孔161及第二贯穿孔162各自的中间部分成为将第一主面101与第二主面102贯穿的、中空状态的贯穿部分。
其次，如图5、图6所示，第一密封部件20是由一枚AT切水晶片构成的长方体基板，该第一密封部件20的第二主面202(与晶体振动片10接合的面)被构成为平坦平滑面(镜面加工)。此外，第一密封部件20并不具备振动部，通过与晶体振动片10一样使用AT切水晶片，而使晶体振动片10与第一密封部件20热膨胀率相同，从而能够抑制晶体振荡器100的热变形。此外，第一密封部件20中，X轴、Y轴、及Z′轴的朝向也与晶体振动片10的相同。
如图5所示，在第一密封部件20的第一主面201上，形成有包含用于安装作为振荡电路元件的振荡器IC51的安装垫的六个电极图案22。振荡器IC51使用金属突起(例如Au突起等)51a(参照图4)，通过倒装焊接(Flip Chip Bonding，FCB)法与电极图案22接合。此外，本实施方式中，六个电极图案22中，位于第一密封部件20的第一主面201的四个角落(拐角部)的电极图案22经由导线6a与上述核心基板4的顶面4a上形成的连接端子4c连接。由此，振荡器IC51经由导线6a、核心基板4、封装体2等而与外部实现电连接。
如图5、图6所示，在第一密封部件20上形成有六个贯穿孔，该六个贯穿孔分别与六个电极图案22连接，并将第一主面201与第二主面202贯穿。具体而言，四个第三贯穿孔211设置于第一密封部件20的四个角落(拐角部)的区域。第四贯穿孔212、第五贯穿孔213分别设置于图5、图6的+Z′方向及－Z′方向。
在第三贯穿孔211、第四贯穿孔212、及第五贯穿孔213中，沿着贯穿孔各自的内壁面形成有贯穿电极，该贯穿电极用于将形成于第一主面201及第二主面202的电极导通。此外，第三贯穿孔211、第四贯穿孔212、及第五贯穿孔213各自的中间部分成为将第一主面201与第二主面202贯穿的、中空状态的贯穿部分。
在第一密封部件20的第二主面202上形成有密封侧第一接合图案24，该密封侧第一接合图案24作为与晶体振动片10接合用的密封侧第一密封部。俯视时，密封侧第一接合图案24呈环状。
此外，第一密封部件20的第二主面202中，在第三贯穿孔211的周围分别形成有连接用接合图案25。在第四贯穿孔212的周围形成有连接用接合图案261，在第五贯穿孔213的周围形成有连接用接合图案262。并且，在相对于连接用接合图案261位于第一密封部件20的长轴方向的相反侧(－Z′方向侧)之处，形成有连接用接合图案263，连接用接合图案261与连接用接合图案263通过布线图案27相连接。
其次，如图9、图10所示，第二密封部件30是由一枚AT切水晶片构成的长方体基板，该第二密封部件30的第一主面301(与晶体振动片10接合的面)被构成为平坦平滑面(镜面加工)。并且，在第二密封部件30中，较佳为，与晶体振动片10一样也使用AT切水晶片，并使X轴、Y轴、及Z′轴的朝向也与晶体振动片10的相同。
在该第二密封部件30的第一主面301上形成有密封侧第二接合图案31，该密封侧第二接合图案31作为与晶体振动片10接合用的密封侧第二密封部。俯视时，密封侧第二接合图案31呈环状。
在第二密封部件30的第二主面302上设置有四个电极端子32。电极端子32分别位于第二密封部件30的第二主面302的四个角落(拐角部)。此外，本实施方式中，如上所述那样通过电极图案22、导线6a而实现与外部的电连接，但也可以使用电极端子32来实现与外部的电连接。
如图9、图10所示，在第二密封部件30上形成有将第一主面301与第二主面302贯穿的四个贯穿孔。具体而言，四个第六贯穿孔33设置于第二密封部件30的四个角落(拐角部)的区域。第六贯穿孔33中，沿着第六贯穿孔33各自的内壁面形成有贯穿电极，该贯穿电极用于将形成于第一主面301及第二主面302的电极导通。这样，通过形成在第六贯穿孔33的内壁面的贯穿电极，形成于第一主面301的电极与形成于第二主面302的电极端子32实现了导通。此外，第六贯穿孔33各自的中间部分成为将第一主面301与第二主面302贯穿的、中空状态的贯穿部分。此外，第二密封部件30的第一主面301中，在第六贯穿孔33的周围分别形成有连接用接合图案34。此外，在不使用电极端子32来实现与外部的电连接的情况下，也可以采用不设置电极端子32、第六贯穿孔33等的结构。
包含上述晶体振动片10、第一密封部件20、及第二密封部件30的晶体振荡器100中，晶体振动片10与第一密封部件20在振动侧第一接合图案121与密封侧第一接合图案24相重叠的状态下被扩散接合，晶体振动片10与第二密封部件30在振动侧第二接合图案122与密封侧第二接合图案31相重叠的状态下被扩散接合，由此制成图4所示的三明治结构的封装体。因而，封装体的内部空间，即，振动部11的收纳空间被气密密封。
此时，上述连接用接合图案彼此也在相重叠的状态下扩散接合。并且，通过连接用接合图案彼此的接合，晶体振荡器100中实现了第一激励电极111、第二激励电极112、振荡器IC51、及电极端子32的电导通。
具体而言，第一激励电极111依次经由第一引出布线113、布线图案27、第四贯穿孔212、及电极图案22而与振荡器IC51连接。第二激励电极112依次经由第二引出布线114、第二贯穿孔162、第五贯穿孔213、及电极图案22而与振荡器IC51连接。
晶体振荡器100中，较佳为，各种接合图案是通过在水晶板上层叠若干层而形成的，并且，从其最下层侧开始蒸镀形成Ti(钛)层及Au(金)层。此外，较佳为，形成于晶体振荡器100的其他布线或电极也采用与接合图案相同的结构，这样便能同时进行接合图案或布线及电极的图案形成。
如上所述那样构成的晶体振荡器100中，俯视时，对晶体振动片10的振动部11进行气密密封的密封部(密封路径)115、密封部(密封路径)116呈环状。通过上述振动侧第一接合图案121与密封侧第一接合图案24的扩散接合而形成了密封路径115，密封路径115的外缘形状及内缘形状为近似八角形。同样，通过上述振动侧第二接合图案122与密封侧第二接合图案31的扩散接合而形成了密封路径116，密封路径116的外缘形状及内缘形状为近似八角形。
如上所述，本实施方式中，核心部5由核心基板4支承在封装体2中，核心部5至少具有振荡器IC51、晶体谐振器50、及加热器IC52，并采用按振荡器IC51、晶体谐振器50、及加热器IC52的顺序层叠的结构。并且，加热器IC52中，通过对供给发热体的电流进行控制，而进行核心部5的温度调节，从而使核心部5的温度大致维持在恒温。
基于本实施方式，通过对核心部5采用振荡器IC51、晶体谐振器50、及加热器IC52的层叠结构，能够在使振荡器IC51与晶体谐振器50靠近的状态下进行核心部5的温度控制，从而能够减小振荡器IC51与晶体谐振器50之间的温度差，由此，OCXO1能够进行高精度的温度调节。此外，在振荡器IC51与加热器IC52之间夹有晶体谐振器50的结构中，由于振荡器IC51与加热器IC52被隔开，所以能够降低晶体谐振器50的振荡频率的噪声。并且，由于核心部5由核心基板4固定在封装体2中，来自于安装有OCXO1的安装基板的应力难以传递至核心部5，所以能够保护核心部5。
此外，振荡器IC51与晶体谐振器50彼此相向的相向面通过非导电性粘合剂53而被固定，晶体谐振器50与加热器IC52彼此相向的相向面通过非导电性粘合剂54而被固定，加热器IC52与核心基板4彼此相向的相向面通过导电性粘合剂55而被固定。基于该结构，由于核心部5的构成部件(振荡器IC51、晶体谐振器50、加热器IC52)及核心基板4各自的与其它部件相向的相向面之间通过粘合剂接合，所以在核心部5的构成部件和核心基板4之间不容易发生热移动，从而能够使核心部5迅速达到热平衡状态。由此，OCXO1能够进行高精度的温度调节。
此外，本实施方式中，振荡器IC51、晶体谐振器50、及加热器IC52被构成为，俯视时各自的面积从下至上逐渐变小，振荡器IC51与晶体谐振器50之间，面积相对小的一方的部件(振荡器IC51)的整个相向面与另一方的部件(晶体谐振器50)的相向面接合；晶体谐振器50与加热器IC52之间，面积相对小的一方的部件(晶体谐振器50)的整个相向面与另一方的部件(加热器IC52)的相向面接合。基于该结构，核心部5的构成部件中，俯视时面积相对小的一方的部件的整个接合面与面积较大的一方的部件的被接合面接合，从而能够使核心部5的温度均一化。此外，由于核心部5的底面，即，加热器IC52的整个底面与核心基板4接合，所以核心部5的整个底面与核心基板4接合，从而能够使核心基板4及与其接合的核心部5整体的温度均一化。
此外，在封装体2的内部形成有对置的一对台阶部2c，核心基板4被配置为，架设于一对台阶部2c之间，因此，通过在封装体2中设置台阶部2c，能够容易地将核心部5固定在封装体2的内部。此外，由于能够在核心基板4的下方形成空间2d，所以能够提高隔热效果。
并且，在本实施方式中，作为核心部5的压电振子，采用了如上所述那样振动部11被气密密封于内部并能实现低矮化的三明治结构的晶体谐振器50，从而能够实现核心部5的低矮化及小型化，并能减小核心部5的热容量。由此，能够抑制OCXO1的加热器发热量，从而能够减小能耗。而且，能够提高核心部5的温度追随性，从而能够提高OCXO1的稳定性。此外，如上所述，三明治结构的晶体谐振器50中，不使用粘合剂地将振动部11气密密封，从而能够抑制由粘合剂产生的脱气所引起的热对流的不良影响。即，在将振动部11气密密封的空间内，由于粘合剂所产生的脱气会进行循环而产生热对流，所以有可能妨碍振动部11的高精度的温度控制。然而，三明治结构的晶体谐振器50中，不会产生上述脱气，因此能够实现振动部11的高精度的温度控制。
通常，如果将具有加热器电阻的加热器基板用作核心部5的热源，则可能会导致加热器基板大型化。基于本实施方式，不使用这种大型的加热器基板也能确保所需的加热器发热量，从而能够进一步实现核心部5的小型化，并能进一步减小核心部5的热容量。但是，在不限制核心部5的大小的情况下，也可以将具有加热器电阻的加热器基板用作核心部5的热源。
此外，晶体振动片10具有被构成为近似矩形的振动部11、包围振动部11的外周的外框部12、及连结振动部11与外框部12的保持部13，俯视时，振荡器IC51与晶体振动片10的外框部12的至少一部分区域重叠。由此，振荡器IC51的热量经由外框部12易于传递至晶体振动片10的振动部11，从而易于使核心部5的温度更加均一化。
通常，封装体2会因密封、老化、时间推移等而受到热损伤或经时损伤。因此，用耐热性低的树脂类粘合剂作为粘合剂(导电性粘合剂7、导电性粘合剂55、非导电性粘合剂53、非导电性粘合剂54)的情况下，因分解、软化等会在封装体2内产生气体，从而有可能妨碍OCXO1的高精度的温度调节。于是，本实施方式中，作为上述粘合剂，使用导热率低且耐热性高的聚酰亚胺类粘合剂、环氧类粘合剂，由此来防止上述问题发生。
本发明可不脱离其精神、主旨或主要特征地进行其它各种变形。因此，上述实施方式仅仅是对各方面的示例，不构成限定性解释的依据。本发明的技术范围由权利要求书的记载来界定，而不受说明书内容的限定。并且，属于与权利要求书同等含义范围内的所有变更均在本发明的范围内。
上述实施方式中，作为压电振子，采用了三明治结构的晶体谐振器50，但本发明不局限于此，也可以采用具有其它结构的压电振子。此外，通过使用金属突起的FCB法来将振荡器IC51安装在晶体谐振器50上，但本发明不局限于此，也可以通过引线键合、导电性粘合剂等来将振荡器IC51安装在晶体谐振器50上。此外，通过引线键合来将加热器IC52安装在核心基板4上，但本发明不局限于此，也可以通过使用金属突起的FCB法、导电性粘合剂等来将加热器IC52安装在核心基板4上。此外，通过引线键合实现晶体谐振器50与核心基板4之间的电连接，但本发明不局限于此，也可以通过使用金属突起的FCB法、导电性粘合剂等来将晶体谐振器50安装在加热器IC52上，从而通过加热器IC52来实现晶体谐振器50与核心基板4之间的电连接。
上述实施方式中，核心部5采用了至少振荡器IC51、晶体谐振器50、及加热器IC52从上侧开始依次层叠的结构，与此相反，核心部5也可以采用至少加热器IC52、晶体谐振器50、及振荡器IC51从上侧开始依次层叠的结构。
核心部5只要是具有至少振荡器IC51、晶体谐振器50、及加热器IC52依次层叠的结构即可，也可以是在振荡器IC51、晶体谐振器50、及加热器IC52的层叠结构的基础上附加例如加热器基板等的结构。例如，可以是加热器基板、振荡器IC51、晶体谐振器50、及加热器IC52从上侧开始依次层叠的四层结构，或者也可以是加热器IC52、晶体谐振器50、振荡器IC51、及加热器基板从上侧开始依次层叠的四层结构。在这些情况下，通过将作为发热体的加热器基板与振荡器IC51层叠，能够使核心部5的温度进一步均一化。
上述实施方式中，振荡器IC51与晶体谐振器50彼此相向的相向面、晶体谐振器50与加热器IC52彼此相向的相向面、及加热器IC52与核心基板4彼此相向的相向面分别通过粘合剂(非导电性粘合剂53、非导电性粘合剂54、导电性粘合剂55)被固定。但本发明并不局限于此，只要振荡器IC51与晶体谐振器50彼此相向的相向面、晶体谐振器50与加热器IC52彼此相向的相向面、及加热器IC52与核心基板4彼此相向的相向面中至少一个相向面通过粘合剂固定即可，也可以通过粘合剂以外的方式将相向面固定。在此情况下，振荡器IC51与晶体谐振器50之间，只要面积相对小的一方的部件(振荡器IC51)整体面向另一方的部件(晶体谐振器50)；晶体谐振器50与加热器IC52之间，面积相对小的一方的部件(晶体谐振器50)整体面向另一方的部件(加热器IC52)即可。此外，只要核心部5的整个底面面向核心基板4即可。
上述粘合剂(非导电性粘合剂53、非导电性粘合剂54、导电性粘合剂55)仅为一例，只要是导热率较高的热传导促进部件即可，也可以使用其它的部件。作为这样的热传导促进部件，除了可以使用上述粘合剂以外，例如也可以使用树脂膜、高热传导性树脂膜、硬焊料。高热传导性树脂膜例如是指聚酰亚胺类树脂、环氧类树脂、硅树脂等导热率为1.0W/m·K以上的树脂。非高热传导性的普通树脂膜的导热率为0.3W/m·K左右。
例如，图11、图12所示的第一变形例、图13所示的第二变形例中，晶体谐振器50与加热器IC52彼此相向的相向面通过热传导促进部件56而被固定，加热器IC52与核心基板4彼此相向的相向面通过热传导促进部件57而被固定。另一方面，在晶体谐振器50与振荡器IC51彼此相向的相向面之间未夹有底部填充物，晶体谐振器50与振荡器IC51彼此相向的相向面通过若干个金属突起51a而被固定，从而能够规避热传导促进部件产生的应力的影响。此外，在晶体谐振器50与加热器IC52彼此相向的相向面之间、或者加热器IC52与核心基板4彼此相向的相向面之间也可以不使用热传导促进部件而通过其它固定方法进行固定。
上述实施方式中，核心部5与封装体2之间通过核心基板4实现电连接，但核心部5与封装体2之间也可以不经由核心基板4地电连接。即，也可以是，构成核心部5的振荡器IC51、晶体谐振器50、及加热器IC52中的至少一个经由导线与封装体2电连接。参照图11、图12对该变形例所涉及的OCXO1进行说明。图11是表示第一变形例所涉及的OCXO1的概要结构的截面图。图12是图11的OCXO1的俯视图。
如图11、图12所示，第一变形例所涉及的OCXO1被构成为，在陶瓷等制的近似长方体的封装体(壳体)2的内部配置有核心部5，并由盖3气密密封。封装体2的尺寸例如为5.0×3.2mm。在封装体2上形成有上方开口的凹部2a，核心部5以气密状态被封入凹部2a的内部。周壁部2b包围着凹部2a，盖3通过密封材料8被缝焊而固定于周壁部2b的顶面，封装体2的内部为密封状态(气密状态)。作为密封材料8，较佳为使用例如Au－Su合金、焊锡等金属类密封材料，但也可以使用低熔点玻璃等密封材料。但是，本发明不局限于此，作为密封结构，也可以用使用金属环的接缝密封或不使用金属环的直接接缝密封、光束密封(beam sealing)等方法来进行密封(就不降低真空度方面而言，较佳为接缝密封)。较佳为，封装体2的内部空间为真空(例如真空度为10Pa以下)，或为低压的氮气或氩气等导热率低的氛围。此外，图12中示出卸下盖3后的状态的OCXO1，并示出OCXO1的内部结构。
在封装体2的周壁部2b的内壁面上形成有台阶部2c，该台阶部2c沿顺着连接端子(图示省略)的队列。核心部5通过板状的核心基板4配置于位于对置的一对台阶部2c之间的凹部2a的底面(封装体2的内底面)。或者，台阶部2c也可被构成为包围着凹部2a的底面的四周。核心基板4例如由聚酰亚胺等具有耐热性及挠性的树脂材料构成。并且，核心基板4也可以由水晶构成。
核心基板4通过非导电性粘合剂7a接合在凹部2a的底面(封装体2的内底面)上，在核心基板4的下侧的部分形成有空间2d。此外，形成在核心部5的各个构成部件上的外部端子(图示省略)经由导线6a、导线6b，通过引线键合而与形成在台阶部2c的台阶面上的连接端子连接。在非导电性粘合剂7a、非导电性粘合剂7a的内侧，分别设置有间隔部件2f。
两个非导电性粘合剂7a分别配置于核心基板4的长边方向的两个端部，并沿着核心基板4的短边方向(与图12的纸面垂直的方向)呈直线状地配置。各间隔部件2f与非导电性粘合剂7a的一侧相邻接地配置，并沿着核心基板4的短边方向呈直线状地配置。这样，在各非导电性粘合剂7a的内侧，两个间隔部件2f夹在核心基板4与封装体2的内底面之间。核心基板4的长边方向的两个端部由两个间隔部件2f支承。
核心基板4例如由聚酰亚胺等具有耐热性及挠性的树脂材料构成。间隔部件2f例如由钼、钨等膏状材料构成。这样，在核心基板4与封装体2的内底面之间，设置有作为间隔部件的非导电性粘合剂7a及间隔部件2f，利用间隔部件能够容易地确保核心基板4与封装体2的内底面之间的空间2d。此外，涂布在封装体2的内底面上的非导电性粘合剂7a的厚度取决于间隔部件2f，因此，能够容易地确定核心基板4与封装体2的内底面之间的空间2d的宽度。间隔部件2f的厚度较佳为5～50μm。
上述实施方式中，封装体2为单个的封装体，但本发明不局限于此，例如也可以采用图13所示的H型封装体、或两层重叠的封装体。图13是表示第二变形例所涉及的OCXO1的概要结构的截面图。
图13所示的H型封装体的OCXO1具有封装体2，该封装体2上除了形成有上方开口的凹部2a以外，还形成有下方开口的凹部2e。在作为核心部5的安装部的主面(形成有凹部2a的主面)的相反侧的另一主面上形成的凹部2e中，能够配置作为与加热器IC52组合使用的调整用电子部件的片式电容器4d等电路元件(例如通过焊接安装的电路元件)。配置片式电容器4d的凹部2e与凹部2a不同，无需用盖进行密封。
在此，片式电容器4d可以与核心部5配置在相同的空间内(凹部2a内)，但是，通过如图13所示那样将电路元件与核心部5配置在不同的空间内(凹部2e内)，能够减小收纳核心部5的空间内的热容量，实现低能耗的温度控制，提高核心部5的温度追随性。此外，对于被气密密封的凹部2a内部的氛围，能够避免因焊料、助焊剂等而事后产生气体。因此，能够消除气体对核心部5的不良影响，从而能够进一步实现电气特性的稳定化。
本申请基于2020年7月31日在日本申请的日本特愿2020－130421号申请优先权。由此，其所有内容被组合至本申请。
<产业上的可利用性>
本发明可用于具备具有压电振子、振荡器IC、及加热器IC的核心部的恒温槽型压电振荡器。

Claims (9)

1.一种恒温槽型压电振荡器，核心部以密闭状态被封入隔热用的封装体的内部，其特征在于：
所述核心部通过核心基板被支承在所述封装体中，
所述核心部采用至少振荡器IC、压电振子、及加热器IC依次层叠的结构。
2.根据权利要求1所述的恒温槽型压电振荡器，其特征在于：
所述振荡器IC与所述压电振子彼此相向的相向面、所述压电振子与所述加热器IC彼此相向的相向面、及所述加热器IC与所述核心基板彼此相向的相向面中的至少一个相向面由热传导促进部件固定。
3.根据权利要求2所述的恒温槽型压电振荡器，其特征在于：
所述振荡器IC、所述压电振子、及所述加热器IC被构成为，俯视时各自的面积从下至上逐渐减小，
所述振荡器IC与所述压电振子之间，面积相对小的一方的部件的整个相向面面向另一方的部件的相向面；
所述压电振子与所述加热器IC之间，面积相对小的一方的部件的整个相向面面向另一方的部件的相向面。
4.根据权利要求2或3所述的恒温槽型压电振荡器，其特征在于：
所述核心部的整个底面面向所述核心基板。
5.根据权利要求1～4中任意一项所述的恒温槽型压电振荡器，其特征在于：
所述核心基板以与所述封装体的内底面之间存在空间的状态，与所述封装体接合。
6.根据权利要求5所述的恒温槽型压电振荡器，其特征在于：
在所述封装体的内部形成有对置的一对台阶部，
所述核心基板架设于所述一对台阶部之间。
7.根据权利要求5所述的恒温槽型压电振荡器，其特征在于：
在所述核心基板与所述封装体的内底面之间，设置有间隔部件。
8.根据权利要求1～7中任意一项所述的恒温槽型压电振荡器，其特征在于：
所述压电振子具备由玻璃或水晶构成的第一密封部件、第二密封部件、及由水晶构成的压电振动板，该压电振动板具有在两个主面上形成有激励电极的振动部，所述第一密封部件与所述第二密封部件隔着所述压电振动板层叠并接合，配置于内部的所述压电振动板的所述振动部被气密密封。
9.根据权利要求8所述的恒温槽型压电振荡器，其特征在于：
所述压电振动板具有被构成为近似矩形的振动部、包围所述振动部的外周的外框部、及连结所述振动部与所述外框部的连结部，
俯视时，所述振荡器IC与所述压电振动板的所述外框部的至少一部分区域重叠。
CN202180004957.1A 2020-07-31 2021-07-30 恒温槽型压电振荡器 Pending CN114270706A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020130421 2020-07-31
JP2020-130421 2020-07-31
PCT/JP2021/028258 WO2022025227A1 (ja) 2020-07-31 2021-07-30 恒温槽型圧電発振器

Publications (1)

Publication Number Publication Date
CN114270706A true CN114270706A (zh) 2022-04-01

Family

ID=80036318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180004957.1A Pending CN114270706A (zh) 2020-07-31 2021-07-30 恒温槽型压电振荡器

Country Status (5)

Country Link
US (1) US20240120880A1 (zh)
JP (1) JP7396496B2 (zh)
CN (1) CN114270706A (zh)
TW (1) TWI804937B (zh)
WO (1) WO2022025227A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115493624A (zh) * 2022-08-26 2022-12-20 华为数字能源技术有限公司 谐振式传感器、电池、电池包及储能系统
CN116647206B (zh) * 2023-07-27 2023-09-26 北京炬玄智能科技有限公司 一种晶振与芯片叠封的小型化基板封装结构和加工工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035466B (zh) * 2010-12-22 2013-02-20 广东大普通信技术有限公司 提升恒温晶振温度稳定度的恒温晶体振荡器
JP5888347B2 (ja) 2014-01-21 2016-03-22 株式会社大真空 圧電振動デバイス
CN106416066B (zh) * 2013-12-20 2019-04-19 株式会社大真空 压电振动器件
JP6448199B2 (ja) * 2014-03-11 2019-01-09 日本電波工業株式会社 恒温槽付水晶発振器
JP6638311B2 (ja) 2015-10-19 2020-01-29 セイコーエプソン株式会社 振動デバイス、振動デバイスの製造方法、発振器、電子機器、移動体および基地局
JP6338205B2 (ja) * 2015-11-05 2018-06-06 株式会社村田製作所 圧電発振器及び圧電発振デバイス
JP6825971B2 (ja) 2016-07-07 2021-02-03 日本電波工業株式会社 恒温槽型水晶発振器
JP2019129489A (ja) 2018-01-26 2019-08-01 セイコーエプソン株式会社 集積回路装置、振動デバイス、電子機器及び移動体

Also Published As

Publication number Publication date
US20240120880A1 (en) 2024-04-11
JP7396496B2 (ja) 2023-12-12
TWI804937B (zh) 2023-06-11
TW202211615A (zh) 2022-03-16
JPWO2022025227A1 (zh) 2022-02-03
WO2022025227A1 (ja) 2022-02-03

Similar Documents

Publication Publication Date Title
JP3285847B2 (ja) 表面実装型水晶発振器
JP2000077942A (ja) 表面実装型水晶発振器
TWI804937B (zh) 恒溫槽型壓電振盪器
JP3398331B2 (ja) 温度補償型水晶発振器の製造方法
US20220014173A1 (en) Piezoelectric resonator device
TWI792541B (zh) 恆溫槽型壓電振盪器
JP2000114877A (ja) 圧電発振器
JP7420225B2 (ja) 恒温槽型圧電発振器
JP2021158586A (ja) 圧電発振器
TWI821840B (zh) 壓電振動裝置
JP2000124738A (ja) 圧電発振器および圧電振動デバイス
WO2023182062A1 (ja) 恒温槽型圧電発振器
JP7435150B2 (ja) 圧電発振器
WO2022181547A1 (ja) 恒温槽型圧電発振器
TWI804210B (zh) 恆溫槽型壓電振盪器
JP2023051073A (ja) 恒温槽型圧電発振器
CN117063391A (zh) 恒温槽型压电振荡器
JP2022143325A (ja) 恒温槽型圧電発振器
JP2021158644A (ja) 恒温槽型圧電発振器
TW202332197A (zh) 壓電振動元件
JP2004221792A (ja) 表面実装型圧電発振器、及びパッケージ
JP2000244244A (ja) 圧電発振器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination