CN114255704A - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
CN114255704A
CN114255704A CN202010994036.1A CN202010994036A CN114255704A CN 114255704 A CN114255704 A CN 114255704A CN 202010994036 A CN202010994036 A CN 202010994036A CN 114255704 A CN114255704 A CN 114255704A
Authority
CN
China
Prior art keywords
sub
light emitting
electrode
substrate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010994036.1A
Other languages
English (en)
Other versions
CN114255704B (zh
Inventor
杜丽丽
孙开鹏
周宏军
龙跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010994036.1A priority Critical patent/CN114255704B/zh
Priority to US17/792,736 priority patent/US11790847B2/en
Priority to PCT/CN2021/112124 priority patent/WO2022057528A1/zh
Publication of CN114255704A publication Critical patent/CN114255704A/zh
Application granted granted Critical
Publication of CN114255704B publication Critical patent/CN114255704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H01L27/1225—
    • H01L27/1255—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板及显示装置。该显示基板包括衬底基板、多条复位信号线以及第一电极层。第一电极层包括多条第一电源电压线、多条第一信号线、多个第一转接电极、多个第二转接电极以及多个第三转接电极，第一主体子部在衬底基板的板面上的正投影与第一电极层在衬底基板的板面上的正投影重叠部分的面积，与第二主体子部在衬底基板的板面上的正投影与第一电极层在衬底基板的板面上的正投影重叠部分的面积的比值取值范围为0.82至1.02，从而进而提高发光元件的第一电极的平整度，以提高发光区的平整度，并有利于优化显示效果。

Description

显示基板及显示装置
技术领域
本公开的实施例涉及一种显示基板及显示装置。
背景技术
在显示行业，有机发光二极管(Organic Light Emitting Diode，OLED)显示面板凭借轻薄、可弯曲、抗震性优、响应快和适应穿戴产品等诸多优势，获得了电视、智能手机、智能穿戴、虚拟设备、汽车显示等各大领域的广泛应用。随着OLED显示产品的发展，现如今，“屏占比”已经成为了智能手机和穿戴设备等OLED智能产品外观中极为热门的词汇，然而产品的尺寸不能无限增长，想获得更高的屏占比就只能从缩减显示屏幕边框入手。所以，随着消费者对显示产品便携、视角效果等方面的追求，极致窄边框甚至全屏显示成为OLED产品发展的新趋势。
发明内容
本公开至少一实施例提供一种显示基板，该显示基板包括衬底基板、多条复位信号线以及第一电极层。衬底基板包括显示区，所述显示区包括多个子像素，所述多个子像素的每个包括像素驱动电路和发光元件，所述发光元件包括发光区和位于所述发光元件的发光区的第一电极，所述像素驱动电路配置为驱动所述发光元件发光，其中，所述像素驱动电路包括驱动子电路、数据写入子电路、补偿子电路、存储子电路、第一发光控制子电路、第二发光控制子电路、第一复位子电路以及第二复位子电路，所述驱动子电路与第一节点和第二节点电连接，并配置为在所述第一节点的电平的控制下，控制流经所述发光元件的驱动电流；所述数据写入子电路与所述第二节点电连接，且配置为接收扫描信号，且响应于所述扫描信号将数据信号写入所述驱动子电路，所述补偿子电路与所述第一节点和第三节点电连接，且配置为接收所述扫描信号，且响应所述扫描信号对所述驱动子电路进行阈值补偿，所述存储子电路与所述第一节点电连接，且被配置为存储所述数据信号，所述第一发光控制子电路与所述第二节点电连接，且配置为响应于发光控制信号将第一电源电压施加至所述驱动子电路，所述第二发光控制子电路与所述第三节点和第四节点电连接，且配置为响应于所述发光控制信号使得所述驱动电流可被施加至所述发光元件，所述第一复位子电路与所述第一节点电连接，且配置为响应于第一复位控制信号将第一复位电压施加到所述第一节点，所述第二复位子电路与所述第四节点电连接，且配置为响应于第二复位控制信号将第二复位电压施加到所述第四节点，所述驱动子电路包括第一晶体管，所述数据写入子电路包括第二晶体管，所述补偿子电路包括第三晶体管，所述存储子电路包括存储电容，所述第一发光控制子电路包括第四晶体管，所述第二发光控制子电路包括第五晶体管，所述第一复位子电路包括第六晶体管，所述第二复位子电路包括第七晶体管；多条复位信号线沿第一方向延伸，所述多条复位信号线的每条与位于一行的多个子像素的像素驱动电路一一对应电连接以提供复位信号；第一电极层，包括多条第一电源电压线、多条第一信号线、多个第一转接电极、多个第二转接电极以及多个第三转接电极，每个第一转接电极、每个第二转接电极以及每个第三转接电极位于所述多个子像素的每个的像素驱动电路中，其中，所述多条第一电源电压线，沿与所述第一方向不同的第二方向延伸，与所述多个子像素的像素驱动电路电连接，并配置为向所述像素驱动电路提供所述第一电源电压，所述多条第一信号线，沿所述第二方向延伸，并与所述多条第一电源电压线并排设置，配置为向所述多个子像素的像素驱动电路提供第一显示信号，所述每个第一转接电极沿所述第二方向延伸，并与所述第一晶体管和所述第三晶体管电连接，所述每个第二转接电极沿所述第二方向延伸，并与所述第六晶体管和所述复位信号线电连接，所述每个第三转接电极与所述第五晶体管和发光元件电连接；其中，所述多个子像素的每个的第一电极包括主体部，所述主体部包括第一主体子部和第二主体子部，所述第一主体子部和所述第二主体子部位于所述主体部的沿第二方向延伸的中心线的两侧，所述第一主体子部在所述衬底基板的板面上的正投影与所述第一电极层在所述衬底基板的板面上的正投影重叠部分的面积，与所述第二主体子部在所述衬底基板的板面上的正投影与所述第一电极层在所述衬底基板的板面上的正投影重叠部分的面积的比值取值范围为0.82至1.02。
例如，在本公开至少一实施例提供的显示基板中，相邻两条第一电源电压线之间的区域沿所述第一方向的宽度大于所述多个子像素的发光元件的发光区沿所述第一方向的宽度。
例如，在本公开至少一实施例提供的显示基板中，至少部分所述多个子像素的发光元件的发光区位于所述相邻两条第一电源电压线在所述衬底基板的板面上的正投影之间。
例如，在本公开至少一实施例提供的显示基板中，部分所述多个子像素的发光元件的发光区与所述多条第一电源电压线在所述衬底基板的板面上的正投影不重叠。
例如，在本公开至少一实施例提供的显示基板中，部分所述多个子像素的发光元件的发光区的沿第二方向延伸的中心线与所述多条第一电源电压线的其中之一在所述衬底基板的板面上的正投影至少部分重叠。
例如，在本公开至少一实施例提供的显示基板中，部分所述多个子像素的发光元件的发光区与所述多条第一电源电压线的至少之一在所述衬底基板的板面上的正投影部分重叠，所述多条第一电源电压线的至少之一在所述衬底基板的板面上的正投影，与部分所述多个子像素的发光元件的发光区重叠的部分关于所述发光区的沿所述第二方向延伸的中心线对称。
例如，本公开至少一实施例提供的显示基板还包括像素限定层，
所述像素限定层设置在所述多个子像素的像素驱动电路的远离所述衬底基板的一侧，所述像素限定层包括多个开口，
所述多个开口一一对应的位于所述多个子像素的发光元件中，所述多个开口的每个配置为露所述发光元件的第一电极的主体部，以形成所述发光元件的发光区。
例如，在本公开至少一实施例提供的显示基板中，所述相邻两条第一电源电压线之间的区域沿所述第一方向的宽度的取值范围为21-23微米，所述多个子像素的发光元件的发光区沿所述第一方向的宽度的取值范围为10-20.5微米。
例如，在本公开至少一实施例提供的显示基板中，所述相邻两条第一电源电压线沿所述第一方向对应位置的中心点之间的距离的取值范围为24-30微米；所述多条第一电源电压线的沿所述第一方向的宽度的取值范围为3.3-7.3微米。
例如，在本公开至少一实施例提供的显示基板中，部分所述多个子像素的发光元件的发光区与所述多条第一信号线在所述衬底基板的板面上的正投影不重叠。
例如，本公开至少一实施例提供的显示基板还包括排布为多行多列的多个子像素单元，所述多个像素单元的每个包括多个子像素，每个像素单元的子像素包括第一子像素、第二子像素以及第三子像素，所述第一子像素包括第一发光元件和第一像素驱动电路，所述第二子像素包括第二发光元件和第二像素驱动电路，所述第三子像素包括第三发光元件和第三像素驱动电路，所述第一发光元件的第一电极与第二发光元件的第一电极沿第二方向排布，所述第三发光元件的第一电极位于所述第一发光元件的第一电极与所述第二发光元件的第一电极的沿第一方向的一侧，所述第一子像素的第一电极在所述衬底基板的板面上的正投影，与所述第一像素驱动电路和所述第三像素驱动电路在所述衬底基板的板面上的正投影部分重叠，所述第二子像素的第一电极在所述衬底基板的板面上的正投影，与所述第一像素驱动电路和所述第三像素驱动电路在所述衬底基板的板面上的正投影部分重叠，所述第三子像素的第一电极在所述衬底基板的板面上的正投影，与所述第二像素驱动电路和所述第三像素驱动电路在所述衬底基板的板面上的正投影部分重叠。
例如，在本公开至少一实施例提供的显示基板中，所述第一发光元件的第一电极的第一主体子部在所述衬底基板的板面上的正投影，与电连接所述第三像素驱动电路的第一电源电压线和第一信号线在所述衬底基板的板面上的正投影部分重叠，所述第一发光元件的第一电极的第二主体子部在所述衬底基板的板面上的正投影，与电连接所述第一像素驱动电路的第一电源电压线在所述衬底基板的板面上的正投影部分重叠，其中，所述第二主体子部与电连接所述第一像素驱动电路的第一电源电压线在所述衬底基板的板面上的正投影重叠的部分大于，所述第一主体子部与电连接所述第三像素驱动电路的第一电源电压线在所述衬底基板的板面上的正投影重叠的部分。
例如，在本公开至少一实施例提供的显示基板中，所述第一发光元件的发光区与所述第一发光元件所在的子像素单元中的第一电源电压线在所述衬底基板的板面上的正投影不重叠。
例如，在本公开至少一实施例提供的显示基板中，所述多条第一电源电压线包括呈S型的弯折部分，所述第二发光元件的第一电极的第一主体子部在所述衬底基板的板面上的正投影，与电连接所述第三像素驱动电路的第一电源电压线的弯折部分和第一信号线在所述衬底基板的板面上的正投影部分重叠，所述第二发光元件的第一电极的第二主体子部在所述衬底基板的板面上的正投影，与电连接所述第一像素驱动电路的第一电源电压线的弯折部分、所述第一像素驱动电路的第一连接电极以及所述第一像素驱动电路的第二连接电极在所述衬底基板的板面上的正投影部分重叠。
例如，在本公开至少一实施例提供的显示基板中，所述第二像素驱动电路的第一连接电极沿所述第二方向的中心线与电连接所述第二像素驱动电路的第一信号线沿所述第二方向的中心线，关于所述第三发光元件的第一电极的主体部的沿所述第二方向的中心线对称，所述第三发光元件的第一电极的第一主体子部在所述衬底基板的板面上的正投影，与所述第二像素驱动电路的第一连接电极在所述衬底基板的板面上的正投影部分重叠，第三发光元件的第一电极的第二主体子部在所述衬底基板的板面上的正投影，与电连接所述第二像素驱动电路的第一信号线部分重叠，第三发光元件的第一电极的主体部的中心线与电连接所述第二像素驱动电路的第一电源电压线在所述衬底基板的板面上的正投影部分重叠。
例如，在本公开至少一实施例提供的显示基板中，所述第一子像素为红色子像素、所述第二子像素为绿色子像素，所述第三子像素为蓝色子像素。
本公开至少一实施例提供一种显示装置，包括上述任一项所述的显示基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种显示基板的示意图；
图2为本公开一实施例提供的一种显示基板的示意图；
图3为本公开一实施例提供的显示基板的像素单元的布局图；
图4A为本公开一实施例提供的显示基板中的像素驱动电路的示意图；
图4B为本公开另一实施例提供的显示基板中的像素驱动电路的示意图；
图4C为本公开一实施例提供的图4B所示像素驱动电路的时序信号图；
图5A为图3所示像素单元的半导体层的布局图；
图5B为图3所示像素单元的第一导电层的布局图；
图5C为图5A和图5B层叠之后的布局图；
图6A为图3所示像素单元的第二导电层的布局图；
图6B为图5A、图5B以及图6A层叠之后的布局图；
图7A为图3所示像素单元的绝缘层中过孔的布局图；
图7B为图5A、图5B、图6A以及图7A层叠之后的布局图；
图8A为图3所示像素单元的第一电极层的布局图；
图8B为图5A、图5B、图6A、图7A以及图8A层叠之后的布局图；
图9A为图3所示像素单元的第一过孔结构的布局图；
图9B为图5A、图5B、图6A、图7A、图8A以及图9A层叠之后的布局图；
图10A为图3所示像素单元的第二电极层的布局图；
图10B为图5A、图5B、图6A、图7A、图8A、图9A以及图10A层叠之后的布局图；
图11为本公开一实施例提供的一种显示基板的像素限定层的布局图；
图12为图3所示显示基板沿截线A-B的截面示意图；
图13为本公开一实施例提供的显示基板的像素单元的部分膜层结构的布局图；以及
图14为本公开一实施例提供的一种显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同。为了描述方便，在部分附图中，给出了“上”、“下”、“前”、“后”，本公开的实施例中，竖直方向为从上到下的方向，竖直方向为重力方向，水平方向为与竖直方向垂直的方向，从右到左的水平方向为从前到后的方向。
目前，在显示面板的围绕显示区的边框中，极致窄边框技术受限最大的主要还是下边框(例如设置数据驱动电路等的区域)的设计。减小下边框的尺寸，也是实现窄边框需要解决的问题。
图1为一种显示基板的示意图。如图1所示，显示基板1包括显示区AA和围绕显示区AA的周边区011。周边区011包括位于显示区AA一侧的下边框012。例如，下边框012包括扇出(Fanout)区FNT和邦定区COF。扇出区FNT位于显示区AA邦定区COF之间。邦定区COF配置为与信号输入元件邦定，例如，信号输入元件包括集成电路(IC)，又例如，信号输入元件包括数据驱动电路IC。扇出区FNT中包括与位于显示区AA的信号线电连接的多条走线，该多条走线还与邦定区COF的信号输入元件电连接。显示区AA包括多个阵列排布的用于显示画面的子像素。
无论是刚性OLED还是柔性OLED产品，下边框012的扇出区FNT都是与显示区AA相连接，显示区的位于靠近扇出区FNT的一行子像素的金属层(例如子像素的发光元件的阳极层)伸出显示区AA的距离也会占用了下边框012的位置，所以，可以通过排布显示区AA的子像素的发光元件的阳极层的相对位置，减小缩减显示面板的下边框。
本公开至少一实施例提供一种显示基板，该显示基板包括：衬底基板以及多条复位信号线。衬底基板包括显示区，显示区包括排布为多行多列的多个像素单元，多个像素单元的每个包括多个子像素，多个子像素的每个包括像素驱动电路和发光元件，发光元件包括发光区和位于所述发光元件的发光区的第一电极，像素驱动电路配置为驱动发光元件发光，以及多条复位信号线，多条复位信号线沿第一方向延伸，且多条复位信号线的每条与每行像素单元的像素驱动电路一一对应电连接以提供复位信号，多个像素单元的子像素的发光元件的第一电极在所述衬底基板的板面上的正投影，与多个像素单元的子像素的像素驱动电路在衬底基板的板面上的正投影至少部分重叠，并且位于与多个像素单元的子像素的像素驱动电路电连接的复位信号线的同一侧。
上述实施例提供的显示基板中，多个像素单元的子像素的发光元件的第一电极，与多个像素单元的子像素的像素驱动电路在衬底基板的板面上的正投影至少部分重叠，并位于与多个像素单元的子像素的像素驱动电路电连接的复位信号线的同一侧，使得像素单元的子像素的第一电极都位于复位信号线的像素驱动电路所在侧，从而子像素的发光元件不会占用下边框的空间，可以减小下边框的尺寸，有利于实现窄边框。
本公开至少一实施例还提供一种包括上述显示基板的显示装置。
下面结合附图对本公开的实施例及其示例进行详细说明。
图2为本公开一实施例提供的一种显示基板的示意图；图3为本公开一实施例提供的显示基板的像素单元的布局图。
如图2所示，显示基板1包括衬底基板包括显示区101和周边区102。显示区101包括多个子像素100。周边区102包括邦定区103。邦定区103位于显示区101的一侧(例如图中下方)。例如，多个子像素100沿第一方向Y和第二方向X排布为多行多列。该第一方向Y和第二方向X不同，例如二者正交。
每个子像素100包括发光元件120(如图12所示)和驱动发光元件120发光的像素驱动电路105(如图4A所示)。例如，多个像素驱动电路105沿第一方向Y和第二方向X排列为阵列。例如，子像素可以按照传统的RGB的方式。在其它实施例中，子像素还可以子像素共享的方式(例如pentile)构成像素单元以实现全彩显示，本公开不限于子像素的排列方式。
例如，如图2所示，显示基板1还包括位于显示区101中的多条栅线12(例如扫描信号线、发光控制线、复位控制线等)、多条数据线11以及多个像素区，每个像素区中对应设置一个子像素100。例如，该栅线12沿第一方向Y延伸，该数据线11沿第二方向X延伸。图2中只是示意出了栅线12、数据线11以及子像素100在显示基板中的大致的位置关系，具体可以根据实际需要进行设计。
该像素驱动电路105例如为2T1C(即两个晶体管和一个电容)像素驱动电路、4T2C、5T1C、7T1C等nTmC(n、m为正整数)像素驱动电路。并且不同的实施例中，该像素驱动电路105还可以进一步包括补偿子电路，该补偿子电路包括内部补偿子电路或外部补偿子电路，补偿子电路可以包括晶体管、电容等。例如，根据需要，该像素驱动电路105还可以进一步包括复位电路、发光控制子电路、检测电路等。
例如，该显示基板1还可以包括位于周边区102中的栅极驱动电路13和位于邦定区103中的数据驱动电路14。该栅极驱动子电路13通过栅线12与像素驱动电路105电连接以提供各种扫描信号(例如，栅极扫描信号、发光控制信号、复位控制信号等)，该数据驱动电路14通过数据线11与像素驱动电路105电连接以提供数据信号。其中，图2中示出的栅极驱动电路13和数据驱动电路14、栅线12以及数据线11在显示基板中的位置关系只是示例，实际的排布位置可以根据需要进行设计。
例如，显示基板1还可以包括控制电路(未示出)。例如，该控制电路配置为控制数据驱动电路14施加该数据信号，以及控制栅极驱动子电路施加该扫描信号。该控制电路的一个示例为时序控制电路(T-con)。控制电路可以为各种形式，例如包括处理器和存储器，存储器包括可执行代码，处理器运行该可执行代码以执行上述检测方法。
例如，处理器可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其它形式的处理装置，例如可以包括微处理器、可编程逻辑控制器(PLC)等。
例如，存储装置可以包括一个或多个计算机程序产品，所述计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序指令，处理器可以运行该程序指令期望的功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据。
例如，如图3所示，显示区包括多个像素单元104，每个像素单元104包括多个子像素100。例如，像素单元104包括第一子像素1001、第二子像素1002和第三子像素1003。每个子像素100的发光元件120包括发光区1201。例如，第一子像素1001的发光元件120包括发光区1201a，第二子像素1002的发光元件包括发光区1201b，第三子像素1003的发光元件120包括发光区1201c。
例如，如图3所示，显示基板1还包括多条复位信号线RL。多条复位信号线RL沿第一方向Y延伸。多条复位信号线RL的每条与每行像素单元104的子像素100的像素驱动电路105一一对应电连接以提供复位信号(例如，复位电压)。例如，图3中示出两条复位信号线RL，位于图中下方的复位信号线RL，与第一子像素1001的像素驱动电路105a、第二子像素1002的像素驱动电路105a，以及和第三子像素1003的像素驱动电路105c电连接。
例如，如图3所示，像素单元104的各个子像素100的发光元件120的第一电极1202在衬底基板10的板面S上的正投影，分别与像素单元104的各个子像素100的像素驱动电路105在衬底基板10的板面S上的正投影至少部分重叠，并且位于与像素单元104的子像素100的像素驱动电路105电连接的复位信号线RL的同一侧。例如，第一子像素1001的第一电极1202a在衬底基板10的板面S上的正投影，与第一像素驱动电路105a和第三像素驱动电路105c在衬底基板10的板面S上的正投影部分重叠。第二子像素1002的第一电极1202b在衬底基板10的板面S上的正投影，与第一像素驱动电路105a和第三像素驱动电路105c在衬底基板10的板面S上的正投影部分重叠，第三子像素1003的第一电极1202c在衬底基板10的板面S上的正投影，与第二像素驱动电路105b和第三像素驱动电路105c在衬底基板10的板面S上的正投影部分重叠。第一子像素1001的第一电极1202a、第二子像素1002的第一电极1202b以及第三子像素1003的第一电极1202c在衬底基板10的板面S上的正投影位于复位信号线RL(位于图3的下方)的上侧，从而子像素100的发光元件120的第一电极1202在衬底基板的板面上的正投影，不会在垂直于复位信号线RL的方向上伸出复位信号线RL之外(例如，复位信号线RL的下方)，进而子像素100的发光元件120不会占用下边框的空间，可以减小下边框的尺寸，有利于实现窄边框。
例如，如图2所示，显示区101中的多个子像素100自靠近邦定区103的一侧向远离邦定区103的一侧排布为N行。N为大于等于2的整数。栅极驱动电路13自靠近邦定区103的一侧向远离邦定区103的一侧逐行扫描以驱动多个子像素100显示画面，例如逐行向多个子像素100提供扫描信号、发光控制信号、复位控制信号等。
例如，像素驱动电路105可以包括驱动子电路、数据写入子电路、补偿子电路以及存储子电路，根据需要还可以包括发光控制子电路、复位电路等。例如，发光控制子电路可以包括第一发光控制子电路和第二发光控制子电路。复位电路可以包括第一复位子电路和第二复位子电路。
图4A为本公开一实施例提供的显示基板中的像素驱动电路的示意图；图4B为本公开另一实施例提供的显示基板中的像素驱动电路的示意图。
如图4A所示，像素驱动电路105包括驱动子电路122和补偿子电路128。
例如，驱动子电路122与第一节点N1和第二节点N2电连接，并配置为在第一节点N1的电平的控制下，控制流经发光元件120的驱动电流。驱动子电路122包括控制端(控制电极)122a、第一端(第一电极)122b和第二端(第二电极)122c，且配置为与发光元件120连接并且控制流经发光元件120的驱动电流。驱动子电路122的控制端122a和第一节点N1连接，驱动子电路122的第一端122b和第二节点N2连接，驱动子电路122的第二端122c和第三节点N3连接。
例如，补偿子电路128与第一节点N1和第三节点N3电连接，且配置为接收扫描信号，且响应扫描信号对驱动子电路122进行阈值补偿。例如，扫描信号为扫描信号线提供的栅极扫描信号。补偿子电路128包括控制端(控制电极)128a、第一端(第一电极)128b和第二端(第二电极)128c，补偿子电路128的控制端128a配置为接收扫描信号Ga2，补偿子电路128的第一端128b和第二端128c分别与驱动子电路122的第二端122c和控制端122a电连接，补偿子电路128配置为响应于该扫描信号Ga2对该驱动子电路122进行阈值补偿。
例如，该像素驱动电路105还包括数据写入子电路126、存储子电路127、第一发光控制子电路123、第二发光控制子电路124、第一复位子电路125以及第二复位子电路129。
例如，数据写入子电路与第二节点N2电连接，且配置为接收扫描信号，且响应于扫描信号将数据信号写入驱动子电路数据122。写入子电路126包括控制端126a、第一端(第一电极)126b和第二端(第二电极)126c，该控制端126a配置为接收扫描信号Ga1，第一端126b配置为接收数据信号Vd，第二端126c与驱动子电路122的第一端122b(也即第二节点N2)连接。该数据写入子电路126配置为响应于该扫描信号Ga1将该数据信号Vd写入驱动子电路122的第一端122b。例如，数据写入子电路126的第一端126b与数据线1301(如图3所示)连接以接收该数据信号Vd，控制端126a与扫描信号线GL(如图3所示)连接以接收该扫描信号Ga1。例如，在数据写入及补偿阶段，数据写入子电路126可以响应于扫描信号Ga1而开启，从而可以将数据信号写入驱动子电路122的第一端122b(第二节点N2)，并将数据信号存储在存储子电路127中，以在例如发光阶段时可以根据该数据信号生成驱动发光元件120发光的驱动电流。
例如，扫描信号Ga1可以与扫描信号Ga2相同。例如扫描信号Ga1可以与扫描信号Ga2连接到相同的信号输出端。例如，扫描信号Ga1可以与扫描信号Ga2通过相同的扫描信号线GL传输。
在另一些示例中，扫描信号Ga1也可以与扫描信号Ga2不同。例如，扫描信号Ga1可以与扫描信号Ga2连接到不同的信号输出端。例如，扫描信号Ga1可以与扫描信号Ga2分别通过不同的扫描线传输。
例如，存储子电路127与第一节点N1电连接，且被配置为存储数据信号。存储子电路127包括第一端(也称第一存储电极)127a和第二端(也称第二存储电极)127b，该存储子电路的第一端127a配置为接收第一电源电压VDD，存储子电路的第二端127b与驱动子电路的控制端122a电连接。例如，在数据写入及补偿阶段，补偿子电路128可以响应于该扫描信号Ga2而开启，从而可以将数据写入子电路126写入的数据信号存储在该存储子电路127中；同时，补偿子电路128可以将驱动子电路122的控制端122a和第二端122c电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路122的输出得到补偿。
例如，在数据写入和补偿阶段，补偿子电路128可以响应于该扫描信号Ga2而开启，从而可以将数据写入子电路126写入的数据信号存储在该存储子电路127中。例如，同时在数据写入和补偿阶段，补偿子电路128可以将驱动子电路122的控制端122a和第二端122c电连接，从而可以使驱动子电路122的阈值电压的相关信息也相应地存储在该存储子电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动子电路122进行控制，使得驱动子电路122的输出得到补偿。
例如，第一发光控制子电路123与第二节点N2电连接，且配置为响应于发光控制信号将第一电源电压VDD施加至驱动子电路122。第一发光控制子电路123与驱动子电路122的第一端122b(第二节点N2)以及第一电源电压端VDD连接，且配置为响应于发光控制信号EM1将第一电源电压端VDD的第一电源电压VDD施加至驱动子电路122的第一端122b。例如，如图4B所示，第一发光控制子电路123和发光控制端EM1、第一电源电压端VDD以及第二节点N2连接。
例如，第二发光控制子电路124与第三节点N3和第四节N4点电连接，且配置为响应于发光控制信号使得驱动电流可被施加至发光元件120。第二发光控制子电路124和发光控制端EM2、发光元件120的第一端(第一电极)134以及驱动子电路122的第二端122c连接，且配置为响应于发光控制信号EM2使得驱动电流可被施加至发光元件122。
例如，在发光阶段，第二发光控制子电路123响应于发光控制端EM2提供的发光控制信号EM2而开启，从而驱动子电路122可以通过第二发光控制子电路123与发光元件120电连接，从而驱动发光元件120在驱动电流控制下发光；而在非发光阶段，第二发光控制子电路123响应于第二发光控制信号EM2而截止，从而避免有电流流过发光元件120而使其发光，可以提高相应的显示装置的对比度。
又例如，在初始化阶段，第二发光控制子电路124也可以响应于第二发光控制信号而开启，从而可以结合复位电路以对驱动子电路122以及发光元件120进行复位操作。
例如，发光控制信号EM2可以与发光控制信号EM1相同，例如发光控制信号EM2可以与发光控制信号EM1连接到相同的信号输出端，例如，发光控制信号EM2可以与发光控制信号EM1通过相同的发光控制线EML(如图3所示)传输。
在另一些示例中，发光控制信号EM2可以与发光控制信号EM1不同。例如，发光控制信号EM2可以与发光控制信号EM1分别连接到不同的信号输出端。例如，发光控制信号EM2可以与发光控制信号EM1分别通过不同的发光控制线传输。
例如，第一复位子电路125与第一节点N1电连接，且配置为响应于第一复位控制信号Rst1将第一复位电压Vinit1施加到第一节点N1。第一复位子电路125与第一复位电压端Vinit1以及驱动子电路122的控制端122a(第一节点N1)连接，且配置为响应于第一复位控制信号Rst1将第一复位电压Vinit1(即第一复位信号)施加至驱动子电路122的控制端122a。
例如，第二复位子电路129与第四节点N4电连接，且配置为响应于第二复位控制信号Rst2将第二复位电压Vinit2施加到第四节点N4。第二复位子电路129与第二复位电压端Vinit2以及发光元件122的第一端122b(第四节点N4)连接，且配置为响应于第二复位控制信号Rst2将第二复位电压Vinit2(即第二复位信号)施加至发光元件120的第一端134。
例如，第一复位子电路125和第二复位子电路129可以分别响应于第一复位控制信号Rst1和第二复位控制信号Rst2而开启，从而可以将分别将第二复位电压Vinit2施加至第一节点N1以及将第一复位电压Vinit1施加至发光元件120的第一端134，从而可以对驱动子电路122、补偿子电路128以及发光元件120进行复位操作，消除之前的发光阶段的影响。
例如，每行子像素100的第一复位控制信号Rst1以及第一复位电压Vinit1由与该行子像素100电连接的复位控制信号线RCL(如图3所示)和复位信号线RL提供。例如，每行子像素100的第二复位控制信号Rst2以及第二复位电压Vinit2由与该行子像素100的下一行子像素100电连接的复位控制信号线RCL(如图3所示)和复位信号线RL提供。
例如，发光元件120包括第一端(也称作第一电极)134和第二端(也称作第二电极)135，发光元件120的第一端134配置为与驱动子电路122的第二端122c连接，发光元件120的第二端135(例如第二电极)配置为与第二电源电压端VSS连接。例如，在一个示例中，如图4B所示，发光元件120的第一端134可以通过第二发光控制子电路124连接至第四节点N4。本公开的实施例包括但不限于此情形。
例如，在本公开实施例中，第二电源电压端VSS提供的第二电源电压VSS至发光元件120的第二端135。第一电源电压VDD为高电平，第二电源电压VSS为低电平。
需要注意的是，在本公开实施例的说明中，第一节点N1、第二节点N2、第三节点N3和第四节点N4并非一定表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。
需要说明的是，在本公开的实施例的描述中，符号Vd既可以表示数据信号端又可以表示数据信号的电平，同样地，符号Ga1、Ga2既可以表示扫描信号，也可以表示扫描信号端，Rst1、Rst2既可以表示第一复位控制端、第二复位控制端又可以表示第一复位控制信号、第二复位控制信号，符号Vinit1、Vinit2既可以表示第一复位电压端和第二复位电压端又可以表示第一复位电压和第二复位电压，符号VDD既可以表示第一电源电压端又可以表示第一电源电压，符号VSS既可以表示第二电源电压端又可以表示第二电源电压。以下各实施例与此相同，不再赘述。
如图4B所示，该像素驱动电路105包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7以及包括存储电容Cst。例如，第一晶体管T1被用作驱动晶体管，其他的第二晶体管至第七晶体管被用作开关晶体管。
例如，如图4B所示，驱动子电路122可以实现为第一晶体管T1。第一晶体管T1的栅极作为驱动子电路122的控制端122a，和第一节点N1连接。第一晶体管T1的第一极作为驱动子电路122的第一端122b，和第二节点N2连接；第一晶体管T1的第二极作为驱动子电路122的第二端122c，和第三节点N3连接。
例如，如图4B所示，数据写入子电路126可以实现为第二晶体管T2。第二晶体管T2的栅极和扫描信号线GL(扫描信号端Ga1)连接以接收扫描信号Ga1，第二晶体管T2的第一极和数据线1301(数据信号端Vd)连接以接收数据信号Vd，第二晶体管T2的第二极和驱动子电路122的第一端122b(第二节点N2)连接。
例如，如图4B所示，补偿子电路128可以实现为第三晶体管T3。第三晶体管T3的栅极、第一极和第二极分别作为该补偿子电路的控制电极128a、第一电极128b和第二电极128c。第三晶体管T3的栅极配置为和扫描信号线GL(扫描信号端Ga2)连接以接收扫描信号Ga2，第三晶体管T3的第一极和驱动子电路122的第二端122c(第三节点N3)连接，第三晶体管T3的第二极和驱动子电路122的控制端122a(第一节点N1)连接。
例如，如图4B所示，存储子电路127可以实现为存储电容Cst，该存储电容Cst包括第一电容电极Ca和第二电容电极Cb，该第一电容电极Ca和第一电源电压端VDD耦接，例如电连接，该第二电容电极Cb和驱动子电路122的控制端122a耦接，例如电连接。
例如，如图4B所示，第一发光控制子电路123可以实现为第四晶体管T4。第四晶体管T4的栅极和发光控制线EML(发光控制端EM1)连接以接收发光控制信号EM1，第四晶体管T4的第一极和第一电源电压端VDD连接以接收第一电源电压VDD，第四晶体管T4的第二极和驱动子电路122的第一端122b(第二节点N2)连接。
例如，发光元件120具体实现为发光二极管(LED)，例如可以是有机发光二极管(OLED)、量子点发光二极管(QLED)或者无机发光二极管，例如可以是微型发光二极管(Micro LED)或者微型OLED。例如，发光元件120可以为顶发射结构、底发射结构或双面发射结。该发光元件120可以发红光、绿光、蓝光或白光等。本公开的实施例对发光元件的具体结构不作限制。
例如，发光元件120的第一电极134(例如为阳极)和第四节点N4连接配置为通过第二发光控制子电路124连接到驱动子电路122的第二端122c，发光元件120的第二电极135(例如为阴极)配置为和第二电源电压端VSS连接以接收第二电源电压VSS，从驱动子电路122的第二端122c流入发光元件120的电路决定发光元件的亮度。例如第二电源电压端可以接地，即VSS可以为0V。例如，第二电压电源电压VSS可以为负电压。
例如，第二发光控制子电路124可以实现为第五晶体管T5。第五晶体管T5的栅极和发光控制线EML(发光控制端EM2)连接以接收发光控制信号EM2，第五晶体管T5的第一极和驱动子电路122的第二端122c(第三节点N3)连接，第五晶体管T5的第二极和发光元件120的第一端134(第四节点N4)连接。
例如，第一复位子电路125可以实现为第六晶体管T6，第二复位子电路实现为第七晶体管T7。第六晶体管T6的栅极配置为和第一复位控制端Rst1连接以接收第一复位控制信号Rst1，第六晶体管T6的第一极和第一复位电压端Vinit1连接以接收第一复位电压Vinit1，第六晶体管T6的第二极配置为和第一节点N1连接。第七晶体管T7的栅极配置为和第二复位控制端Rst2连接以接收第二复位控制信号Rst2，第七晶体管T7的第一极和第二复位电压端Vinit2连接以接收第二复位电压Vinit2，第七晶体管T7的第二极配置为和第四节点N4连接。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)，关闭电压为高电平电压(例如，5V、10V或其他合适的电压)；当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其他合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其他合适的电压)。例如，如图4B所示，该第一晶体管至第七晶体管T1-T7均为P型晶体管，例如为低温多晶硅薄膜晶体管。然而本公开实施例对晶体管的类型不作限制，当晶体管的类型发生改变时，相应地调整电路中的连接关系即可。
图4C为本公开一实施例提供的图4B所示像素驱动电路的时序信号图。以下结合图4C所示的信号时序图，对图4B所示的像素驱动电路的工作原理进行说明。
如图4C所示，每一帧图像的显示过程包括三个阶段，分别为初始化阶段1、数据写入及补偿阶段2、和发光阶段3。
如图4C所示，在本实施例中，扫描信号Ga1和扫描信号Ga2采用同一信号，发光控制信号EM1和发光控制信号EM2采用同一信号；且第二复位控制信号Rst2和扫描信号Ga1/Ga2的波形相同，也即第二复位控制信号Rst2、扫描信号Ga1/Ga2可以采用同一信号；本行子像素的第一复位电压Vinit1与上一行子像素的扫描信号Ga1/Ga2的波形相同，也即采用同一信号。然而，这并不作为对本公开的限制，在其它实施例中，可以采用不同的信号分别作为扫描信号Ga1、扫描信号Ga2、第一复位控制信号Rst1、第二复位控制信号Rst2，采用不同的信号分别作为发光控制信号EM1和发光控制信号EM2。
在初始化阶段1，输入第一复位控制信号Rst1以开启第六晶体管T6，将第一复位电压Vinit1施加至第一晶体管T1的栅极，从而对该第一节点N1复位。
在数据写入及补偿阶段2，输入扫描信号Ga1\Ga2以及数据信号Vd，第二晶体管T2和第三晶体管T3开启，数据信号Vd由第二晶体管T2写入第二节点N2，并经过第一晶体管T1和第三晶体管T3对第一节点N1充电，直至第一节点N1的电位变化至Vd+Vth时第一晶体管T1截止，其中Vth为第一晶体管T1的阈值电压。该第一节点N1的电位存储于存储电容Cst中得以保持，也就是说将带有数据信号和阈值电压Vth的电压信息存储在了存储电容Cst中，以用于后续在发光阶段时，提供灰度显示数据和对第一晶体管T1自身的阈值电压进行补偿。
在数据写入极补偿阶段2，还可以输入第二复位控制信号Rst2以开启第七晶体管T7，将第二复位电压Vinit2施加至第四节点N4，从而对该第四节点N4复位。例如，对该第四节点N4的复位也可以在初始化阶段1进行，例如，第一复位控制信号Rst1和第二复位控制信号Rst2可以相同。本公开实施例对此不作限制。
在发光阶段3，输入发光控制信号EM1\EM2以开启第四晶体管T4、第五晶体管T5和第一晶体管T1，第五晶体管T5将驱动电流施加至OLED以使其发光。流经OLED的驱动电流I的值可以根据下述公式得出：
I＝K(VGS-Vth)2＝K[(Vdata+Vth-VDD)-Vth]2＝K(Vdata-VDD)2，其中，K为第一晶体管的导电系数。
在上述公式中，Vth表示第一晶体管T1的阈值电压，VGS表示第一晶体管T1的栅极和源极(这里为第一极)之间的电压，K为与第一晶体管T1本身相关的一常数值。从上述I的计算公式可以看出，流经OLED的驱动电流I不再与第一晶体管T1的阈值电压Vth有关，由此可以实现对该像素驱动电路的补偿，解决了驱动晶体管(在本公开的实施例中为第一晶体管T1)由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流I的影响，从而可以改善采用其的显示装置的显示效果。
以下以图4B所示像素驱动电路为例、并结合图3、图5A至图13对本公开至少一实施例提供的显示基板的结构进行示例性说明。
如图3所示，第一子像素1002包括第一像素驱动电路105a(图中大虚线框所示的区域)和第一发光元件，第二子像素1002包括第二像素驱动电路105b和第二发光元件，第三子像素1003包括第三像素驱动电路105c和第三发光元件。
第一子像素1002的第一像素驱动电路105a、第二子像素1002的第二像素驱动电路105b以及第三子像素1003的第三像素驱动电路105c沿第一方向Y并排相邻设置。第一像素驱动电路105a位于图中的右侧，第二像素驱动电路105b位于图中的左侧，第三像素驱动电路105c位于图中的中间(第一像素驱动电路105a和第二像素驱动电路105b之间)，本公开实施例不以第一子像素1002、第二子像素1002以及第三子像素1003的驱动电路排列顺序为限。第一子像素1002的第一发光元件的第一电极(例如阳极)1202a与第二子像素1002的第二发光元件的第一电极1202b沿第二方向X排布(例如，如图所示的，第一电极1202a位于第一电极1202b的上方)，第三子像素1003的第三发光元件的第一电极1202c位于，第一发光元件的第一电极1202a和第二发光元件的第一电极1202b的沿第一方向Y的一侧(左侧)。
在一些实施例中，各子像素的像素驱动电路除与发光元件的连接结构外，可以具有完全相同的结构，即像素驱动电路在行和列方向重复排列，不同子像素的与发光元件的连接结构根据各个子像素的发光结构的电极的布置形状和位置可以不同。在一些实施例中，不同颜色子像素的像素驱动电路的大致框架例如各个信号线的形状和位置基本相同，各个晶体管的相对位置关系也基本相同，但对于有些信号线或连接线的宽度、形状，或者某些晶体管的例如沟道尺寸、形状，或者用于与不同子像素的发光元件连接的连接线或者过孔位置等可以有不同，可以根据各个布局结构以及子像素排列进行调整。
例如，如图3所示，第一子像素1001的第一发光元件的第一电极1202a在衬底基板10的板面S上的正投影，与第一像素驱动电路105a和第三像素驱动电路105c在衬底基板10的板面S上的正投影部分重叠。例如，第一电极1202a设置在第一像素驱动电路105a和第三像素驱动电路105c上。第二子像素1002的第二发光元件的第一电极1202b在衬底基板10的板面S上的正投影，与第一像素驱动电路105a和第三像素驱动电路105c在衬底基板10的板面S上的正投影部分重叠。例如，第一电极1202b设置在第一像素驱动电路105a和第三像素驱动电路105c上。第三子像素1003的第三发光元件的第一电极1202c在衬底基板10的板面S上的正投影，与第二像素驱动电路105b和第三像素驱动电路105c在衬底基板10的板面S上的正投影部分重叠。例如，第一电极1202c设置在第二像素驱动电路105b和第三像素驱动电路105c上。如此，可以提高像素单元对排布空间的利用率。
例如，如图3所示，第一子像素1001、第二子像素1002、第三子像素1003为红色子像素、绿色子像素、蓝色子像素，例如分别配置为发红光、绿光和蓝光。像素单元104构成该显示基板1的一个重复单元。
图5A为图3所示像素单元的半导体层的布局图；图5B为图3所示像素单元的第一导电层的布局图；图6A为图3所示像素单元的第二导电层的布局图；图7A为图3所示像素单元的绝缘层中过孔的布局图；图8A为图3所示像素单元的第一电极层的布局图；图9A为图3所示像素单元的第一过孔结构的布局图；图10A为图3所示像素单元的第二电极层的布局图；图11为本公开一实施例提供的一种显示基板的像素限定层的布局图；图12为图3所示显示基板沿截线A-B的截面示意图。
结合图5A、图5B、图6A、图7A、图8A、图9A、图10A、图11以及图12可知，半导体层PL、第一栅绝缘层143、第一导电层GAT1、第二栅绝缘层144、第二导电层GAT2、层间绝缘层145、第一电极层SD、第二电极层EL、像素限定层147依次设置于衬底基板10上，以形成如图3所示的显示基板1的结构。
需要说明的是以上列举的膜层并不是显示基板1的所有膜层，显示基板1的膜层结构将在后续详细介绍。
图5A对应于图3示出了像素单元104中晶体管T1-T7的半导体层PL，图5B对应于图3示出了像素单元104中晶体管T1-T7的第一导电层(栅极层)GAT1，图5C为图5A和图5B层叠之后的布局图，图5C示出了半导体层PL和第一导电层GAT1。
为了方便说明，在以下的描述中用Tng、Tns、Tnd、Tna分别表示第n晶体管Tn的栅极、第一极、第二极和沟道区，其中n为1-7。
需要说明的是，本公开实施例中所称的“同层设置”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的结构，它们的材料可以相同或不同。本公开中的“一体的结构”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料可以相同或不同。
例如，如图5A所示，半导体层PL包括第一晶体管到第七晶体管T1-T7的有源层T1a-T7a。该第一晶体管到第七晶体管T1-T7的有源层T1a-T7a彼此连接为一体的结构。例如，每一列子像素中的半导体层PL为彼此连接的一体的结构，相邻两列子像素中的半导体层彼此间隔。
例如，半导体层PL的材料包括多晶硅或氧化物半导体(例如，氧化铟镓锌)。
如图5A所示，在一个子像素中，例如以第二子像素1002为例。图中示出了晶体管T1-T7的有源层T7a的位置，图中小虚线框部分为晶体管T1-T7的有源层T7a的沟道区，例如与栅极层交叠的区域所在的位置。其中第三晶体管T3的有源层包括两个沟道区T3a，例如第三晶体管T3实现为双栅结构，以提高第三晶体管T3的开关能力，防止在第三晶体管T3的关态发生漏电流。第六晶体管T6的有源层也包括两个沟道区T6a，例如第六晶体管T6实现为双栅结构，以提高第六晶体管T6的开关能力，防止在第六晶体管T6的关态发生漏电流。采用双栅结构提高第三晶体管T3和第六晶体管T6的栅控能力，有助于降低晶体管的漏电流从而有助于保持N1节点的电压，从而在补偿阶段，第一晶体管T1的阈值电压有助于得到充分补偿，进而提高发光阶段显示基板的显示均一性。
例如，如图5B以及图5C所示，第一导电层GAT1包括多条第一走线GL(例如为扫描信号线)、多条第二走线EML(例如为发光控制信号线)以及多条第三走线RCL(例如为复位控制信号线)。多条第一走线GL、多条第二走线EML以及多条第三走线RCL沿第一方向Y延伸，并分别配置为向多个像素单元104的每个的像素驱动电路105提供扫描信号Ga1/Ga2、发光控制信号EM1/EM2以及复位控制信号。例如，位于图中大虚线框中的像素驱动电路105的第六晶体管T6与电连接该行像素驱动电路105(例如像素驱动电路105b)的第三走线RCL电连接，第六晶体管T6接收第一复位控制信号Rst1。例如，图中大虚线框中的像素驱动电路105的第七晶体管T7接收第二复位控制信号Rst2。例如，第七晶体管T7接收与下一行像素驱动电路电连接的第三走线RCL(图中的中间)提供的复位控制信号。
需要说明的是，本公开实施例中，行的排布方向按照图中自下而上的方式，也即从靠近邦定区103的一侧开始逐行布置。
例如，第一导电层GAT1的材料包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。
例如，如图3以及图5C所示，相邻的两条复位信号线RCL之间设置一条第一走线GL、一条第二走线EML以及一条第三走线RCL。例如，位于一行的像素驱动电路105与一条第一走线GL、一条第二走线EML以及一条第三走线RCL电连接。如图所示的，第二走线EML位于第三走线RCL远离邦定区103的一侧，第一走线GL位于第二走线EML和第三走线RCL之间。例如，在位于一行的像素驱动电路105中，沿第二方向X，第一走线GL位于中间，第二走线EML位于第一走线GL的上方，第三走线RCL位于第二走线EML的下方。
例如，根据上述第一走线GL、第二走线EML以及第三走线RCL的位置关系，栅极驱动电路13采用自下而上的驱动方式。多条第一走线GL、多条第二走线EML以及多条第三走线RCL与栅极驱动电路13电连接。栅极驱动电路13自靠近邦定区103的一侧向远离邦定区103的一侧(即自下而上)逐行向多个子像素驱动电路105提供扫描信号、发光控制信号以及复位控制信号。
例如，如图5C所示，图中用小虚线框示出了一个子像素100中第一晶体管到第七晶体管T1-T7的栅极T1g-T7g。
例如，如图5C所示，第一导电层GAT1还包括第一晶体管到第七晶体管T1-T7的栅极T1g-T7g以及存储电容Cst的第二电容电极Cb。例如，该显示基板1采用自对准工艺，利用第一导电层GAT1作为掩膜对该半导体层PL进行导体化处理(例如掺杂处理)，使得该半导体层PL未被该第一导电层GAT1覆盖的部分被导体化，从而各晶体管的有源层位于沟道区两侧的部分被导体化而分别形成该晶体管的第一极和第二极。
例如，如图3、图5A以及图5C所示，第三晶体管T3的栅极包括两个栅极T3g。该两个沟道区T3a、第一极T3s和第二极T3d位于同一半导体层PL中并一体成型，通过选择性的导体化处理(例如离子注入)而具有不同的导电性能。例如，两个沟道区T3a分别被两个栅极T3g所遮挡。也即，两个沟道区T3a在衬底基板10上的正投影位于两个栅极T3g在衬底基板10的正投影内。
例如，如图5B以及图5C所示，第一晶体管T1的栅极T1g充当该存储电容Cst的第二电容电极Cb，以节省排布空间。
例如，图3以及图5C所示，第二晶体管T2和第三晶体管T3位于第一晶体管T1的靠近邦定区103的一侧，即位于第一晶体管T1的下方。例如，第二晶体管T2和第三晶体管T3沿一方向Y并排设置，以与第一走线GL电连接。第一走线GL与半导体层PL交叠的部分实现为第二晶体管T2的栅极T2g和第三晶体管T3的栅极T3g。第四晶体管T4和第五晶体管T5位于第一晶体管T1远离邦定区103的一侧，即位于第一晶体管T1的上方。例如，第四晶体管T4和第五晶体管T5沿一方向Y并排设置，以与第二走线EML电连接。第二走线EML与半导体层PL交叠的部分实现为第四晶体管T4的栅极T4g和第五晶体管T5的栅极T5g。第六晶体管T6位于第二晶体管T2和第三晶体管T3靠近邦定区103的一侧，即位于第二晶体管T2和第三晶体管T3的下方。第七晶体管T7位于第四晶体管T4和第五晶体管T5远离103邦定区的一侧。图中下方的第三走线RCL与半导体层PL交叠的部分实现为第六晶体管T6的栅极T6g。位于图中的中间位置(也即位于下一行)的第三走线RCL与半导体层PL交叠的部分实现为第七晶体管T7的栅极T7g。
例如，如图6A所示，第二导电层GAT2包括屏蔽电极171、第一电容极板Ca以及多条复位信号线RL。图6B为图5A、图5B以及图6A层叠之后的布局图。
例如，第一导电层GAT2的材料包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。
例如，如图6A以及图6B所示，该第一电容电极Ca在垂直于衬底基板101的方向上与第二电容电极Cb(也即第一晶体管T1的栅极T1g)重叠从而形成存储电容Cst。例如，该第一电容电极Ca包括开口H1，开口H1暴露出该第一晶体管T1的栅极T1g的至少部分，以便于该栅极T1g与其它结构电连接。例如，位于同一像素行的子像素的第一电容电极Ca彼此连接为一体的结构。
例如，如图5C、6A以及图6B所示，屏蔽电极171大致呈“手枪”型。屏蔽电极171包括沿第一方向Y延伸的部分以及沿第二方向X弯折延伸的部分。屏蔽电极171的沿第二方向X弯折延伸的部分与第二晶体管T2的第一极T2s在垂直于衬底基板10的方向上重叠从而可以保护该第二晶体管T2的第一极T2s中的信号不受其它信号的干扰。由于该第二晶体管T2的第一极T2s配置为接收数据信号Vd，而该数据信号Vd决定了该子像素的显示灰阶，因此该屏蔽电极221提高了数据信号的稳定性，从而提高了显示性能。
例如，结合参考图5C和图6B，屏蔽电极171的沿第二方向X弯折延伸的部分与第六晶体管T6的第二极T6d在垂直于衬底基板10的方向上至少部分重叠，以提高该第二极T6d中信号的稳定性，从而提高第六晶体管T6的稳定性，进一步稳定了第一晶体管T1的栅极电压。
例如，结合参照图5C和图6B，该屏蔽电极171的沿第一方向Y延伸的部分还延伸至相邻的子像素(例如第二像素驱动电路105b中的屏蔽电极171延伸至第三像素驱动电路105c中)并与相邻的子像素中的第三晶体管T3的两个沟道区T3a之间的导电层PL的导电区在垂直于衬底基板10的方向上至少部分重叠，以提高该导电区中信号的稳定性，从而提高第三晶体管T3的稳定性，进一步稳定了第一晶体管T1的栅极电压。
例如，屏蔽电极171和与之正对(重叠)的第二晶体管T2的第一极T2s或第三晶体管T3的两个沟道区T3a之间的导电区或第六晶体管T6的第二极T6d形成稳定电容。屏蔽电极171配置为加载固定电压，由于电容两端的压差不能突变，因此提高了第二晶体管T2的第一极T2s、第三晶体管T3的导电区T3c及第六晶体管T6的第二极T6d上电压的稳定性。例如，屏蔽电极171与第三导电层SD(如图8A所示)中的第一电源电压线1302(例如，第一电源电压线1302a)电连接以加载第一电源电压VDD。
例如，图6A和图6B所示，图中下方的复位信号线RL与第一子像素1001的像素驱动电路105a、第二子像素1002的像素驱动电路105a，以及和第三子像素1003的像素驱动电路105c电连接。复位信号线RL传输第一复位电压Vinit1，位于图中中间(也即下方的复位信号线RL的下一行)的复位信号线RL传输第二复位电压Vinit2。例如，复位信号线RL位于其所在行子像素单元104的靠近第一邦定区103的一侧(即下方)，结合图3所示，可以使子像素100的发光元件120的第一电极1202不能伸出复位信号线RL之外(例如，复位信号线RL的下方)，进而子像素100的发光元件120不会占用下边框的空间，可以减小下边框的尺寸，有利于实现窄边框。
图7A为图3所示像素单元的绝缘层中的过孔的布局图。第一电极层SD在图8A中示出。如图7A以及图12所示，图7A中示出的第一过孔VH1、第二过孔VH2、第三过孔VH3、第四过孔VH4、第五过孔VH5、第六过孔VH6、第七过孔VH7、第八过孔VH8、第九过孔VH9、第六过孔VH6’以及第七过孔VH7’。第二过孔VH2、第四过孔VH4至第八过孔VH8、第六过孔VH6’以及第七过孔VH7’为贯穿第一栅绝缘层142、第二栅绝缘层143以及层间绝缘层144的过孔，第一过孔VH1为贯穿层间绝缘层145以及第二栅绝缘层143的过孔。第三过孔VH3和第九过孔VH9为贯穿层间绝缘层145的过孔。
图7B为图5A、图5B、图6A以及图7A层叠之后的布局图。结合图5C以及图7B，第一过孔VH1穿过第一电容电极Ca的第一开口H1，第一过孔VH1连接第一晶体管T1的栅极T1g(也即第二电容电极Cb)。第二过孔VH2与第三晶体管T3的第二极T3d的位置对应，以连接第三晶体管T3的第二极T3d。第三过孔VH3位于第一电容电极Ca上，以连接第一电容电极Ca。第四过孔VH4与第五晶体管T5的第一极T5s的位置对应，以连接第五晶体管T5的第一极T5s。第五过孔VH5与第四晶体管T4的第一极T4s的位置对应，以连接第四晶体管T4的第一极T4s。第六过孔VH6与第六晶体管T6的第二极T6d的位置对应，以连接第六晶体管T6的第二极T6d。第七过孔VH7位于电连接第六晶体管T6的复位信号线RL(图3中下方)上，以与电连接第六晶体管T6的复位信号线RL连接。第八过孔VH8与第二晶体管T2的第一极T2s的位置对应，以连接第二晶体管T2的第一极T2s。第九过孔VH9位于屏蔽电极171上，以连接屏蔽电极171。第六过孔VH6’与第七晶体管T7的第一极T6s的位置对应，以连接七晶体管T7的第一极T6s。第七过孔VH7’位于电连接第七晶体管T7的复位信号线RL(位于图3中的中间位置，也即第六晶体管T6所在像素单元的下一行)上，以与电连接第七晶体管T7的复位信号线RL连接。
图8B为图5A、图5B、图6A、图7A以及图8A层叠之后的布局图。
例如，如图8A以及图8B所示，第一电极层SD包括多条第一电源电压线1302、多条第一信号线1301(例如数据线)、多个第一转接电极TS1、多个第二转接电极TS2以及多个第三转接电极TS3。例如，每个第一转接电极TS1、每个第二转接电极TS2以及每个第三转接电极TS3位于多个子像素100的每个的像素驱动电路105。多条第一电源电压线1302沿第二方向X延伸，并与多条第一信号线1301并排设置，配置为向多个像素单元100的每个的像素驱动电路105提供第一电源电压VDD。每个像素驱动电路105位于相邻的两条第一信号线1301之间。
例如，第一电极层SD的材料包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。
例如，如图8A所示，第一像素驱动电路105a中设置第一转接电极TS1a、第二转接电极TS1a以及第三转接电极TS1a。第二像素驱动电路105b中设置第一转接电极TS1b、第二转接电极TS1b以及第三转接电极TS1b。第三像素驱动电路105c中设置第一转接电极TS1c、第二转接电极TS1c以及第三转接电极TS1c。例如，第一转接电极TS1a、第一转接电极TS1b以及第一转接电极TS1c的形状相同延伸方向相同。例如，第二转接电极TS2a、第二转接电极TS2b以及第二转接电极TS2c的形状相同延伸方向相同。例如，第三转接电极TS3a、第三转接电极TS3b以及第三转接电极TS3c的形状相同和延伸方向不完全相同。例如，第一像素驱动电路105a的第三转接电极TS1a沿第一方向Y延伸，第二像素驱动电路105b的第三转接电极TS1b和的第一转接电极TS1c沿第二方向X延伸。
例如，如图8A以及图8B所示，第一电源电压线1302a和第一信号线1301a(图中右侧)与第一像素驱动电路105a电连接。第一电源电压线1302b和第一信号线1301b(图中左侧)与第二像素驱动电路105b电连接。第一电源电压线1302c和第一信号线1301c(图中的中间)与第三像素驱动电路105c电连接。
例如，如图8B所示，第一转接电极TS1与第一晶体管T1和第三晶体管T3电连接。例如，第一转接电极TS1的一端通过第一过孔VH1与第一晶体管T1的栅极T1g(也即第二电容电极Cb)连接，第一转接电极TS1的另一端通过第二过孔VH2与第三晶体管T3的第二极T3d连接。第一电源电压线1302通过第三过孔VH3与第一电容电极Ca连接，以将第一电源电压VDD传输至第一电容电极Ca。第三转接电极TS3通过四过孔VH4与第五晶体管T5的第一极T5s连接。第一电源电压线1302通过第五过孔VH5与第四晶体管T4的第一极T4s连接，以将第一电源电压VDD传输至第一电容电极Ca。第二转接电极TS2的一端通过第六过孔VH6与第六晶体管T6的第二极T6d连接，第二转接电极TS2的另一端通过第七过孔VH7与电连接第六晶体管T6的复位信号线RL连接，从而将第一复位电压Vinin1传输至第六晶体管T6。第一信号线1301通过第八过孔VH8与第二晶体管T2的第一极T2s连接，已将数据信号Vd传输至第二晶体管T2。第一电源电压线1302通过第九过孔VH9与屏蔽电极171连接，以加载第一电源电压VDD至屏蔽电极171。下一行子像素的第二转接电极TS2的一端通过第六过孔VH6’与第七晶体管T7的第一极T6s连接，下一行子像素的第二转接电极TS2的另一端通过第七过孔VH7’与电连接第六晶体管T6的复位信号线RL的下一行复位信号线RL(位于图8B中的中间位置)，从而将第二复位电压Vinin2传输至第七晶体管T7。
图9A为图3所示像素单元的第一过孔结构的布局图。图9B为图5A、图5B、图6A、图7A、图8A以及图9A层叠之后的布局图。如图9A以及图9B所示，子像素100包括第一过孔结构1205。发光元件120的第一电极1202通过第一过孔结构1205与该子像素100的像素驱动电路105电连接。例如，再结合图3所示，在一个像素单元104中，第一像素驱动电路105a通过第一过孔结构1205a与第一发光元件的第一电极1202a电连接，第二像素驱动电路105b通过第一过孔结构1205b与第二发光元件的第一电极1202b电连接，第三像素驱动电路105c电连接通过第一过孔结构1205c与第三发光元件的第一电极1202c电连接。
例如，如图9A和图5C所示，多个像素单元的发光元件的第一过孔结构1205a/1205b/1205c位于驱动子电路的第一晶体管T1的远离邦定区的一侧。从而在第二方向X上，节省第一过孔结构1205a/1205b/1205c的排布空间，从而子像素的发光元件不会占用下边框的空间，可以减小下边框的尺寸，有利于实现窄边框。
例如，如图9A以及图9B所示，多个子像素100的发光元件120的第一过孔结构1205位于多个子像素100的发光元件120的发光区1201的同一侧，例如远离第一邦定区103的一侧(上方)。例如，第一过孔结构1205a、第一过孔结构1205b以及第一过孔结构1205c在图3中位于，第一子像素1001的发光区1201a、第二子像素1002的发光区1201b、第三子像素1003的发光区1201c的，例如远离第一邦定区103的一侧(上方)。如此，可以使得发光元件120的第一电极不从显示区的靠近第一邦定区103的边界伸出，减少下边框的尺寸。
图10A为图3所示像素单元的第二电极层的布局图。图10B为图5A、图5B、图6A、图7A、图8A、图9A以及图10A层叠之后的布局图。例如，如图10A以及图10B所示，第二电极层EL包括发光元件120的第一电极1202(例如，第一发光元件的第一电极1202a、第二发光元件的第一电极1202b以及第三发光元件的第一电极1202c)。例如，在一个像素单元104中。第一子像素1001的第一发光元件的第一电极1202a与第二子像素1002的第二发光元件的第一电极1202b沿第一方向X排列。第三子像素1003的第三发光元件的第一电极1202c位于第一电极1202a和第一电极1202b的一侧(例如左侧)。
例如，第二电极层EL的材料包括至少一种透明导电氧化物材料，包括氧化锢锡(ITO)、氧化锢锌(IZO)、氧化锌(ZnO)等。此外，第二电极层EL可以包括具有高反射率的金属作为反射层，诸如银(Ag)。
例如，如图10A以及图10B所示，第一发光元件的第一电极1202a包括第一主体部1211和突出部1212。第一发光元件的发光区1201a位于第一主体部1211中。突出部1212自第一主体部1211远离邦定区103的一侧(例如上侧，即靠近第一过孔结构1205a的一侧)沿第二方向X凸出，并配置为与第一发光元件的第一电极1202a和与第一像素驱动电路105a电连接的第一过孔结构1205a连接。如此，可以提高子像素排布空间的利用率。
例如，如图10A以及图10B所示，第二发光元件的第一电极1202b包括第二主体部1221和第一引线1222。第二发光元件的发光区1201b位于第二主体部1221中。第一引线1222自第二主体部1221远离邦定区103的一侧(例如左上侧)从第一发光元件的第一电极1202a和第三发光元件的第一电极1202c之间穿过，向靠近第一过孔结构1205b的一侧延伸。第一引线1222呈弯折走线，并配置为与第二发光元件的第一电极1202b和与第二像素驱动电路105b电连接的第一过孔结构1205b连接。第一引线1222在衬底基板10的板面S上的正投影与第一像素驱动电路105a和第二像素驱动电路105b在衬底基板10的板面S上的正投影部分交叠。如此，可以提高子像素排布空间的利用率，同时第二发光元件的第一电极1202b不占用下边框的空间。
例如，如图10A所示，第一引线1222包括第一线段1222A、第二线段1222B以及第三线段1222C。例如，第一引线1222呈多段弯折延伸的引线。第一线段1222A的靠近第二发光元件的第一电极1202b的一端与第二发光元件的第一电极1202b的第二主体部1221连接。第三线段1222C的远离第二发光元件的第一电极1202b的一端和与第二像素驱动电路105b电连接的第一过孔结构1205b连接。第二线段1222B的两端分别与第一线段1222A的另一端(靠近第二线段1222B的一端)和第三线段1222C的另一端(靠近第二线段1222B的一端)连接。第二线段1222B沿第二方向X延伸，第一线段1222A和第三线段1222C沿与第二方向X不同的方向延伸。也就是说，第一线段1222A斜向延伸，并与第二线段1222B之间存在一定的夹角，第三线段1222C斜向延伸，并与第二线段1222B之间存在一定的夹角，从而形成弯折延伸的结构，以提高空间利用率，使得线路排布更加紧密。
例如，如图10A所示，第一线段1222A的延伸方向与第二方向X(第二线段1222B的延伸方向)的夹角r1为120度至150度。第三线段1222C的延伸方向与第二方向X(第二线段1222B的延伸方向)的夹角r2为120度至150度。需要说明的是，在本公开实施例中，夹角r1和夹角r2为钝角。
例如，如图10A以及图10B所示，第三发光元件的第一电极1202c包括第三主体部1231和第二引线1232。第三发光元件的发光区1201c位于第三主体部1231中。第二引线1232自第三主体部1231远离邦定区103的一侧例如左上侧)向靠近第一过孔结构1205c的一侧延伸。第二引线1232斜向上走线，并配置为与第三发光元件的第一电极1202c和与第三像素驱动电路105c电连接的第一过孔结构1205c连接。第二引线1232在衬底基板10的板面S上的正投影与第二像素驱动电路105b和第三像素驱动电路105c在衬底基板的板面上的正投影部分交叠。如此，可以提高子像素排布空间的利用率，同时第三发光元件的第一电极1202b不占用下边框的空间。
例如，如图10A所示，第二引线1232在衬底基板10的板面S上的正投影和与电连接第二像素驱动电路105b的第一信号线1301b(图8A所示)在衬底基板10的板面S上的正投影部分交叠。例如，第一信号线1301沿第二方向X延伸，第二引线1232斜向延伸，第二引线1232和第一信号线1301在衬底基板10的板面S上的正投影交叉。
例如，如图10A以及图10B所示，第二发光元件的第一电极1202b还包括与第二主体部1221连接的至少一个第一遮光部1223，至少一个第一遮光部1223在衬底基板10的板面S上的正投影与第一像素驱动电路105a和第三像素驱动电路105b的第六晶体管T6在衬底基板10的板面S上的正投影至少部分重叠。如图中所示的至少一个第一遮光部1223包括两个第一遮光部1223。位于第二主体部1221的左侧的第一遮光部1223和第二主体部1221在衬底基板10的板面S上的正投影与，第三像素驱动电路105c的第六晶体管T6在衬底基板10的板面S上的正投影重叠。图中另一个第一遮光部1223和第二主体部1221在衬底基板10的板面S上的正投影与，第一像素驱动电路105a的第六晶体管T6在衬底基板10的板面S上的正投影重叠。由于当光照射到第六晶体管的栅极上时，第六晶体管的阈值电压会发生偏移。本公开实施例通过设置该第一电极1202b遮挡住该第六晶体管的栅极，提高了该第六晶体管的稳定性，从而提高了显示均一性。
例如，如图10A以及图10B所示，第二发光元件的第一电极1202b的第二主体部1221在衬底基板10的板面S上的正投影，与第一像素驱动电路105a的第三晶体管T3在衬底基板10的板面S上的正投影至少部分重叠。由于当光照射到第三晶体管的栅极上时，第三晶体管的阈值电压会发生偏移。本公开实施例通过设置该第一电极1202b遮挡住该第三晶体管的栅极，提高了该第三晶体管的稳定性，从而提高了显示均一性。
例如，如图10A以及图10B所示，第三发光元件的第一电极1202c还包括与第三主体部1231连接的至少一个第二遮光部1233，至少一个第二遮光部沿第一方向Y延伸1233，至少一个遮光部1233在衬底基板10的板面S上的正投影，与第二像素驱动电路105b的第三晶体管T3和第三像素驱动电路105c的第三晶体管T3在衬底基板10的板面S上的正投影至少部分重叠。例如，如图中所示的至少一个第二遮光部1233包括两个第二遮光部1233，分别位于第三主体部1231的左右两侧。位于第三主体部1231的左侧的第二遮光部1233在衬底基板10的板面S上的正投影与，第二像素驱动电路105b的第三晶体管T3在衬底基板10的板面S上的正投影重叠。图中另一个第二遮光部1233在衬底基板10的板面S上的正投影与，第三像素驱动电路105c的第三晶体管T3在衬底基板10的板面S上的正投影重叠。由于当光照射到第三晶体管T3的栅极上时，第三晶体管T3的阈值电压会发生偏移。本公开实施例通过设置该第一电极1202c遮挡住该第三晶体管T3的栅极，提高了该第三晶体管T3的稳定性，从而提高了显示均一性。
例如，如图10A以及图10B所示，第三发光元件的第一电极第一电极1202c还包括与第三主体部1231连接的第三遮光部1234。第三遮光部1234沿第二方向延伸，第三遮光部1234在衬底基板10的板面S上的正投影与第二像素驱动电路105b的第六晶体管T6在衬底基板10的板面S上的正投影至少部分重叠。由于当光照射到第六晶体管的栅极上时，第六晶体管的阈值电压会发生偏移。本公开实施例通过设置该第一电极1202c遮挡住该第六晶体管的栅极，提高了该第六晶体管的稳定性，从而提高了显示均一性。
例如，图11为本公开一实施例提供的一种显示基板的像素限定层的布局图。将图5A、图5B、图6A、图7A、图8A、图9A、图10A以及图11层叠之后得到图3。
例如，如图11、图3以及图12所示，显示基板1包括像素限定层147，像素限定层设置在多个子像素100的像素驱动电路105的远离衬底基板10的一侧。像素限定层147包括多个开口1471。多个开口1471一一对应的位于多个子像素100的发光元件120中，多个开口1471的每个配置为露发光元件120的第一电极1202，以形成发光元件120的发光区1201。例如，图11中开口1471a对应第一子像素1001的第一发光元件，以形成第一子像素1001的第一发光元件的发光区1201a。图11中开口1471b对应第二子像素1002的第二发光元件，以形成第二子像素1002的第二发光元件的发光区1201b。图11中开口1471c对应第三子像素1003的第三发光元件，以形成第三子像素1003的第三发光元件的发光区1201c。例如，发光区1201a和发光区1201b沿第二方向X排布，例如，发光区1201a沿第一方向Y的宽度X2和发光区1201b沿第一方向Y的宽度X3可以相等。例如，发光区1201c位于发光区1201a和发光区1201b的一侧(例如左侧)。例如发光区1201c沿第一方向Y的宽度X4大于发光区1201a沿第一方向Y的宽度X2和发光区1201b沿第一方向Y的宽度X3。
例如，在其它实施例中，发光区1201a沿第一方向Y的宽度X2和发光区1201b沿第一方向Y的宽度X3可以不相等，根据设计需求而定，本公开实施例不以此为限。
例如，如图3所示，第一子像素1001的第一发光元件的发光区1201a可以位于第一发光元件的第一电极1202a的主体部1211的中间位置，即发光区1201a与主体部1211的沿第二方向X的中心线重合。第二子像素1002的第二发光元件的发光区1201b可以位于第二发光元件的第一电极1202b的主体部1221的中间位置，即发光区1201b与主体部1221的沿第二方向X的中心线重合。第三子像素1003的第二发光元件的发光区1201c可以位于第三发光元件的第一电极1202c的主体部1231的中间位置，即发光区1201c与主体部1231的沿第二方向X的中心线重合。例如，在其它实施例中，发光元件的发光区的中心线也可以与发光元件的第一电极的中心线不重合，本公开实施例以此为限。
例如，如图12所示，发光元件120还包括发光层1203和第二电极1204(例如阴极)。发光层1203设置在开口1471中，第二电极1204设置在发光层1203和像素限定层147远离衬底基板10的一侧。例如，第二电极1204可以整面形成在显示基板1上。发光层1203在第一电极1201和第二电极1204电压差的作用下发光。
例如，对于OLED，发光层1203可以包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、蓝光，或可以发白光；并且，根据需要发光层还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层。对于QLED，发光层1203可以包括量子点材料，例如，硅量子点、锗量子点、硫化镉量子点、硒化镉量子点、碲化镉量子点、硒化锌量子点、硫化铅量子点、硒化铅量子点、磷化铟量子点和砷化铟量子点等，量子点的粒径为2-20nm。
例如，第二电极1204可以包括各种导电材料。例如，第二电极1204可以包括锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料。
例如，像素限定层147的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，或者包括氧化硅、氮化硅等无机绝缘材料，本公开的实施例对此不做限定。
例如，在一些示例中，多个子像素的每个的第一电极包括主体部，主体部包括第一主体子部和第二主体子部，第一主体子部和第二主体子部位于主体部的沿第二方向延伸的中心线的两侧。图13为本公开一实施例提供的显示基板的像素单元的部分膜层结构的布局图。如图10A以及图13所示，第一子像素1001的第一电极1202a的主体部1211包括第一主体子部1211a和第二主体子部1211b。第二子像素1002的第一电极1202b的主体部1221包括第一主体子部1221a和第二主体子部1221b。第三子像素1003的第一电极1202c的主体部1231包括第一主体子部1231a和第二主体子部1231b。在图13中，第一主体子部1211a和第二主体子部1211b位于主体部1211的沿第二方向X延伸的中心线C1的两侧，例如第一主体子部1211a和第二主体子部1211b可以视为第一电极1202a的左右对称的两部分。第一主体子部1221a和第二主体子部1221b位于主体部1221的沿第二方向X延伸的中心线C2的两侧，例如第一主体子部1221a和第二主体子部1221b可以视为第一电极1202b的左右对称两部分。第一主体子部1231a和第二主体子部1231b位于主体部1231的沿第二方向X延伸的中心线C3的两侧，例如第一主体子部1231a和第二主体子部1231b可以视为第一电极1202c的左右对称两部分。
例如，如图8A以及图13所示，第一主体子部(例如，第一主体子部1211a、第一主体子部1221a以及第一主体子部1231a)在衬底基板10的板面S上的正投影与第一电极层SD在衬底基板10的板面S上的正投影重叠部分的面积，与第二主体子部(例如，第二主体子部1211b、第二主体子部1221b以及第二主体子部1231b)在衬底基板10的板面S上的正投影与第一电极层SD在衬底基板10的板面S上的正投影重叠部分的面积的比值取值范围为0.82至1.02。也就是说，第一主体子部(例如，第一主体子部1211a、第一主体子部1221a以及第一主体子部1231a)和第一电极层SD中的第一电源电压线1302、第一信号线1301、第一转接电极TS1、第二转接电极TS2以及第三转接电极TS3交叠部分的面积，与第二主体子部(例如，第二主体子部1211b、第二主体子部1221b以及第二主体子部1231b)和第一电极层SD中的第一电源电压线1302、第一信号线1301、第一转接电极TS1、第二转接电极TS2以及第三转接电极TS3交叠部分的面积的比值取值范围约为0.82至1.02。例如，当该取值范围约为0.82至1.02时，第一电极层中的走线与发光区的主体部的两侧的交叠面积之间的差值较小，有利于提高发光元件的第一电极的主体部的平整度，以提高发光区的平整度，若该取值范围太小或太大，例如小于0.82或大于1.02，则第一电极层中的走线与发光区的主体部的两侧的交叠面积之间的差值较大，会使得发光元件的第一电极的主体部的平整度变差。至少部分多个子像素100的发光元件120的发光区1201与多条第一电源电压线1302在衬底基板10的板面S上的正投影不重叠。例如，第一子像素1001的发光区1201a与第一电源电压线1302a和第一电源电压线1302c在衬底基板10的板面S上的正投影不重叠。如此，可以减小发光元件的第一电极下方第一电极层中的走线出现的数量，并尽量在发光元件的第一电极的设置发光区的主体部的两侧，使第一电极层中的走线尽量对称出现，或者第一电极层中的走线与发光区的主体部的两侧的交叠面积之间的差值较小，进而提高发光元件的第一电极的主体部的平整度，以提高发光区的平整度，并有利于优化显示效果。
例如，在一些示例中，如图13所示，至少部分多个子像素100的发光元件的发光区1201位于相邻两条第一电源电压线1302在衬底基板10的板面S上的正投影之间。例如，第一子像素1001的发光区1201a位于第一电源电压线1302a和第一电源电压线1302c在衬底基板10的板面S上的正投影之间，以提高发光区1201a的平整度，并有利于优化显示效果。
例如，在一些示例中，如图13所示，部分多个子像素100的发光元件的发光区1201(例如发光区1201a)与多条第一电源电压线1302在衬底基板10的板面S上的正投影不重叠，以提高发光区的平整度，并有利于优化显示效果。
例如，在一些示例中，如图13所示，部分多个子像素100的发光元件的发光区1201与多条第一信号线1301在衬底基板10的板面S上的正投影不重叠。例如，第三子像素1003的发光区1201c与多条第一信号线1301在衬底基板10的板面S上的正投影不重叠，以提高发光区的平整度，并有利于优化显示效果。
例如，如图8A和图11所示，相邻两条第一电源电压线1302(例如第一电源电压线1302a和第一电源电压线1302c)之间的区域沿第一方向Y的宽度X1，大于多个子像素100的发光元件的发光区1201沿第一方向Y的宽度(例如，发光区1201a沿第一方向Y的宽度X2、发光区1201b沿第一方向Y的宽度X3以及发光区1201c沿第一方向Y的宽度X4)。例如，相邻两条第一电源电压线1302(例如第一电源电压线1302a和第一电源电压线1302c)之间的区域沿第一方向Y的宽度X1的取值范围约为21-23微米，例如X1的取值约为22微米。多个子像素100的发光元件的发光区1201沿第一方向Y的宽度(例如，发光区1201a沿第一方向Y的宽度X2、发光区1201b沿第一方向Y的宽度X3以及发光区1201c沿第一方向Y的宽度X4)的取值范围约为10-20.5微米。例如，发光区1201a沿第一方向Y的宽度X2的取值约为20.31微米，发光区1201b沿第一方向Y的宽度X3的取值约为20.31微米，发光区1201c沿第一方向Y的宽度X4取值约为11.69微米。如此，可以可以减小发光元件的第一电极下方第一电极层中的走线出现的数量，进而提高发光元件的第一电极的主体部的平整度，以提高发光区的平整度，并有利于优化显示效果。
需要说明的是，本公开实施例中，“约”字表示，数值范围或者数值的取值可以在例如±5％，又例如±10％范围内波动。
例如，如图8A和图11所示，相邻两条第一电源电压线1302(例如第一电源电压线1302a和第一电源电压线1302b)沿第一方向Y对应位置的中心点(例如中心点分别位于第一电源电压线1302a的中心线C6和第一电源电压线1302b的中心线C6’上)之间的距离X5的取值范围约为24-30微米，例如距离X5的取值约为26微米。多条第一电源电压线1302(例如第一电源电压线1302a、第一电源电压线1302b以及第一电源电压线1302c)的沿第一方向Y的宽度X6的取值范围约为3.3-7.3微米。
例如，如图8A所示，第一信号线1301(例如第一信号线1301a、第一信号线1301b以及第一信号线1301c)的沿第一方向Y的宽度的取值范围，例如约为1.5-2.5微米，该宽度的取值，例如约为2微米。例如，第一转接电极TS1的沿第一方向Y的宽度的取值范围，例如约为1.5-2.5微米，该宽度的取值，例如约为2微米。例如，第二转接电极TS2的沿第一方向Y的宽度的取值范围，例如约为1.5-2.5微米，该宽度的取值，例如约为2微米。
例如，如图13所示，部分多个子像素100的发光元件的发光区1201与多条第一电源电压线1301的至少之一在衬底基板10的板面S上的正投影部分重叠。多条第一电源电压线1301的至少之一在衬底基板10的板面S上的正投影，与部分多个子像素100的发光元件的发光区1201重叠的部分关于发光区1201的沿第二方向Y延伸的中心线对称。例如，第一子像素1001的发光区1201a可以向左右两侧延伸，以使得发光区1201a与第一电源电压线1301a和第一电源电压线1301c在衬底基板10的板面S上的正投影重叠的部分，关于发光区1201a的沿第二方向X的中心线对称。如此，提高发光区1201a的平整度，并有利于优化显示效果。
例如，如图13所示，第一子像素1001的第一发光元件的第一电极1202a的第一主体子部1211a在衬底基板10的板面S上的正投影，与电连接第三像素驱动电路105c的第一电源电压线1032c和第一信号线1031c在衬底基板10的板面S上的正投影部分重叠。第一电极1202a的第二主体子部1211b在衬底基板10的板面S上的正投影，与电连接第一像素驱动电路105a的第一电源电压线1302a在衬底基板10的板面S上的正投影部分重叠。例如，第一电源电压线1032c和第一信号线1031c出现在第一电极1202a的主体子部1211的左侧，第一电源电压线1302a出现在第一电极1202a的主体子部1211的右侧。第二主体子部1211b与第一电源电压线1302a在衬底基板10的板面S上的正投影重叠的部分大于，第一主体子部1211a与第一电源电压线1032c在衬底基板10的板面S上的正投影重叠的部分。也就是说，第一主体子部1211a与第一电源电压线1032c和第一信号线1031c在衬底基板10的板面S上的正投影重叠，以平衡第二主体子部1211b与第一电源电压线1302a在衬底基板10的板面S上的正投影重叠的部分。如此，提高发光区的平整度，并有利于优化显示效果。
例如，如图8A以及图8B所示，多条第一电源电压线包括呈S型的弯折部分1303。例如，与第一像素驱动电路105a电连接的第一电源电压线1302a包括弯折部分1303a。与第二像素驱动电路105b电连接的第一电源电压线1302b包括弯折部分1303b。与第三像素驱动电路105c电连接的第一电源电压线1302b包括弯折部分1303c。如图8B所示，弯折部分绕第二过孔VH2和第8过孔VH8走线，以防止信号串扰。
例如，如图13所示，第二子像素1002的第二发光元件的第一电极1202b的第一主体子部1231a在衬底基板10的板面S上的正投影，与电连接第三像素驱动电路105c的第一电源电压线1302c的弯折部分1303c和第一信号线1301c在衬底基板10的板面S上的正投影部分重叠。第一电极1202b的第二主体子部1231b在衬底基板10的板面S上的正投影，与电连接第一像素驱动电路105a的第一电源电压线1302a的弯折部分1303a、第一像素驱动电路105a的第一连接电极TS1a以及第一像素驱动电路105a的第二连接电极TS2a在在衬底基板10的板面S上的正投影部分重叠。例如，第一主体子部1231a和第一电源电压线1302c的弯折部分1303c在衬底基板10的板面S上的正投影重叠部分的面积，与第二主体子部1231b和第一电源电压线1302a的弯折部分1303a在衬底基板10的板面S上的正投影重叠部分的面积基本相等。第一主体子部1231a和第一信号线1301c在衬底基板10的板面S上的正投影重叠部分的面积，与第二主体子部1231b和第一连接电极TS1a以及第二连接电极TS2a在衬底基板10的板面S上的正投影重叠部分的面积基本相等。如此，提高发光区1201b的平整度，并有利于优化显示效果。
例如，如图13所示，第二像素驱动电路105b的第一连接电极TS1b沿第二方向X的中心线C4与电连接第二像素驱动电路105b的第一信号线1301b沿第二方向X的中心线C5，关于第三子像素1003的第三发光元件的第一电极1202c的主体部1221的沿第二方向X的中心线C3对称。第一电极1202c的第一主体子部1221a在衬底基板10的板面S上的正投影，与第二像素驱动电路105b的第一连接电极TS1b在衬底基板10的板面S上的正投影部分重叠。第一电极1202c的第二主体子部1221b在衬底基板10的板面S上的正投影，与电连接第二像素驱动电路105b的第一信号线1301b部分重叠。1301b的主体部1221的沿第二方向X的中心线C3与电连接第二像素驱动电路105b的第一电源电压线1302b在衬底基板10的板面S上的正投影部分重叠。例如，第一信号线1301b和第一连接电极TS1b对称出现在主体部1221的左右两侧的下方，第一电源电压线1302b位于第一电源电压线1302b的中间，以提高发光区1201c的平整度，并有利于优化显示效果。
例如，如图12所示，显示基板1还包括缓冲层141、阻挡层142、平坦化层144、隔垫物PS以及封装层148。
如图12所示，缓冲层141设置在衬底基板10上，缓冲层211作为过渡层，其即可以防止衬底基板中的有害物质侵入显示基板的内部，又可以增加显示基板中的膜层在衬底基板100上的附着力。阻挡层142设置在缓冲层141的远离衬底基板10的一侧。阻挡层142可以阻挡杂质或气体进入像素驱动电路。
例如，衬底基板10可以为玻璃板、石英板、金属板或树脂类板件等。例如，衬底基板的材料可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料，衬底基板10可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。
例如，例如，缓冲层141的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。
例如，如图12所示，第五晶体管T5的有源层T51和第一晶体管T1的有源层T11设置在阻挡层142远离衬底基板10的一侧。例如，有源层T51包括第五晶体管T5的沟道区T5a，有源层T11包括第一晶体管T1的沟道区T1a。第一栅绝缘层143设置在有源层T51和有源层T11的远离衬底基板10的一侧。有源层T51和有源层T11位于半导体层PL(如图5A所示)。第五晶体管T5的栅极T5g和第二电容电极Cb(也即第一晶体管T1的栅极T1g)设置在第一栅绝缘层143的远离衬底基板10的一侧。第五晶体管T5的栅极T5g和第二电容电极Cb(也即第一晶体管T1的栅极T1g)位于第一导电层GAT1(如图5B所示)。第二栅绝缘层144设置在第五晶体管T5的栅极T5g和第二电容电极Cb(也即第一晶体管T1的栅极T1g)的远离衬底基板10的一侧。第一电容电极Ca位于第二栅绝缘层144的远离衬底基板10的一侧。第一电容电极Ca位于第二导电层GAT2(如图6A所示)。层间绝缘层145设置在第一电容电极Ca的远离衬底基板10的一侧。第五晶体管5的第一电极T5s和第二电极T5d以及第一转接电极TS1位于层间绝缘层145的远离衬底基板10的一侧。第五晶体管5的第一电极T5s和第二电极T5d以及第一转接电极TS1位于第一电极层SD(如图8A所示)。第五晶体管5的第一电极T5s和第二电极T5d通过贯穿第一栅绝缘层143、第二栅绝缘层144以及层间绝缘层145的过孔与第五晶体管T5的有源层T51电连接。第一转接电极TS1通过贯穿第二栅绝缘层144以及层间绝缘层145的过孔与第二电容电极Cb电连接。
例如，第一栅绝缘层143、第二栅绝缘层144以及层间绝缘层145中的一种或多种的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。第一栅绝缘层143、第二栅绝缘层144以及层间绝缘层145的材料可以相同也可以不相同。
例如，如图12所示，平坦化层144设置在第五晶体管5的第一电极T5s和第二电极T5d以及第一转接电极TS1的远离衬底基板10的一侧，以提供像素驱动电路的平坦化表面。例如，第一过孔结构1205贯穿平坦化层144并漏出第五晶体管T5的第二极T5d。例如，平坦化层144的材料包括括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，本公开的实施例对此不做限定。
例如，如图12所示，发光元件120的第一极1202通过第一过孔结构1205与第五晶体管T5的第二极T5d电连接。像素限定层147包括多个开口1471设置在平坦化层144的远离衬底基板10的一侧。发光元件120的发光层1203、第二电极1204以及像素限定层147之前以及详细描述，这里不再赘述。
例如，如图12所示，在像素限定层147的远离衬底基板10的一侧设置隔垫物PS。隔垫物PS位于第一电极1204靠近衬底基板10的一侧。例如，隔垫物PS的材料可以包括透明绝缘材料。例如，该透明绝缘材料为聚酰亚胺、树脂等透明有机材料。
例如，如图12所示，在第一电极1204远离衬底基板10的一侧设置封装层148。封装层148将发光元件120密封，从而可以减少或防止由环境中包括的湿气和/或氧引起的发光元件12的劣化。例如，封装层148可以为单层结构，也可以为复合层结构，该复合层结构包括无机层和有机层堆叠的结构。封装层148包括至少一层封装子层。例如，封装层148可以包括依次设置的第一无机封装层、第一有机封装层、第二无机封装层。
例如，封装层148的材料可以包括氮化硅、氧化硅、氮氧化硅、高分子树脂等绝缘材料。氮化硅、氧化硅、氮氧化硅等无机材料的致密性高，可以防止水、氧等的侵入；有机封装层的材料可以为含有干燥剂的高分子材料或可阻挡水汽的高分子材料等，例如高分子树脂等以对显示基板的表面进行平坦化处理，并且可以缓解第一无机封装层和第二无机封装层的应力，还可以包括干燥剂等吸水性材料以吸收侵入内部的水、氧等物质。
本公开至少一实施例还提供一种显示装置。图14为本公开一实施例提供的一种显示装置的示意图。如图14所示，该显示装置1000包括本公开任一实施例提供的显示基板1，例如，图2中所示的显示基板1。
需要说明的是，该显示装置1000可以为OLED面板、OLED电视、QLED面板、QLED电视、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置1000还可以包括其他部件，例如数据驱动电路、时序控制器等，本公开的实施例对此不作限定。
需要说明的是，为表示清楚、简洁，本公开的实施例并没有给出该显示装置的全部组成单元。为实现该显示装置的基板功能，本领域技术人员可以根据具体需要提供、设置其他未示出的结构，本公开的实施例对此不作限制。
关于上述实施例提供的显示装置1000的技术效果可以参考本公开的实施例中提供的显示基板1的技术效果，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (17)

1.一种显示基板，包括：
衬底基板，包括显示区，所述显示区包括多个子像素，所述多个子像素的每个包括像素驱动电路和发光元件，所述发光元件包括发光区和位于所述发光元件的发光区的第一电极，所述像素驱动电路配置为驱动所述发光元件发光，
其中，所述像素驱动电路包括驱动子电路、数据写入子电路、补偿子电路、存储子电路、第一发光控制子电路、第二发光控制子电路、第一复位子电路以及第二复位子电路，
所述驱动子电路与第一节点和第二节点电连接，并配置为在所述第一节点的电平的控制下，控制流经所述发光元件的驱动电流，
所述数据写入子电路与所述第二节点电连接，且配置为接收扫描信号，且响应于所述扫描信号将数据信号写入所述驱动子电路，
所述补偿子电路与所述第一节点和第三节点电连接，且配置为接收所述扫描信号，且响应所述扫描信号对所述驱动子电路进行阈值补偿，
所述存储子电路与所述第一节点电连接，且被配置为存储所述数据信号，
所述第一发光控制子电路与所述第二节点电连接，且配置为响应于发光控制信号将第一电源电压施加至所述驱动子电路，
所述第二发光控制子电路与所述第三节点和第四节点电连接，且配置为响应于所述发光控制信号使得所述驱动电流可被施加至所述发光元件，
所述第一复位子电路与所述第一节点电连接，且配置为响应于第一复位控制信号将第一复位电压施加到所述第一节点，
所述第二复位子电路与所述第四节点电连接，且配置为响应于第二复位控制信号将第二复位电压施加到所述第四节点，
所述驱动子电路包括第一晶体管，所述数据写入子电路包括第二晶体管，所述补偿子电路包括第三晶体管，所述存储子电路包括存储电容，所述第一发光控制子电路包括第四晶体管，所述第二发光控制子电路包括第五晶体管，所述第一复位子电路包括第六晶体管，所述第二复位子电路包括第七晶体管；
多条复位信号线，沿第一方向延伸，所述多条复位信号线的每条与位于一行的多个子像素的像素驱动电路一一对应电连接以提供复位信号；以及
第一电极层，包括多条第一电源电压线、多条第一信号线、多个第一转接电极、多个第二转接电极以及多个第三转接电极，
每个第一转接电极、每个第二转接电极以及每个第三转接电极位于所述多个子像素的每个的像素驱动电路中，
其中，所述多条第一电源电压线，沿与所述第一方向不同的第二方向延伸，与所述多个子像素的像素驱动电路电连接，并配置为向所述像素驱动电路提供所述第一电源电压，
所述多条第一信号线，沿所述第二方向延伸，并与所述多条第一电源电压线并排设置，配置为向所述多个子像素的像素驱动电路提供第一显示信号，
所述每个第一转接电极沿所述第二方向延伸，并与所述第一晶体管和所述第三晶体管电连接，
所述每个第二转接电极沿所述第二方向延伸，并与所述第六晶体管和所述复位信号线电连接，
所述每个第三转接电极与所述第五晶体管和发光元件电连接；
其中，所述多个子像素的每个的第一电极包括主体部，所述主体部包括第一主体子部和第二主体子部，所述第一主体子部和所述第二主体子部位于所述主体部的沿第二方向延伸的中心线的两侧，
所述第一主体子部在所述衬底基板的板面上的正投影与所述第一电极层在所述衬底基板的板面上的正投影重叠部分的面积，与所述第二主体子部在所述衬底基板的板面上的正投影与所述第一电极层在所述衬底基板的板面上的正投影重叠部分的面积的比值取值范围为0.82至1.02。
2.根据权利要求1所述的显示基板，其中，相邻两条第一电源电压线之间的区域沿所述第一方向的宽度大于所述多个子像素的发光元件的发光区沿所述第一方向的宽度。
3.根据权利要求2所述的显示基板，其中，至少部分所述多个子像素的发光元件的发光区位于所述相邻两条第一电源电压线在所述衬底基板的板面上的正投影之间。
4.根据权利要求1所述的显示基板，其中，部分所述多个子像素的发光元件的发光区与所述多条第一电源电压线在所述衬底基板的板面上的正投影不重叠。
5.根据权利要求1所述的显示基板，其中，部分所述多个子像素的发光元件的发光区的沿第二方向延伸的中心线与所述多条第一电源电压线的其中之一在所述衬底基板的板面上的正投影至少部分重叠。
6.根据权利要求1所述的显示基板，其中，部分所述多个子像素的发光元件的发光区与所述多条第一电源电压线的至少之一在所述衬底基板的板面上的正投影部分重叠，
所述多条第一电源电压线的至少之一在所述衬底基板的板面上的正投影，与部分所述多个子像素的发光元件的发光区重叠的部分关于所述发光区的沿所述第二方向延伸的中心线对称。
7.根据权利要求1所述的显示基板，还包括像素限定层，
所述像素限定层设置在所述多个子像素的像素驱动电路的远离所述衬底基板的一侧，所述像素限定层包括多个开口，
所述多个开口一一对应的位于所述多个子像素的发光元件中，所述多个开口的每个配置为露所述发光元件的第一电极的主体部，以形成所述发光元件的发光区。
8.根据权利要求2所述的显示基板，其中，所述相邻两条第一电源电压线之间的区域沿所述第一方向的宽度的取值范围为21-23微米，
所述多个子像素的发光元件的发光区沿所述第一方向的宽度的取值范围为10-20.5微米。
9.根据权利要求8所述的显示基板，其中，所述相邻两条第一电源电压线沿所述第一方向对应位置的中心点之间的距离的取值范围为24-30微米；
所述多条第一电源电压线的沿所述第一方向的宽度的取值范围为3.3-7.3微米。
10.根据权利要求1所述的显示基板，其中，部分所述多个子像素的发光元件的发光区与所述多条第一信号线在所述衬底基板的板面上的正投影不重叠。
11.根据权利要求1-10任一所述的显示基板，还包括排布为多行多列的多个子像素单元，所述多个像素单元的每个包括多个子像素，
每个像素单元的子像素包括第一子像素、第二子像素以及第三子像素，
所述第一子像素包括第一发光元件和第一像素驱动电路，
所述第二子像素包括第二发光元件和第二像素驱动电路，
所述第三子像素包括第三发光元件和第三像素驱动电路，
所述第一发光元件的第一电极与第二发光元件的第一电极沿第二方向排布，所述第三发光元件的第一电极位于所述第一发光元件的第一电极与所述第二发光元件的第一电极的沿第一方向的一侧，
所述第一子像素的第一电极在所述衬底基板的板面上的正投影，与所述第一像素驱动电路和所述第三像素驱动电路在所述衬底基板的板面上的正投影部分重叠，
所述第二子像素的第一电极在所述衬底基板的板面上的正投影，与所述第一像素驱动电路和所述第三像素驱动电路在所述衬底基板的板面上的正投影部分重叠，
所述第三子像素的第一电极在所述衬底基板的板面上的正投影，与所述第二像素驱动电路和所述第三像素驱动电路在所述衬底基板的板面上的正投影部分重叠。
12.根据权利要求11所述的显示基板，其中，所述第一发光元件的第一电极的第一主体子部在所述衬底基板的板面上的正投影，与电连接所述第三像素驱动电路的第一电源电压线和第一信号线在所述衬底基板的板面上的正投影部分重叠，
所述第一发光元件的第一电极的第二主体子部在所述衬底基板的板面上的正投影，与电连接所述第一像素驱动电路的第一电源电压线在所述衬底基板的板面上的正投影部分重叠，
其中，所述第二主体子部与电连接所述第一像素驱动电路的第一电源电压线在所述衬底基板的板面上的正投影重叠的部分大于，所述第一主体子部与电连接所述第三像素驱动电路的第一电源电压线在所述衬底基板的板面上的正投影重叠的部分。
13.根据权利要求12所述的显示基板，其中，所述第一发光元件的发光区与所述第一发光元件所在的子像素单元中的第一电源电压线在所述衬底基板的板面上的正投影不重叠。
14.根据权利要求11所述的显示基板，其中，所述多条第一电源电压线包括呈S型的弯折部分，
所述第二发光元件的第一电极的第一主体子部在所述衬底基板的板面上的正投影，与电连接所述第三像素驱动电路的第一电源电压线的弯折部分和第一信号线在所述衬底基板的板面上的正投影部分重叠，
所述第二发光元件的第一电极的第二主体子部在所述衬底基板的板面上的正投影，与电连接所述第一像素驱动电路的第一电源电压线的弯折部分、所述第一像素驱动电路的第一连接电极以及所述第一像素驱动电路的第二连接电极在所述衬底基板的板面上的正投影部分重叠。
15.根据权利要求11所述的显示基板，其中，所述第二像素驱动电路的第一连接电极沿所述第二方向的中心线与电连接所述第二像素驱动电路的第一信号线沿所述第二方向的中心线，关于所述第三发光元件的第一电极的主体部的沿所述第二方向的中心线对称，
所述第三发光元件的第一电极的第一主体子部在所述衬底基板的板面上的正投影，与所述第二像素驱动电路的第一连接电极在所述衬底基板的板面上的正投影部分重叠，
第三发光元件的第一电极的第二主体子部在所述衬底基板的板面上的正投影，与电连接所述第二像素驱动电路的第一信号线部分重叠，
第三发光元件的第一电极的主体部的中心线与电连接所述第二像素驱动电路的第一电源电压线在所述衬底基板的板面上的正投影部分重叠。
16.根据权利要求11所述的显示基板，其中，所述第一子像素为红色子像素、所述第二子像素为绿色子像素，所述第三子像素为蓝色子像素。
17.一种显示装置，包括如权利要求1-16任一所述的显示基板。
CN202010994036.1A 2020-09-21 2020-09-21 显示基板及显示装置 Active CN114255704B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010994036.1A CN114255704B (zh) 2020-09-21 2020-09-21 显示基板及显示装置
US17/792,736 US11790847B2 (en) 2020-09-21 2021-08-11 Display substrate and display device
PCT/CN2021/112124 WO2022057528A1 (zh) 2020-09-21 2021-08-11 显示基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010994036.1A CN114255704B (zh) 2020-09-21 2020-09-21 显示基板及显示装置

Publications (2)

Publication Number Publication Date
CN114255704A true CN114255704A (zh) 2022-03-29
CN114255704B CN114255704B (zh) 2023-09-05

Family

ID=80776404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010994036.1A Active CN114255704B (zh) 2020-09-21 2020-09-21 显示基板及显示装置

Country Status (3)

Country Link
US (1) US11790847B2 (zh)
CN (1) CN114255704B (zh)
WO (1) WO2022057528A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115633521A (zh) * 2022-11-17 2023-01-20 北京京东方技术开发有限公司 显示基板和显示装置
WO2023206221A1 (zh) * 2022-04-28 2023-11-02 京东方科技集团股份有限公司 微型二极管灯板和发光装置
WO2023226897A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 显示面板和电子设备
WO2024087401A1 (zh) * 2022-10-28 2024-05-02 京东方科技集团股份有限公司 显示基板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115942815A (zh) * 2021-09-30 2023-04-07 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180122890A1 (en) * 2016-10-31 2018-05-03 Lg Display Co., Ltd. Organic light emitting display device
CN108573998A (zh) * 2018-04-19 2018-09-25 京东方科技集团股份有限公司 显示面板及制造方法、显示装置
CN208127232U (zh) * 2018-05-07 2018-11-20 厦门市三安光电科技有限公司 一种发光二极管芯片结构
CN110718572A (zh) * 2019-10-17 2020-01-21 京东方科技集团股份有限公司 一种有机电致发光显示基板及其制备方法和显示装置
CN111129106A (zh) * 2020-01-20 2020-05-08 合肥京东方卓印科技有限公司 一种oled基板及其制备方法、显示面板、显示装置
US20200211477A1 (en) * 2015-10-15 2020-07-02 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
CN111370496A (zh) * 2020-03-18 2020-07-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
KR20200082493A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090131842A (ko) * 2008-06-19 2009-12-30 삼성전자주식회사 액정 표시 장치
KR20110101894A (ko) * 2010-03-10 2011-09-16 삼성전자주식회사 액정 표시 장치
KR102519065B1 (ko) * 2017-03-02 2023-04-07 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107481668B (zh) * 2017-09-01 2020-07-24 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN109767725A (zh) * 2019-03-19 2019-05-17 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN110752248A (zh) * 2019-11-20 2020-02-04 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
EP4123712A4 (en) * 2020-03-19 2023-05-03 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY APPARATUS
CN111128080B (zh) * 2020-03-30 2020-08-04 京东方科技集团股份有限公司 显示基板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200211477A1 (en) * 2015-10-15 2020-07-02 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
US20180122890A1 (en) * 2016-10-31 2018-05-03 Lg Display Co., Ltd. Organic light emitting display device
CN108573998A (zh) * 2018-04-19 2018-09-25 京东方科技集团股份有限公司 显示面板及制造方法、显示装置
CN208127232U (zh) * 2018-05-07 2018-11-20 厦门市三安光电科技有限公司 一种发光二极管芯片结构
KR20200082493A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법
CN110718572A (zh) * 2019-10-17 2020-01-21 京东方科技集团股份有限公司 一种有机电致发光显示基板及其制备方法和显示装置
CN111129106A (zh) * 2020-01-20 2020-05-08 合肥京东方卓印科技有限公司 一种oled基板及其制备方法、显示面板、显示装置
CN111370496A (zh) * 2020-03-18 2020-07-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023206221A1 (zh) * 2022-04-28 2023-11-02 京东方科技集团股份有限公司 微型二极管灯板和发光装置
WO2023226897A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 显示面板和电子设备
WO2024087401A1 (zh) * 2022-10-28 2024-05-02 京东方科技集团股份有限公司 显示基板和显示装置
CN115633521A (zh) * 2022-11-17 2023-01-20 北京京东方技术开发有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
US11790847B2 (en) 2023-10-17
CN114255704B (zh) 2023-09-05
US20230030891A1 (en) 2023-02-02
WO2022057528A1 (zh) 2022-03-24

Similar Documents

Publication Publication Date Title
CN114255703B (zh) 显示基板及显示装置
CN114255704B (zh) 显示基板及显示装置
CN111739926B (zh) 显示面板及显示装置
CN113196495B (zh) 显示基板及显示装置
CN114679914B (zh) 显示基板及其制作方法、显示装置
CN113763883B (zh) 显示基板及显示装置
KR20210131509A (ko) 화소 및 이를 포함하는 표시장치
KR20210034135A (ko) 표시 장치
US20240233646A1 (en) Display substrate and display device
CN113973506A (zh) 显示基板、显示面板以及显示装置
TWI829365B (zh) 顯示裝置、電源供應裝置以及像素
KR20220108227A (ko) 표시 장치
WO2022257057A1 (zh) 显示基板及显示装置
CN116249398A (zh) 发光显示装置及其制造方法
WO2022232987A1 (zh) 显示基板及显示装置
CN115394201A (zh) 显示面板和显示装置
KR20220000015A (ko) 표시 장치
US20220246710A1 (en) Light emitting display device
WO2023016335A1 (zh) 显示基板及显示装置
US20240177665A1 (en) Display substrate and display device
US20240172512A1 (en) Light emitting display device
US20230165073A1 (en) Display device
WO2023230919A1 (zh) 显示基板以及显示装置
KR20230168615A (ko) 표시 장치
CN115552623A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant