KR20200082493A - 발광 표시 장치 및 이의 제조 방법 - Google Patents
발광 표시 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20200082493A KR20200082493A KR1020180173122A KR20180173122A KR20200082493A KR 20200082493 A KR20200082493 A KR 20200082493A KR 1020180173122 A KR1020180173122 A KR 1020180173122A KR 20180173122 A KR20180173122 A KR 20180173122A KR 20200082493 A KR20200082493 A KR 20200082493A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- common layer
- light emitting
- common
- extension
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 83
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000000463 material Substances 0.000 claims description 161
- 238000000151 deposition Methods 0.000 claims description 84
- 230000008021 deposition Effects 0.000 claims description 79
- 239000002019 doping agent Substances 0.000 claims description 78
- 230000008569 process Effects 0.000 claims description 65
- 238000002347 injection Methods 0.000 claims description 43
- 239000007924 injection Substances 0.000 claims description 43
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 239000011368 organic material Substances 0.000 claims description 12
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 230000006872 improvement Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 631
- 230000005525 hole transport Effects 0.000 description 28
- 239000010408 film Substances 0.000 description 22
- 239000010409 thin film Substances 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000002096 quantum dot Substances 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004768 lowest unoccupied molecular orbital Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- MQRCTQVBZYBPQE-UHFFFAOYSA-N 189363-47-1 Chemical compound C1=CC=CC=C1N(C=1C=C2C3(C4=CC(=CC=C4C2=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC(=CC=C1C1=CC=C(C=C13)N(C=1C=CC=CC=1)C=1C=CC=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 MQRCTQVBZYBPQE-UHFFFAOYSA-N 0.000 description 1
- OGGKVJMNFFSDEV-UHFFFAOYSA-N 3-methyl-n-[4-[4-(n-(3-methylphenyl)anilino)phenyl]phenyl]-n-phenylaniline Chemical compound CC1=CC=CC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 OGGKVJMNFFSDEV-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- ZJFKMIYGRJGWIB-UHFFFAOYSA-N n-[3-methyl-4-[2-methyl-4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound CC1=CC(N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)=CC=C1C(C(=C1)C)=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=CC=C1 ZJFKMIYGRJGWIB-UHFFFAOYSA-N 0.000 description 1
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/14—Carrier transporting layers
- H10K50/15—Hole transporting layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H01L27/3276—
-
- H01L27/3211—
-
- H01L51/502—
-
- H01L51/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
- H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/14—Carrier transporting layers
- H10K50/16—Electron transporting layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/17—Carrier injection layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/17—Carrier injection layers
- H10K50/171—Electron injection layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
- H10K50/822—Cathodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/14—Carrier transporting layers
- H10K50/15—Hole transporting layers
- H10K50/155—Hole transporting layers comprising dopants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/14—Carrier transporting layers
- H10K50/16—Electron transporting layers
- H10K50/165—Electron transporting layers comprising dopants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80521—Cathodes characterised by their shape
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Nanotechnology (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 발광 표시 장치 및 이의 제조 방법에 관한 것으로, 외곽 영역에 배치되는 공통층의 구성을 변경하여 내로우 베젤의 구조적 특징을 만족하며 외곽 영역 주변에서 발생되는 빛샘을 방지할 수 있다.
Description
본 발명은 발광 표시 장치에 관한 것으로, 특히, 외곽 영역에 배치되는 공통층의 구성을 변경하여 외곽 영역 주변에서 발생되는 빛샘을 방지한 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
최근 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 표시 장치(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.
이 같은 평판 표시장치의 구체적인 예로는 액정 표시장치(Liquid Crystal Display device: LCD), 플라즈마 표시장치(Plasma Display Panel device: PDP), 전계방출 표시장치(Field Emission Display device: FED), 유기 발광 표시장치(Organic Light Emitting Device: OLED) 및 양자점 표시 장치(Quantum Dot Display Device) 등을 들 수 있다.
이 중, 별도의 광원을 요구하지 않으며 장치의 컴팩트화 및 선명한 컬러 표시를 위해 유기 발광 표시 장치나 양자점 발광 표시 장치와 같은 자발광 표시 장치가 경쟁력 있는 어플리케이션(application)으로 고려되고 있다.
이러한 자발광 표시 장치들은 기판에 구비된 서브 화소들에, 각각 서로 대향되는 양극과 음극과, 상기 양극과 음극 사이에 발광층과, 양극과 발광층 사이에 정공의 수송된 관련된 공통층과, 음극과 발광층 사이에 전자의 수송에 관련된 공통층을 갖는 발광 소자를 구비하고 있다. 여기서, 상기 공통층들은 발광층의 발광 효율을 상승시키도록 구비되는 것으로, 전극과 발광층 사이에 단일층이 아닌 복수층으로 구비될 수도 있다.
한편, 공통층들은 액티브 영역 전체를 덮도록 공통 마스크로 형성하며, 액티브 영역 내 전체 서브 화소들에 공유되어 구비되어 있다. 또한, 액티브 영역 외측의 외곽 영역에서 공통층들은 가장 상측에 위치하는 음극에서 수직 방향으로 먼 공통층일수록 액티브 영역에 가깝게 형성하고, 상측으로 가며 하측에 형성된 공통층들을 커버하는 형상으로 형성한다. 이는 음극에 먼 공통층, 예를 들어, 정공 수송성 공통층의 경우 저항 성분이 크기 때문에, 음극과 접촉시 저항을 유발하여 전자의 수송성이 떨어지기 때문에, 음극과 직접적인 접촉을 피하도록 안쪽에 형성하는 것이다.
예를 들어, 음극으로부터 정공 수송성 공통층의 에지부간의 이격 영역을 충분히 구비하지 않을 때, 정공 수송성 공통층 이후 단계의 전자 수송성 공통층 형성시 정공 수송성 공통층이 외곽에서 노출되고 이 때 이어 형성되는 음극이 직접 정공 수송성 공통층과 접하며, 음극과 직접적으로 정공 수송성 공통층의 부위에서 저항 증가가 있고, 이 외곽 영역에 인접한 액티브 영역에서, 발열 또는 이상 발광이 발생될 수 있다.
따라서, 외곽 영역에 배치되는 공통층들은 각각 수직 방향으로 아래에서부터 위로 향하며 점차 넓은 면적으로 형성한다.
그러나, 이와 같이, 외곽 영역에 각 공통층별로 이격하여 형성하게 되면 공통층의 수가 많을수록 공통층간 이격을 구비하기 위해 마진 영역이 크게 되고, 이 경우, 표시 장치에서 표시에 실질적으로 이용되는 유효 영역이 줄어드는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 특히 외곽 영역에 배치되는 공통층의 구성을 변경하여 내로우 베젤의 구조적 특징을 만족하며 외곽 영역 주변에서 발생되는 불량을 방지한 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
본 발명의 발광 표시 장치는 외곽 영역에서의 유기층의 구성을 변경하여 내로우 베젤의 구조적 특징을 만족함과 동시에, 저항이 큰 공통층과 전극과의 접속을 피하여 외곽 영역 부근의 빛샘을 방지하여 장치의 시감 특성을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 액티브 영역과 상기 액티브 영역 주변의 외곽 영역을 갖는 기판과, 상기 액티브 영역에 각각 제 1 전극, 제 1 공통층, 발광층, 제 2 공통층 및 제 2 전극이 적층된 발광 소자를 구비한 복수개의 서브 화소와, 상기 제 1 공통층에서 연장되어 상기 외곽 영역에 구비된 제 1 공통층 연장부와, 상기 기판의 적어도 일변의 외곽 영역에서, 상기 제 1 공통층 연장부 상부 표면에 접한 도전율 개선층 및 상기 제 2 전극으로부터 연장되어, 상기 도전율 개선층을 중첩하고 상기 도전율 개선층보다 상기 외곽 영역의 에지에 가까운 제 2 전극 연장부를 포함할 수 있다.
상기 도전율 개선층은 상기 기판의 마주보는 제 1 변 및 제 2 변의 외곽 영역에 구비될 수 있다.
상기 도전율 개선층은 p형 도펀트를 제 1 공통층 형성 물질에 포함할 수 있다.
상기 제 1 변 및 제 2 변의 외곽 영역에 위치한 도전율 개선층에서 p형 도펀트의 형성 위치가 상이할 수 있다.
상기 제 1 변의 외곽 영역과 상기 제 2 변의 외곽 영역 사이에 상기 제 1 공통층 연장부는 다른 공통층 연장부와 직접 접할 수 있다.
상기 도전율 개선층은, 상기 제 2 전극 연장부의 수직 방향에 위치한 상기 제 1 공통층 연장부의 면저항을 낮출 수 있다.
상기 액티브 영역 내의 제 1 공통층은, 적어도 어느 일 변의 상기 제 1 공통층 연장부보다 두께가 두꺼울 수 있다.
상기 도전율 개선층은 상기 액티브 영역과 이격을 가질 수 있다.
상기 제 2 공통층에서 연장된 제 2 공통층 연장부를 상기 외곽 영역에 더 가질 수 있다.
상기 제 2 공통층 연장부는 상기 도전율 개선층의 상부 표면에 접할 수 있다.
상기 제 2 전극 연장부는 내측에서, 상기 제 2 공통층 연장부의 상부 표면 및 측면과 접할 수 있다.
상기 도전율 개선층은 상기 제 2 공통층 연장부보다 상기 외곽 영역의 에지에 가깝게 돌출되어 있다.
상기 제 2 전극 연장부는 내측에서, 상기 제 2 공통층 연장부의 상부 표면 및 측면과, 상기 제 2 공통층 연장부로부터 상기 외곽 영역의 에지에 가깝게 돌출된 상기 제 1 공통층 연장부의 상부 표면 및 측면과 접할 수 있다.
상기 제 2 공통층 및 상기 제 2 공통층 연장부는 전자 수송성 또는 전자 주입성 유기물을 주성분으로 포함하며, 상기 제 1 공통층 및 제 1 공통층 연장부는 정공 수송성 유기물을 주성분으로 포함할 수 있다.
상기 제 1 공통층 및 상기 제 1 공통층 연장부의 하부 표면에 접한 정공 주입성 더미층을 더 포함할 수 있다.
상기 도전율 개선층과 상기 정공 주입성 더미층은 동일 물질을 포함할 수 있다.
상기 제 2 공통층 및 상기 제 2 공통층 연장부는 복수층으로 이루어지며,
상기 제 2 전극 연장부는 상기 외곽 영역에서 상기 제 2 공통층 연장부의 복수층 각각보다 상기 외곽 영역의 에지에 가깝게 위치할 수 있다.
또한, 동일한 목적을 달성하기 위한 본 발명의 발광 표시 장치의 제조 방법은 액티브 영역과 상기 액티브 영역 주변의 외곽 영역을 갖는 기판을 준비하는 단계와, 상기 액티브 영역 내 복수개의 서브 화소에 각각 제 1 전극을 구비하는 단계와, 상기 액티브 영역 전체를 덮으며, 상기 액티브 영역 외측의 외곽 영역에 제 1 공정 마진을 갖도록 제 1 공통층을 구비하고, 상기 외곽 영역 내의 상기 제 1 공통층 상에 도전율 개선층을 구비하는 단계와, 상기 서브 화소 각각에 발광층을 구비하는 단계와, 상기 발광층 상부에 상기 액티브 영역보다 크게 제 2 공통층을 구비하는 단계 및 상기 제 2 공통층 상부에, 적어도 상기 제 1 공통층을 커버하도록 상기 외곽 영역에 제 2 공정 마진을 갖고 제 2 전극을 구비하는 단계를 포함할 수 있다.
상기 제 2 공정 마진은 상기 제 1 공정 마진 외측에 구비되며, 상기 제 2 공통층의 에지는 상기 제 1 공정 마진 또는 상기 제 2 공정 마진 내에 위치할 수 있다.
상기 제 1 공통층과 도전율 개선층을 구비하는 단계는, 동일 챔버 내에서 이루어지며, 상기 챔버 내에, 제 1 공통층 물질 증착원과 p형 도펀트 증착원을 인접 배치시키며, 선택적으로 상기 기판의 액티브 영역이 상기 p형 도펀트 물질 증착원에 대응시 상기 p형 도펀트 증착원을 차폐하고, 상기 기판의 제 1 외곽 영역이 상기 p형 도펀트증착원에 대응시 상기 p형 도펀트 증착원을 열어 p형 도펀트를 공급하여 이루어질 수 있다.
상기 p형 도펀트 증착원은 상기 제 1 공통층 물질 증착원의 양측의 제 1 p형 도펀트 증착원 및 제 2 p형 도펀트 증착원으로 나누어 배치시키며, 상기 p형 도펀트의 공급은, 상기 제 1 공통층 물질 증착원으로부터 제 1 공통층 물질의 공급 초기부 및 종기부에 대응되어 이루어질 수 있다.
상기 제 1 공통층 구비 직전 상기 챔버 내에서 정공 주입성 더미층을 구비하는 단계를 더 포함할 수 있다.
상기 정공 주입성 더미층을 구비하는 단계는, 상기 챔버 내에 상기 제 1 공통층의 물질을 공급하는 제 1 공통층 물질 증착원에 인접한 정공 주입 물질 증착원을 배치시켜, 상기 정공 주입 물질 증착원은 제 1 공통층 물질 증착원의 대응 전 열어 두어 상기 제 1 공통층 직전에 정공 주입층을 증착하는 단계로 이루어질 수 있다.
본 발명의 발광 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 저항이 큰 제 1 공통층의 에지부에 상당하여 도전율 개선층을 더 구비하여, 외곽 영역에서의 저항 상승을 방지할 수 있다.
둘째, 제 1 공통층 및 도전율 개선층에 이어 형성되는 공통층들의 공정 마진을 갖지 않은 경우, 제 2 전극은 제 1 공통층이 아닌 도전율 개선층과 외곽 영역에서 접하여 제 2 전극이 갖는 도전율을 유지하며, 특정 영역에서 휘도 저하나 이상 구동을 방지할 수 있다.
셋째, 도전율 개선층을 형성하기 위해 마스크를 추가하지 않더라도, 제 1 공통층 공급의 시기(始期) 및 종기(終期)에 맞추어 도전율 개선 물질 증착원을 선택적으로 기판에 대응시켜 외곽 영역에 한한 도전율 개선층의 형성이 가능하다. 즉, 증착 마스크의 추가나 변경없이도 선택적인 도전율 개선층의 형성으로 표시 장치의 균일한 발광 특성을 확보할 수 있다.
넷째, 도전율 개선층이 상부에 위치하는 제 2 전극과 접하는 경우에도 저항 증착없이 액티브 영역 전체에서 균일한 휘도 특성을 가질 수 있기 때문에, 도전율 개선층 이후 형성되는 제 2 공통층(들)의 자유도를 가질 수 있으며, 외곽 영역에서 이에 공정 마진을 줄이거나 생략할 수 있어 내로우 베젤 구현이 가능하다.
다섯째, 공정 마진을 줄이거나 공정 마진을 없이 제 2 공통층의 형성이 가능하여, 상기 제 2 공통층 상부에 위치하는 제 2 전극이 제 1 공통층의 외곽에서 갖는 면적을 최소화하여 외곽 부위에 유기 공통층의 구비 영역을 줄일 수 있으며, 이를 통해 외곽 영역의 유기 공통층 및 제 2 전극과 비중첩한 영역에서, 카메라 홀이나 인쇄회로 필름 등의 다양한 실장 구성을 갖는 영역으로 확보할 수 있어 다양한 표시 장치의 디자인 적용이 가능하다.
도 1a는 본 발명의 제 1 실시예에 따른 발광 표시 장치의 평면도
도 1b는 본 발명의 제 1 실시예의 변형예에 따른 발광 표시 장치의 평면도
도 2는 도 1a 및 도 1b의 I~I' 선상의 단면도
도 3은 도 1b의 액티브 영역 및 외곽 영역의 유기 스택 단면도
도 4a 및 도 4b는 본 발명의 제 1 실시예 또는 이의 변형예에 따른 발광 표시 장치의 외곽 영역의 공통층 구성 예를 살펴본 단면도
도 5a 및 도 5b는 비교예에 따른 발광 표시 장치의 외곽 영역을 나타낸 평면도 및 단면도
도 6a는 비교예의 발광 표시 장치에서 정상 청색 구동시를 나타낸 사진
도 6b는 외곽 영역에서 정공 수송층보다 전자 수송층이 작은 면적으로 형성시 정공 수송층과 제 2 전극과의 직접 접속이 있을 때, 청색 구동시 이상 구동을 나타낸 사진
도 7은 본 발명의 제 2 실시예에 따른 발광 표시 장치의 외곽 영역의 구성을 나타낸 단면도
도 8a 내지 도 8c는 제 1 내지 제 3 실험예의 표면 저항을 측정하는 구성의 단면도
도 9는 제 1 내지 제 3 실험예의 표면 저항을 나타낸 그래프
도 10a 내지 도 10c는 제 1 내지 제 3 실험예의 밴드 다이어그램
도 11a 내지 도 11e는 본 발명의 발광 표시 장치의 제 1 공통층 및 도전율 개선층의 형성 방법을 나타낸 공정도
도 12a 내지 도 12e는 도 11a 내지 도 11e에 각각 이용되는 증착원의 배치 구성을 나타낸 도면
도 13a는 도 11e의 공정을 완료 후 초기 증착 물질 대응의 외곽 영역의 구조를 나타낸 단면도
도 13b는 도 11e의 공정을 완료 후 액티브 영역의 구조를 나타낸 단면도
도 13c는 도 11e의 공정을 완료 후 종기 증착 물질 대응의 외곽 영역의 구조를 나타낸 단면도
도 1b는 본 발명의 제 1 실시예의 변형예에 따른 발광 표시 장치의 평면도
도 2는 도 1a 및 도 1b의 I~I' 선상의 단면도
도 3은 도 1b의 액티브 영역 및 외곽 영역의 유기 스택 단면도
도 4a 및 도 4b는 본 발명의 제 1 실시예 또는 이의 변형예에 따른 발광 표시 장치의 외곽 영역의 공통층 구성 예를 살펴본 단면도
도 5a 및 도 5b는 비교예에 따른 발광 표시 장치의 외곽 영역을 나타낸 평면도 및 단면도
도 6a는 비교예의 발광 표시 장치에서 정상 청색 구동시를 나타낸 사진
도 6b는 외곽 영역에서 정공 수송층보다 전자 수송층이 작은 면적으로 형성시 정공 수송층과 제 2 전극과의 직접 접속이 있을 때, 청색 구동시 이상 구동을 나타낸 사진
도 7은 본 발명의 제 2 실시예에 따른 발광 표시 장치의 외곽 영역의 구성을 나타낸 단면도
도 8a 내지 도 8c는 제 1 내지 제 3 실험예의 표면 저항을 측정하는 구성의 단면도
도 9는 제 1 내지 제 3 실험예의 표면 저항을 나타낸 그래프
도 10a 내지 도 10c는 제 1 내지 제 3 실험예의 밴드 다이어그램
도 11a 내지 도 11e는 본 발명의 발광 표시 장치의 제 1 공통층 및 도전율 개선층의 형성 방법을 나타낸 공정도
도 12a 내지 도 12e는 도 11a 내지 도 11e에 각각 이용되는 증착원의 배치 구성을 나타낸 도면
도 13a는 도 11e의 공정을 완료 후 초기 증착 물질 대응의 외곽 영역의 구조를 나타낸 단면도
도 13b는 도 11e의 공정을 완료 후 액티브 영역의 구조를 나타낸 단면도
도 13c는 도 11e의 공정을 완료 후 종기 증착 물질 대응의 외곽 영역의 구조를 나타낸 단면도
이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.
본 발명의 다양한 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 본 명세서 전체에 걸쳐 동일한 도면 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
본 발명의 다양한 실시예에 포함된 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 발명의 다양한 실시예를 설명함에 있어, 위치 관계에 대하여 설명하는 경우에, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
본 발명의 다양한 실시예를 설명함에 있어, 시간 관계에 대한 설명하는 경우에, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
본 발명의 다양한 실시예를 설명함에 있어, '제 1~', '제 2~' 등이 다양한 구성 요소를 서술하기 위해서 사용될 수 있지만, 이러한 용어들은 서로 동일 유사한 구성 요소 간에 구별을 하기 위하여 사용될 따름이다. 따라서, 본 명세서에서 '제 1~'로 수식되는 구성 요소는 별도의 언급이 없는 한, 본 발명의 기술적 사상 내에서 '제 2~' 로 수식되는 구성 요소와 동일할 수 있다.
본 발명의 여러 다양한 실시예의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 다양한 실시예가 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 발명의 발광 표시 장치는 기판의 복수개의 서브 화소에 각각 발광을 수행하는 발광 소자(발광 다이오드)를 구비하여, 자발광이 가능한 표시 장치로, 유기 발광 표시 장치나 양자점 발광 표시 장치 등을 들 수 있다.
도면에는 본 발명의 주로 발광 표시 장치의 일 예로, 유기 발광 표시 장치(Organic light emitting display device)를 적용한 예를 나타내었으나, 발광층의 성분만 양자점 발광층으로 달리하고 유기 발광 표시 장치와 동일한 스택 구조와 도전율 개선층을 구비하여, 양자점 발광 표시 장치(Quantum dot light emitting display device)로도 구현 가능하다.
도면을 참조하여 본 발명의 발광 표시 장치를 설명한다.
도 1a는 본 발명의 제 1 실시예에 따른 발광 표시 장치의 평면도이며, 도 1b는 본 발명의 제 1 실시예의 변형예에 따른 발광 표시 장치의 평면도이고, 도 2는 도 1a 및 도 1b의 I~I' 선상의 단면도이다.
도 1a 내지 도 2와 같이, 본 발명의 발광 표시 장치는 액티브 영역(AA: 점선 안쪽 영역)과 상기 액티브 영역(AA) 주변의 외곽 영역(NA: 점선 외측 영역)을 갖는 기판(100)과, 상기 액티브 영역(AA)에 각각 제 1 전극(110), 제 1 공통층(120), 발광층(140: 140r, 140g, 140b), 제 2 공통층(150) 및 제 2 전극(160)이 적층된 발광 소자(OLED)(도 3a 참조)를 구비한 복수개의 서브 화소(RP, GB, BP)와, 상기 제 1 공통층(120)에서 연장되어 상기 외곽 영역에 구비된 제 1 공통층 연장부(120a)와, 상기 제 1 공통층 연장부(120a) 상에 구비된 도전율 개선층(119b) 및 상기 제 2 전극(160)으로부터 연장되어, 상기 외곽 영역(NA)에 위치하며 상기 도전율 개선층(119b)을 중첩하고 상기 도전율 개선층(119b)보다 상기 외곽 영역(NA)의 에지에 가까운 제 2 전극 연장부(160a)를 포함한다(도 3b 참조).
또한, 본 명세서, '외곽 영역(NA)'이란 기판(100)의 액티브 영역(AA) 주변에 기구물로 가려지는 부분을 의미하며, 기판(100) 가장 자리에 일정 폭으로 존재하며 발광 소자(OLED) 등을 구성하는 구성 요소들의 일부 연장부가 배치되거나 배선들이 위치하는 영역이다. 표시에 이용되지 않는 측면에서 비표시 영역(NA)으로 칭해지기도 한다.
본 발명의 발광 표시 장치는 특히, 도 1a 및 도 2와 같이, 외곽 영역(NA)에 도전율 개선층(119b)을 상기 제 1 공통층 연장부(120a) 상에 구비하여, 제 1 공통층(120) 및 제 1 공통층 연장부(120a) 형성 후 형성하는 제 2 공통층(들)이 공정 마진을 갖지 않거나 공정 마진을 최소로 하여 형성시 외곽 영역에서 제 1 공통층 연장부(120a)가 노출됨을 방지하고, 제 1 공통층 연장부(120b)보다 상대적으로 안쪽에 제 2 공통층 연장부(150a)가 형성되더라도 도전율 개선층(119b)과 제 2 전극 연장부(160a)의 접속을 꾀하여 제 2 전극 연장부(160a)가 직접적으로 저항이 큰 제 1 공통층 연장부(120a)와 접하는 점을 방지한다.
본 명세서에서, '공정 마진'이란 형성하고자 하는 해당층이 하부 층 대비 외측으로 더 갖는 폭을 의미한다.
한편, 본 발명에서 제 1 공통층 연장부(120a), 제 2 공통층 연장부(150a) 및 제 2 전극 연장부(160a)는 이들이 실질적으로 발광에 기여하지 않는 외곽 영역(NA)에 구비되었기 때문에 연장부로 명명된 것이며, 각각 제 1 공통층(120), 제 2 공통층(150) 및 제 2 전극(160)에서 일체형으로 형성되는 층들이다.
실질적으로 외곽 영역은 그 면적이 클수록 표시에 기여하지 않는 비유효 면적이 크게 되는 것으로, 발광 표시 장치에서 유효 면적을 늘리는 관점에서 외곽 영역의 면적을 줄이고자 하는 연구가 진행되고 있다.
한편, 발광 표시 장치에서, 서로 대향된 제 1 전극 및 제 2 전극과 그 사이의 복수개의 공통층 및 발광층들의 스택으로 이루어지는 발광 소자를 형성시 각 층별 각각 다른 증착 마스크가 적용되고 있으며, 층간 정렬 오차를 고려하여 층별 공정 마진을 적용하고 있다. 이러한 공정 마진의 구비는 상술한 유효 면적을 줄이고자 하는 바에 장애가 되며, 본 발명의 발광 표시 장치는 이 점에서 공정 마진을 줄이고자 외곽 영역의 구성을 변경하며, 동시에 층간 정렬 오차가 발생하였을 때도 불량을 발생시키지 않는 점에서 구성적 효과를 갖는다.
일반적으로 발광 표시 장치에서 공통층들은 이름과 같이, 액티브 영역 전체를 덮으며 공통으로 형성되는 층들이다. 비교예 및 현재 알려진 발광 표시 장치에서는, 공통층들이 각각의 공정 마진을 달리하며, 아래에서부터 위쪽으로 가며 면적을 크게 하여, 상부 공통층/제 2 전극이 하부 공통층을 덮는 형상으로 형성하고 있다. 그러나, 이 경우, 공정 마진의 층별 구비시 외곽 영역에서 공정 마진이 차지하는 면적이 늘게 되고, 이로 인해 비유효 영역이 증가하는 문제가 있다. 따라서, 본 발명의 발광 표시 장치는 비교예에 따른 발광 표시 장치와 외곽 영역에서 도전율 개선층(119b)을 더 구비함에서 구성적 차이를 갖는다.
상기 제 1 공통층 연장부(120a)는 외곽 영역(NA)에 상기 액티브 영역(AA)의 에지부로부터 제 1 간격(C) 중첩하도록 한다. 상기 제 1 간격(C)은 제 1 공통층(120) 형성시 증착 마스크와 증착원간 정렬시의 공정시 정렬 오차가 고려된 값으로, 정렬 오차가 작은 경우 제 1 간격은 작은 값이며, 정렬 오차가 큰 경우 제 1 간격은 큰 값이다. 예를 들어, 발광 표시 장치가 핸드폰, 스마트 와치 및 전자 책 등의 소형 단말기인 경우, 상기 제 1 간격(C)은 대략 100㎛ 이하인 것이 바람직하다.
상기 제 1 공통층(120)은 정공 수송 관련 공통층이며, 제 2 공통층(150)은 전자 수송 관련 공통층이다. 이들 공통층들은 효율 향상 및 수명 향상 관점에서 각각 복수층으로 구비될 수도 있다. 대개의 경우, 정공 수송성층 및 전자 수송성층 외에 효율 향상이나 수명 향상을 보조적으로 도와주는 층은 정공 수송성층 및 전자 수송성 층보다는 얇은 두께로 형성한다.
상기 제 1 공통층 연장부(120a)가 구비되는 이유는, 액티브 영역(AA) 내의 각 발광 소자들에 정공 수송성의 제 1 공통층(120)을 형성시 일정 수준의 정렬 오차가 있어, 좌우 혹은 상하에서 쉬프트가 있을 때에도 충분히 액티브 영역(AA)에 제 1 공통층(120)을 커버하여 형성하기 위함이다. 발광 소자 내의 제 1 전극과 제 2 전극 사이에서 정공 수송성의 제 1 공통층(120)이 구비되지 않은 서브 화소에서는 정상적으로 정공 수송이 이루어지지 않아, 정공 수송의 지연 등으로 인해 해당 발광층에서 전자와 정공의 재결합이 유효하게 이루어지지 않기 때문이다. 따라서, 설계시 외곽 영역(NA)에 대응하여서도 공정 마진을 고려하여, 제 1 간격(C)을 갖도록 제 1 공통층(120)의 일체형으로 제 1 공통층 연장부(120a)를 구비하도록 한다.
본 발명의 발광 표시 장치에 있어서는, 상기 제 1 공통층 연장부(120a)의 상부에 바로 접하여 도전율 개선층(119b)을 구비한다. 상기 도전율 개선층(119b)은 적어도 제 1 공통층(120) 및 제 1 공통층 연장부(120a)보다 저항이 낮은 물질로 이루어지며, 제 1 공통층(120)/제 1 공통층 연장부(120a) 형성과 동일 공정에서 평면적으로 제 1 공통층 연장부(120a) 상부에 형성되는 것으로, 대략적으로 도 1a와 같이, 제 1 공통층 연장부(120a)의 에지부를 둘러싸는 형상을 가질 수 있다. 혹은, 상기 도전율 개선층(119b)은 외곽 영역(NA)의 제 1 공통층 연장부(120a)의 면적 전체에 형성될 수도 있지만 도 1b와 같이, 제 1 공통층 연장부(120a)의 일부 면적에 제한적으로도 형성될 수 있다. 이 때, 상기 외곽 영역(NA)을 액티브 영역(AA)을 기준으로, 좌변, 하변, 우변, 상변에 위치한 제 1 내지 제 4 외곽 영역(NA, NA2, NA3, NA4)으로 구분할 때, 제 1 및 제 3 외곽 영역(NA1, NA3)에 도전율 개선층(119b)이 위치할 수 있다. 따라서, 도전율 개선층(119b)은 형성 부위에서 불연속부를 가질 수 있다.
이 경우, 상기 도전율 개선층(119b)은 상기 제 1 공통층 연장부(120a)가 위치한 영역인 제 1 간격(C) 내에 형성되는 것이 액티브 영역 내의 발광 소자의 스택 구조를 변경하지 않으며, 발광 소자의 효율 균등화 관점에서 바람직할 수 있다.
경우에 따라, 도전율 개선층(119b)의 타겟은 제 1 간격(C) 내에 형성되는 것이지만 공정 상 증착원 또는 기판이 이동하며 증착이 이루어짐에 따라, 증착의 연속성으로 외곽 영역에 위치하는 도전율 개선층(119b)에 연속하여 외곽 영역(NA)에 인접한 액티브 영역(AA) 일부에 상기 도전율 개선층(119b)의 두께보다 얇은 두께로 도전율 개선층 물질이 일부 두께 남아있을 수 있다. 도전율 개선층(119b)은 대략적으로 30Å 이하의 두께로 형성하는 것으로, 제 1 공통층(120)의 두께의 1/10 내지 1/1000의 수준으로 얇은 두께를 갖는 것으로, 남아있는 액티브 영역(AA)의 발광 소자의 기능에 크게 영향을 미치지 않는다.
상기 제 1 간격(C)은 외곽 영역(NA)의 폭 보다는 작은 것으로, 제 1 공통층 연장부(120a)의 에지부는 상기 기판(100)의 에지부보다 안쪽에 위치하며, 기판(100)의 에지부에 대해 이격하여 형성한다. 이는 적어도 외곽 영역(NA)의 제 1 공통층 연장부(120a) 외측으로 상부에 제 1 공통층 연장부(120a)를 덮는 구성을 갖는 것을 의미하며, 그 예로, 제 2 전극(160), 캐핑층(170) 및 봉지부(200)가 있다.
본 발명의 발광 표시 장치에서, 액티브 영역(AA)에서 제 2 공통층(150)은 발광층(140: 140r, 140g, 140g) 형성 후 형성된다. 상기 제 2 공통층(150) 형성시 일체형으로 외곽 영역에 제 2 공통층 연장부(150a)가 더 구비될 수 있는 것이다. 비교예의 발광 표시 장치에 있어서는, 제 1 공통층과 제 2 전극과의 직접적인 접속을 피하도록 제 2 공통층이 제 1 공통층보다 항상 크도록 제 2 공통층의 공정 마진을 크게 하여 형성하나, 본 발명의 발광 표시 장치에서는 제 2 공통층 연장부(150a)를 제 1 공통층 연장부(120a)와 유사하거나 혹은 제 1 공통층 연장부(120a)보다 작게 형성할 수 있다. 후자의 경우 제 1 공통층 연장부(120a)가 제 2 공통층 연장부(150a)보다 외측으로 노출되어 직접적으로 제 2 전극(160)과 도전율 개선층(119b)이 접하더라도, 제 1 공통층 연장부(120a)의 에지 라인을 따라 액티브 영역을 둘러싸며 면접촉하며 형성된 도전율 개선층(119b)에 의해 상기 제 2 전극(160)의 면저항을 상승시키지 않는다. 또한, 도전율 개선층(119b)이 갖는 전자 끌기(electron withdrawing) 특성에 의해, 하부 제 1 공통층 연장부(120a)의 전자를 빼앗고 이에 따라, 제 1 공통층 연장부(120a)와 이와 일체형으로 형성된 제 1 공통층(120)에 전자가 부족하게 되며, 전자가 부족한 자리에 정공이 발생되고, 액티브 영역 내 발광 소자의 발광층(140)으로의 캐리어 이동도 및 도전 특성이 향상되게 된다.
한편, 도 2에 도시된 바와 같이, 정공 수송성의 상기 제 1 공통층 연장부(120a) 및 제 1 공통층(120)의 하부에 정공 주입성 더미층(119a)을 더 형성할 수 있다. 상기 정공 주입성 더미층(119a)은 제 1 공통층(120) 및 제 1 공통층 연장부(120a)와 독립적으로 그 하부에 별도의 층으로 형성할 수도 있고, 혹은 제 1 공통층(120) 및 제 1 공통층 연장부(120a)의 저부에 정공 수송 물질에 정공 주입성 물질을 대략 1~20wt% 의 범위 내로 도핑하여 형성할 수 있다. 여기서, 제 1 공통층(120) 및 제 1 공통층 연장부(120a)의 저부란 제 1 공통층 연장부(120a)의 총 두께의 1/2 미만, 바람직하게는 총 두께의 1/5 이하 내지 1/20 이하일 수 있다. 상기 정공 주입성 더미층(119a)과 도전율 개선층(119b)은 제 1 공통층(120) 및 제 1 공통층 연장부(120a) 형성시 동일 챔버 내 동일 마스크를 사용하여, 제 1 공통층(120) 및 제 1 공통층 연장부(120a) 형성의 전후로 형성하는 것으로, 상기 제 1 공통층(120)을 형성하는 물질에 제 1 공통층(120)보다 낮은 저항을 갖는 도전율 개선 물질을 도핑시켜 형성하는 것이다. 예를 들어, 도전율 개선 물질은 p형 도펀트일 수 있다. 경우에 따라서, 도전율을 개선하는데 보다 효과적인 p형 특성이 강한 도전율 개선층(119b)의 재료를 추가로 사용하여, 정공 주입성 더미층(119a)과 다른 재료로 하여 형성할 수 있다. 후자의 경우, 도전율 개선층(119b)을 형성하기 위한 도전율 개선 물질 증착원을 별도로 구비하여 정공 주입성 더미층(119a)과 다른 재료 구성의 도전율 개선층(119b)을 형성할 수 있다. 각각 정공 주입성 더미층(119a)은 제 1 공통층 연장부(120a) 및 제 1 공통층(120)의 하면에 접하며, 도전율 개선층(119b)은 제 1 공통층 연장부(120a)의 상면에 접한다. 경우에 따라, 상기 정공 주입성 더미층(119a)은 별도 층으로 구비되지 않고, 제 1 공통층(120) 및 제 1 공통층 연장부(120a) 형성시 정공 수송 물질과 정공 주입 물질을 초기에 공증착함으로써, 제 1 공통층(120) 및 제 1 공통층 연장부(120a)의 저부 내에 포함될 수 있다. 또한, 이와 같이, 정공 주입성 더미층(119a)이 생략되는 경우에는 제 1 공통층(120) 내부에 포함되는 일종의 도펀트로 기능할 수도 있다.
한편, 상기 도전율 개선층(119b)이 형성되지 않는 안쪽의 액티브 영역(AA) 내의 제 1 공통층(120)(도 2의 A 영역 참조)은 도전율 개선 물질의 공급이 차단되고, 대신 정공 수송 물질이 지속적으로 공급되어 형성되는 것으로, 상대적으로 외곽 영역의 제 1 공통층 연장부(120a)(도 2의 B 영역 참조)에 비해 두꺼운 두께를 가질 수 있다.
발광층(140: 140r, 140g, 140b) 후에 형성되는 제 2 공통층(150)과 일체형으로 외곽 영역(NA)에 구비되는 제 2 공통층 연장부(150a)는 상기 제 1 공통층 연장부(120a)보다 작은 면적으로 형성될 수 있으며, 가장 극심한 경우에는 외곽 영역에 제 2 공통층 연장부(150a)를 갖지 않을 수도 있다. 즉, 본 발명의 제 2 공통층 연장부(150a)는, 제 1 공통층 연장부(120a) 외측으로 돌출되지 않도록, 공정 마진을 갖지 않고 구비될 수 있는 것이다. 따라서, 발광 소자에서 가장 상측 구성인 제 2 전극(160)에 일체형으로 형성된 제 2 전극 연장부(160a)는 하측의 제 2 공통층 연장부(150a)보다 상대적으로 돌출된 제 1 공통층 연장부(120a)의 상부 및 측면에서 접속을 가질 수 있다 (도 2 참조).
제 2 전극 연장부(160a) 역시 제 1, 제 2 공통층(120, 150)의 연장부(120a, 150a)와 같이, 액티브 영역(AA) 전체를 덮으며, 외곽 영역(NA)으로 돌출되어 형성된 것으로, 외곽 영역(NA)에서 하측에 구비된 박막 트랜지스터 어레이 내 신호 연결 라인(114)를 통해 전기적 신호를 인가받는다. 상기 신호 연결 라인(114)은 패드 전극(116)과 접속되어 있으며, 상기 패드 전극(116)은 외곽 영역(NA)의 가장 자리에서 노출되어 인쇄회로 기판(PCB: Printed Circuit Board) 혹은 플렉서블 인쇄회로기판(FPCB: Flexible Printed Circuit Board)(미도시)와 접속된다.
상기 패드 전극(116)은 기판(100)의 어느 한 변에 위치할 수 있다. 패드 전극(116)은 도시된 제 2 전극(160)에 신호를 전달하기 위한 패드 전극(116) 외에도 박막 트랜지스터 어레이의 배선들에 각각 신호를 전달하는 용도로 복수개의 패드 전극을 더 구비할 수 있다. 인쇄회로 기판 혹은 플렉서블 인쇄회로기판과의 접속의 편이를 위해 이러한 패드 전극들은 인접하여 구성할 수 있다. 기판(100)의 외곽 영역 내 이러한 패드 전극들이 복수개 인접하여 구비된 영역을 패드부(PAD)라 한다.
기판(100)은 도 1a 및 도 1b에 도시된 직사각형을 가질 수도 있고, 혹은 경우에 따라 비대칭형, 일부 곡선형 등의 비정형으로도 변경될 수 있다. 본 발명의 발광 표시 장치는 어느 형태의 기판(100)에도 정의될 수 있으며, 그 외곽 영역에 제 1 공통층(120)의 연장부(120a) 상부에 도전율 개선층(119b)이 형성된 점을 구성적 특징으로 한다. 도전율 개선층(119b)은 도 1a에 도시된 바와 같이, 기판(100)의 가장 자리 외곽에 모두 형성될 수도 있고, 도 1b와 같이, 양측 외곽에만 구비될 수도 있다.
상기 제 1 공통층(120) 및 제 1 공통층 연장부(120a)은 일체형으로 동일 물질이며, 이는 정공 수송성 물질로 예를 들어, NPD(N,N'-bis(naphthalene-1-yl)-N,N' -bis(phenyl)-2,2' -dimethylbenzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine) 및 Spiro-TAD(2,2'7,7'tetrakis(N,Ndiphenylamino)-9,9' -spirofluorene)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있다. 그러나, 제 1 공통층(120) 및 제 1 공통층 연장부(120a)는 정공 수송에 기능한다는 점이 주된 목적으로 위에 열거되지 않았더라도 정공 수송성 유기물이라면 상술한 물질에 한정되지 않으며 대체될 수 있다.
상기 도전율 개선층(119b)을 이루는 물질은 상대적으로 제 1 공통층(120) 및 제 1 공통층 연장부(120a)보다 저항이 작은 물질을 제 1 공통층 물질에 도펀트 형식으로 포함시킨 것으로, 저항이 작은 물질은 예를 들면 p형 도펀트이거나 전도 특성이 높은 유기물일 수 있으며, 이는 이와 접한 전극에 저항을 낮추어 줄 수 있는 유기물일 수 있다.
예를 들어, 상기 도전율 개선층(119b)을 이루는 전도 특성이 높은 유기물의 물질은 화학식 1 내지 화학식 4의 p형 도펀트일 수 있다.
[화학식 1]
[화학식 2]
[화학식 3]
[화학식 4]
그러나, 상기 도전율 개선층(119b)으로는 화학식 1 내지 4로 열거된 재료 외에도 제 1 공통층(120)을 이루는 정공 수송물질보다 저항이 작고 제 1 공통층(120)과 정합성이 우수하고, 접속된 층의 저항을 낮출 수 있는 재료라면 대체 가능할 것이다.
한편, 제 1 공통층(120)에는 정공 주입층, 정공 수송층, 전자 저지층 등을 포함할 수 있다. 이 중 정공 수송층을 기본 구성으로 하여 다른 특성의 공통층이 더 부가될 수 있다. 본 발명에서 제 1 공통층(120) 및 제 1 공통층 연장부(120a)은 평면 상에서 끊김없이 연속성을 가지며, 단지 영역별로 두께 차를 가질 뿐이며, 도전율 개선층(119b)이 외곽 영역에 위치한 제 1 공통층 연장부(120a) 상에 더 형성된 점이 특징이다. 예를 들어, 전자 저지층 등의 부가적인 정공 수송 관련 층이 정공 수송층 상에 더 형성된 경우에도, 평면적으로 액티브 영역(AA)의 제 1 공통층과 이로부터 끊김없이 외곽 영역으로 형성된 층으로 정공 수송 관련층 상의 선택적인 영역인 외곽 영역 내에 도전율 개선층을 더 구비하여 정공 수송 관련층의 저항을 낮추는 효과를 얻을 수 있을 것이다.
그리고, 일체형으로 형성되는 제 2 공통층(150) 및 제 2 공통층 연장부(150a)는 정공 저지층, 전자 수송층 및 전자 수송층 등을 포함할 수 있다. 상기 전자 수송층을 기본 구성으로 하여, 다른 특성의 공통층이 더 부가될 수 있다. 그리고, 상기 제 2 공통층(150)은 예를 들어, 안트라센 계열의 화합물로 이루어질 수 있으며, 필요에 따라 전자 이동도나 인접층과의 배리어를 조절할 수 있는 도펀트를 더 포함할 수 있다.
상기 액티브 영역(AA)에 구성된 복수개의 서브 화소에는 각각 발광 소자(OLED)가 구비되며, 이는 제 1 전극(110), 제 1 공통층(120), 발광층(140), 제 2 공통층(150) 및 제 2 전극(160)이 적층되어 이루어진다. 각 서브 화소에서 발광하는 발광색에 따라 도 2와 같이, 상기 발광층(140)은 서브 화소별로 적색 발광층(140r), 녹색 발광층(140g) 및 청색 발광층(140b)을 포함할 수 있다. 발광하는 발광색에 따라 열거된 색상의 발광층과 다른 색의 발광층이 구비될 수도 있다. 이러한 색 발광층은 각 색상별로 미세하게 개구부가 구비된 FMM 마스크를 이용하여 형성하기 때문에, 선택적으로 액티브 영역(AA)에 형성하는 것으로, 외곽 영역(NA)에 구비되지 않을 수 있으며, 발광층은 외곽 영역에 연장부를 갖지 않아 외곽 영역을 늘리는 구성 요소가 아니다.
경우에 따라 발광층의 발광색 색상이 아닌 컬러 필터를 더 구비하여 각 서브 화소에 발광색이 구분되는 경우가 있다. 이 때에는 출사측에 가깝게 발광 소자 상부 혹은 하부에 컬러 필터층이 더 구비되며, 각 서브 화소의 발광 소자는 동일 구성의 백색 발광 스택을 구비할 수 있다. 이 경우, 각 서브 화소의 발광층은 동일한 백색 발광층을 구비할 수도 있고, 혹은 서로 다른 발광하는 복수 스택을 적층시켜 최종적으로 발광 소자를 통해 백색이 나오도록 하도록 구성할 수도 있다. 어느 경우나 본 발명의 발광 표시 장치에서는 도전율 개선층(119b)을 최초 제 1 공통층 연장부(120a)의 상부에 구비하여, 이어 형성되는 공통층(및 공통층 연장부) 를 공정 마진을 구비하지 않도록 형성할 수 있다. 외곽 영역에서 층별 공정 마진을 구비하기 때문에 늘어나는 외곽 영역(NA)의 면적을 줄일 수 있는 것이다. 이러한 백색 발광 스택은 각 층을 액티브 영역에 공통으로 미세 금속 마스크가 아닌 공통 마스크로 형성하는 것으로, 제 1 전극(110) 형성 후 최초의 정공 수송성의 제 1 공통층(120)을 형성한 후, 도전율 개선층(119b) 형성 후의 층들에 층상으로 복수의 발광층이 있더라도 이들은 외곽 영역에 공정 마진을 갖지 않고 제 1 공통층 연장부(120a) 안쪽으로 형성한다.
상기 서브 화소(RP, GP, BP)들의 사이에는 뱅크(115)가 구비되어 그 오픈 부위에 각 발광 소자에서 발광이 나오는 영역을 정의할 수 있다. 상기 뱅크(115)와 동일 물질이 외곽 영역(BZP)에 댐 패턴(미도시)으로 더 구비되어 공정 중 액상의 물질이 댐 패턴 외측으로 넘침을 방지할 수 있다.
한편, 도 2와 같이, 상기 기판(100)은 발광 소자(OLED)와의 사이에 박막 트랜지스터 어레이를 포함할 수 있다.
상기 박막 트랜지스터 어레이는 액티브 영역(AA) 내 각 서브 화소에 발광 소자(OLED)와 연결된 박막 트랜지스터(TFT)를 포함한다.
상기 박막 트랜지스터(TFT)는 반도체층(102)과 상기 반도체층(102)과 중첩하여 채널 영역을 정의하는 게이트 전극(104)과 상기 반도체층(102)과 양측에 접속한 드레인 전극(106) 및 소스 전극(107)을 포함한다.
상기 반도체층(102)은 비정질 실리콘층, 결정질 실리콘층 또는 산화물 반도체층으로 이루어질 수 있으며, 경우에 따라 열거된 반도체층의 이중 혹은 삼중 적층을 이용할 수도 있다.
상기 게이트 전극(104)과 상기 반도체층(102) 사이에는 게이트 절연막(103)이 구비된다. 또한, 상기 반도체층(102)과 기판(100) 사이에는 기판(100) 하부에 구성을 제거하는 공정의 영향 혹은 기판(100)으로부터의 불순물 등의 침투를 방지하기 위해 버퍼층(101)을 더 구비할 수 있다. 경우에 따라 상기 버퍼층(101)은 생략될 수도 있다.
또한, 상기 게이트 전극(104)와 연결되며 상기 기판(100) 상에는 일 방향으로 길게 형성되는 게이트 라인(미도시)을 더 구비할 수 있으며, 소스 전극(107) 등과 접속되며, 상기 게이트 라인과 교차하는 방향의 데이터 배선 혹은 전원 전압 라인 등의 배선을 더 포함할 수 있다.
상기 박막 트랜지스터 어레이의 외곽 영역(BZP)의 구성을 살펴보면, 게이트 전극(104)의 형성시 동일 공정에서 신호 연결 라인(114)을 더 구비할 수 있으며, 상기 신호 연결된 라인(114)과 접속되며, 상기 소스 전극(107) 및 드레인 전극(106)의 형성과 동일 공정에서 패드 전극(116)을 더 구비할 수 있다.
층상으로 설명하지 않은 105는 층간 절연막이며, 108은 무기 보호막 및 109는 유기 보호막으로 접속되지 않은 영역의 다른 층간의 배선들의 절연을 위해 구비된다.
또한, 상기 발광 소자(OLED)의 상부의 구성을 살펴보면, 발광 소자(OLED)의 제 2 전극(160) 표면을 보호하고, 광 추출을 향상시키기 위해 캐핑층(170)을 더 구비할 수 있다. 캐핑층(170)은 발광 소자(OLED)에 포함되는 제 1 공통층과 동일하거나 유사 계열의 정공 수송성 물질로 형성하거나 혹은 이러한 정공 수송성 물질과 무기 물질의 적층 구성으로 형성할 수도 있다. 또한, 광 추출 향상을 위해 적층된 층간 일정의 굴절률 차를 가질 수도 있다.
또한, 상기 캐핑층(170) 상부에는 발광 소자들의 어레이를 보호하도록 이들을 덮도록 봉지부(200)를 구성한다. 상기 봉지부(200)는 제 1 무기막(210), 유기막(220) 및 제 2 무기막(230)을 기본 구성으로 하며, 이들 외에 상부에 무기막 및 유기막의 적층 구성을 한 쌍 이상 더 포함할 수 있다. 봉지부(200)에 구성되는 제 1, 제 2 무기막(210, 230)은 상대적으로 유기막(220)보다 외곽 영역(BZP)에서 더 외측으로 더 나오도록 하여, 직접적으로 외기가 만나는 부분이 무기막이 되도록 하여, 외부의 투습을 방지하는데 효과적이도록 한다.
상기 유기막(220)는 공정 상 발생되는 파티클의 유동을 방지할 수 있을 정도로 박막 트랜지스터 어레이나, 발광 소자 어레이 등에 포함되는 어느 층보다 충분히 두껍게 형성하며, 이러한 성질로 유기막(220) 형성 후 그 표면은 평탄화된다. 이러한 효과를 위해 상기 유기막(220)은 제 1, 제 2 무기막(210, 230) 대비 5배 내지 20배의 두께를 가질 수 있다. 상기 제 1 무기막(210), 유기막(220) 및 제 2 무기막(230)으로 이루어진 봉지부(200)는 기판(100)의 패드부(PAD)가 위치한 변에는 패드 전극(116)을 노출하도록 형성하며, 패드부(PAD)가 위치하지 않는 변에는 기판(100)의 에지까지 제 1, 제 2 무기막(210, 230)이 형성될 수 있다.
봉지부(200)는 패드부(PAD)를 제외한 영역에서 상기 기판(100)의 에지부까지 연장되어 형성되며, 패드부(PAD)에 대해서는 패드 전극(116)들이 노출되도록 하여, 봉지부(200) 형성 후 진행되는 인쇄회로기판 등과의 접속이 가능하도록 한다.
한편, 상기 기판(100)은 예를 들어, 딱딱한 재질의 글래스 기판, 혹은 휘어짐이 가능한 플라스틱 기판 혹은 플라스틱 필름으로 적용이 가능하다.
그리고, 도 1a 및 도 1b에 도시된 바와 같이, 서브 화소들은 적색 서브 화소(RP), 녹색 서브 화소(GP) 및 청색 서브 화소(BP)를 하나의 세트로 하여 하나의 화소(P)를 구성할 수 있다. 상기 화소(P)들은 매트릭스 상으로 기판(100)의 액티브 영역 내 반복되어 있다. 도시된 예에서, 서브 화소들은 적, 녹, 청 서브 화소(RP, GP, BP)가 제시되어 있는데, 이에 한하지 않으며, 옐로우, 마젠타, 시안 등과 같이, 다른 색상을 발광하는 서브 화소들의 조합을 가질 수도 있다. 경우에 따라, 도시된 색상의 서브 화소 외에 추가적으로 백색 서브 화소들을 더 포함할 수도 있다.
각각의 서브 화소의 구분은 서브 화소에서 발광하는 발광 색에 따라 구분되어 이루어질 수 있다. 발광 색은 발광 소자 내 발광층의 구성을 달리하거나 혹은 발광 소자에서 나오는 광은 동일하게 하되 출사되는 측에 가깝게 컬러 필터층을 구비함에 이루어질 수 있다. 발광층이 각 서브 화소별로 다른 색상의 발광하도록 다른 발광층으로 구비하는 경우, 도 2에 도시된 바와 같이, 각각의 발광층(140r, 140g, 140b)은 이격하여 위치한다.
도 3은 도 1b의 액티브 영역 및 제 2 및 제 4 외곽 영역의 유기 스택 단면도이다.
도 1b와 같이, 도전율 개선층(119b)을 제 1, 제 3 외곽 영역(NA1, NA3)에만 형성하고, 제 2 및 제 4 외곽 영역(NA2, NA4) 형성하지 않는 경우, 두 영역의 유기 스택(도 2의 B 및 도 3의 B' 참조)은 다른 구조를 갖는다. 도 3 와 같이, 정공 주입성 더미층(119a) 형성 후 제 1 공통층을 형성하는 과정에서, 제 2 및 제 4 외곽 영역(NA2, NA4) 은 제 1 공통층 연장부(120a) 상에 바로 제 2 공통층 연장부(150a)가 위치하며, 상기 제 2 공통층 연장부(150a) 및 제 1 공통층 연장부(120a)의 측부를 덮으며 제 2 전극 연장부(160a)가 위치한다. 이 경우, 제 2, 제 4 외곽 영역(NA2, NA4)의 유기 스택(B')은 액티트 영역(AA)의 유기 스택(A)과 비교하여 발광층(140)이 구비되지 않은 점에서 차이를 갖고 나머지 공통층들의 구성은 동일하다.
이하, 상술한 본 발명의 발광 표시 장치의 외곽 영역의 구성을 구체적으로 단면도를 참조하여 살펴본다.
도 4a 및 도 4b는 본 발명의 제 1 실시예 및 이의 변형예에 따른 발광 표시 장치의 외곽 영역의 공통층 구성을 살펴본 단면도이다.
도 4a와 같이, 본 발명의 제 1 실시예에 따른 발광 표시 장치는, 외곽 영역(NA)에 뱅크(115) 상에 차례로, 정공 주입성 더미층(119a), 제 1 공통층 연장부(120a), 도전율 개선층(119b), 제 2 공통층 연장부(150a) 및 제 2 전극 연장부(160a)가 위치한다. 여기서, 정공 주입성 더미층(119a), 제 1 공통층 연장부(120a), 도전율 개선층(119b)은 동일 챔버에서 동일 마스크로 형성에서 형성될 수 있으므로, 그 가장 자리의 에지가 일치할 수 있다.
또한, 제 2 공통층 연장부(150a)는 공정 마진을 구비하지 않고 형성될 수 있는 것으로 도 4a와 같이, 상기 제 1 공통층 연장부(120a)와 동일 폭을 가질 수 있으며, 혹은 도 4b와 같이, 제 1 공통부 연장부(120a)보다 안쪽에 형성될 수도 있다. 층간 오정렬이 심한 경우 제 2 공통부 연장부(150a)는 외곽 영역에 구비되지 않을 수 있는데, 이 경우, 상대적으로 제 2 공통층 연장부(150a)보다 노출된 도전율 개선층(119b)이 제 2 전극 연장부(160a)와 만나며 제 2 전극(160)의 저항 상승을 방지하여 영역별 휘도 저하를 방지한다.
상기 제 1 공통층 연장부(120a)와 도전율 개선층(119b)이 중첩하는 폭은 제 1 폭(d)으로 제 1 공통층 연장부(120a)가 외곽 영역(NA)에서 차지하는 제 1 간격(도 1a의 c 참조) 내에 포함된다. 제 1 폭(d)이 가장 클 경우 상기 제 1 공통층 연장부(120a)의 폭인 제 1 간격(c) 전체를 차지하며, 도전율 개선층(119b)이 형성될 수 있다.
상기 제 2 전극 연장부(160a)는 제 2 공통층 연장부(150a), 도전율 개선층(119b), 제 1 공통층 연장부(120a) 및 정공 주입성 더미층(119a)의 측부를 모두 커버하도록 제 1 공통층 연장부(120a)보다 외측으로 제 2 간격(a) 돌출하도록 형성한다. 발광 표시 장치에서 패드부(PAD)의 부위에서 하부에 위치하는 신호 연결 라인(114)과 접속하기 위해 상대적으로 더 돌출부를 가질 수 있다. 도시되지 않았지만, 상기 제 2 전극 연장부(160a)와 뱅크(115)가 중첩된 일부 영역에 콘택홀이 마련되고, 상기 콘택홀을 통해, 하측에 위치하는 접지 전압 혹은 상전압을 전달되는 배선과 접속이 이루어질 수도 있으며, 이 때, 접지 전압 혹은 상전압을 전달하는 배선은 동일층 혹은 다른 층에 배치된 패드 전극과 연결될 수 있다.
본 발명의 발광 표시 장치는 도전율 개선층(119b) 이후 형성되는 공통층들에서 공정 마진을 갖지 않고 형성할 수 있기 때문에, 발광 소자 형성시 외곽 영역(NA)에 제 1 공통층 연장부(120a)가 갖는 제 1 간격(c) 및 제 2 전극 연장부(160a)가 갖는 제 2 간격(a)만을 연장부의 구성으로 갖게 되어, 외곽 영역에 각 공통층별로 필수적으로 하부층들 대비 상대적으로 외측으로 돌출되는 비교예 대비 외곽 영역의 폭을 현저히 줄일 수 있다.
한편, 도시된 도 4a 및 도 4b에서 뱅크(115)가 상대적으로 제 2 전극 연장부(160a)로부터 제 3 간격(b)만큼 돌출되어 있는데, 이는 필수적인 구성은 아니며 경우에 따라 제 3 간격(b)은 생략될 수 있다.
상기 도전율 개선층(119b)은 상기 제 1 공통층 연장부(120a) 상부 표면에 접한 것으로, 저항이 높은 제 1 공통층 연장부(120a)와 타구성과의 직접적인 접촉을 피한다.
또한, 상기 도전율 개선층(119b)은 상기 액티브 영역(AA)과 이격을 갖는 것이 바람직하다. 이는 외곽 영역(NA)에 한해 도전율 개선층(119b)을 구비하기 위한 것으로, 도전율 개선층(119b) 구비로 발광 소자의 구동에 영향을 미치는 것을 방지하기 위함이다.
상기 제 2 공통층(150)에서 연장된 제 2 공통층 연장부(150a)를 상기 외곽 영역(NA)에 더 갖는 경우, 상기 제 2 공통층 연장부(150a)는 상기 도전율 개선층(119b)의 상부 표면에 접할 수 있다.
도 4a와 같이, 상기 제 2 전극 연장부(160a)는 내측에서, 상기 제 2 공통층 연장부(150a)의 상부 표면 및 측면과 접할 수 있다.
도 4b와 같이, 상기 도전율 개선층(119b)은 상기 제 2 공통층 연장부(150a)보다 상기 외곽 영역(NA)의 에지에 가깝게 돌출되어 있을 수 있다.
상기 제 2 전극 연장부(160a)는 내측에서, 상기 제 2 공통층 연장부(150a)의 상부 표면 및 측면과, 상기 제 2 공통층 연장부로부터 상기 외곽 영역의 에지에 가깝게 돌출된 상기 제 1 공통층 연장부(120a)의 상부 표면 및 측면과 접할 수 있다.
상기 제 2 공통층(150) 및 상기 제 2 공통층 연장부(150a)는 전자 수송성 또는 전자 주입성 유기물을 주성분으로 포함하며, 상기 제 1 공통층(120) 및 제 1 공통층 연장부(120a)는 정공 수송성 유기물을 주성분으로 포함할 수 있다.
상기 도전율 개선층(115)은 상기 제 1 전극(110)의 일함수와 1.5eV 이하의 차이를 갖는 LUMO 준위를 갖는 유기물로 상술한 p형 도펀트를 포함할 수 있다. 상기 p형 도펀트는 유기물질일 수 있다.
상기 도전율 개선층(119b)은, 상기 제 2 전극 연장부(160a)의 수직 방향에 위치한 상기 제 1 공통층 연장부(120a)의 면저항을 낮출 수 있다.
상기 외곽 영역(NA)에, 도 4a와 같이, 상기 제 1 공통층 연장부(120a)의 하부 표면에 접한 정공 주입성 더미층(119a)을 더 포함할 수 있다.
상기 도전율 개선층(119b)과 상기 정공 주입성 더미층(119a)은 동일 물질로 형성할 수도 있고, 각각 제 1 전극(도 2의 110 참조)과 안정화된 계면 특성과 정공 주입 전달을 위한 관점에서 정공 주입성 더미층(119a)의 재료가 선택되고, 제 1 공통층(120)의 외곽의 제 1 공통층 연장부(120a) 상부에 있으며, 상부에 위치하는 구성과의 접촉 저항을 줄이는 관점에서 도전율 개선층(119b)의 재료가 선택될 수도 있다.
상기 제 2 공통층(150) 및 상기 제 2 공통층 연장부(150a)는 복수층으로 이루어지며, 상기 제 2 전극 연장부(160a)는 상기 외곽 영역에서 상기 제 2 공통층(150) 연장부의 복수층 각각보다 상기 외곽 영역(NA)의 에지에 가깝게 위치한다.
도 5a 및 도 5b는 비교예에 따른 발광 표시 장치의 외곽 영역을 나타낸 평면도 및 단면도이다.
도 5a 및 도 5b와 같이, 비교예에 따른 발광 표시 장치의 외곽 영역(NA)에, 아래에서부터 공통층들이 차츰 폭을 넓히며 뱅크(15) 상에, 정공 수송층(20), 정공 저지층(50) 및 전자 수송층(55) 및 제 2 전극(60)이 형성된다.
비교예에 따른 발광 표시 장치는, 하부에 형성되는 층일수록 저항이 크기 때문에, 이와 제 2 전극(60)이 접촉하게 되면 제 2 전극(60)의 저항이 커지기 때문에 이를 방지하도록 상부에 형성되는 층일수록 외곽 영역에서 그 폭을 넓혀 형성하는 것이다. 즉, 도 5a와 같이, 각각 정공 수송층(20)은 제 1 간격(c), 정공 저지층(50) 및 전자 수송층(55)은 차례로, 하부층보다 s1, s2을 가지며, 이들 공통층의 층간 오정렬을 고려한 마진(M)을 더 갖고, 제 2 전극(60)은 이보다 제 2 간격(a)을 더 갖는다.
이와 같이, 비교예에 따른 발광 표시 장치는 외곽 영역에서 공통층 연장부들의 이격 간격이 필요하기 때문에, 외곽 영역의 면적이 늘어나는 문제점이 있다.
또한, 만일 이러한 공정 마진을 고려하지 않고, 각 공통층을 형성할 경우, 심한 경우에는 정공 수송층(20)이 제 2 전극(60)과 접하는 경우가 발생하고, 이 때, 제 2 전극(60)의 접속 저항이 현저히 늘어나는 문제가 있다.
이와 같이, 비교예의 발광 표시 장치 중 공정에서 발생되는 층간 틀어짐으로 정공 수송층(20)과 제 2 전극(60)이 외곽 영역에서 접속되는 이상 구조를 표 1에서 정상 구조와 비교하여 살펴본다. 만일 정공 저지층(50)과 전자 수송층(55)이 외곽 영역에서 s1, s2의 마진을 갖지 않거나 혹은 층간 정렬의 문제로 정공 수송층(20)의 에지보다 정공 저지층(50) 및 전자 수송층(55)의 에지가 안쪽에 들어올 경우, 정공 수송층(20)과 제 2 전극(60)과 접촉이 있어, 이로 인한 제 2 전극(60)의 저항 상승이 있고, 표 1과 같이, 이로 인해 제2 전극(60)을 포함하는 발광 소자를 구동하기 위한 구동 전압이 상승한다. 또한, 저항이 높은 정공 수송층(20)과 제 2 전극(60)과의 접속이 있어 높은 구동 전압에도 휘도가 떨어지는 문제점도 있다.
| 조건 | 구동 전압(V) | 휘도 (Cd/A) | 색좌표 CIEx | 색좌표 CIEy |
| 정상 구조 | 4.5 | 5.0 | 0.142 | 0.093 |
| 이상 구조 | 8.5 | 1.5 | 0.142 | 0.096 |
도 6a는 비교예의 발광 표시 장치를 정상 청색 구동시를 나타낸 사진이며, 도 6b는 외곽 영역에서 정공 수송층보다 전자 수송층이 작은 면적으로 형성시 정공 수송층과 제 2 전극과의 직접 접속이 있을 때, 청색 구동시 이상 구동을 나타낸 사진이다. 도 6b와 같이, 이상 구동시 제 2 전극과 저항이 큰 제 1 공통층(정공 수송층)과 직접 접하는 부위에 인접한 액티브 영역 외곽에서 이상 구동에 따른 빛샘이 현저히 나타난다.
도 7은 본 발명의 제 2 실시예에 따른 발광 표시 장치의 외곽 영역의 구성을 나타낸 단면도이다.
도 7과 같이, 본 발명의 제 2 실시예에 따른 발광 표시 장치의 외곽 영역은 도 4a에 도시한 본 발명의 제 1 실시예에 따른 발광 표시 장치와 비교하여, 도전율 개선층(215)만을 갖고, 정공 주입성 더미층이 생략된 구성이다. 이 경우, 정공 주입 물질을 상기 액티브 영역(AA)에서의 제 1 공통층(도 2의 120 참조)과 외곽 영역에서의 제 1 공통층 연장부(120a) 저부에 도펀트로 포함할 수 있다. 이러한 제 2 실시예에 따른 발광 표시 장치도 상술한 제 1 실시예에 따른 발광 표시 장치와 같이, 도전율 개선층(215)이 제 1 공통층 연장부(120a)의 에지와 동일하게 형성되어, 이어 형성되는 제 2 공통층 연장부(150a)가 제 1 공통층 연장부(120a)보다 안쪽에 형성되더라도 제 2 전극의 연장부(260)는 저항이 작은 도전율 개선층(215)과 측면 및 상면에서 주로 접하게 되어 제 2 전극의 연장부(260) 및 이와 연결된 제 2 전극에서 저항이 상승되는 문제점을 해결할 수 있다.
본 발명의 발광 표시 장치에서 도전율 개선층(119b)의 구비로 제 2 전극의 저항 상승을 방지하는 원리를 설명한다.
도 8a 내지 도 8c는 제 1 내지 제 3 실험예의 표면 저항을 측정하는 구성의 단면도이며, 도 9는 제 1 내지 제 3 실험예의 표면 저항을 나타낸 그래프이다. 또한, 도 10a 내지 도 10c는 제 1 내지 제 3 실험예의 밴드 다이어그램이다.
제 1 내지 제 3 실험예는 도 8a 내지 도 8c와 같이, 기판(1000) 상에 서로 이격된 양 끝에 제 1 검출 전극(500a) 및 제 2 검출 전극(500b)을 마련한다. 그리고, 도 8a 및 도 8b와 같이, 각각 기판(1000)상에 상술한 제 1 공통층(120)에 이용되는 제 1 물질(600a), p형 도펀트로 이용되는 제 2 물질(600b)을 형성한다. 또한, 8c에서는, 제 1 공통층(120)을 형성하는 정공 수송성 물질(HTL)과 p형 도펀트(p-dopant)을 혼합시킨 제 3 층(600c)을 형성한 것으로 기판(1000) 상의 이격된 양끝에, 제 1, 제 2 검출 전극(500a, 500b)을 구비한다. 상기 p형 도펀트는 상술한 도 7b의 제 2 물질(500b)과 동일한 물질로, 예를 들어, 상술한 화학식 1 내지 4 중 어느 하나를 이용한다. 각각 제 1 내지 제 3 실험예에서 기판(1000) 상에 형성하는 물질층들의 전체 두께는 100 Å으로 동일하게 하였다. 제 3 실험예에서 상기 p형 도펀트(p-dopant)의 양은 정공 수송성 물질(HTL) 의 1wt% 내지 5wt%로 하였다.
이와 같이 준비된 기판(1000)의 제 1 내지 제 3 실험예별로 제 1 검출 전극(500a)과 제 2 검출 전극(500b) 사이에 전압 차를 주어 전류를 흐르게 할 경우, 도 9와 같이, 제 2 실험예의 제 2 물질(600b)은 표면 저항이 9E+11 Ω/□에 상당하며, 제 3 실험예의 혼합층(600c) 적용의 경우, 표면 저항이 5E+11 Ω/□로 측정 가능한 수준이었지만, 제 1 실험예의 제 1 물질(600a)의 단일층으로 구비시는 표면 저항이 측정 검출기에서 제한 수치를 넘어 너무 커 측정 불가한 수준이었다.
또한, 상술한 실험을 통해 본 발명의 발광 표시 장치와 같이, 단일 도전성의 제 2 물질(600b)만을 구비하는 경우보다 저항이 큰 제 1 공통층의 물질(HTL)(600a)이 있는 영역 내에 제 2 물질(p-dopant)(600b)을 혼합한 혼한층(600c)으로 구비시 전체 저항이 줄어듦을 이해할 수 있다.
이는 제 3 실험예에서와 같이, 제 1 물질(600a) 단일의 정공 수송성의 물질은 느린 전자 이동도를 갖지만 p형 도펀트가 갖는 전자 끌기(electron withdrawing) 특성에 의해 전체층에서 혼합층(600c) 내의 전자가 빈 부위에 정공을 채우는 과정이 반복되어 이로써 전체 혼합층(600c)에서, 단일 p형 도펀트층(600b) 구조 대비 전자 이동도를 증가시켜 전체 도전율을 개선시키기 때문이다.
특히, 상술한 실험예들에서 도전율이 높은 단일의 p형 도펀트(제 2 물질-600b)보다는 p형 도펀트 물질을 정공 수송성 제 1 공통층 물질(600a) 내에 소량 포함하여 혼합층으로 구비시 제 1 공통층(600a) 단일층이나 p형 도펀트의 단일층(600b) 구성보다 저항을 낮출 수 있는 점을 살펴볼 수 있다. 즉, 본 발명의 발광 표시 장치와 같이, 제 1 공통층 상에 얇은 p형 도펀트를 포함하는 도전율 개선층(119b)이 얇은 두께더라도 구비만 되면 제 2 전극의 저항을 낮출 수 있는데 효과가 있음을 예상알 수 있다.
제 1 물질로는 정공 수송성 공통층으로 이용하는 물질이라면 대체 가능하며, 제 2 물질은 화학식 2 내지 4 혹은 이와 대등한 p형 도펀트 특성을 갖는다면 대체 가능할 수 있다.
도 9a 내지 도 9c는 앞서 설명한 도 8a 내지 도 8c의 실험예에서 각각 제 1, 제 2 검출 전극(500a, 500b)을 제 1 전극(110) 및 제 2 전극(160)으로 대체한 것으로 유기 발광 소자의 전자 및 정공의 이동 관점에서 살펴본 것이다.
도 10a와 같이, 제 1 물질(600a)을 발광 소자의 제 1 전극(110) 및 제 2 전극(160) 구비시 이의 제 1 LUMO 준위 (L1)가 제 1 전극(110)의 일함수와 차이가 너무 크기 때문에, 제 1, 제 2 전극(110, 160)간 전위 차를 주어도 제 1 물질(600a)에서 제 1 전극(110)으로의 에너지 배리어가 너무 커 전자가 흐르기 거의 불가능하다.
도 10b와 같이, p형 도펀트 특성과 같이, 제 1전극(110)에 인접하여 제 1 전극(110)의 일함수와 유사한 낮은 제 2 LUMO 준위를 갖는 제 2 물질(600b)을 발광 소자의 제 1 전극(110)과 제 2 전극(160) 사이에 구비시 제 2 물질(600b)의 낮은 제 2 LUMO 준위를 거쳐 전자가 흐르기 때문에 전도도는 상승할 수 있다.
도 10c와 같이, 발광 소자의 제 1 전극(110)과 제 2 전극(160) 사이에 본 발명의 발광 표시 장치와 같이, 제 1 물질(600a, 정공 수송성 물질(HTL))에 제 2 물질(600b, p-dopant)를 포함시켜 혼합층(600c)으로 구비하는 경우, 제 2 물질(p-dopant)의 전자 끌기 특성 때문에, 제 1 물질(HTL) 내의 전자를 빼앗고 제 1 물질(HTL)은 상대적으로 전자 성분이 부족하게 되어 정공이 생성될 수 있어, 전체 발광 소자에서 캐리어의 이동도 및 발광 소자 내의 도전율이 높아지게 된다.
이하, 본 발명의 발광 표시 장치의 특징적인 제조 방법을 설명한다.
먼저, 도 1b 및 도 2와 같이, 복수개의 서브 화소를 갖는 액티브 영역(AA)과 상기 액티브 영역 주변의 외곽 영역을 갖는 기판(100)을 준비한다.
상기 기판(100) 상의 각 서브 화소에 박막 트랜지스터(TFT)를 포함한 박막 트랜지스터 어레이를 형성한다.
이어, 상기 박막 트랜지스터 어레이 상에 무기 보호막(108) 및 유기 보호막(109)을 차례로 증착한 후, 이를 선택적으로 제거하여 박막 트랜지스터(TFT) 드레인 전극(106)을 노출시키고, 상기 드레인 전극(106)에 접속되는 제 1 전극(110)을 구비한다.
본 발명에 있어서는, 제 1 공통층(120)/제 1 공통층 연장부(120a)와 도전율 개선층(119b) 및 정공 주입성 더미층(119a)을 동일 공정 내 동일 챔버에서 형성하는 것이 특징이므로 이하에서는 이를 중점으로 설명한다. 도 11a 내지 도 11e는 본 발명의 발광 표시 장치의 제 1 공통층 및 도전율 개선층의 형성 방법을 나타낸 공정도이며, 도 12a 내지 도 12e는 도 11a 내지 도 11e에 각각 이용되는 증착원의 배치 구성을 나타낸 도면이다. 도 13a는 도 11e의 공정을 완료 후 초기 증착 물질 대응의 외곽 영역의 구조를 나타낸 단면도이며, 도 13b는 도 11e의 공정을 완료 후 액티브 영역의 구조를 나타낸 단면도이고, 도 13c는 도 11e의 공정을 완료 후 종기 증착 물질 대응의 외곽 영역의 구조를 나타낸 단면도이다.
제 1 공통층 및 도전율 개선층과 정공 주입성 더미층의 형성(S1~S5)은 동일 챔버(800) 내에서 동일 마스크(540)를 사용하여 이루어진다.
도 11a와 같이, 챔버(800) 내에 각각 하부에 도가니를 구비하여 구비된 성분을 기상화하여 증착할 수 있는 제 1 공통층 물질 증착원(512)과 그 양측에 제 1, 제 2 p형 도펀트 물질 증착원(511, 513)을 준비한다. 도 12a와 같이, 제 1 공통층 물질 증착원(512) 및 제 1, 제 2 p형 도펀트 물질 증착원(511, 513)은 복수개의 개구(511a, 512a, 513a)를 각각 일렬로 갖는 형태이며, 증착 공정의 순서에 따라 제 1, 제 2 p형 도펀트 물질 증착원(511, 513)의 개구(511a, 513a)는 셔터(530 또는 도 10c의 535 참조)를 구비하여, 선택적으로 개폐될 수 있다.
또한, 상기 제 1 공통층 물질 증착원(512)과 제 1, 제 2 p형 도펀트 물질 증착원(511, 513)의 상부에는 도 1b에서 설명한 액티브 영역(AA)의 너비와, 제 1 공통층 연장부(120a)가 형성될 수 있는 제 1 간격(c)을 액티브 영역(AA)의 너비 양단에 갖는 개구부를 갖는 공통 마스크(540)가 구비된다.
그리고, 상기 제 1 공통층 물질 증착원(512)과 제 1, 제 2 p형 도펀트 물질 증착원(511, 513)의 상부와 공통 마스크(540) 하부에는 증착원으로부터 증착 물질이 기판(100) 상에 증착되는 발광 각도를 정의하기 위해 내부 각도 보정판(521, 522)이 더 구비된다. 내부 각도 보정판(521, 522)은 각 증착원별로 구비되거나, 증착원들의 경계부에 구비될 수 있다.
그리고, 상기 공통 마스크(540) 상부에는 상술한 박막 트랜지스터의 드레인 전극(106)과 접속된 제 1 전극(110)이 형성된 기판(2000)이 구비되어, 상기 기판(2000)이 이동할 때, 하부의 증착 물질들이 공통 마스크(540)의 개구부를 통해 기판(2000)에 달라붙어 증착 공정이 이루어진다.
상기 기판(2000)은 도 1b에 도시된 바와 같이, 액티브 영역(AA)과 상기 액티브 영역 주변의 외곽 영역(BZP 또는 NA)을 갖는 것이다.
그리고, 상기 기판(2000)에는 편의상 도시되지 않았지만, 박막 트랜지스터 어레이와 각 서브 화소에 제 1 전극(도 2의 110 참조)이 형성되어 있다.
여기서, 도 11a와 같이, 상기 기판(2000)을 우측 방향으로 이동시 증착 물질은 기판(2000)의 우측에서 좌측으로 향하며 쌓이게 된다. 도시되지 않았지만, 기판(2000)이 좌측 방향으로 이동할 때는 기판(2000)의 좌측에서 우측으로 증착이 이루어진다.
이 때, 초기 증착 물질의 초기 스캔 과정에서, 제 1 p형 도펀트 물질 증착원(511)과 제 1 공통층 물질 증착원(512)은 공급구(511a, 512a)를 오픈하여 두고, 제 2 p형 도펀트 물질 증착원(513)의 공급구(513a)를 제 1 셔터(530)로 닫은 후 증착 공정이 이루어진다.
도 11a와 같이, 기판(2000)이 우측으로 향하며 공통 마스크(540)의 개구부에 초기 대응시 가장 왼쪽에 있는 제 1 p형 도펀트 물질 증착원(511)으로부터 증착 물질의 공급이 이루어져 정공 주입성 더미층(119a)이 기판(2000)의 외곽 영역 일부에 단일로 형성된다. 정공 주입성 더미층(119a) 형성시 상기 제 1 p형 도펀트 물질 증착원(511)과 제 1 공통층 물질 증착원(512)이 열려 있어, 정공 주입성 더미층(119a)은 두 물질이 부분적으로 혼합되어 증착이 이루어질 수 있다.
도 11a와 같이, 기판(2000)의 진입하는 측에 먼저 p형 도펀트 물질 증착원(511)으로부터 공급이 이루어져 정공 주입성 더미층(119a)은 그 내부에 p형 도펀트가 제 1 공통층 물질과 혼입하여 포함되어 있다. 도 10a의 기판(2000)이 증착 물질의 공급부에 먼저 대응될 때, 정공 주입성 더미층(119a)의 일정 두께 확보를 위해 기판(2000)이 우측 이동하는 초기 단계에서 제 1 p형 도펀트 물질 증착원(511)의 공급량을 늘릴 수 있다.
이어, 도 11b 및 도 12b와 같이, 기판(2000)을 우측으로 점차 이동시켜 정공 주입성 더미층(119a)이 형성된 기판(2000) 상에 상기 제 1 공통층 물질로 이루어진 제 1 공통 물질층(1200)을 형성한다. 상기 제 1 공통 물질층(1200)은 도 1에서 설명한 액티브 영역의 제 1 공통층(120)과 외곽 영역의 제 1 공통층 연장부(120a)를 포함한 형태이다. 액티브 영역(AA)과 외곽 영역에서 제 1 공통 물질층(1200)은 재료적으로 동일하며, 동일 두께로 형성된다.
이와 같이, 제 1 공통 물질층(1200)이 형성되는 것은 상대적으로 제 1 p형 도펀트 물질 증착원(511)에서 공급하는 p형 도펀트의 양보다 제 1 공통층 물질 증착원(512)에서 공급하는 제 1 공통층 물질의 양이 현저히 많기 때문이다. 기판(2000)의 진행 방향에서 제 1 p형 도펀트 물질 증착원(511)과의 공급 영역이 제 1 공통층 물질 증착원(512)의 공급 영역에 일부 중첩되므로, 제 1 공통 물질층(1200)의 저부에는 일부 p형 도펀트 성분이 소량 포함되어 있을 수 있다.
이와 같이, 기판(2000) 전체 영역 혹은 액티브 영역 전체와 그 외곽 영역 일부에 정공 주입성 더미층(119a)과 제 1 공통 물질층(1200)의 형성을 완료한 후, 다시 기판(2000)을 진행 방향을 도 11c와 같이, 반대로 한다. 이 때, 도 12c와 같이, 제 1 p형 도펀트 물질 증착원(511)의 공급을 방지하도록 제 2 셔터(535)를 제 1 p형 도펀트 물질 증착원(511) 상에 구비한다. 이 때, 기판(2000)의 이동이 반전되어 왼쪽으로 이동하는 초기 단계에, 선택적으로 외곽 영역(도 12a의 NA1)에 한해 상기 제 1 공통 물질층(1200) 상부에 p형 도펀트 물질(1190)이 증착된다. 이어, 도 11d 와 같이, 왼쪽으로 기판(2000)을 지속적으로 이동시켜 액티브 영역에 제 1 공통층 물질(120b)을 증착하는데, 이 때, 도 12d와 같이, 제 1 공통층 물질(120b)만을 선택적으로 액티브 영역에 구비하도록 상기 제 1, 제 2 p 형 도펀트 물질 증착원(511, 513) 상부에 모두 제 2 셔터(535) 및 제 1 셔터(530)을 대응시키도록 하여, 액티브 영역(AA)에 제 1 공통 물질층(1200) 상부에 p형 도펀트 형성을 방지하고, 순수한 제 1 공통층 물질층(120b)만을 증착한다.
이어, 도 11e 및 도 12e와 같이, 기판(2000)의 우측 외곽 영역(도 12c의 NA 3 참조)에 대응시 제 1 p형 도펀트 물질 증착원(511) 상의 제 1 셔터(535)를 오픈하여 제 1 p형 도펀트 물질 증착원(511)을 열어 기판(2000)의 우측 외곽 영역에 p형 도펀트 물질(1190)을 형성한다.
이와 같이, 형성 공정을 거쳐 상기 외곽 영역의 제 1 공통층(120a) 상부에는 도 13a 및 도 13c와 같이, p형 도펀트(1190) 성분과 제 1 공통층 물질(120b)이 혼합되어 남아 도전율 개선층(119b)이 되고, 도 13b와 같이, 액티브 영역(AA)에는 순수한 제 1 공통층 물질(120b)이 남는다.
상술한 제조 방법에 따라 기판(2000)의 진행 방향에서 서로 대향된 위치의 제 1 및 제 3 외곽 영역(NA1, NA3)에 위치한 도전율 개선층(119b)의 초기 형상은 도 13a 및 도 13c와 같이, 서로 p형 도펀트(1190)의 하부 및 상부 위치에 따라 상이할 수 있다.
여기서, 도 13a 및 도 13c가 p형 도펀트(1190)의 위치가 차이가 있지만 실질적으로 공통물질층(1200, 120a)은 대략 200~1000 Å 수준의 두꺼운 두께를 갖고, 그 상부에 위치하는 p형 도펀트(1190) 및 제 1 공통층 물질(120b)은 두 물질의 적층 후의 두께가 50 Å 미만으로, 일정 시간 챔버 내에 경과 후 기능적으로 유사하게 제 1 공통층 물질(1200) 내에 p형 도펀트(1190)이 혼합된 혼합층으로 도전율 개선층(119b)의 효과를 갖게 된다. 또한, 이후 상기 기판(2000)을 챔버(800)로부터 언로딩 후, 다음 발광층 형성을 진행 전 세정 등이 이루어져 이후의 층과는 층분리가 가능하다.
또한, 도 11a 내지 도 11e의 형성 공정을 거친 후 상기 액티브 영역(AA)에서 순차 증착된 제 1 공통 물질층(1200)과 제 1 공통 물질(120b)은 형성 후에는 층간 구분이 없어, 도 13b와 같이, 단일의 제 1 공통층(120, 도 1b의 120 대응)으로 나타난다.
이 경우, 도 13a 와 같이, 제 1 외곽 영역(NA1)의 상기 도전율 개선층(119b) 하부에는 제 1 공통 물질(120b)이 구비되지 않고 제 1 공통물질층(1200)로 이루어진 제 1 공통층 연장부(120a)만 남아있어, 상대적으로 제 1 외곽 영역(NA1)에서 관찰되는 제 1 공통층 연장부(120a)는 상기 액티브 영역의 제 1 공통층(120)보다 얇은 두께이다. 반면 도 13c와 같이, 제 1 공통층 물질의 공급 종기부에 대응된 제 3 외곽 영역(NA3)에서 관찰된 제 1 공통층 연장부(120a) 상부에 액티브 영역(AA)과 유사하게 제 1 공통층 물질(120b)이 남아있어, 외곽영역의 일부분에서 액티브 영역(AA)의 제 1 공통층(120)과 동일 두께의 제 1 공통층 물질이 연속되어 남아있을 수 있다.
즉, 상술한 본 발명의 발광 표시 장치의 증착 방법에서, 도전율 개선층(119b)의 형성은 도 1b와 같이, 상기 제 1 공통층 물질 증착원으로부터 제 1 공통층 물질의 공급 초기부 및 종기부(기판의 서로 대향된 제 1 외곽 영역 및 제 3 외곽 영역/ 혹은 제 2 외곽 영역 및 제 4 외곽 영역)에 대응되어 도전율 개선 물질의 공급을 하여 이루어지는 것이다.
이와 같이 하여, 외곽 영역(NA)의 제 1 공통층 연장부(도 1b의 120a 참조)의 최상부 구성의 일부 또는 전체를 도전율 개선층(119b)으로 할 수 있다. 예를 들어, 도 1b와 같이, 제 2 및 제 4 외곽 영역(NA2, NA4)에서 제 1 공통층 연장부(120a) 중 도전율 개선층(119b)이 구비되지 않은 부위도 발생될 수 있다. 이 경우, 제 2 및 제 4 외곽 영역(NA2, NA4)에서는 도전율 액티브 영역(AA)과 동일하게 제 1 공통층(120)과 동일한 제 1 공통층 물질로 동일 두께를 갖는 제 1 공통층 연장부(120a)가 구비된다.
상기 과정에서 형성된 제 1 공통층(120)은 외곽 영역에 상당하여 제 1 간격(도 1b의 C 참조)를 갖는 제 1 공통층 연장부(120a)와 일체형으로 형성되는 것으로, 액티브 영역(AA)으로부터 외곽 방향으로 제 1 간격(c) 더 넓게 형성된다.
상기 도전율 개선층(119b) 및 정공 주입성 더미층(119a)은 동일 재료로 형성하였지만, 이에 한하지 않으며, 별도로 상기 챔버(800) 내에 상기 제 1 공통층의 물질을 공급하는 제 1 공통층 물질 증착원에 인접한 정공 주입 물질 증착원을 추가 배치시켜, 다른 물질로 도전율 개선층(119b) 및 정공 주입성 더미층(119a)을 형성할 수도 있다.
상기 도전율 개선층(119b)을 형성 후에는, 상기 서브 화소(RP, GP, BP) 각각에 발광층(140: 140r, 140g, 140g)을 형성한다.
이어, 상기 발광층(140: 140r, 140g, 140b) 상부에 상기 액티브 영역(AA)보다 크게 제 2 공통층(150)을 구비한다. 액티브 영역(AA) 외부에 형성된 부위는 제 2 공통층 연장부(150a)로 정의된다.
이어, 상기 제 2 공통층(150) 및 제 2 공통층 연장부(150a) 상부에, 적어도 상기 제 1 공통층(120) 및 제 1 공통층 연장부(120a)를 커버하도록 상기 외곽 영역에 제 2 공정 마진(제 2 간격: a)을 갖는 제 2 전극 연장부(160a)를 갖는 제 2 전극(160)을 형성한다.
제 2 간격(a)은 상기 제 1 간격(c) 외측에 구비되어 적어도 제 2 전극 연장부가 발광 소자 형성시 구성 중 가장 외측으로 형성되며, 예를 들어, 상기 제 2 간격(a)은 상기 제 1 간격(c)의 에지에서 외곽 영역으로 100㎛ 이상 크며, 상기 제 2 공통층 연장부(150a)의 에지는 상기 제 1 공통층 연장부(도 2의 120a) 내지 제 2 전극 연장부(160a) 사이에 위치할 수 있다.
한편, 본 발명의 발광 표시 장치는 상술한 구성을 통해 저항이 큰 제 1 공통층의 에지부에 상당하여 도전율 개선층을 더 구비하여, 외곽 영역에서의 저항 상승을 방지할 수 있다.
또한, 제 1 공통층 및 도전율 개선층에 이어 형성되는 공통층들의 공정 마진을 갖지 않은 경우, 제 2 전극은 제 1 공통층이 아닌 도전율 개선층과 외곽 영역에서 접하여 제 2 전극이 갖는 도전율을 유지하며, 특정 영역에서 휘도 저하나 이상 구동을 방지할 수 있다.
그리고, 본 발명의 발광 표시 장치의 제조 방법은 도전율 개선층을 형성하기 위해 마스크를 추가하지 않더라도, 제 1 공통층 공급의 시기(始期) 및 종기(終期)에 맞추어 도전율 개선 물질 증착원을 선택적으로 기판에 대응시켜 외곽 영역에 한한 도전율 개선층의 형성이 가능하다. 즉, 증착 마스크의 추가나 변경없이도 선택적인 도전율 개선층의 형성으로 표시 장치의 균일한 발광 특성을 확보할 수 있다.
또한, 본 발명의 발광 표시 장치는 도전율 개선층이 상부에 위치하는 제 2 전극과 접하는 경우에도 저항 증가없이 액티브 영역 전체에서 균일한 휘도 특성을 가질 수 있기 때문에, 도전율 개선층 이후 형성되는 제 2 공통층(들)의 자유도를 가질 수 있으며, 외곽 영역에서 이에 공정 마진을 줄이거나 생략할 수 있어 내로우 베젤 구현이 가능하다.
그리고, 본 발명의 발광 표시 장치는 공정 마진을 줄이거나 공정 마진을 없이 제 2 공통층의 형성이 가능하여, 상기 제 2 공통층 상부에 위치하는 제 2 전극이 제 1 공통층의 외곽에서 갖는 면적을 최소화하여 외곽 부위에 유기 공통층의 구비 영역을 줄일 수 있으며, 이를 통해 외곽 영역의 유기 공통층 및 제 2 전극과 비중첩한 영역에서, 카메라 홀이나 인쇄회로 필름 등의 다양한 실장 구성을 갖는 영역으로 확보할 수 있어 다양한 표시 장치의 디자인 적용이 가능하다.
또한, 본 발명의 발광 표시 장치는 도 1a 및 도 1b에서 발광 소자의 공정 마진을 제 1 공통층 연장부(120a)가 갖는 제 1 간격(c) 및 제 2 전극 연장부(160a)가 상대적으로 제 1 공통층 연장부(120a) 대비 갖는 제 2 간격(a)의 합으로만 정의될 수 있어 발광 소자의 증착 공정에서 발생되는 공정 마진을 현저히 줄일 수 있는 이점을 갖는다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 110: 제 1 전극
119a: 정공 주입성 더미층 119b: 도전율 개선층
120: 제 1 공통층 120a: 제 1 공통층 연장부
140: 발광층 150: 제 2 공통층
150a: 제 2 공통층 연장부 160: 제 2 전극
160a: 제 2 전극 연장부 170: 캐핑층
200: 봉지부 210: 제 1 무기막
220: 유기막 230: 제 2 무기막
119a: 정공 주입성 더미층 119b: 도전율 개선층
120: 제 1 공통층 120a: 제 1 공통층 연장부
140: 발광층 150: 제 2 공통층
150a: 제 2 공통층 연장부 160: 제 2 전극
160a: 제 2 전극 연장부 170: 캐핑층
200: 봉지부 210: 제 1 무기막
220: 유기막 230: 제 2 무기막
Claims (23)
- 액티브 영역과 상기 액티브 영역 주변의 외곽 영역을 갖는 기판;
상기 액티브 영역에 각각 제 1 전극, 제 1 공통층, 발광층, 제 2 공통층 및 제 2 전극이 적층된 발광 소자를 구비한 복수개의 서브 화소;
상기 제 1 공통층에서 연장되어 상기 외곽 영역에 구비된 제 1 공통층 연장부;
상기 기판의 적어도 일변의 외곽 영역에서, 상기 제 1 공통층 연장부 상부 표면에 접한 도전율 개선층; 및
상기 제 2 전극으로부터 연장되어, 상기 도전율 개선층을 중첩하고 상기 도전율 개선층보다 상기 외곽 영역의 에지에 가까운 제 2 전극 연장부를 포함한 발광 표시 장치. - 제 1항에 있어서,
상기 도전율 개선층은 상기 기판의 마주보는 제 1 변 및 제 2 변의 외곽 영역에 구비된 발광 표시 장치. - 제 1항에 있어서,
상기 도전율 개선층은 p형 도펀트를 제 1 공통층 형성 물질에 포함한 발광 표시 장치. - 제 3항에 있어서,
상기 제 1 변 및 제 2 변의 외곽 영역에 위치한 도전율 개선층에서 p형 도펀트의 형성 위치가 상이한 발광 표시 장치. - 제 2항에 있어서,
상기 제 1 변의 외곽 영역과 상기 제 2 변의 외곽 영역 사이에 상기 제 1 공통층 연장부는 다른 공통층 연장부와 직접 접한 발광 표시 장치. - 제 1항에 있어서,
상기 도전율 개선층은, 상기 제 2 전극 연장부의 수직 방향에 위치한 상기 제 1 공통층 연장부의 면저항을 낮추는 발광 표시 장치. - 제 1항에 있어서,
상기 액티브 영역 내의 제 1 공통층은, 적어도 어느 일 변의 상기 제 1 공통층 연장부보다 두께가 두꺼운 발광 표시 장치. - 제 1항에 있어서,
상기 도전율 개선층은 상기 액티브 영역과 이격을 갖는 발광 표시 장치. - 제 1항에 있어서,
상기 제 2 공통층에서 연장된 제 2 공통층 연장부를 상기 외곽 영역에 더 갖는 발광 표시 장치. - 제 9항에 있어서,
상기 제 2 공통층 연장부는 상기 도전율 개선층의 상부 표면에 접한 발광 표시 장치. - 제 10항에 있어서,
상기 제 2 전극 연장부는 내측에서, 상기 제 2 공통층 연장부의 상부 표면 및 측면과 접한 발광 표시 장치. - 제 10항에 있어서,
상기 도전율 개선층은 상기 제 2 공통층 연장부보다 상기 외곽 영역의 에지에 가깝게 돌출되어 있는 발광 표시 장치. - 제 12항에 있어서,
상기 제 2 전극 연장부는 내측에서, 상기 제 2 공통층 연장부의 상부 표면 및 측면과, 상기 제 2 공통층 연장부로부터 상기 외곽 영역의 에지에 가깝게 돌출된 상기 제 1 공통층 연장부의 상부 표면 및 측면과 접한 발광 표시 장치. - 제 10항에 있어서,
상기 제 2 공통층 및 상기 제 2 공통층 연장부는 전자 수송성 또는 전자 주입성 유기물을 주성분으로 포함하며,
상기 제 1 공통층 및 제 1 공통층 연장부는 정공 수송성 유기물을 주성분으로 포함한 발광 표시 장치. - 제 1항에 있어서,
상기 제 1 공통층 및 상기 제 1 공통층 연장부의 하부 표면에 접한 정공 주입성 더미층을 더 포함한 발광 표시 장치. - 제 15항에 있어서,
상기 도전율 개선층과 상기 정공 주입성 더미층은 동일 물질을 포함한 발광 표시 장치. - 제 10항에 있어서,
상기 제 2 공통층 및 상기 제 2 공통층 연장부는 복수층으로 이루어지며,
상기 제 2 전극 연장부는 상기 외곽 영역에서 상기 제 2 공통층 연장부의 복수층 각각보다 상기 외곽 영역의 에지에 가깝게 위치하는 발광 표시 장치. - 액티브 영역과 상기 액티브 영역 주변의 외곽 영역을 갖는 기판을 준비하는 단계;
상기 액티브 영역 내 복수개의 서브 화소에 각각 제 1 전극을 구비하는 단계;
상기 액티브 영역 전체를 덮으며, 상기 액티브 영역 외측의 외곽 영역에 제 1 공정 마진을 갖도록 제 1 공통층을 구비하고, 상기 외곽 영역 내의 상기 제 1 공통층 상에 도전율 개선층을 구비하는 단계;
상기 서브 화소 각각에 발광층을 구비하는 단계;
상기 발광층 상부에 상기 액티브 영역보다 크게 제 2 공통층을 구비하는 단계; 및
상기 제 2 공통층 상부에, 적어도 상기 제 1 공통층을 커버하도록 상기 외곽 영역에 제 2 공정 마진을 갖고 제 2 전극을 구비하는 단계를 포함한 발광 표시 장치의 제조 방법. - 제 18항에 있어서,
상기 제 2 공정 마진은 상기 제 1 공정 마진 외측에 구비되며,
상기 제 2 공통층의 에지는 상기 제 1 공정 마진 또는 상기 제 2 공정 마진 내에 위치하는 발광 표시 장치의 제조 방법. - 제 19항에 있어서,
상기 제 1 공통층과 도전율 개선층을 구비하는 단계는, 동일 챔버 내에서 이루어지며,
상기 챔버 내에, 제 1 공통층 물질 증착원과 p형 도펀트 증착원을 인접 배치시키며,
선택적으로 상기 기판의 액티브 영역이 상기 p형 도펀트 물질 증착원에 대응시 상기 p형 도펀트 증착원을 차폐하고, 상기 기판의 제 1 외곽 영역이 상기 p형 도펀트증착원에 대응시 상기 p형 도펀트 증착원을 열어 p형 도펀트를 공급하여 이루어지는 발광 표시 장치의 제조 방법. - 제 20항에 있어서,
상기 p형 도펀트 증착원은 상기 제 1 공통층 물질 증착원의 양측의 제 1 p형 도펀트 증착원 및 제 2 p형 도펀트 증착원으로 나누어 배치시키며,
상기 p형 도펀트의 공급은, 상기 제 1 공통층 물질 증착원으로부터 제 1 공통층 물질의 공급 초기부 및 종기부에 대응되어 이루어지는 발광 표시 장치의 제조 방법. - 제 19항에 있어서,
상기 제 1 공통층 구비 직전 상기 챔버 내에서 정공 주입성 더미층을 구비하는 단계를 더 포함하는 발광 표시 장치의 제조 방법. - 제 22항에 있어서,
상기 정공 주입성 더미층을 구비하는 단계는,
상기 챔버 내에 상기 제 1 공통층의 물질을 공급하는 제 1 공통층 물질 증착원에 인접한 정공 주입 물질 증착원을 배치시켜,
상기 정공 주입 물질 증착원은 제 1 공통층 물질 증착원의 대응 전 열어 두어 상기 제 1 공통층 직전에 정공 주입층을 증착하는 단계로 이루어지는, 발광 표시 장치의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180173122A KR20200082493A (ko) | 2018-12-28 | 2018-12-28 | 발광 표시 장치 및 이의 제조 방법 |
| CN201911193862.XA CN111384103B (zh) | 2018-12-28 | 2019-11-28 | 发光显示装置及其制造方法 |
| US16/725,829 US11222926B2 (en) | 2018-12-28 | 2019-12-23 | Light emitting display device including conductivity improvement layer |
| US17/536,964 US11882745B2 (en) | 2018-12-28 | 2021-11-29 | Light emitting display device including conductivity improvement layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180173122A KR20200082493A (ko) | 2018-12-28 | 2018-12-28 | 발광 표시 장치 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20200082493A true KR20200082493A (ko) | 2020-07-08 |
Family
ID=71122065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180173122A KR20200082493A (ko) | 2018-12-28 | 2018-12-28 | 발광 표시 장치 및 이의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11222926B2 (ko) |
| KR (1) | KR20200082493A (ko) |
| CN (1) | CN111384103B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114255704A (zh) * | 2020-09-21 | 2022-03-29 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210079468A (ko) * | 2019-12-19 | 2021-06-30 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100667068B1 (ko) * | 2004-09-15 | 2007-01-10 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치의 제조 방법 |
| KR101884199B1 (ko) * | 2011-06-29 | 2018-08-02 | 삼성디스플레이 주식회사 | 발광 구조물, 발광 구조물을 포함하는 표시 장치 및 표시 장치의 제조 방법 |
| CN104025707B (zh) * | 2011-11-07 | 2016-05-04 | 株式会社日本有机雷特显示器 | 有机el显示面板和有机el显示装置 |
| KR101927334B1 (ko) * | 2012-09-10 | 2018-12-10 | 엘지디스플레이 주식회사 | 유기전계발광소자 및 그 제조방법 |
| KR102048926B1 (ko) * | 2012-11-19 | 2019-11-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| TWI740908B (zh) * | 2016-03-11 | 2021-10-01 | 南韓商三星顯示器有限公司 | 顯示設備 |
| KR102520708B1 (ko) * | 2016-03-29 | 2023-04-12 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102421577B1 (ko) * | 2016-04-05 | 2022-07-18 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN110224003B (zh) * | 2018-03-01 | 2023-06-09 | 天马日本株式会社 | 显示装置 |
-
2018
- 2018-12-28 KR KR1020180173122A patent/KR20200082493A/ko active IP Right Grant
-
2019
- 2019-11-28 CN CN201911193862.XA patent/CN111384103B/zh active Active
- 2019-12-23 US US16/725,829 patent/US11222926B2/en active Active
-
2021
- 2021-11-29 US US17/536,964 patent/US11882745B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114255704A (zh) * | 2020-09-21 | 2022-03-29 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN114255704B (zh) * | 2020-09-21 | 2023-09-05 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220085117A1 (en) | 2022-03-17 |
| CN111384103A (zh) | 2020-07-07 |
| US11882745B2 (en) | 2024-01-23 |
| US11222926B2 (en) | 2022-01-11 |
| CN111384103B (zh) | 2024-03-26 |
| US20200212123A1 (en) | 2020-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10644052B2 (en) | Display device with separation member including steps | |
| US10862072B2 (en) | Display device | |
| US9647046B2 (en) | Organic light emitting diode display having high aperture ratio and method for manufacturing the same | |
| TWI593089B (zh) | 有機發光顯示設備 | |
| US9941338B2 (en) | Organic light-emitting diode display and method of manufacturing the same | |
| US20100283385A1 (en) | Organic el device | |
| KR20140006180A (ko) | 유기전계발광 표시장치 및 이의 제조 방법 | |
| JP2013016466A (ja) | 有機発光表示装置 | |
| KR20120111798A (ko) | 유기전계 발광소자 | |
| KR20170013480A (ko) | 유기 발광 표시 장치 | |
| CN102969452A (zh) | 有机电致发光显示面板及其制造方法 | |
| US11882745B2 (en) | Light emitting display device including conductivity improvement layer | |
| KR102648412B1 (ko) | 유기 발광 표시 장치 | |
| KR102113609B1 (ko) | 유기 발광 표시 장치 및 그의 제조 방법 | |
| US20240215328A1 (en) | Light Emitting Display Device | |
| CN221306433U (en) | Display substrate | |
| CN116634794A (zh) | 显示面板和显示装置 | |
| KR20130037444A (ko) | 유기전계 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |