CN111370496A - 薄膜晶体管及其制作方法、显示装置 - Google Patents

薄膜晶体管及其制作方法、显示装置 Download PDF

Info

Publication number
CN111370496A
CN111370496A CN202010191972.9A CN202010191972A CN111370496A CN 111370496 A CN111370496 A CN 111370496A CN 202010191972 A CN202010191972 A CN 202010191972A CN 111370496 A CN111370496 A CN 111370496A
Authority
CN
China
Prior art keywords
electrode
layer
substrate
thin film
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010191972.9A
Other languages
English (en)
Other versions
CN111370496B (zh
Inventor
王利忠
周天民
高宇鹏
党宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010191972.9A priority Critical patent/CN111370496B/zh
Publication of CN111370496A publication Critical patent/CN111370496A/zh
Priority to US17/427,556 priority patent/US20220320449A1/en
Priority to PCT/CN2020/140893 priority patent/WO2021184910A1/zh
Application granted granted Critical
Publication of CN111370496B publication Critical patent/CN111370496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开一种薄膜晶体管及其制作方法、显示装置，薄膜晶体管包括设置在基底上的：第一电极、第二电极、有源层和柔性导电层，其中，所述第一电极和所述第二电极中的一者为源极，另一者为漏极；所述有源层与所述第一电极电连接，所述有源层在所述基底上的正投影位于所述第一电极在所述基底上的正投影范围内；所述柔性导电层位于所述有源层背离所述第一电极的一侧，并将所述有源层和所述第二电极电连接。

Description

薄膜晶体管及其制作方法、显示装置
技术领域
本公开涉及显示技术领域，具体涉及一种薄膜晶体管及其制作方法、显示装置。
背景技术
随着人们对显示种类的要求越来越多，柔性、可折叠、可拉伸显示成为研究开发的趋势。在这些技术中，显示装置在弯折或拉伸过程中，容易导致薄膜晶体管的有源层发生断裂，导致薄膜晶体管损毁，最终导致显示异常。
发明内容
本公开实施例提供一种薄膜晶体管及其制作方法、显示装置。
作为本公开的第一方面，提供一种薄膜晶体管，包括设置在基底上的：第一电极、第二电极、有源层和柔性导电层，其中，
所述第一电极和所述第二电极中的一者为源极，另一者为漏极；
所述有源层与所述第一电极电连接，所述有源层在所述基底上的正投影位于所述第一电极在所述基底上的正投影范围内；
所述柔性导电层位于所述有源层背离所述第一电极的一侧，并将所述有源层和所述第二电极电连接。
在一些实施例中，所述薄膜晶体管还包括栅极和栅绝缘层，
所述栅极位于所述柔性导电层背离所述有源层的一侧，且所述有源层在基底上的正投影位于所述栅极在基底上的正投影范围内；
所述栅绝缘层位于所述栅极与所述柔性导电层之间。
在一些实施例中，所述栅极位于所述有源层背离所述基底的一侧，所述第一电极位于所述有源层与所述基底之间。
在一些实施例中，所述第一电极为漏极，所述第一电极包括显示电极连接部，所述显示电极连接部在所述基底上的正投影与所述有源层在所述基底上的正投影、所述柔性导电层在所述基底上的正投影、所述栅极在所述基底上的正投影均无交叠。
在一些实施例中，所述栅极位于所述有源层与所述基底之间，所述第一电极位于所述有源层背离所述基底的一侧。
在一些实施例中，所述薄膜晶体管还包括：与所述栅极同层设置的支撑物，所述支撑物在所述基底上的正投影与所述第二电极在所述基底上的正投影存在交叠。
在一些实施例中，所述第一电极和所述第二电极同层设置，且所述第一电极与所述第二电极之间具有间隔；其中，
所述第一电极与所述第二电极之间的间隔中设置有有机填充层；或者，
所述第一电极与所述第二电极之间形成镂空区域。
在一些实施例中，所述有源层包括层叠设置的第一有源子层和第二有源子层，所述第一有源子层为结晶结构，所述第二有源子层为非结晶结构，所述第一有源子层位于所述第二有源子层背离所述基底的一侧。
在一些实施例中，所述柔性导电层包括：金属纳米线层、碳材料层和有机导电材料层中的任意一者。
作为本公开的第二方面，提供一种显示装置，包括上述薄膜晶体管。
作为本公开的第三方面，提供一种薄膜晶体管的制作方法，包括：
在基底上形成薄膜晶体管的第一电极、第二电极、有源层和柔性导电层，其中，所述第一电极和所述第二电极中的一者为源极，另一者为漏极；所述有源层与所述第一电极电连接，且所述有源层在所述基底上的正投影位于所述第一电极在所述基底上的正投影范围内；所述柔性导电层位于所述有源层背离所述第一电极的一侧，并将所述有源层和所述第二电极电连接。
在一些实施例中，所述制作方法还包括：
形成薄膜晶体管的栅极，所述栅极位于所述柔性导电层背离所述有源层的一侧，且所述有源层在基底上的正投影位于所述栅极在基底上的正投影范围内；
形成栅绝缘层，所述栅绝缘层位于所述栅极与所述柔性导电层之间。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1为一对比例中的一种薄膜晶体管的结构示意图。
图2为本公开的一些实施例提供的薄膜晶体管的一种结构示意图。
图3为本公开的一些实施例中提供的薄膜晶体管的另一结构示意图。
图4为本公开的一些实施例中提供的薄膜晶体管的再一种结构示意图。
图5为本公开的一些实施例中提供的薄膜晶体管的又一种结构示意图。
图6为本公开的一些实施例中提供的薄膜晶体管的制作方法流程图。
图7A至图7G为本公开的一些实施例中提供的薄膜晶体管的制作方法的各步骤示意图。
图8为本公开的一些实施例中提供的薄膜晶体管的另一种制作方法流程图。
图9A至9E为本公开的一些实施例中提供的薄膜晶体管的另一种制作方法的各步骤示意图。
图10为本公开的一些实施例中提供的薄膜晶体管与显示电极的一种连接示意图。
图11为本公开的一些实施例中提供的薄膜晶体管与显示电极的另一种连接示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
这里用于描述本公开的实施例的术语并非旨在限制和/或限定本公开的范围。例如，除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。应该理解的是，本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。除非上下文另外清楚地指出，否则单数形式“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
在下面的描述中，当元件或层被称作“在”另一元件或层“上”或“连接到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到所述另一元件或层，或者可以存在中间元件或中间层。然而，当元件或层被称作“直接在”另一元件或层“上”、“直接连接到”另一元件或层时，不存在中间元件或中间层。术语“和/或”包括一个或更多个相关列出项的任意和全部组合。
图1为一对比例中的一种薄膜晶体管的结构示意图，如图1所示，薄膜晶体管的有源层6、源极2、漏极3设置在基底1上，栅极5在基底1上的正投影与有源层6在基底1上的正投影至少部分重合并被绝缘层4绝缘间隔开，源极2和漏极3分别与有源层6的两端连接。当图1所示的薄膜晶体管用于柔性显示产品中时，由于有源层6的柔韧度较低，因此，在柔性显示产品折叠、拉伸过程中，很容易造成有源层发生断裂，进而导致薄膜晶体管损毁，最终导致显示异常。
作为本公开的第一方面，提供一种薄膜晶体管，图2为本公开的一些实施例提供的薄膜晶体管的一种结构示意图，图3为本公开的一些实施例中提供的薄膜晶体管的另一结构示意图，图4为本公开的一些实施例中提供的薄膜晶体管的再一种结构示意图，图5为本公开的一些实施例中提供的薄膜晶体管的又一种结构示意图，如图2至图5所示，该薄膜晶体管包括设置在基底10上的：第一电极21、第二电极22、有源层23和柔性导电层24。
其中，第一电极21和第二电极22中的一者为源极、另一者为漏极。有源层23与第一电极21电连接，并且，有源层23在基底10上的正投影位于第一电极21在基底10上的正投影范围内。柔性导电层24位于有源层23背离第一电极21的一侧，并将有源层23和第二电极22电连接。
需要说明的是，有源层23在基底10上的正投影位于第一电极21在基底10上的正投影范围内是指，有源层23在基底10上的正投影不超出第一电极21在基底10上的正投影。具体地，有源层23在基底10上的正投影可以与第一电极21在基底10上的正投影大致重合；或者，有源层23在基底10上的正投影范围小于第一电极21在基底10上的正投影范围。
可选地，基底10为柔性基底10，其可以采用柔性的有机材料制成。该有机材料例如为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料。
在本公开中，有源层23在基底10上的正投影位于第一电极21在基底10上的正投影范围内，即，有源层23和第一电极21是堆叠设置的，从而使有源层23所在位置处的抗弯折能力提高，当本公开实施例提供的薄膜晶体管用于柔性显示基板时，可以减少或防止有源层23发生断裂的情况，从而改善薄膜晶体管的质量，保证显示产品的显示效果。
在一些实施例中，如图2至图5所示，薄膜晶体管还包括栅极25和栅绝缘层26，栅极25位于柔性导电层24背离有源层23的一侧，且有源层23在基底10上的正投影位于栅极25在基底10上的正投影范围内。例如，有源层23在基底10上的正投影与栅极25在基底10上的正投影基本重合。栅绝缘层26设置在栅极25与柔性导电层24之间。栅极25上加载的电压达到一定值时，有源层23中形成载流子沟道，从而使第一电极21与柔性导电层24导通，进而使第一电极21与第二电极22导通。
例如，栅极25可以为金属、合金、导电金属氧化物、透明导电材料中的一者或多者形成的单层膜层或复合叠层。其中，金属可以为钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)、钛(Ti)等；合金可以为铜钼合金(CuMo)、铜钛合金(CuTi)、铜钼钛合金(CuMoTi)、铜钼钨合金(CuMoW)、铜钼铌合金(CuMoNb)、铬钼合金(CrMo)、铬钛合金(CrTi)、铬钼钛合金(CrMoTi)等。透明导电材料可以为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)等。在一些示例中，栅极25可以为Mo或Al制成的单层金属膜层，或者，由Mo/Al/Mo或Ti/Al/Ti形成的多层金属薄膜。栅极25的材料可以与第一电极21和第二电极22的材料相同，也可以不同。栅极25的厚度可以在100nm～600nm之间。
例如，栅绝缘层26可以采用无机材料制成，例如，栅绝缘层26为硅的氧化物(SiOx)、硅的氮化物(SiNx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等中的一者形成的单层膜层，或者为其中多种材料形成的复合膜层。在另一些具体示例中，栅绝缘层26可以采用弯折性能较好的有机材料制成，例如，有机材料包括聚酰亚胺、环氧树脂、压克力、聚酯、光致抗蚀剂、聚丙烯酸酯、聚酰胺、硅氧烷等树脂类材料等。再例如，该有机材料包括弹性材料，例如、氨基甲酸乙酯、热塑性聚氨酯(TPU)等。栅绝缘层26的厚度可以在50nm～1000nm之间。
在一些实施例中，第一电极21、第二电极22可以同层设置且材料相同，并且，第一电极21与第二电极22之间具有间隔。需要说明的是，本公开实施例中的“同层设置”是指两个结构是由同一个材料层经过构图工艺形成的，故二者在在层叠关系上是处于同一个层之中的；但这并不表示二者与基底10间的距离必定相同。
在一些实施例中，第一电极21和第二电极22的材料可以包括金属、合金、导电金属氧化物、透明导电材料等。例如，第一电极21和第二电极22均可以为金属构成的单层结构或叠层结构，例如，第一电极21和第二电极22均为铜(Cu)或钼(Mo)或铝(Al)制成的单层薄膜。又例如，第一电极21和第二电极22均为Mo/Al/Mo形成的多层薄膜或Ti/Al/Ti多层薄膜。又例如，第一电极21和第二电极22具采用氧化铟锡(ITO)等透明导电材料制成。在一些具体示例中，第一电极21的厚度和第二电极22的厚度在100nm～600nm之间。
在一些实施例中，有源层23可以由多晶硅(poly crystalline silicon)材料制成，例如可以由低温多晶硅材料制成。或者，有源层23也可以由金属氧化物材料制成，例如可以由铟镓锌氧化物(indium gallium zinc oxide，iGZO)或者氧化锌(ZnO)等氧化物材料制成。又或者，有源层23还可以由非晶硅材料制成。在一些具体示例中，有源层23的厚度在10nm～100nm之间。
在一些实施例中，有源层23包括层叠设置的第一有源子层231和第二有源子层232，第一有源子层231为结晶结构，第二有源子层232为非结晶结构，第一有源子层231位于第二有源子层232背离基底10的一侧。第一有源子层231采用结晶结构可以减少或防止后续工艺对有源层23造成损伤；第二有源子层232采用非结晶结构可以提高有源层23中的载流子浓度。当然，有源层23也可以整体均采用结晶结构或均采用非结晶结构。
在一些实施例中，柔性导电层24可以采用导电性能良好且弯折和拉伸性能较好的膜层。可选地，柔性导电层24可以为金属纳米线层，例如，金(Au)、银(Ag)、铜(Cu)等纳米线层。或者，柔性导电层24为碳材料层，例如，石墨烯层、碳纳米线管等。又或者，柔性导电层24为有机导电材料层。柔性导电层24的厚度可以在1nm～100nm之间。
在一具体示例中，第一电极21、第二电极22和有源层23均采用透明材料制成，柔性导电层24采用透明的有机导电材料制成，或者，采用金属纳米线制成的网状结构层，这时，薄膜晶体管的整体透明度较高，从而可以用于透明显示装置中。
在一些实施例中，薄膜晶体管为顶栅型结构，如图2和图3所示，栅极25位于有源层23背离基底10的一侧，第一电极21位于有源层23与基底10之间。栅极25在基底10上的正投影和有源层23在基底10上的正投影可以基本重合，或者，栅极25在基底10上的正投影超出有源层23在基底10上的正投影。
当薄膜晶体管用于显示基板的像素区中时，薄膜晶体管的漏极可以与显示电极连接，该显示电极可以为发光器件(如，有机发光二极管OLED)的阳极。通常，发光器件的阳极所在层位于薄膜晶体管远离基底10的一侧，因此，当薄膜晶体管采用顶栅型结构时，可以使漏极的至少一部分超出柔性导电层24，以便于漏极与显示电极连接。以第一电极21为漏极为例，如图2和图3所示，第一电极21包括主体部21b和位于该主体部21b一侧的显示电极连接部21a，主体部21b为第一电极21的正对有源层23的部分，显示电极连接部21a在基底10上的正投影与有源层23在基底10上的正投影无交叠，且与柔性导电层24在基底10上的正投影无交叠，另外，显示电极连接部21a在基底10上的正投影与栅极25在基底10上的正投影也无交叠。这时，当薄膜晶体管设置在像素区中时，显示电极可以通过过孔与显示电极连接部21a连接。
当薄膜晶体管采用顶栅型结构时，如图2所示，第一电极21与第二电极22之间的间隔中可以设置有机填充层28，从而对柔性导电层24起到一定的支撑作用。例如，有机填充层28的材料为：聚酰亚胺、环氧树脂、压克力、聚酯、光致抗蚀剂、聚丙烯酸酯、聚酰胺、硅氧烷等树脂类材料等。再例如，有机填充层28的材料为：氨基甲酸乙酯、热塑性聚氨酯(TPU)等弹性较好的有机材料。当然，也可以使第一电极21和第二电极22之间不进行填充，从而使二者之间形成镂空区域oa，如图3所示。
在另一些实施例中，薄膜晶体管还可以为底栅型结构。具体地，如图4和图5所示，栅极25位于有源层23与基底10之间，第一电极21位于有源层23背离基底10的一侧。
在一具体示例中，如图4所示，薄膜晶体管还可以包括：与栅极25同层设置的支撑物27，支撑物27在基底10上的正投影与第二电极22在基底10上的正投影存在交叠，这样，可以减小第二电极22上表面与第一电极21上表面之间的高度差，以便于柔性导电层24的设置。
这种情况下，第一电极21与第二电极22之间可以设置上述有机填充层28，也可以不对第一电极21和第二电极22之间的间隔进行填充，从而使二者之间形成镂空区域。
在另一示例中，如图5所示，也可以不设置上述支撑物27。
当薄膜晶体管采用底栅型结构时，由于第一电极21位于有源层23背离基底10的一侧，因此，当第一电极21与发光器件的阳极电连接时，不会受到有源层23或柔性导电层24的影响，因此，这种情况下，第一电极21在基底10上的正投影可以与有源层23在基底10上的正投影大致重合。
作为本公开的第二方面，还提供一种薄膜晶体管的制作方法，该制作方法包括：在基底上形成薄膜晶体管的第一电极、第二电极、有源层和柔性导电层，其中，所述第一电极和所述第二电极中的一者为源极，另一者为漏极；所述有源层与所述第一电极电连接，且所述有源层在所述基底上的正投影位于所述第一电极在所述基底上的正投影范围内；所述柔性导电层位于所述有源层背离所述第一电极的一侧，并将所述有源层和所述第二电极电连接。
本公开实施例提供的薄膜晶体管的制作方法中，有源层在基底上的正投影位于第一电极在基底上的正投影范围内，从而可以提高有源层所在位置处的抗弯折能力，利用该制作方法制成的薄膜晶体管用于柔性显示基板时，可以减少或防止有源层发生断裂的情况，从而改善薄膜晶体管的质量，保证显示产品的显示效果。
在一些实施例中，所述有源层包括层叠设置的第一有源子层和第二有源子层，所述第一有源子层为结晶结构，所述第二有源子层为非结晶结构，所述第一有源子层位于所述第二有源子层与所述柔性导电层之间。所述柔性导电层包括：金属纳米线层、碳材料层和有机导电材料层中的任意一者。
在一些实施例中，所述制作方法还包括：形成薄膜晶体管的栅极；形成栅绝缘层。其中，所述栅极位于所述柔性导电层背离所述有源层的一侧，且所述有源层在基底上的正投影位于所述栅极在基底上的正投影范围内。所述栅绝缘层位于所述栅极与所述柔性导电层之间。可选地，所述栅绝缘层采用弯折性能较好的有机材料制成；当然，所述栅绝缘层也可以采用无机材料制成。
在一些实施例中，所述栅极在所述有源层形成之后形成，以使所述栅极位于所述有源层背离所述基底的一侧；所述第一电极在所述有源层形成之前形成，以使所述第一电极位于所述有源层与所述基底之间，从而形成顶栅型结构的薄膜晶体管。
可选地，所述第一电极为漏极，所述第一电极包括显示电极连接部，所述显示电极连接部在所述基底上的正投影与所述有源层在所述基底上的正投影、所述柔性导电层在所述基底上的正投影、所述栅极在所述基底上的正投影均无交叠。
在另一些实施例中，所述栅极在所述有源层形成之前形成，以使所述栅极位于所述有源层与所述基底之间；所述第一电极在所述有源层形成之后形成，以使所述第一电极位于所述有源层背离所述基底的一侧，从而形成底栅型结构的薄膜晶体管。可选地，所述制作方法还包括：形成支撑物，所述支撑物与所述栅极同步形成，所述支撑物在所述基底上的正投影与所述第二电极在所述基底上的正投影存在交叠。
图6为本公开的一些实施例中提供的薄膜晶体管的制作方法流程图，图7A至图7G为本公开的一些实施例中提供的薄膜晶体管的制作方法的各步骤示意图。下面结合图6至图7G对薄膜晶体管的一种制作方法进行介绍。
步骤S11、如图7A所示，形成间隔设置的第一电极21和第二电极22。
可选地，在基底10上形成上源漏材料层，并对源漏金属层进行构图工艺，形成间隔设置的第一电极21和第二电极22。源漏材料层可以采用磁控溅射等物理气相沉积方法形成。源漏材料层可以为金属、合金、导电金属氧化物、透明导电材料中的一者或多者形成的单层膜层或复合叠层。其中，金属可以为钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)、钛(Ti)等；合金可以为铜钼合金(CuMo)、铜钛合金(CuTi)、铜钼钛合金(CuMoTi)、铜钼钨合金(CuMoW)、铜钼铌合金(CuMoNb)、铬钼合金(CrMo)、铬钛合金(CrTi)、铬钼钛合金(CrMoTi)等。透明导电材料可以为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)等。在一些具体示例中，源漏材料层可以为Mo或Al制成的单层金属膜层；或者，由Mo/Al/Mo或Ti/Al/Ti形成的多层金属薄膜。源漏材料层的厚度在100～600nm之间。其中，构图工艺可以为光刻构图工艺，具体可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。
步骤S12、如图7B所示，形成有源层23，该有源层23位于第一电极21的上表面，且在基底10上的正投影位于第一电极21在基底10上的正投影范围内。
形成有源层23的材料可以包括：多晶硅、非晶硅或者金属氧化物等。在一具体示例中，有源层23的材料可以为金属氧化物，例如IGZO。
例如，可以采用溅射、热蒸发、等离子体增强化学气相沉积(plasma enhancedchemical vapor deposition，PECVD)、低压化学气相沉积(lowpressure chemical vapordeposition，LPCVD)、大气压化学气相沉积(atmospheric pressure chemical vapordeposition，APCVD)或电子回旋谐振化学气相沉积(electron cyclotron resonancechemical vapor deposition，ECR-CVD)等工艺在基底的表面沉积氧化物半导体薄膜，并采用光刻构图工艺对该氧化物半导体薄膜进行图形化处理，得到有源层23。
在一些实施例中，有源层23包括第一有源子层231和第二有源子层232，第一有源子层231为结晶结构，第二有源子层232为非结晶结构，第一有源子层231位于第二有源子层232背离基底10的一侧。这种情况下，可以先形成非结晶结构的半导体膜层，然后形成结晶结构的半导体膜层，之后，对双层半导体膜层同时进行构图工艺，从而形成第一有源子层231和第二有源子层232。
步骤S13、如图7C所示，在第一电极21与第二电极22之间形成有机填充层28，以对第一电极21和第二电极22之间的间隔进行填充。有机填充层28可以对后续形成的柔性导电层24起到支撑作用。该有机填充层28的材料可以选择为聚酰亚胺、环氧树脂、压克力、聚酯、光致抗蚀剂、聚丙烯酸酯、聚酰胺、硅氧烷等树脂类材料等。再例如，有机填充层28的材料为：氨基甲酸乙酯、热塑性聚氨酯(TPU)等弹性较好的有机材料。在形成有机填充层28时，可以先形成有机材料层，使得有机材料层填充在第一电极21和第二电极22之间的间隔中，之后对有机材料层进行构图工艺，保留第一电极21和第二电极22之间的间隔中的有机材料，其他部分的有机材料去除。
当然，也可以不执行该步骤S13，从而第一电极21和第二电极22之间呈镂空状态。
步骤S14、如图7D所示，形成柔性导电层24，该柔性导电层24的一端位于有源层23的上表面，另一端位于第二电极22的上表面，从而将有源层23和第二电极22电连接。
可选地，形成柔性导电材料层，并对柔性导电材料层进行构图工艺，从而形成柔性导电层24。在一具体示例中，柔性导电材料层可以为金属纳米线层，例如，金(Au)、银(Ag)、铜(Cu)等纳米线层。图7E为采用金属纳米线形成的柔性导电层的俯视图，如图7E所示，柔性导电层24为金属纳米线构成的网状结构，从而可以提高柔性导电层24的透光率，以使薄膜晶体管可以用于透明显示产品中。
在另一具体示例中，柔性导电材料层为碳材料层，例如，石墨烯层、碳纳米线管等。又或者，柔性导电材料层为有机导电材料层。
步骤S15、如图7F所示，形成栅绝缘层26。例如，该栅绝缘层26可以采用PECVD法形成，厚度可以在50nm～1000nm之间。在一些示例中，栅绝缘层26为硅的氧化物(SiOx)、硅的氮化物(SiNx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等中的一者形成的单层膜层，或者可以为其中多种材料形成的复合膜层。在另一些具体示例中，栅绝缘层26可以采用弯折性能较好的有机材料制成，例如，有机材料包括聚酰亚胺、环氧树脂、压克力、聚酯、光致抗蚀剂、聚丙烯酸酯、聚酰胺、硅氧烷等树脂类材料等。再例如，该有机材料包括弹性材料，例如、氨基甲酸乙酯、热塑性聚氨酯(TPU)等。
步骤S16、如图7G所示，形成栅极25，该栅极25位于有源层23背离基底10的一侧，且有源层23在基底10上的正投影位于栅极25在基底10上的正投影范围内。
可选地，采用磁控溅射等物理气相沉积方法形成形成栅极材料层，并对栅极材料层进行构图工艺，形成栅极25。栅极材料层可以为金属、合金、导电金属氧化物、透明导电材料中的一者或多者形成的单层膜层或复合叠层。其中，金属可以为钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)、钛(Ti)等；合金可以为铜钼合金(CuMo)、铜钛合金(CuTi)、铜钼钛合金(CuMoTi)、铜钼钨合金(CuMoW)、铜钼铌合金(CuMoNb)、铬钼合金(CrMo)、铬钛合金(CrTi)、铬钼钛合金(CrMoTi)等。透明导电材料可以为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)等。在一些示例中，栅极材料层可以为Mo或Al制成的单层金属膜层；或者，由Mo/Al/Mo或Ti/Al/Ti形成的多层金属薄膜。栅极材料层的厚度在100～600nm之间。栅极材料层可以选择与源漏材料层相同的材料。
在一些实施例中，第一电极21为漏极，其包括显示电极连接部21a和主体部21b，显示电极连接部21a在基底10上的正投影与有源层23在基底10上的正投影、柔性导电层24在基底10上的正投影、栅极25在基底10上的正投影均无交叠。
图8为本公开的一些实施例中提供的薄膜晶体管的另一种制作方法流程图，图9A至9E为本公开的一些实施例中提供的薄膜晶体管的另一种制作方法的各步骤示意图。下面结合图8至图9E对薄膜晶体管的制作方法进行介绍。
步骤S21、如图9A所示，在基底10上形成栅极25和支撑物27。
例如，采用磁控溅射等物理气相沉积方法在基底10上形成栅极材料层，并对栅极材料层进行构图工艺，形成栅极25和支撑物27。
步骤S22、如图9B所示，形成栅绝缘层26。栅绝缘层26的具体材料的可以参见上述实施例中的描述，这里不再赘述。
步骤S23、如图9C所示，形成柔性导电层24。例如，形成柔性导电材料层，并对柔性导电材料层进行构图工艺，从而形成柔性导电层24。
步骤S24、如图9D所示，形成有源层23，有源层23在基底10上的正投影位于栅极25在基底10上的正投影范围内。该有源层23通过对半导体层进行构图工艺形成，半导体层的具体材料可参见上述实施例中的描述，这里不再赘述。另外，有源层23可以采用上述实施例中所述的第一有源子层231和第二有源子层232的结构。
步骤S25、如图9E所示，形成间隔设置的第一电极21和第二电极22，并使得有源层23在基底10上的正投影位于第一电极21在基底10上的正投影范围内。第一电极21和第二电极22通过对源漏材料层进行构图工艺形成。
可选地，在步骤S21中，也可以不形成支撑物27。
在步骤S25之后，可以在第一电极21和第二电极22之间的间隔中形成有机填充层28。当然，也可以不形成有机填充层28。
栅极材料层、柔性导电材料层、源漏材料层的具体材料和厚度可以参加上述实施例中的描述，这里不再赘述。
作为本公开的第三方面，还提供一种显示装置，其包括上述任一实施例中的薄膜晶体管。该显示装置可以为OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可选地，显示装置可以为柔性显示装置。显示装置的显示区中设置有多条栅线和多条数据线，栅线和数据线交叉设置，从而限定出多个像素区。每个像素区中均设置有薄膜晶体管和显示电极，该显示电极可以为像素电极，或者为发光器件的阳极，发光器件可以为有机发光二极管OLED(Organic Light-Emitting Diode)。
图10为本公开的一些实施例中提供的薄膜晶体管与显示电极的一种连接示意图，图11为本公开的一些实施例中提供的薄膜晶体管与显示电极的另一种连接示意图。图10和图11均以第一电极为漏极进行示意说明。如图10和图11所示，薄膜晶体管与显示电极40之间设置有平坦化层30，当薄膜晶体管采用顶栅型结构时，如图10所示，显示电极40通过贯穿平坦化层30和栅绝缘层26的过孔与第一电极21的显示电极连接部21a连接；当薄膜晶体管采用底栅型结构时，如图11所示，显示电极40通过贯穿平坦化层30的过孔与第一电极21连接。
在本公开实施例提供的显示装置中，由于薄膜晶体管的有源层在基底上的正投影位于第一电极在基底上的正投影范围内，因此可以提高有源层所在位置处的抗弯折能力，从而减少或防止有源层发生断裂的情况，进而改善薄膜晶体管的质量，保证显示产品的显示效果。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (12)

1.一种薄膜晶体管，其特征在于，包括设置在基底上的：第一电极、第二电极、有源层和柔性导电层，其中，
所述第一电极和所述第二电极中的一者为源极，另一者为漏极；
所述有源层与所述第一电极电连接，所述有源层在所述基底上的正投影位于所述第一电极在所述基底上的正投影范围内；
所述柔性导电层位于所述有源层背离所述第一电极的一侧，并将所述有源层和所述第二电极电连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括栅极和栅绝缘层，
所述栅极位于所述柔性导电层背离所述有源层的一侧，且所述有源层在基底上的正投影位于所述栅极在基底上的正投影范围内；
所述栅绝缘层位于所述栅极与所述柔性导电层之间。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述栅极位于所述有源层背离所述基底的一侧，所述第一电极位于所述有源层与所述基底之间。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第一电极为漏极，所述第一电极包括显示电极连接部，所述显示电极连接部在所述基底上的正投影与所述有源层在所述基底上的正投影、所述柔性导电层在所述基底上的正投影、所述栅极在所述基底上的正投影均无交叠。
5.根据权利要求2所述的薄膜晶体管，其特征在于，所述栅极位于所述有源层与所述基底之间，所述第一电极位于所述有源层背离所述基底的一侧。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：与所述栅极同层设置的支撑物，所述支撑物在所述基底上的正投影与所述第二电极在所述基底上的正投影存在交叠。
7.根据权利要求1至6中任意一项所述的薄膜晶体管，其特征在于，所述第一电极和所述第二电极同层设置，且所述第一电极与所述第二电极之间具有间隔；其中，
所述第一电极与所述第二电极之间的间隔中设置有有机填充层；或者，
所述第一电极与所述第二电极之间形成镂空区域。
8.根据权利要求1至6中任意一项所述的薄膜晶体管，其特征在于，所述有源层包括层叠设置的第一有源子层和第二有源子层，所述第一有源子层为结晶结构，所述第二有源子层为非结晶结构，所述第一有源子层位于所述第二有源子层背离所述基底的一侧。
9.根据权利要求1至6中任意一项所述的薄膜晶体管，其特征在于，所述柔性导电层包括：金属纳米线层、碳材料层和有机导电材料层中的任意一者。
10.一种显示装置，包括权利要求1至9中任意一项所述的薄膜晶体管。
11.一种薄膜晶体管的制作方法，其特征在于，包括：
在基底上形成薄膜晶体管的第一电极、第二电极、有源层和柔性导电层，其中，所述第一电极和所述第二电极中的一者为源极，另一者为漏极；所述有源层与所述第一电极电连接，且所述有源层在所述基底上的正投影位于所述第一电极在所述基底上的正投影范围内；所述柔性导电层位于所述有源层背离所述第一电极的一侧，并将所述有源层和所述第二电极电连接。
12.根据权利要求11所述的制作方法，其特征在于，所述制作方法还包括：
形成薄膜晶体管的栅极，所述栅极位于所述柔性导电层背离所述有源层的一侧，且所述有源层在基底上的正投影位于所述栅极在基底上的正投影范围内；
形成栅绝缘层，所述栅绝缘层位于所述栅极与所述柔性导电层之间。
CN202010191972.9A 2020-03-18 2020-03-18 薄膜晶体管及其制作方法、显示装置 Active CN111370496B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010191972.9A CN111370496B (zh) 2020-03-18 2020-03-18 薄膜晶体管及其制作方法、显示装置
US17/427,556 US20220320449A1 (en) 2020-03-18 2020-12-29 Thin film transistor and method for manufacturing the same, display device
PCT/CN2020/140893 WO2021184910A1 (zh) 2020-03-18 2020-12-29 薄膜晶体管及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010191972.9A CN111370496B (zh) 2020-03-18 2020-03-18 薄膜晶体管及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN111370496A true CN111370496A (zh) 2020-07-03
CN111370496B CN111370496B (zh) 2021-10-26

Family

ID=71211972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010191972.9A Active CN111370496B (zh) 2020-03-18 2020-03-18 薄膜晶体管及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US20220320449A1 (zh)
CN (1) CN111370496B (zh)
WO (1) WO2021184910A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299741A (zh) * 2021-05-07 2021-08-24 惠州市华星光电技术有限公司 薄膜晶体管器件、背光模组和显示面板
WO2021184910A1 (zh) * 2020-03-18 2021-09-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN114255704A (zh) * 2020-09-21 2022-03-29 京东方科技集团股份有限公司 显示基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
CN106784015A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN106960881A (zh) * 2017-05-17 2017-07-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法
CN110416316A (zh) * 2019-08-02 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102650786B (zh) * 2012-04-27 2014-04-02 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法和显示装置
CN103022150B (zh) * 2012-12-25 2015-05-20 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US9385070B2 (en) * 2013-06-28 2016-07-05 Delta Electronics, Inc. Semiconductor component having a lateral semiconductor device and a vertical semiconductor device
CN103472646B (zh) * 2013-08-30 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN103489880B (zh) * 2013-10-12 2015-03-25 京东方科技集团股份有限公司 一种显示基板和含有该显示基板的柔性显示装置
CN104022123B (zh) * 2014-05-16 2016-08-31 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法、柔性显示装置
US10510821B2 (en) * 2016-06-10 2019-12-17 Innovation Counsel Llp Display device
CN107482064B (zh) * 2017-08-28 2019-10-25 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法以及阵列基板
US10431689B2 (en) * 2017-11-07 2019-10-01 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor and display device
CN107731104B (zh) * 2017-11-27 2022-03-22 京东方科技集团股份有限公司 显示基板及制备方法、显示装置
CN111370496B (zh) * 2020-03-18 2021-10-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
CN106784015A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN106960881A (zh) * 2017-05-17 2017-07-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法
CN110416316A (zh) * 2019-08-02 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021184910A1 (zh) * 2020-03-18 2021-09-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN114255704A (zh) * 2020-09-21 2022-03-29 京东方科技集团股份有限公司 显示基板及显示装置
CN114255704B (zh) * 2020-09-21 2023-09-05 京东方科技集团股份有限公司 显示基板及显示装置
CN113299741A (zh) * 2021-05-07 2021-08-24 惠州市华星光电技术有限公司 薄膜晶体管器件、背光模组和显示面板

Also Published As

Publication number Publication date
CN111370496B (zh) 2021-10-26
US20220320449A1 (en) 2022-10-06
WO2021184910A1 (zh) 2021-09-23

Similar Documents

Publication Publication Date Title
US20230200166A1 (en) Display device
KR102547400B1 (ko) 폴더블 표시 장치
US11244969B2 (en) Array substrate and manufacturing method thereof, display substrate, and display device
CN108417582B (zh) 显示装置
US11063241B2 (en) Flexible display apparatus
CN111370496B (zh) 薄膜晶体管及其制作方法、显示装置
US8877534B2 (en) Display device and method for manufacturing the same
JP5948427B2 (ja) 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法
US10304870B2 (en) Mirror display apparatus and method of manufacturing the same
US10446786B2 (en) Display device and manufacturing method thereof
US9349996B2 (en) Method of manufacturing capacitor, method of manufacturing organic light emitting display device including the capacitor, and organic light emitting display device manufactured by using the method
US10770484B2 (en) Thin film transistor, a method of manufacturing the same, and a display apparatus including the same
US11342521B2 (en) Display device and method for manufacturing display device
US11665955B2 (en) Flexible display apparatus
US10134779B2 (en) Display device having short circuit prevention pattern
US20210257433A1 (en) Display device
US10290821B2 (en) Display device and manufacturing method of the same
KR20180076419A (ko) 벤디드 표시 장치 및 그 제조 방법
US9502492B2 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
CN112968031A (zh) 一种阵列基板及其制备方法与显示面板
US20190115440A1 (en) Display device and method of manufacturing the same
US20220310762A1 (en) Display panel, display device including the same, and method of manufacturing the same
US20220179456A1 (en) Display device
US9276127B2 (en) Semiconductor device and method for producing same
KR20210138826A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant