CN115942815A - 显示基板、显示面板和显示装置 - Google Patents

显示基板、显示面板和显示装置 Download PDF

Info

Publication number
CN115942815A
CN115942815A CN202111168519.7A CN202111168519A CN115942815A CN 115942815 A CN115942815 A CN 115942815A CN 202111168519 A CN202111168519 A CN 202111168519A CN 115942815 A CN115942815 A CN 115942815A
Authority
CN
China
Prior art keywords
capacitor
substrate
plate
transistor
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111168519.7A
Other languages
English (en)
Inventor
单真真
刘利宾
卢江楠
史世明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111168519.7A priority Critical patent/CN115942815A/zh
Priority to US18/262,598 priority patent/US20240112636A1/en
Priority to GB2314962.8A priority patent/GB2619676A/en
Priority to PCT/CN2022/114510 priority patent/WO2023051109A1/zh
Publication of CN115942815A publication Critical patent/CN115942815A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种显示基板、显示面板和显示装置。所述显示基板包括：设置于衬底基板的第一半导体层；设置于第一半导体层远离衬底基板一侧的第一导电层；和设置于第一导电层远离衬底基板一侧的第二导电层。显示基板还包括设置于衬底基板的像素驱动电路，像素驱动电路包括驱动电路、存储电路和复位电路，复位电路与驱动电路的第一端电连接，用于在初始化阶段，对驱动电路的第一端的电位进行初始化，驱动电路用于在其控制端的电位的控制下，控制驱动电路的第一端与驱动电路的第二端之间连通，储能电路与驱动电路的控制端电连接，用于储存电能；复位电路包括第一电容，存储电路包括第二电容，第一电容的第一极板和第一电容的第二极板在衬底基板上的正投影重叠部分的面积小于第二电容的第一极板和第二电容的第二极板在衬底基板上的正投影重叠部分的面积。

Description

显示基板、显示面板和显示装置
技术领域
本公开涉及显示技术领域，并且具体地涉及一种显示基板、显示面板和显示装置。
背景技术
有机发光二极管(缩写为OLED)显示装置是一类使用发光的OLED来显示图像等信息的显示装置。OLED显示装置具有诸如低功耗、高亮度和高响应速度的特性。低温多晶硅氧化物薄膜晶体管(Low Temperature Poly-Oxide TFT，以下简称LTPO TFT)技术是近年来新兴的薄膜晶体管技术。从理论上讲，LTPO TFT相比传统的低温多晶硅薄膜晶体管(LowTemperature Poly-Silicon TFT，以下简称LTPS TFT)技术而言，可以节省5-15％的电量，让整块显示屏幕的功耗更低。
在本部分中公开的以上信息仅用于对本公开的技术构思的背景的理解，因此，以上信息可包含不构成现有技术的信息。
发明内容
在一个方面，提供一种显示基板，其中，所述显示基板包括：衬底基板；
设置于所述衬底基板的第一半导体层；
设置于所述第一半导体层远离所述衬底基板一侧的第一导电层；和
设置于所述第一导电层远离所述衬底基板一侧的第二导电层；
其中，所述显示基板还包括设置于所述衬底基板的像素驱动电路，所述像素驱动电路包括驱动电路、存储电路和复位电路，所述复位电路与所述驱动电路的第一端或所述驱动电路的第二端电连接，用于在初始化阶段，对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化，所述驱动电路用于在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，所述储能电路与所述驱动电路的控制端电连接，用于储存电能；
所述复位电路包括第一电容，所述存储电路包括第二电容，所述第一电容包括相对设置的第一极板和第二极板，所述第二电容包括相对设置的第一极板和第二极板，所述第一电容的第一极板和所述第二电容的第一极板位于所述第一导电层，所述第一电容的第二极板和所述第二电容的第二极板位于所述第二导电层，所述第一电容的第一极板和所述第二电容的第一极板在所述衬底基板上的正投影间隔设置，所述第一电容的第二极板和所述第二电容的第二极板在所述衬底基板上的正投影间隔设置，所述第一电容的第一极板和所述第一电容的第二极板在所述衬底基板上的正投影至少部分重叠，所述第二电容的第一极板和所述第二电容的第二极板在所述衬底基板上的正投影至少部分重叠，所述第一电容的第一极板和所述第一电容的第二极板在所述衬底基板上的正投影重叠部分的面积小于所述第二电容的第一极板和所述第二电容的第二极板在所述衬底基板上的正投影重叠部分的面积，所述第二电容的第一极板和所述第二电容的第二极板在所述衬底基板上的正投影重叠部分的面积与所述第一电容的第一极板和所述第一电容的第二极板在所述衬底基板上的正投影重叠部分的面积的比值在5～20的范围内。
根据一些示例性的实施例，所述显示基板还包括设置于所述衬底基板的第一发光控制线，所述第一发光控制线用于给所述像素驱动电路供给第一发光控制信号；所述第一发光控制线位于所述第一导电层中，所述第一发光控制线与所述第一电容的第二极板重叠的部分构成所述第一电容的第一极板。
根据一些示例性的实施例，所述像素驱动电路包括第一发光控制电路和第二发光控制电路，所述第一发光控制电路包括第五晶体管，所述第二发光控制电路包括第六晶体管，所述第五晶体管包括第五栅极，所述第六晶体管包括第六栅极，所述第一发光控制线施加第一发光控制信号给所述第五栅极、所述第六栅极和所述第一电容的第一极板。
根据一些示例性的实施例，所述第一发光控制线的与所述第一半导体层重叠的一部分构成所述第五栅极，所述第一发光控制线的与所述第一半导体层重叠的另一部分构成所述第六栅极，所述第一发光控制线还包括加宽部，所述加宽部沿第一方向位于所述第五栅极和所述第六栅极之间，所述加宽部沿第二方向的尺寸大于所述第五栅极和所述第六栅极中的每一个沿第二方向的尺寸，其中，所述第一发光控制线沿所述第一方向延伸，所述第二方向与所述第一方向相交；以及所述加宽部的至少一部分构成所述第一电容的第一极板。
根据一些示例性的实施例，所述第一电容的第二极板在所述衬底基板上的正投影覆盖所述加宽部在所述衬底基板上的正投影；和/或
所述第二电容的第一极板在所述衬底基板上的正投影的面积大于所述加宽部在所述衬底基板上的正投影的面积；和/或，
所述第二电容的第二极板在所述衬底基板上的正投影的面积大于所述第一电容的第二极板在所述衬底基板上的正投影的面积。
根据一些示例性的实施例，所述第二电容的第一极板和所述第二电容的第二极板在所述衬底基板上的正投影重叠部分的面积与所述第一电容的第一极板和所述第一电容的第二极板在所述衬底基板上的正投影重叠部分的面积的比值在8～10的范围内。
根据一些示例性的实施例，所述第二电容的第二极板包括通孔，所述通孔暴露所述第二电容的第一极板的至少一部分，所述第一电容的第二极板在所述衬底基板上的正投影的面积与所述通孔在所述衬底基板上的正投影的面积的比值在1.1～5的范围内。
根据一些示例性的实施例，所述显示基板还包括位于所述第一导电层中的发光元件复位线和设置于所述衬底基板的发光元件，所述像素驱动电路包括第二初始化电路，所述第二初始化电路用于在所述发光元件复位线提供的信号的控制下，对所述发光元件的第一极进行初始化。
根据一些示例性的实施例，所述显示基板还包括位于所述第一导电层中的复位控制线，所述像素驱动电路包括第一初始化电路，所述第一初始化电路用于在所述复位控制线提供的复位控制信号的控制下，对所述驱动电路进行初始化；以及所述发光元件复位线提供的信号的频率高于所述复位控制线提供的复位控制信号的频率。
根据一些示例性的实施例，所述显示基板还包括位于所述第一导电层中的发光元件复位线和设置于所述衬底基板的发光元件，所述像素驱动电路包括第二初始化电路，所述第二初始化电路包括第七晶体管，所述发光元件复位线与所述第一半导体层重叠的部分构成所述第七晶体管的第七栅极；以及所述第一电容的第一极板在所述衬底基板上的正投影在第二方向上位于所述第二电容的第一极板在所述衬底基板上的正投影与所述发光元件复位线在所述衬底基板上的正投影之间。
根据一些示例性的实施例，所述像素驱动电路包括第一晶体管，所述复位控制线与所述第一半导体层重叠的部分构成所述第一晶体管的第一栅极；以及所述第一栅极与所述第一电容的第一极板之间在第一方向上的间距小于所述第七栅极与所述第一电容的第一极板之间在第一方向上的间距。
根据一些示例性的实施例，所述显示基板还包括位于所述第二导电层中的一条第二发光控制线，所述一条第二发光控制线、所述第二电容的第二极板和所述第一电容的第二极板在所述衬底基板上的正投影沿第二方向间隔设置；以及所述第一电容的第二极板在所述衬底基板上的正投影与所述一条第二发光控制线在所述衬底基板上的正投影在第二方向上分别位于所述第二电容的第二极板在所述衬底基板上的正投影的两侧。
根据一些示例性的实施例，所述显示基板还包括：设置于所述第二导电层远离所述衬底基板一侧的第二半导体层；以及设置于所述第二半导体层远离所述衬底基板一侧的第三导电层，所述第二半导体层包括氧化物半导体材料；所述显示基板包括位于所述第三导电层中的另一条第二发光控制线，所述一条第二发光控制线和所述另一条第二发光控制线电连接；所述像素驱动电路包括通断控制电路，所述通断控制电路包括第八晶体管，所述一条第二发光控制线与所述第二半导体层重叠的部分构成所述第八晶体管的底栅，所述另一条第二发光控制线与所述第二半导体层重叠的部分构成所述第八晶体管的顶栅。
根据一些示例性的实施例，所述显示基板还包括设置于所述第三导电层远离所述衬底基板一侧的第四导电层，所述驱动电路包括第三晶体管；以及所述显示基板包括位于所述第四导电层中的第五导电部件，所述第五导电部件的一端通过第一过孔与第一电容的第二极板电连接，所述第五导电部件的另一端通过第二过孔与所述第三晶体管的第一极电连接。
根据一些示例性的实施例，所述显示基板包括位于所述第四导电层中的第六导电部件，所述第六导电部件包括第一部分、第二部分和第三部分；以及所述第六导电部件的第一部分通过第三过孔与第五晶体管的第一极电连接，所述第六导电部件的第二部分通过第四过孔与第二电容的第二极板电连接。
根据一些示例性的实施例，所述显示基板还包括设置于所述第四导电层远离所述衬底基板一侧的第五导电层，所述显示基板还包括设置于所述第五导电层中的第一电压线；以及所述第六导电部件的第三部分通过第五过孔与第一电压线电连接。
根据一些示例性的实施例，所述显示基板包括位于所述第四导电层中的第七导电部件，所述第七导电部件与所述第六晶体管的第一极电连接；以及所述第一电容的第一极板在所述衬底基板上的正投影在第一方向上位于所述第六导电部件在所述衬底基板上的正投影与所述第七导电部件在所述衬底基板上的正投影之间，并且，所述第一电容的第一极板在所述衬底基板上的正投影、所述第六导电部件在所述衬底基板上的正投影和所述第七导电部件在所述衬底基板上的正投影中的任意两者均间隔设置。
根据一些示例性的实施例，所述第一电容的第二极板在所述衬底基板上的正投影与所述第七导电部件在所述衬底基板上的正投影部分重叠。
根据一些示例性的实施例，所述显示基板包括位于所述第四导电层中的第四导电部件，所述第四导电部件的一端通过第六过孔与第八晶体管的第一极电连接，所述第四导电部件的另一端通过第七过孔和通孔与第三晶体管的第三栅极电连接。
根据一些示例性的实施例，所述第一电压线在所述衬底基板上的正投影覆盖所述第四导电部件在所述衬底基板上的正投影；和/或，所述第一电压线在所述衬底基板上的正投影覆盖第八晶体管的有源层在所述衬底基板上的正投影。
在另一方面，提供一种显示面板，包括如上所述的显示基板。
在又一方面，提供一种显示装置，包括如上所述的显示基板或如上所述的显示面板。
附图说明
通过参照附图详细描述本公开的示例性实施例，本公开的特征及优点将变得更加明显。
图1是根据本公开的一些实施例的显示装置的平面示意图；
图2是根据本公开的一些实施例的显示装置包括的显示基板的平面示意图；
图3是根据本公开的一些实施例的像素驱动电路的结构框图；
图4是根据本公开的一些实施例的像素驱动电路的等效电路图；
图5是图4所示的像素驱动电路的至少一实施例的工作时序图；
图6A和图6B分别是根据本公开的一些示例性实施例的发光元件复位线提供的信号的示意图；
图7是示出根据本公开的示例性实施例的像素驱动电路的第一半导体层的平面结构的示意图；
图8是示出根据本公开的示例性实施例的像素驱动电路的第一导电层的平面结构的示意图；
图9是示出根据本公开的示例性实施例的像素驱动电路的第一半导体层和第一导电层的组合的平面结构的示意图；
图10是示出根据本公开的示例性实施例的像素驱动电路的第二导电层的平面结构的示意图；
图11是示出根据本公开的示例性实施例的像素驱动电路的第二半导体层的平面结构的示意图；
图12是示出根据本公开的示例性实施例的像素驱动电路的第一半导体层、第一导电层、第二导电层和第二半导体层的组合的平面结构的示意图；
图13是示出根据本公开的示例性实施例的像素驱动电路的第三导电层的平面结构的示意图；
图14是示出根据本公开的示例性实施例的像素驱动电路的第一半导体层、第一导电层、第二导电层、第二半导体层和第三导电层的组合的平面结构的示意图；
图15是示出在图14的结构上形成的绝缘层中的过孔的示意图；
图16是示出在图15的结构上形成的绝缘层中的过孔的示意图；
图17是示出根据本公开的示例性实施例的像素驱动电路的第四导电层的平面结构的示意图；
图18是示出根据本公开的示例性实施例的像素驱动电路的第一半导体层、第一导电层、第二导电层、第二半导体层、第三导电层和第四导电层的组合的平面结构的示意图；
图19是示出根据本公开的示例性实施例的像素驱动电路的第五导电层的平面结构的示意图；
图20是示出根据本公开的示例性实施例的像素驱动电路的第一半导体层、第一导电层、第二导电层、第二半导体层、第三导电层、第四导电层和第五导电层的组合的平面结构的示意图；
图21是示意性示出第一电容和第二电容的相对面积的平面图；
图22是示出根据本公开的一些示例性实施例的显示基板的沿图20中的线AA’截取的截面结构的示意图；以及
图23是使用图6B所示的高频信号时发光元件的发光效果图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开的保护范围。
需要说明的是，在附图中，为了清楚和/或描述的目的，可以放大元件的尺寸和相对尺寸。如此，各个元件的尺寸和相对尺寸不必限于图中所示的尺寸和相对尺寸。在说明书和附图中，相同或相似的附图标号指示相同或相似的部件。
当元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，所述元件可以直接在所述另一元件上、直接连接到所述另一元件或直接结合到所述另一元件，或者可以存在中间元件。然而，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，不存在中间元件。用于描述元件之间的关系的其他术语和/或表述应当以类似的方式解释，例如，“在......之间”对“直接在......之间”、“相邻”对“直接相邻”或“在......上”对“直接在......上”等。此外，术语“连接”可指的是物理连接、电连接、通信连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。例如，X轴、Y轴和Z轴可彼此垂直，或者可代表彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅Z、或者诸如XYZ、XYY、YZ和ZZ的X、Y和Z中的两个或更多个的任何组合。如文中所使用的，术语“和/或”包括所列相关项中的一个或多个的任何组合和所有组合。
需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本公开的教导。
为了便于描述，空间关系术语，例如，“上”、“下”、“左”、“右”等可以在此被使用，来描述一个元件或特征与另一元件或特征如图中所示的关系。应理解，空间关系术语意在涵盖除了图中描述的取向外，装置在使用或操作中的其它不同取向。例如，如果图中的装置被颠倒，则被描述为“在”其它元件或特征“之下”或“下面”的元件将取向为“在”其它元件或特征“之上”或“上面”。
在本文中，术语“基本上”、“大约”、“近似”、“大致”和其它类似的术语用作近似的术语而不是用作程度的术语，并且它们意图解释将由本领域普通技术人员认识到的测量值或计算值的固有偏差。考虑到工艺波动、测量问题和与特定量的测量有关的误差(即，测量系统的局限性)等因素，如这里所使用的“大约”或“近似”包括所陈述的值，并表示对于本领域普通技术人员所确定的特定值在可接受的偏差范围内。例如，“大约”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
需要说明的是，在本文中，表示“同一层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。即，位于“同一层”的多个元件、部件、结构和/或部分由相同的材料构成，并且通过同一次构图工艺形成，通常，位于“同一层”的多个元件、部件、结构和/或部分具有大致相同的厚度。
本领域技术人员应该理解，在本文中，除非另有说明，表述“高度”或“厚度”指的是沿垂直于显示基板设置的各个膜层的表面的尺寸，即沿显示基板的出光方向的尺寸，或称为沿显示装置的法线方向的尺寸。
在本文中，表述“晶体管”可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。
本公开的实施例至少提供一种显示基板。所述显示基板包括：衬底基板；设置于所述衬底基板的第一半导体层；设置于所述第一半导体层远离所述衬底基板一侧的第一导电层；和设置于所述第一导电层远离所述衬底基板一侧的第二导电层；其中，所述显示基板还包括设置于所述衬底基板的像素驱动电路，所述像素驱动电路包括驱动电路、存储电路和复位电路，所述复位电路与所述驱动电路的第一端或所述驱动电路的第二端电连接，用于在初始化阶段，对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化，所述驱动电路用于在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，所述储能电路与所述驱动电路的控制端电连接，用于储存电能；所述复位电路包括第一电容，所述存储电路包括第二电容，所述第一电容包括相对设置的第一极板和第二极板，所述第二电容包括相对设置的第一极板和第二极板，所述第一电容的第一极板和所述第二电容的第一极板位于所述第一导电层，所述第一电容的第二极板和所述第二电容的第二极板位于所述第二导电层，所述第一电容的第一极板和所述第二电容的第一极板在所述衬底基板上的正投影间隔设置，所述第一电容的第二极板和所述第二电容的第二极板在所述衬底基板上的正投影间隔设置，所述第一电容的第一极板和所述第一电容的第二极板在所述衬底基板上的正投影至少部分重叠，所述第二电容的第一极板和所述第二电容的第二极板在所述衬底基板上的正投影至少部分重叠，所述第一电容的第一极板和所述第一电容的第二极板在所述衬底基板上的正投影重叠部分的面积小于所述第二电容的第一极板和所述第二电容的第二极板在所述衬底基板上的正投影重叠部分的面积。在本公开的实施例中，所述像素驱动电路在工作时，在数据电压写入驱动电路之前，在初始化阶段，复位电路对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化，能够改善所述驱动电路的磁滞现象，解决低频状态下，因驱动晶体管磁滞导致的残像、闪烁等现象。
图1是根据本公开的一些实施例的显示装置的平面示意图。例如，所述显示装置可以是OLED显示装置。参照图1，显示装置1000可以包括显示面板1100、栅极驱动器1200、数据驱动器1300、控制器1400和电压发生器1500。显示面板1100可以包括阵列基板1000和多个像素PX，阵列基板1000可以包括显示区AA和非显示区NA，多个像素PX以阵列形式排布在显示区AA中。栅极驱动器1200产生的信号可以通过例如扫描信号线GL的信号线施加给像素PX，数据驱动器1300产生的信号可以通过例如数据线DL的信号线施加给像素PX。例如VDD的第一电压和例如VSS的第二电压可以被施加至像素PX。例如VDD的第一电压可以高于例如VSS的第二电压。可选地，例如VDD的第一电压可以施加至发光元件(例如OLED)的阳极，并且例如VSS的第二电压可以施加至发光元件的阴极，使得发光元件可以发光。
例如，每一个像素PX可以包括多个子像素，例如，红色子像素、绿色子像素和蓝色子像素，或者可以包括白色子像素、红色子像素、绿色子像素和蓝色子像素。
图2是根据本公开的一些实施例的显示装置包括的显示基板的平面示意图。例如，所述显示基板可以是用于OLED显示面板的阵列基板。
参照图2，所述显示基板可以包括显示区域AA和非显示区域NA。例如，所述显示区域AA与所述非显示区域NA可以包括多个边界，如图2中所示的AAS1、AAS2、AAS3和AAS4。所述显示基板还可以包括位于所述非显示区域NA内的驱动器。例如，该驱动器可以位于显示区域AA的至少一侧。在图2所示的实施例中，驱动器分别位于显示区域AA的左侧和右侧。需要说明的是，其中的左侧和右侧可以为在显示时，人眼观看的显示基板(屏幕)的左侧和右侧。所述驱动器可以用于驱动显示基板中的各个像素进行显示。例如，所述驱动器可以包括上述栅极驱动器1200和数据驱动器1300。数据驱动器1300用于依据时钟信号定时将输入的数据顺序锁存并将锁存的数据转换成模拟信号后输入到显示基板的各条数据线上。栅极驱动器1200通常由移位寄存器实现，移位寄存器将时钟信号转换成开启/关断电压，分别输出到显示基板的各条扫描信号线上。
需要说明的是，虽然图2中示出驱动器位于显示区域AA的左侧和右侧，但是，本公开的实施例不局限于此，驱动电路可以位于非显示区域NA任何合适的位置。
例如，所述驱动器可以采用GOA技术，即Gate Driver on Array。在GOA技术中，将栅极驱动电路直接设置于阵列基板上，以代替外接驱动芯片。每个GOA单元作为一级移位寄存器，每级移位寄存器与一条栅线连接，通过各级移位寄存器依序轮流输出开启电压，实现像素的逐行扫描。在一些实施例中，每级移位寄存器也可以与多条栅线连接。这样，可以适应显示基板高分辨率、窄边框的发展趋势。
参照图2，在所述显示基板上，设置有左侧GOA电路DA1、位于显示区域AA中的多个像素P、右侧GOA电路DA2。左侧GOA电路DA1和右侧GOA电路DA2分别通过信号线电连接到显示IC上，由显示IC控制GOA信号的供给，显示IC例如设置在显示基板的下侧(人眼观看的方向)。左侧GOA电路DA1和右侧GOA电路DA2还分别通过信号线(例如扫描信号线GL)电连接到各个像素，以供应驱动信号给各个像素。
需要说明的是，图中示例性的示出了子像素在衬底基板上的正投影的形状为圆角矩形，但是，本公开的实施例不局限于此，例如，子像素在衬底基板上的正投影的形状可以为矩形、六边形、五边形、正方形、圆形等其他形状。而且，一个像素单元中的3个子像素的排列方式也不局限于图1和图2中所示的方式。
结合参照图1和图2，每一个像素单元PX可以包括多个子像素，例如，第一子像素SP1、第二子像素SP2和第三子像素SP3。为了方便理解，可以将第一子像素SP1、第二子像素SP2和第三子像素SP3分别描述为红色子像素、绿色子像素和蓝色子像素，但是，本公开的实施例不局限于此。
所述多个子像素沿行方向X和列方向Y成阵列地设置于衬底基板1上。需要说明的是，虽然在图示的实施例中，行方向X和列方向Y相互垂直，但是，本公开的实施例不局限于此。
应该理解，在本公开的实施例中，每一个子像素包括像素驱动电路和发光元件。例如，所述发光元件可以为OLED发光元件，包括层叠设置的阳极、发光层和阴极。所述像素驱动电路可以包括多个薄膜晶体管和至少一个存储电容器。
图3是根据本公开的一些实施例的像素驱动电路的结构框图，图4是根据本公开的一些实施例的像素驱动电路的等效电路图。需要说明的是，在下面的说明中，以8T2C像素驱动电路为例，对所述像素驱动电路的结构进行详细描述，但是，本公开的实施例并不局限于8T2C像素驱动电路，在不冲突的情况下，其它已知的像素驱动电路结构都可以应用于本公开的实施例中。
如图3所示，根据本公开实施例的像素驱动电路用于驱动发光元件100，所述像素驱动电路包括驱动电路110和复位电路220；所述复位电路220与所述驱动电路110的第一端电连接，用于在初始化阶段，对所述驱动电路110的第一端的电位进行初始化。所述驱动电路110用于在其控制端的电位的控制下，控制所述驱动电路110的第一端与所述驱动电路110的第二端之间连通。
在本公开实施例中，所述像素驱动电路在工作时，在数据电压写入驱动电路之前，在初始化阶段，复位电路对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化，以能够改善所述驱动晶体管的磁滞现象，解决低频状态下，因驱动晶体管磁滞导致的残像、闪烁等现象。
继续参照图3，所述像素驱动电路还包括第一发光控制电路310和第二发光控制电路320。
所述第一发光控制电路310分别与第一发光控制线E1、所述驱动电路11的第一端和第一电压线V1电连接，用于在所述第一发光控制线E1提供的第一发光控制信号的控制下，控制所述驱动电路11的第一端与所述第一电压线V1之间连通。
所述第二发光控制电路320与第二发光控制线E2、所述驱动电路11的第二端与所述的所述发光元件100的第一极电连接，用于在第二发光控制线E2提供的第二发光控制信号的控制下，控制所述驱动电路110的第二端与所述发光元件100的第一极之间连通。
所述发光元件100的第二极与第二电压线V2电连接。
在本公开的实施例中，所述像素驱动电路在工作时，在发光阶段，所述第一发光控制电路310在第一发光控制信号的控制下，控制所述驱动电路110的第一端与所述第一电压线V1之间连通，所述第二发光控制电路320在第二发光控制信号的控制下，控制所述驱动电路110的第二端与所述发光元件100的第一极之间连通。
参照图3和图4，所述像素驱动电路还包括复位电路20，所述复位电路20可以包括第一电容C1，第一电容C1可以包括第一极板C1a和第二极板C1b。
第一电容C1的第一极板与第一发光控制线E1电连接，第一电容C1的第二极板与所述驱动电路11的第一端电连接。
在图4中，标号为N1的为与驱动电路11的控制端电连接的第一节点，标号为N2的为与驱动电路11的第一端电连接的第二节点，标号为N3的为驱动电路11的第二端电连接的第三节点。
在本公开的实施例中，所述像素驱动电路在工作时，在初始化阶段，E1提供的发光控制信号的电位由低电压Vgl变为高电压Vgh，N2处于浮空状态，N2的电位随着第一电容C1的第一极板的电位的变化而变化，N2的电位变为V1+Vgh-Vgl，此时驱动电路110中的驱动晶体管的栅源电压小于Vth(Vth为驱动晶体管的阈值电压)，所述驱动晶体管处于导通偏置状态，减少N2因浮空造成的磁滞。
在本公开的实施例中，所述像素驱动电路在工作时，在数据写入之前，驱动晶体管处于导通偏置状态，确保每个像素驱动电路中的驱动晶体管都是从导通偏置状态开始充电和补偿的，而不受上一帧数据电压的影响，可以消除驱动晶体管的磁滞的影响，改善残像和响应时间。
继续参照图3和图4，所述像素驱动电路还可以包括储能电路210、数据写入电路530、补偿控制电路520、通断控制电路510、第一初始化电路410和第二初始化电路420。所述储能电路210与所述驱动电路11的控制端电连接，用于储存电能。所述数据写入电路530分别与扫描线S1、数据线D1和所述驱动电路110的第一端电连接，用于在扫描线S1提供的扫描信号的控制下，控制将所述数据线D1上的数据电压写入所述驱动电路110的第一端。所述通断控制电路510分别与扫描线S1、所述驱动电路110的控制端和连接节点N0电连接，用于在扫描信号的控制下，控制所述驱动电路110的控制端与所述连接节点N0之间连通。所述补偿控制电路520分别与扫描线S1、所述连接节点N0与所述驱动电路110的第二端电连接，用于在扫描线S1提供的扫描信号的控制下，控制所述连接节点N0与所述驱动电路110的第二端之间连通。所述第一初始化电路410分别与复位控制线R1、第一初始电压线Vi1和所述连接节点N0电连接，用于在复位控制线R1提供的复位控制信号的控制下，将第一初始电压线提供的第一初始电压写入所述连接节点N0。所述第二初始化电路420分别与发光元件复位线R2、第二初始电压线Vi2和所述发光元件100的第一极电连接，用于在所述发光元件复位线R2提供的复位控制信号的控制下，将第二初始电压线提供的第二初始电压写入所述发光元件10的第一极。
在本公开的实施例中，所述像素驱动电路在工作时，显示周期可以包括先后设置的初始化阶段、数据写入阶段和发光阶段。
在初始化阶段，所述通断控制电路510在扫描信号的控制下，控制所述驱动电路110的控制端与所述连接节点N0之间连通，所述第一初始化电路410在复位控制信号的控制下，将第一初始电压写入所述连接节点N0，以将第一初始电压写入所述驱动电路110的控制端；所述第二初始化电路420在所述发光元件复位线R2提供的复位控制信号的控制下，将第二初始电压线Vi2提供的第二初始电压写入所述发光元件100的第一极，以控制发光元件100不发光，并清除所述发光元件100的第一极残留的电荷。
在数据写入阶段，所述数据写入电路530在扫描信号的控制下，控制将所述数据线D1上的数据电压写入所述驱动电路110的第一端，所述补偿控制电路520在扫描信号的控制下，控制所述连接节点N0与所述驱动电路110的第二端之间连通。在数据写入阶段开始时，驱动电路110中的驱动晶体管打开，以通过所述数据电压为储能电路充电，改变驱动电路110的控制端的电位，直至驱动晶体管关断。
在发光阶段，所述第一发光控制电路310在第一发光控制信号的控制下，控制所述驱动电路110的第一端与所述第一电压线V1之间连通，所述第二发光控制电路320在第二发光控制信号的控制下，控制所述驱动电路110的第二端与所述发光元件100的第一极之间连通，驱动电路110驱动发光元件100发光。
例如，在图4所示的实施例中，所述复位电路220包括第一电容C1；所述第一发光控制电路310包括第五晶体管T5，所述第二发光控制电路320包括第六晶体管T6；所述通断控制电路510包括第八晶体管T8；所述第二初始化电路420包括第七晶体管T7；所述第一初始化电路410包括第一晶体管T1，所述补偿控制电路520包括第二晶体管T2，所述数据写入电路530包括第四晶体管T4，所述驱动电路110包括驱动晶体管T3，所述储能电路210包括第二电容C2；所述发光元件为有机发光二极管100。
第一电容C1的第一极板与所述发光控制线E1电连接，第一电容C1的第二极板与节点N2电连接，即，第一电容C1的第二极板与第五晶体管T5的第二极、第三晶体管T3的第一极电连接。
第二电容C2的第一极板与节点N1电连接，第二电容C2的第二极板与所述第一电压线电连接。
第一晶体管T1的栅极与复位控制线R1电连接，第一晶体管T1的第一极与第一初始电压线Vi1电连接，第一晶体管T1的第二极与节点N0电连接。例如，所述第一初始电压线Vi1用于提供第一初始电压。
第二晶体管T2的栅极与扫描线S1电连接，第二晶体管T2的第二极与节点N3电连接，第二晶体管T2的第一极与节点N0电连接，即，第二晶体管T2的第一极与第一晶体管T1的第二极、第八晶体管T8的第一极电连接。
第三晶体管T3的栅极与节点N1电连接，第三晶体管T3的第一极与节点N2电连接，第三晶体管T3的第二极与节点N3电连接。
第四晶体管T4的栅极与扫描线S1电连接，第四晶体管T4的第一极与数据线D1电连接，第四晶体管T4的第二极与节点N2电连接。
第五晶体管T5的栅极与发光控制线E1电连接，第五晶体管T5的第一极与第一电压线V1电连接，第五晶体管T5的第二极与第三晶体管T3的第一极电连接。流入，所述第一电压线用于提供高电压VDD。
第六晶体管T6的栅极与发光控制线E1电连接；第六晶体管T6的第一极与节点N3电连接，即，第六晶体管T6的第一极与第三晶体管T3的第二极、第二晶体管T2的第二极电连接；第六晶体管T6的第二极与有机发光二极管100的阳极电连接。
第七晶体管T7的栅极与发光元件复位线R2电连接，第七晶体管T7的第一极与第二初始电压线Vi2电连接，第七晶体管T7的第二极与节点N4电连接，即，第七晶体管T7的第二极与第六晶体管T6的第一极、有机发光二极管100的阳极电连接。例如，所述第二初始电压线Vi2用于提供第二初始电压。关于发光元件复位线R2提供的信号，将在下文中进一步详细描述。
第八晶体管T8的栅极与第二发光控制线E2电连接，第八晶体管T8的第一极与节点N0电连接，第八晶体管T8的第二极与节点N1电连接。
有机发光二极管100的阳极与节点N4电连接，有机发光二极管100的阴极与第二电压线电连接，所述第二电压线用于提供低电压VSS。
在本公开的实施例中，第一发光控制线E1施加第一发光控制信号给第五晶体管T5的栅极、第六晶体管T6的栅极和所述第一电容C1的第一极板C1a。
在本公开的实施例中，Vi2可以与Vi1相同，也可以与Vi2不同。
在本公开的实施例中，第八晶体管T8可以为氧化物薄膜晶体管，其他晶体管T1～T7可以为低温多晶硅薄膜晶体管。但本公开的实施例不以此为限。
在本公开所述的像素驱动电路的至少一实施例中，Vi1的电压值可以大于或等于-6V而小于或等于-2V，例如，Vi1的电压值可以为-2V、-3V、-4V、-5V或-6V等，但不以此为限；
晶体管的阈值电压Vth可以大于或等于-5V而小于或等于-0.5V；例如，Vth可以为-2.5V或-3V等；
第一电压线提供的高电压VDD的电压值可以大于或等于3V而小于或等于6V，例如，VDD的电压值可以为4.6V；但不以此为限；
高电压VDD的电压值的绝对值可以大于Vth的绝对值的1.5倍，例如，VDD的电压值的绝对值可以为Vth的绝对值的1.6倍、1.8倍、2倍等。
可选的，第二电压线提供的低电压VSS的电压值可以大于或等于-6V而小于或等于-3V；例如，VSS的电压值可以为-5V、-4V或-3V。
在本公开至少一实施例中，Vi2的电压值可以大于或等于-7V而小于或等于0V。例如，所述第二初始化电压的电压值可以为-6V、-5V、-4V、-3V或-2V；但不以此为限。
可选的，Vi2的电压值与VSS的电压值之间的电压差值需要小于发光元件的启亮电压，以使得当发光元件的第一极接入Vi2时，发光元件不发光。
图5是图4所示的像素驱动电路的至少一实施例的工作时序图。结合参照图3至图5，根据本公开实施例的像素驱动电路在工作时，显示周期可以包括先后设置的初始化阶段t1、数据写入阶段t2和发光阶段t3。
在初始化阶段t1，第一发光控制线E1提供的发光控制信号的电位由低电压Vgl转换为高电压Vgh，复位控制线R1提供低电压信号，第二发光控制线E2提供高电压信号，扫描线S1提供高电压信号，晶体管T6和T4打开，将Vi1写入节点N1，节点N2的电位变为VDD+(Vgh-Vgl)，此时晶体管T3的栅源电压小于晶体管T3的阈值电压Vth，晶体管T3处于导通偏置状态；晶体管T5打开，Vi2写入有机发光二极管100的阳极，有机发光二极管100不发光，并清除有机发光二极管100的阳极残留的电荷。
在数据写入阶段t2，复位控制线R1提供高电压信号，第二发光控制线E2提供高电压信号，扫描线S1提供低电压信号，第一发光控制线E1提供高电压信号，晶体管T2、T4和T8打开，数据线D1上的数据电压Vdata写入节点N2，节点N1与N3之间连通，通过Vdata为第二电容C2充电，以改变晶体管T3的栅极的电位，直至晶体管T3关断，晶体管T3的栅极的电位变为Vdata+Vth。
在发光阶段t3，复位控制线R1提供高电压信号，第二发光控制线E2提供低电压信号，扫描线S1提供高电压信号，第一发光控制线E1提供低电压信号，晶体管T3、T5和T6打开，晶体管T3驱动有机发光二极管100发光，此时有机发光二极管100的发光电流为0.5K(Vdata-VDD)2；其中，K为晶体管T3的电流系数。
在本公开的实施例中，第一发光控制线E1提供的第一发光控制信号的脉宽可以与第二发光控制线E2提供的第二发光控制信号的脉宽相同，或者，第一发光控制线E1提供的第一发光控制信号的脉宽可以比第二发光控制线E2提供的第二发光控制信号的脉宽多预定时间。
当第一发光控制线E1提供的第一发光控制信号的脉宽可以与第二发光控制线E2提供的第二发光控制信号的脉宽相同时，可能会出现在初始化阶段，晶体管T5和T6不能正确的关断的情况。基于此，在本公开至少一实施例中，第一发光控制线E1提供的第一发光控制信号的脉宽可以比第二发光控制线E2提供的第二发光控制信号的脉宽多预定时间，所述预定时间可以小于或等于0.5H，1H为一行扫描时间。这样，在进行初始化时，在所述第一发光控制信号的控制下，晶体管T5和T6关断，以断开第一电压线与晶体管T3的第一极之间的连接，并断开晶体管T3的第二极与有机发光二极管100的阳极之间的连接，使得有机发光二极管100不发光，以不影响发光。
在本公开的实施例中，所述通断控制电路包括的晶体管T8可以为氧化物薄膜晶体管。这样，可以减少驱动电路的控制端的漏电，能够在低频工作时保证驱动电路的控制端的电压的稳定性，利于提升显示质量，提升显示均一性，减轻Flicker(闪烁)。
在本公开的实施例中，晶体管T7可以由单独的GOA控制，该单独的GOA与所述发光元件复位线R2电连接，使得有机发光二极管100可以按照60Hz的频率复位。
图6A和图6B分别是根据本公开的一些示例性实施例的发光元件复位线提供的信号的示意图。结合参照图6A和图6B，在本公开的实施例中，所述发光元件复位线R2提供的信号可以是高频信号。例如，所述发光元件复位线R2提供的信号的频率可以高于所述复位控制线R1提供的复位控制信号的频率。图6B中所示的发光元件复位线R2提供的信号的频率高于图6A中所示的发光元件复位线R2提供的信号的频率。在图6A所示的实施例中，发光元件复位线R2提供的信号的频率基本等于所述复位控制线R1提供的复位控制信号的频率。
图23是使用图6B所示的高频信号时发光元件的发光效果图。参照图23，通过提高发光元件复位线R2提供的信号的频率，可以增加发光元件的阳极复位的刷新频率，使得发光元件的刷新阶段和保持阶段的亮度建立时间保持一致。这样，可以减少发光保持阶段的低分量，减少肉眼可见的亮度变化，改善闪烁水平，同时，可以减少负载降低功耗。
需要说明的是，在本公开的实施例中，各个薄膜晶体管T1、T2、T3、T4、T5、T6、T7和T8可以是p沟道场效应晶体管，但是，本公开的实施例不局限于此，各个薄膜晶体管T1、T2、T3、T4、T5、T6、T7和T8中的至少一些可以是n沟道场效应晶体管。
图7是示出根据本公开的示例性实施例的像素驱动电路的第一半导体层的平面结构的示意图。图8是示出根据本公开的示例性实施例的像素驱动电路的第一导电层的平面结构的示意图。图9是示出根据本公开的示例性实施例的像素驱动电路的第一半导体层和第一导电层的组合的平面结构的示意图。图10是示出根据本公开的示例性实施例的像素驱动电路的第二导电层的平面结构的示意图。图11是示出根据本公开的示例性实施例的像素驱动电路的第二半导体层的平面结构的示意图。图12是示出根据本公开的示例性实施例的像素驱动电路的第一半导体层、第一导电层、第二导电层和第二半导体层的组合的平面结构的示意图。图13是示出根据本公开的示例性实施例的像素驱动电路的第三导电层的平面结构的示意图。图14是示出根据本公开的示例性实施例的像素驱动电路的第一半导体层、第一导电层、第二导电层、第二半导体层和第三导电层的组合的平面结构的示意图。图15是示出在图14的结构上形成的绝缘层中的过孔的示意图。图16是示出在图15的结构上形成的绝缘层中的过孔的示意图。图17是示出根据本公开的示例性实施例的像素驱动电路的第四导电层的平面结构的示意图。图18是示出根据本公开的示例性实施例的像素驱动电路的第一半导体层、第一导电层、第二导电层、第二半导体层、第三导电层和第四导电层的组合的平面结构的示意图。图19是示出根据本公开的示例性实施例的像素驱动电路的第五导电层的平面结构的示意图。图20是示出根据本公开的示例性实施例的像素驱动电路的第一半导体层、第一导电层、第二导电层、第二半导体层、第三导电层、第四导电层和第五导电层的组合的平面结构的示意图。图21是示意性示出第一电容和第二电容的相对面积的平面图。图22是示出根据本公开的一些示例性实施例的显示基板的沿图20中的线AA’截取的截面结构的示意图。
结合参照图7至图22，所述显示基板包括衬底基板1以及设置于所述衬底基板1上的多个膜层。在一些实施例中，所示多个膜层至少包括第一半导体层2、第一导电层3、第二导电层4、第二半导体层5、第三导电层6、第四导电层7和第五导电层8。第一半导体层2、第一导电层3、第二导电层4、第二半导体层5、第三导电层6、第四导电层7和第五导电层8依次远离衬底基板1设置。
例如，第一半导体层2可以由诸如低温多晶硅的半导体材料形成，其膜层厚度可以在400～800埃的范围内，例如500埃。第二半导体层5可以由氧化物半导体材料形成，例如IGZO等多晶硅氧化物半导体材料，其膜层厚度可以在300～600埃的范围内，例如400埃。第一导电层3、第二导电层4和第三导电层6可以由形成薄膜晶体管的栅极的导电材料形成，例如该导电材料可以为Mo，其膜层厚度可以在2000～3000埃的范围内，例如2500埃。第四导电层7和第五导电层8可以由形成薄膜晶体管的源极和漏极的导电材料形成，例如该导电材料可以包括Ti、Al等，第四导电层7和第五导电层8可以具有由Ti/Al/Ti形成的叠层结构，其膜层厚度可以在7000～9000埃的范围内。例如，在第四导电层7和第五导电层8具有由Ti/Al/Ti形成的叠层结构的情况下，Ti/Al/Ti每一层的厚度可以分别为约500埃、5500埃和500埃。
在本公开的实施例中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7可沿着如图7中所示的第一半导体层2形成。第八晶体管T8可沿着如图12中所示的第二半导体层5形成。
如图7所示，第一半导体层2可具有弯曲或弯折形状，并且可包括对应于第一晶体管T1的第一有源层20a、对应于第二晶体管T2的第二有源层20b、对应于第三晶体管T3的第三有源层20c、对应于第四晶体管T4的第四有源层20d、对应于第五晶体管T5的第五有源层20e、对应于第六晶体管T6的第六有源层20f和对应于第七晶体管T7的第七有源层20g。
例如，第一半导体层2可以包括多晶硅，诸如低温多晶硅材料。每一个晶体管的有源层可以包括沟道区、源极区和漏极区。沟道区可不进行掺杂或掺杂类型与源极区、漏极区不同，并因此具有半导体特性。源极区和漏极区分别位于沟道区的两侧，并且掺杂有杂质，并因此具有导电性。杂质可根据TFT是N型还是P型晶体管而变化。
第一晶体管T1包括第一有源层20a和第一栅极G1。第一有源层20a包括第一源极区203a、第一漏极区205a以及连接第一源极区203a和第一漏极区205a的第一沟道区201a。第一源极区203a和第一漏极区205a相对于第一沟道区201a在相对的两个方向上延伸。
第二晶体管T2包括第二有源层20b和第二栅极G2。第二有源层20b包括第二源极区203b、第二漏极区205b以及连接第二源极区203b和第二漏极区205b的第二沟道区201b。第二源极区203b和第二漏极区205b相对于第二沟道区201b在相对的两个方向上延伸。
第三晶体管T3包括第三有源层20c和第三栅极G3。第三有源层20c包括第三源极区203c、第三漏极区205c以及连接第三源极区203c和第三漏极区205c的第三沟道区201c。第三源极区203c和第三漏极区205c相对于第三沟道区201c在相对的两个方向上延伸。
第四晶体管T4包括第四有源层20d和第四栅极G4。第四有源层20d包括第四源极区203d、第四漏极区205d以及连接第四源极区203d和第四漏极区205d的第四沟道区201d。第四源极区203d和第四漏极区205d相对于第四沟道区201d在相对的两个方向上延伸。
第五晶体管T5包括第五有源层20e和第五栅极G5。第五有源层20e包括第五源极区203e、第五漏极区205e以及连接第五源极区203e和第五漏极区205e的第五沟道区201e。第五源极区203e和第五漏极区205e相对于第五沟道区201e在相对的两个方向上延伸。
第六晶体管T6包括第六有源层20f和第六栅极G6。第六有源层20f包括第六源极区203f、第六漏极区205f以及连接第六源极区203f和第六漏极区205f的第六沟道区201f。第六源极区203f和第六漏极区205f相对于第六沟道区201f在相对的两个方向上延伸。
第七晶体管T7包括第七有源层20g和第七栅极G7。第七有源层20g包括第七源极区203g、第七漏极区205g以及连接第七源极区203g和第七漏极区205g的第七沟道区201g。第七源极区203g和第七漏极区205g相对于第七沟道区201g在相对的两个方向上延伸。
参照图7，位于第一半导体层2中的结构21、22为相邻子像素的有源层的部分，也就是说，图7中主要示出的是一个子像素的有源层的部分。
如图8和图9所示，复位控制线R1、扫描线S1、第一发光控制线E1和发光元件复位线R2均位于第一导电层3中。第一导电结构CG1也位于第一导电层3中。第一导电结构CG1与第一半导体层2重叠的部分形成第三晶体管T3的第三栅极G3。复位控制线R1与第一半导体层2重叠的部分形成第一晶体管T1的第一栅极G1。扫描线S1与第一半导体层2重叠的一部分形成第二晶体管T2的第二栅极G2，扫描线S1与第一半导体层2重叠的另一部分形成第四晶体管T4的第四栅极G4。第一发光控制线E1与第一半导体层2重叠的一部分形成第五晶体管T5的第五栅极G5。第一发光控制线E1与第一半导体层2重叠的另一部分形成第六晶体管T6的第六栅极G6。发光元件复位线R2与第一半导体层2重叠的部分形成第七晶体管T7的第七栅极G7。
第一导电结构CG1也形成第二电容C2的一个极板，例如第一极板C2a。即，第一导电结构CG1同时用作第三晶体管T3的栅极和第二电容C2的一个极板。
第一发光控制线E1具有加宽部E1W，该加宽部E1W位于第五栅极G5与第六栅极G6之间。如图9所示，在第一发光控制线E1的延伸方向上，即，在第一方向X上，该加宽部E1W位于第五栅极G5与第六栅极G6之间。加宽部E1W沿第二方向Y的尺寸大于第一发光控制线E1的其他部分沿第二方向Y的尺寸。所述加宽部E1W沿第二方向Y的尺寸大于所述第五栅极G5和所述第六栅极G6中的每一个沿第二方向Y的尺寸，其中，所述第一发光控制线E1沿所述第一方向X延伸，所述第二方向Y与所述第一方向X相交。例如，所述第二方向Y垂直于所述第一方向X。
例如，所述第一电容的第一极板C1a在所述衬底基板上的正投影在第二方向Y上位于所述第二电容的第一极板C2a在所述衬底基板上的正投影与所述发光元件复位线R2在所述衬底基板上的正投影之间。
如图9所示，所述第一栅极G1与所述第一电容的第一极板C1a之间在第一方向X上的间距PD1小于所述第七栅极G7与所述第一电容的第一极板C1a之间在第一方向X上的间距PD2。需要说明的是，此处的所述第一栅极G1与所述第一电容的第一极板C1a之间在第一方向X上的间距PD1可以用第一栅极G1在第一方向X上的中线与第一电容的第一极板C1a在第一方向X上的中线之间的距离表示，同样地，第七栅极G7与所述第一电容的第一极板C1a之间在第一方向X上的间距PD2可以用第七栅极G7在第一方向X上的中线与所述第一电容的第一极板C1a在第一方向X上的中线之间的距离表示。
如图10所示，第二发光控制线E2位于第二导电层4中。第一电容C1的第二极板C1b和第二电容C2的第二极板C2b也位于第二导电层4中。
例如，第一电容C1的第二极板C1b和第一发光控制线E1的加宽部E1W在衬底基板上的正投影至少部分重叠，所述第一发光控制线E1与第一电容C1的第二极板C1b重叠的部分形成第一电容C1的第一极板C1a。也就是说，所述加宽部E1W的至少一部分构成第一电容C1的第一极板C1a。
例如，第二电容C2的第二极板C2b和第一导电结构CG1在衬底基板上的正投影至少部分重叠，所述第一导电结构CG1与第二电容C2的第二极板C2b重叠的部分形成第二电容C2的第二极板C2a。
如图21所示，示意性示出了第一电容C1的第一极板C1a和第二极板C1b的重叠部分在衬底基板上的正投影，以及第二电容C2的第一极板C2a和第二极板C2b的重叠部分在衬底基板上的正投影。
在本公开的实施例中，所述第一电容的第二极板C1b在所述衬底基板上的正投影基本覆盖所述加宽部E1W在所述衬底基板上的正投影，所述第二电容的第一极板C2a在所述衬底基板上的正投影的面积大于所述加宽部E1W在所述衬底基板上的正投影的面积。
在本公开的实施例中，位于第一导电层3中的第一极板C1a和位于第二导电层4中的第二极板C1b相对设置。应该理解，在第一导电层3与第二导电层4之间形成有绝缘层或介电层。这样，在位于第一导电层3中的第一极板C1a和位于第二导电层4中的第二极板C1b之间形成第一电容C1。同样地，在位于第一导电层3中的第一极板C2a和位于第二导电层4中的第二极板C2b之间形成第二电容C2。
如图21所示，第一电容C1的第一极板C1a和第二极板C1b的重叠部分在衬底基板上的正投影的面积小于第二电容C2的第一极板C2a和第二极板C2b的重叠部分在衬底基板上的正投影的面积。这样，第一电容C1的电容值小于第二电容C2的电容值。例如，第二电容C2的电容值与第一电容C1的电容值的比值可以在5～20的范围内，例如，在5～10的范围内，或者，在8～10的范围内，在8～9的范围内。在本公开的实施例中，通过设置第一电容的电容值，使得第一电容可以维持节点N2处的电位恒定，这样，即使当驱动信号的频率改变时，也可以通过控制驱动晶体管的第一极处的电压来防止闪烁和/或重影。同时，第二电容C2的电容值设置得较大，能够提高显示面板的性能，降低显示面板的功耗。在本公开的实施例中，通过将第二电容C2的电容值与第一电容C1的电容值的比值可以在5～20的范围内，特别是在8～10的范围内，有利于提高驱动晶体管的稳定性，当驱动频率改变时，显示装置可以通过控制驱动晶体管的第一极处的电压来防止闪烁和/或重影。
参照图10和图12，第二极板C2b包括通孔4H，通孔4H暴露第一导电结构CG1的一部分，以有利于第三晶体管T3的第三栅极G3与其他部件的电连接。
例如，通孔4H暴露所述第二电容的第一极板C2a的至少一部分。例如，所述第一电容的第二极板C1b在所述衬底基板上的正投影的面积与所述通孔4H在所述衬底基板上的正投影的面积的比值在1.1～5的范围内。即，所述第一电容的第二极板C1b在所述衬底基板上的正投影的面积略大于所述通孔4H在所述衬底基板上的正投影的面积。
如图9至图12所示，形成第一极板C1a的第一发光控制线E1的加宽部E1W在衬底基板上的正投影具有大致矩形的形状，第二极板C1b在衬底基板上的正投影具有大致矩形的形状。此处的“大致矩形”包括矩形、具有至少一个倒角的矩形、具有至少一个圆角的矩形等形状。
如图10所示，一条第二发光控制线42位于第二导电层4中。
例如，所述一条第二发光控制线42、所述第二电容的第二极板C2b和所述第一电容的第二极板C1b在所述衬底基板上的正投影沿第二方向Y间隔设置。所述第一电容的第二极板C1b在所述衬底基板上的正投影与所述一条第二发光控制线42在所述衬底基板上的正投影在第二方向上分别位于所述第二电容的第二极板C2b在所述衬底基板上的正投影的两侧。
如图11所示，第二半导体层5包括对应于第八晶体管T8的第八有源层20h。例如，第八晶体管T8的第八有源层20h基本沿图中的第二方向Y延伸。第八有源层20h包括第八源极区203h、第八漏极区205h以及连接第八源极区203h和第八漏极区205h的第八沟道区201h。第八源极区203h和第八漏极区205h相对于第八沟道区201h在相对的两个方向上延伸。
例如，第二半导体层5可以包括氧化物半导体材料，诸如低温多晶硅氧化物半导体材料(缩写为LTPO)。每一个晶体管的有源层可以包括沟道区、源极区和漏极区。沟道区可不进行掺杂或掺杂类型与源极区、漏极区不同，并因此具有半导体特性。源极区和漏极区分别位于沟道区的两侧，并且掺杂有杂质，并因此具有导电性。杂质可根据TFT是N型还是P型晶体管而变化。
如图13所示，另一条第二发光控制线62位于第三导电层6中。例如，一条第二发光控制线42和另一条第二发光控制线62均可以传输第二发光控制信号。在一些示例中，一条第二发光控制线42和另一条第二发光控制线62可以在显示基板的周边区域中电连接，从而形成所示第二发光控制线E2。
参照图12，一条第二发光控制线42与第二导电层4重叠的部分形成第八晶体管T8的底栅G81，另一条第二发光控制线62与第二导电层4重叠的部分形成第八晶体管T8的顶栅G82。即，第八晶体管T8具有双栅结构。在本公开的实施例中，将第八晶体管T8设置为氧化物半导体晶体管，且第八晶体管T8具有双栅结构，有利于降低节点N1的漏电流，从而有利于节点N1的电位稳定。
参照图13，第一初始电压线Vi1位于第三导电层6中。即，第二发光控制线E2的一部分和第一初始电压线Vi1位于同一层中。在本公开的实施例中，通过在第三导电层6中设置第二发光控制线E2，可以为第八晶体管T8提供单独的发光控制信号。
参照图17，所述显示基板还包括位于第四导电层7中的第二初始电压线Vi2和多个导电部件，例如，所述多个导电部件可以包括第一导电部件71、第二导电部件72、第三导电部件73、第四导电部件74、第五导电部件75、第六导电部件76和第七导电部件77。
参照图19，所述显示基板还包括位于第五导电层8中的数据线D1、第一电压线V1和第一导电构件81。
参照图15至图20，示意性示出了多个过孔。第一导电部件71的一端通过过孔VH2与第一晶体管T1的源极区203a电连接。第一导电部件71的另一端通过过孔VH1与第一初始电压线Vi1电连接。通过这样的方式，第一晶体管T1的源极电连接至第一初始电压线Vi1。这样，第一初始电压可以施加给第一晶体管T1的源极。
第二导电部件72的一端通过过孔VH3与第四晶体管T4的源极区203d电连接，第二导电部件72的另一端通过过孔VH4与数据线D1电连接。通过这样的方式，第四晶体管T4的源极电连接至数据线D1。这样，数据信号可以施加给第四晶体管T4的源极。
第三导电部件73的一端通过过孔VH5与第二晶体管T2的源极区203b电连接，第三导电部件73的另一端通过过孔VH6与第八晶体管T8的漏极区205h电连接。通过这样的方式，可以将第二晶体管T2的源极和第八晶体管T8的漏极电连接。
第四导电部件74的一端通过过孔VH7与第八晶体管T8的源极区203h电连接，第四导电部件74的另一端通过过孔VH8和通孔4H与第三栅极G3电连接。通过这样的方式，形成图4中所示的节点N1，将第八晶体管T8的源极、第三栅极G3和第二电容C2的一个极板C2a电连接。
例如，过孔VH8在衬底基板上的正投影落入通孔4H在衬底基板上的正投影内，这样，通过过孔VH8和通孔4H暴露下方的第三栅极G3的一部分，从而有利于实现第三栅极G3与第八晶体管T8的源极的电连接。
第五导电部件75的一端通过过孔VH10与第一电容的一个极板C1b电连接，第五导电部件75的另一端通过过孔VH9与第四晶体管T4的漏极区205d和第三晶体管T3的漏极区205c电连接。通过这样的方式，形成图4中所示的节点N2，将第四晶体管T4的漏极、第三晶体管T3的漏极和第一电容C1的一个极板C1b电连接。第六导电部件76的第一部分通过过孔VH11与第五晶体管T5的漏极区205e电连接，第六导电部件76的第二部分通过过孔VH12与第二电容C2的一个极板C2b电连接，第六导电部件76的第三部分通过过孔VH13与第一电压线V1电连接。通过这样的方式，可以将高电压VDD施加给第五晶体管T5的漏极和第二电容C2的极板C2b。
参照图17，第五导电部件75在衬底基板上的正投影位于第四导电部件74在衬底基板上的正投影与第六导电部件76在衬底基板上的正投影之间。
例如，第六导电部件76可以包括第一部分和第二部分，所述第一部分在衬底基板上的正投影具有反L形状，所述第二部分在衬底基板上的正投影具有近似矩形、六边形或八边形的形状。第六导电部件76的第一部分和第二部分相互连接形成一个整体结构。
例如，第五导电部件75在衬底基板上的正投影和第二电容C2的第一极板和第二极板在衬底基板上的正投影均重叠。这样，在发光阶段，第二电容C2的一个极板连接低电位，使得N1节点的电位可以进一步拉低，有利于发光显示。
在本公开的实施例中，第七导电部件77通过过孔VH14与第六晶体管T6的源极区203f和第七晶体管T7的漏极区205g电连接，即将图4中的节点N4向上引出。位于第四导电层7中的第七导电部件77和位于第五导电层8中的第一导电构件81通过过孔电连接。有机发光二极管100的阳极可以通过过孔与第一导电构件81电连接。通过这样的方式，可以将第六晶体管T6的源极和第七晶体管T7的漏极与有机发光二极管100的阳极电连接。
例如，所述第一电容的第一极板C1a在所述衬底基板上的正投影在第一方向X上位于所述第六导电部件76在所述衬底基板上的正投影与所述第七导电部件77在所述衬底基板上的正投影之间，并且，所述第一电容的第一极板C1a在所述衬底基板上的正投影、所述第六导电部件76在所述衬底基板上的正投影和所述第七导电部件77在所述衬底基板上的正投影中的任意两者均间隔设置。所述第一电容的第二极板C1b在所述衬底基板上的正投影与所述第七导电部件77在所述衬底基板上的正投影部分重叠。
例如，所述第一电压线V1在所述衬底基板上的正投影覆盖所述第四导电部件74在所述衬底基板上的正投影；和/或，所述第一电压线V1在所述衬底基板上的正投影覆盖第八晶体管T8的有源层在所述衬底基板上的正投影。
下面，将结合平面图(例如图7至图20)和截面图(图22)描述根据本公开实施例的显示基板的其他膜层(例如绝缘层)。
在示例性的实施例中，所述显示基板可以包括设置在衬底基板1上的第一半导体层2和设置在第一半导体层2远离衬底基板1一侧的第一栅绝缘层107。例如，第一栅绝缘层107可以由氧化硅形成，具有约1000～2000埃的厚度。
所述显示基板可以包括设置在第一栅绝缘层107远离衬底基板1一侧的第一导电层3和设置在第一导电层3远离衬底基板1一侧的第一层间介质层108。例如，第一层间绝缘层108可以由氮化硅形成，具有约1000～2000埃的厚度。
所述显示基板可以包括设置在第一层间介质层108远离衬底基板1一侧的第二导电层4和设置在第二导电层4远离衬底基板1一侧的第二层间介质层109。例如，第二层间介质层109可以由氮化硅等绝缘材料形成。
所述显示基板可以包括设置在第二层间介质层109远离衬底基板1一侧的缓冲层110；设置在缓冲层110远离衬底基板1一侧的第二半导体层5；和设置在第二半导体层5远离衬底基板1一侧的第二栅绝缘层116。
所述显示基板可以包括设置在第二栅绝缘层116远离衬底基板1一侧的第三导电层6；设置在第三导电层6远离衬底基板1一侧的第三层间介质层111；设置在第三层间介质层111远离衬底基板1一侧的第四导电层7；设置在第四导电层7远离衬底基板1一侧的第一平坦化层112；设置在第一平坦化层112远离衬底基板1一侧的第五导电层8；设置在第五导电层8远离衬底基板1一侧的第二平坦层113；设置在第二平坦化层113远离衬底基板1一侧的阳极层208；和设置在阳极层208远离衬底基板1一侧的像素界定层114。
例如，所述平坦化层可以由聚酰亚胺(PI)形成。
本公开的至少一些实施例还提供一种显示面板，所述显示面板包括如上所述的显示基板。例如，所述显示面板可以是OLED显示面板。
参照图1，本公开的至少一些实施例还提供一种显示装置。该显示装置可以包括如上所述的显示基板。
所述显示装置可以包括任何具有显示功能的设备或产品。例如，所述显示装置可以是智能电话、移动电话、电子书阅读器、台式电脑(PC)、膝上型PC、上网本PC、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字音频播放器、移动医疗设备、相机、可穿戴设备(例如头戴式设备、电子服饰、电子手环、电子项链、电子配饰、电子纹身、或智能手表)、电视机等。
应该理解，根据本公开实施例的显示面板和显示装置具有上述显示基板的所有特点和优点，具体可以参见上文的描述，在此不再赘述。
虽然本公开的总体技术构思的一些实施例已被显示和说明，本领域普通技术人员将理解，在不背离所述总体技术构思的原则和精神的情况下，可对这些实施例做出改变，本公开的范围以权利要求和它们的等同物限定。

Claims (22)

1.一种显示基板，其中，所述显示基板包括：
衬底基板；
设置于所述衬底基板的第一半导体层；
设置于所述第一半导体层远离所述衬底基板一侧的第一导电层；和
设置于所述第一导电层远离所述衬底基板一侧的第二导电层；
其中，所述显示基板还包括设置于所述衬底基板的像素驱动电路，所述像素驱动电路包括驱动电路、存储电路和复位电路，所述复位电路与所述驱动电路的第一端或所述驱动电路的第二端电连接，用于在初始化阶段，对所述驱动电路的第一端的电位或所述驱动电路的第二端的电位进行初始化，所述驱动电路用于在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，所述储能电路与所述驱动电路的控制端电连接，用于储存电能；
所述复位电路包括第一电容，所述存储电路包括第二电容，所述第一电容包括相对设置的第一极板和第二极板，所述第二电容包括相对设置的第一极板和第二极板，所述第一电容的第一极板和所述第二电容的第一极板位于所述第一导电层，所述第一电容的第二极板和所述第二电容的第二极板位于所述第二导电层，所述第一电容的第一极板和所述第二电容的第一极板在所述衬底基板上的正投影间隔设置，所述第一电容的第二极板和所述第二电容的第二极板在所述衬底基板上的正投影间隔设置，所述第一电容的第一极板和所述第一电容的第二极板在所述衬底基板上的正投影至少部分重叠，所述第二电容的第一极板和所述第二电容的第二极板在所述衬底基板上的正投影至少部分重叠，所述第一电容的第一极板和所述第一电容的第二极板在所述衬底基板上的正投影重叠部分的面积小于所述第二电容的第一极板和所述第二电容的第二极板在所述衬底基板上的正投影重叠部分的面积，所述第二电容的第一极板和所述第二电容的第二极板在所述衬底基板上的正投影重叠部分的面积与所述第一电容的第一极板和所述第一电容的第二极板在所述衬底基板上的正投影重叠部分的面积的比值在5～20的范围内。
2.根据权利要求1所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板的第一发光控制线，所述第一发光控制线用于给所述像素驱动电路供给第一发光控制信号；
所述第一发光控制线位于所述第一导电层中，所述第一发光控制线与所述第一电容的第二极板重叠的部分构成所述第一电容的第一极板。
3.根据权利要求2所述的显示基板，其中，所述像素驱动电路包括第一发光控制电路和第二发光控制电路，所述第一发光控制电路包括第五晶体管，所述第二发光控制电路包括第六晶体管，所述第五晶体管包括第五栅极，所述第六晶体管包括第六栅极，所述第一发光控制线施加第一发光控制信号给所述第五栅极、所述第六栅极和所述第一电容的第一极板。
4.根据权利要求3所述的显示基板，其中，所述第一发光控制线的与所述第一半导体层重叠的一部分构成所述第五栅极，所述第一发光控制线的与所述第一半导体层重叠的另一部分构成所述第六栅极，所述第一发光控制线还包括加宽部，所述加宽部沿第一方向位于所述第五栅极和所述第六栅极之间，所述加宽部沿第二方向的尺寸大于所述第五栅极和所述第六栅极中的每一个沿第二方向的尺寸，其中，所述第一发光控制线沿所述第一方向延伸，所述第二方向与所述第一方向相交；以及
所述加宽部的至少一部分构成所述第一电容的第一极板。
5.根据权利要求4所述的显示基板，其中，所述第一电容的第二极板在所述衬底基板上的正投影覆盖所述加宽部在所述衬底基板上的正投影；和/或
所述第二电容的第一极板在所述衬底基板上的正投影的面积大于所述加宽部在所述衬底基板上的正投影的面积；和/或，
所述第二电容的第二极板在所述衬底基板上的正投影的面积大于所述第一电容的第二极板在所述衬底基板上的正投影的面积。
6.根据权利要求1-5中任一项所述的显示基板，其中，所述第二电容的第一极板和所述第二电容的第二极板在所述衬底基板上的正投影重叠部分的面积与所述第一电容的第一极板和所述第一电容的第二极板在所述衬底基板上的正投影重叠部分的面积的比值在8～10的范围内。
7.根据权利要求6所述的显示基板，其中，所述第二电容的第二极板包括通孔，所述通孔暴露所述第二电容的第一极板的至少一部分，所述第一电容的第二极板在所述衬底基板上的正投影的面积与所述通孔在所述衬底基板上的正投影的面积的比值在1.1～5的范围内。
8.根据权利要求1-5中任一项所述的显示基板，其中，所述显示基板还包括位于所述第一导电层中的发光元件复位线和设置于所述衬底基板的发光元件，所述像素驱动电路包括第二初始化电路，所述第二初始化电路用于在所述发光元件复位线提供的信号的控制下，对所述发光元件的第一极进行初始化。
9.根据权利要求8所述的显示基板，其中，所述显示基板还包括位于所述第一导电层中的复位控制线，所述像素驱动电路包括第一初始化电路，所述第一初始化电路用于在所述复位控制线提供的复位控制信号的控制下，对所述驱动电路进行初始化；以及
所述发光元件复位线提供的信号的频率高于所述复位控制线提供的复位控制信号的频率。
10.根据权利要求1-5中任一项所述的显示基板，其中，所述显示基板还包括位于所述第一导电层中的发光元件复位线和设置于所述衬底基板的发光元件，所述像素驱动电路包括第二初始化电路，所述第二初始化电路包括第七晶体管，所述发光元件复位线与所述第一半导体层重叠的部分构成所述第七晶体管的第七栅极；以及
所述第一电容的第一极板在所述衬底基板上的正投影在第二方向上位于所述第二电容的第一极板在所述衬底基板上的正投影与所述发光元件复位线在所述衬底基板上的正投影之间。
11.根据权利要求10所述的显示基板，其中，所述像素驱动电路包括第一晶体管，所述复位控制线与所述第一半导体层重叠的部分构成所述第一晶体管的第一栅极；以及
所述第一栅极与所述第一电容的第一极板之间在第一方向上的间距小于所述第七栅极与所述第一电容的第一极板之间在第一方向上的间距。
12.根据权利要求1-5中任一项所述的显示基板，其中，所述显示基板还包括位于所述第二导电层中的一条第二发光控制线，所述一条第二发光控制线、所述第二电容的第二极板和所述第一电容的第二极板在所述衬底基板上的正投影沿第二方向间隔设置；以及
所述第一电容的第二极板在所述衬底基板上的正投影与所述一条第二发光控制线在所述衬底基板上的正投影在第二方向上分别位于所述第二电容的第二极板在所述衬底基板上的正投影的两侧。
13.根据权利要求12所述的显示基板，其中，所述显示基板还包括：设置于所述第二导电层远离所述衬底基板一侧的第二半导体层；以及设置于所述第二半导体层远离所述衬底基板一侧的第三导电层，所述第二半导体层包括氧化物半导体材料；
所述显示基板包括位于所述第三导电层中的另一条第二发光控制线，所述一条第二发光控制线和所述另一条第二发光控制线电连接；
所述像素驱动电路包括通断控制电路，所述通断控制电路包括第八晶体管，所述一条第二发光控制线与所述第二半导体层重叠的部分构成所述第八晶体管的底栅，所述另一条第二发光控制线与所述第二半导体层重叠的部分构成所述第八晶体管的顶栅。
14.根据权利要求13所述的显示基板，其中，所述显示基板还包括设置于所述第三导电层远离所述衬底基板一侧的第四导电层，所述驱动电路包括第三晶体管；以及
所述显示基板包括位于所述第四导电层中的第五导电部件，所述第五导电部件的一端通过第一过孔与第一电容的第二极板电连接，所述第五导电部件的另一端通过第二过孔与所述第三晶体管的第一极电连接。
15.根据权利要求13所述的显示基板，其中，所述显示基板包括位于所述第四导电层中的第六导电部件，所述第六导电部件包括第一部分、第二部分和第三部分；以及
所述第六导电部件的第一部分通过第三过孔与第五晶体管的第一极电连接，所述第六导电部件的第二部分通过第四过孔与第二电容的第二极板电连接。
16.根据权利要求15所述的显示基板，其中，所述显示基板还包括设置于所述第四导电层远离所述衬底基板一侧的第五导电层，所述显示基板还包括设置于所述第五导电层中的第一电压线；以及
所述第六导电部件的第三部分通过第五过孔与第一电压线电连接。
17.根据权利要求13所述的显示基板，其中，所述显示基板包括位于所述第四导电层中的第七导电部件，所述第七导电部件与所述第六晶体管的第一极电连接；以及
所述第一电容的第一极板在所述衬底基板上的正投影在第一方向上位于所述第六导电部件在所述衬底基板上的正投影与所述第七导电部件在所述衬底基板上的正投影之间，并且，所述第一电容的第一极板在所述衬底基板上的正投影、所述第六导电部件在所述衬底基板上的正投影和所述第七导电部件在所述衬底基板上的正投影中的任意两者均间隔设置。
18.根据权利要求17所述的显示基板，其中，所述第一电容的第二极板在所述衬底基板上的正投影与所述第七导电部件在所述衬底基板上的正投影部分重叠。
19.根据权利要求13所述的显示基板，其中，所述显示基板包括位于所述第四导电层中的第四导电部件，所述第四导电部件的一端通过第六过孔与第八晶体管的第一极电连接，所述第四导电部件的另一端通过第七过孔和通孔与第三晶体管的第三栅极电连接。
20.根据权利要求19所述的显示基板，其中，所述第一电压线在所述衬底基板上的正投影覆盖所述第四导电部件在所述衬底基板上的正投影；和/或，
所述第一电压线在所述衬底基板上的正投影覆盖第八晶体管的有源层在所述衬底基板上的正投影。
21.一种显示面板，包括根据权利要求1-20中任一项所述的显示基板。
22.一种显示装置，包括根据权利要求1-20中任一项所述的显示基板或根据权利要求21所述的显示面板。
CN202111168519.7A 2021-09-30 2021-09-30 显示基板、显示面板和显示装置 Pending CN115942815A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202111168519.7A CN115942815A (zh) 2021-09-30 2021-09-30 显示基板、显示面板和显示装置
US18/262,598 US20240112636A1 (en) 2021-09-30 2022-08-24 Display substrate, display panel and display device
GB2314962.8A GB2619676A (en) 2021-09-30 2022-08-24 Display substrate, display panel, and display apparatus
PCT/CN2022/114510 WO2023051109A1 (zh) 2021-09-30 2022-08-24 显示基板、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111168519.7A CN115942815A (zh) 2021-09-30 2021-09-30 显示基板、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN115942815A true CN115942815A (zh) 2023-04-07

Family

ID=85781276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111168519.7A Pending CN115942815A (zh) 2021-09-30 2021-09-30 显示基板、显示面板和显示装置

Country Status (4)

Country Link
US (1) US20240112636A1 (zh)
CN (1) CN115942815A (zh)
GB (1) GB2619676A (zh)
WO (1) WO2023051109A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122076A (ja) * 2003-10-20 2005-05-12 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
US11735108B2 (en) * 2019-07-31 2023-08-22 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, display panel, and display device
CN112053661B (zh) * 2020-09-28 2023-04-11 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
CN217134377U (zh) * 2021-09-30 2022-08-05 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Also Published As

Publication number Publication date
GB202314962D0 (en) 2023-11-15
US20240112636A1 (en) 2024-04-04
WO2023051109A1 (zh) 2023-04-06
GB2619676A (en) 2023-12-13

Similar Documents

Publication Publication Date Title
WO2021218918A1 (zh) 像素驱动电路及其驱动方法、显示基板、显示装置
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
CN113314074B (zh) 显示面板和显示装置
US10217404B2 (en) Display panel, display device and electronic apparatus
US7545354B2 (en) Driving circuit active matrix type organic light emitting diode device and method thereof
WO2018095031A1 (zh) 像素电路及其驱动方法、以及显示面板
US11315480B2 (en) Pixel driving circuit, driving method thereof, and display panel
US20240062721A1 (en) Pixel Circuit and Driving Method Thereof, and Display Panel
CN113314073A (zh) 显示面板及显示装置
WO2022111101A1 (zh) 显示基板及其驱动方法、显示装置
WO2021223743A1 (zh) 像素驱动电路、显示面板、驱动方法、显示装置
JP2023522803A (ja) シフトレジスタ回路及びその駆動方法、ゲート駆動回路、表示装置
CN217134377U (zh) 显示基板、显示面板和显示装置
WO2022011582A1 (zh) 显示基板、显示面板和显示装置
US11462158B2 (en) Pixel compensation circuit, display panel, driving method and display device
WO2022001419A1 (zh) 像素电路、显示基板、显示面板和显示装置
CN114830216B (zh) 像素电路、显示面板及显示装置
CN113096600B (zh) 折叠显示面板、装置及其驱动方法、电子设备
US20220320227A1 (en) Display substrate, display panel, and display device
KR102513840B1 (ko) 표시패널
CN114927102B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN115911056A (zh) 阵列基板及显示装置
CN113724654B (zh) 像素驱动电路及其驱动方法、显示装置
WO2023051109A1 (zh) 显示基板、显示面板和显示装置
US20240169911A1 (en) Display Substrate and Display Panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination