CN114203746A - 显示面板、显示面板的制备方法以及显示装置 - Google Patents

显示面板、显示面板的制备方法以及显示装置 Download PDF

Info

Publication number
CN114203746A
CN114203746A CN202111460450.5A CN202111460450A CN114203746A CN 114203746 A CN114203746 A CN 114203746A CN 202111460450 A CN202111460450 A CN 202111460450A CN 114203746 A CN114203746 A CN 114203746A
Authority
CN
China
Prior art keywords
metal layer
layer
display
area
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111460450.5A
Other languages
English (en)
Inventor
史金明
赵慧茹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202111460450.5A priority Critical patent/CN114203746A/zh
Priority to US17/622,229 priority patent/US20240038697A1/en
Priority to PCT/CN2021/138736 priority patent/WO2023097793A1/zh
Publication of CN114203746A publication Critical patent/CN114203746A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80805—Soldering or alloying involving forming a eutectic alloy at the bonding interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例提供一种显示面板、显示面板的制备方法以及显示装置。本申请实施例提供的显示面板，通过在显示基板与线路板之间设置邦定结构使显示基板与线路板连接在一起，并设置邦定结构的宽度为50μm～200μm，能够在多个显示面板通过拼接的方式实现大屏幕显示时，显著缩减相邻的显示面板的显示区域之间的间隔区域的宽度，从而提升拼接式屏幕的显示效果。

Description

显示面板、显示面板的制备方法以及显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种显示面板、显示面板的制备方法以及显示装置。
背景技术
LED显示屏具有亮度高、环境适应性强、寿命长等特点，因此越来越受到用户青睐，在需要大屏幕显示的场合，可以将多个小的LED显示屏进行拼接，组成一个尺寸较大的显示屏，由于每个小的LED显示屏的边缘都设有用于连接线路板的邦定结构，而当邦定结构的宽度较大时，会使得拼接之后，相邻的LED显示屏的显示区域之间存在较大的间隔，从而显著影响拼接式屏幕的显示效果，因此，对于拼接式LED显示屏来说，如何降低每个小的LED显示屏边缘的邦定结构的宽度，是亟需解决的技术问题。
发明内容
本申请实施例提供一种显示面板、显示面板的制备方法以及显示装置，显示面板中的邦定结构可以在保持较小宽度的情况下实现显示基板和线路板的牢固连接，该显示面板用于拼接显示时，可以显著提升拼接式显示屏的显示效果。
第一方面，本申请实施例提供一种显示面板，包括：
显示基板，所述显示基板上定义有显示区和位于所述显示区外围的第一邦定区；
线路板，所述线路板上定义有第二邦定区；
所述显示基板的所述第一邦定区与所述线路板的所述第二邦定区之间通过邦定结构连接，所述邦定结构的宽度为50μm～200μm。
在一些实施例中，所述邦定结构包括依次层叠设置的第一金属层、第二金属层和第三金属层，其中，所述第一金属层与所述显示基板连接，所述第三金属层与所述线路板连接，所述第一金属层与所述第二金属层的交接处形成共晶键合结构，所述第三金属层与所述第二金属层的交接处形成共晶键合结构。
在一些实施例中，所述第一金属层的熔点与所述第三金属层的熔点均高于所述第二金属层的熔点。
在一些实施例中，所述第一金属层的材料与所述第三金属层的材料均为金，所述第二金属层的材料为铟。
第二方面，本申请实施例提供一种显示面板的制备方法，包括：
获取显示基板，所述显示基板上定义有显示区和位于所述显示区外围的第一邦定区；
获取线路板，所述线路板上定义有第二邦定区；
在所述显示基板的所述第一邦定区与所述线路板的所述第二邦定区之间形成邦定结构，以将所述显示基板和所述线路板连接在一起，所述邦定结构的宽度为50μm～200μm。
在一些实施例中，所述显示基板的所述第一邦定区中设有依次层叠设置的第一金属层与第二金属层；所述线路板的所述第二邦定区中设有第三金属层；所述在所述显示基板的所述第一邦定区与所述线路板的所述第二邦定区之间形成邦定结构包括：
将所述第三金属层与所述第二金属层贴合在一起；
加热所述第一金属层、所述第二金属层以及所述第三金属层，同时对所述第一金属层、所述第二金属层以及所述第三金属层施加压力，使所述第一金属层与所述第二金属层的交接处形成共晶键合结构，所述第三金属层与所述第二金属层的交接处形成共晶键合结构。
在一些实施例中，所述第一金属层的熔点与所述第三金属层的熔点均高于所述第二金属层的熔点。
在一些实施例中，所述第一金属层的材料与所述第三金属层的材料均为金，所述第二金属层的材料为铟。
在一些实施例中，所述加热所述第一金属层、所述第二金属层以及所述第三金属层，同时对所述第一金属层、所述第二金属层以及所述第三金属层施加压力包括：加热所述第一金属层、所述第二金属层以及所述第三金属层至所述第一金属层、所述第二金属层以及所述第三金属层的温度均为180℃～200℃，对所述第一金属层、所述第二金属层以及所述第三金属层施加压力的大小为0.5Mpa～1.5Mpa，加热和施加压力的时间均为90s～200s。
在一些实施例中，所述第一金属层的面积与所述第三金属层的面积均大于所述第二金属层的面积。
在一些实施例中，所述第一金属层的厚度为450nm～550nm，所述第二金属层的厚度为250nm～350nm，所述第三金属层的厚度为40nm～60nm。
在一些实施例中，所述获取显示基板包括：
提供驱动基板，所述驱动基板包括衬底以及设于所述衬底上并且间隔设置的TFT层和连接层，所述驱动基板上定义有显示区和位于所述显示区外围的第一邦定区，所述TFT层位于所述显示区内，所述连接层位于所述第一邦定区内；
在所述驱动基板的所述显示区上设置多个发光器件，使多个所述发光器件均与所述TFT层电性连接；
在所述连接层上背离所述衬底的一侧依次形成第一金属层和第二金属层。
在一些实施例中，所述连接层包括层叠设置的第一金属复合层和第二金属复合层；
所述第一金属复合层包括在所述衬底上依次层叠设置的第一钼层、第一钛层和第一铜层；
所述第二金属复合层包括在第一金属复合层上依次层叠设置的第二钼层、第二钛层和第二铜层。
在一些实施例中，所述制备方法还包括：在所述邦定结构的外围涂布封装胶，并对所述封装胶进行固化处理，所述邦定结构包括依次层叠设置的所述第一金属层、所述第二金属层以及所述第三金属层。
在一些实施例中，所述制备方法还包括：对所述邦定结构进行退火处理。
在一些实施例中，所述退火处理的温度为150℃～200℃，保温时间为100min～150min。
在一些实施例中，所述显示基板的所述第一邦定区中设有第一金属层；所述线路板的所述第二邦定区中设有依次层叠设置的第三金属层与第二金属层；所述在所述显示基板的所述第一邦定区与所述线路板的所述第二邦定区之间形成邦定结构包括：
将所述第二金属层与所述第一金属层贴合在一起；
加热所述第一金属层、所述第二金属层以及所述第三金属层，同时对所述第一金属层、所述第二金属层以及所述第三金属层施加压力，使所述第一金属层与所述第二金属层的交接处形成共晶键合结构，所述第三金属层与所述第二金属层的交接处形成共晶键合结构。
第四方面，本申请实施例提供一种显示装置，包括如上所述的显示面板或者如上所述的制备方法制得的显示面板。
本申请实施例提供的显示面板，通过在显示基板与线路板之间设置邦定结构使显示基板与线路板连接在一起，并设置邦定结构的宽度为50μm～200μm，能够在多个显示面板通过拼接的方式实现大屏幕显示时，显著缩减相邻的显示面板的显示区域之间的间隔区域的宽度，从而提升拼接式屏幕的显示效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的显示面板的结构示意图。
图2为本申请实施例提供的显示面板的制备方法的流程图。
图3为本申请实施例提供的驱动基板的结构示意图。
图4为本申请实施例提供的在驱动基板的显示区设置发光器件和保护胶的示意图。
图5为本申请实施例提供的在驱动基板的第一邦定区中设置第一金属层和第二金属层的示意图。
图6为本申请实施例提供的线路板的结构示意图。
图7为本申请实施例提供的对显示基板与线路板进行压合的示意图。
图8为本申请实施例提供的在邦定结构的外围涂覆封装胶的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请实施例提供的显示面板的结构示意图。本申请实施例提供一种显示面板100，包括相连的显示基板10与线路板20，显示基板10上定义有显示区和位于显示区外围的第一邦定区，线路板20上定义有第二邦定区。其中，显示基板10的第一邦定区与线路板20的第二邦定区之间通过邦定结构30连接，邦定结构30的宽度为50μm～200μm。
需要说明的是，本申请实施例中，邦定结构30的宽度即指的是OLB Pitch。
本申请实施例提供的显示面板100，通过在显示基板10与线路板20之间设置邦定结构30使显示基板10与线路板20连接在一起，并设置邦定结构30的宽度为50μm～200μm，能够在多个显示面板100通过拼接的方式实现大屏幕显示时，显著缩减相邻的显示面板100的显示区域之间的间隔区域的宽度，从而提升拼接式屏幕的显示效果。
示例性地，邦定结构30包括依次层叠设置的第一金属层31、第二金属层32和第三金属层33，其中，第一金属层31与显示基板10连接，第三金属层33与线路板20连接，第一金属层31与第二金属层32的交接处形成共晶键合结构，并且，第三金属层33与第二金属层32的交接处形成共晶键合结构。
需要说明的是，共晶键合指的是：在共晶温度时能形成共晶的两种金属相互接触，经过互扩散后便可在其间形成具有共晶成分的液相合金，随时间延长,液相层不断增厚，冷却后液相层又不断交替析出两种金属，每种金属又以自己的原始固相为基础而长大、结晶析出，因此两种金属之间的共晶能将两种金属紧密地结合在一起。
可以理解的是，由于共晶键合结构具有较高的拉伸强度，不易断裂，因此可以使邦定结构30在保持较小宽度的情况下实现显示基板10和线路板20的牢固连接。
在一些实施例中，第一金属层31的熔点与第三金属层33的熔点均高于第二金属层32的熔点。示例性地，第一金属层31的材料与第三金属层33的材料可以均为金(Au)，第二金属层32的材料可以为铟(In)。
请结合图1，本申请实施例的显示面板100中，由于邦定结构30采用共晶键合工艺制备，具有较高的拉伸强度，因此邦定结构30的宽度W可以做到50μm～200μm(例如50μm、70μm、90μm、110μm、130μm、150μm、170μm、200μm等)，并且在该宽度条件下可以确保显示基板10和线路板20之间具有较好的连接稳定性。当然，本申请实施例中邦定结构30也可以做到较大的宽度范围，例如50μm～350μm(例如50μm、100μm、160μm、210μm、250μm、300μm、350μm等)。
现有技术中，显示基板与线路板之间通过异方性导电胶膜(AnisotropicConductive Film，ACF)连接，由于ACF存在溢胶的问题，因此会导致邦定结构的宽度较大，而本申请中，通过采用共晶键合的方式将显示基板与线路板连接在一起，不仅能够大幅提高显示基板与线路板之间的连接稳定性，而且不存在溢胶的问题，本申请实施例中邦定结构可以实现较窄的宽度，从而有利于实现拼接式显示。
在一些实施例中，线路板20为覆晶薄膜(COF，Chip On Film)。
请结合图1，显示基板10可以包括衬底11以及设于衬底11上并且间隔设置的TFT层12和连接层15，TFT层12位于显示区内，连接层15位于第一邦定区内。
在一些实施例中，连接层15可以包括层叠设置的第一金属复合层和第二金属复合层；第一金属复合层包括在衬底11上依次层叠设置的第一钼层、第一钛层和第一铜层；第二金属复合层包括在第一金属复合层上依次层叠设置的第二钼层、第二钛层和第二铜层。
示例性地，第一钼层的厚度和第二钼层的厚度可以均为4nm～6nm(例如4nm、5nm、6nm等)，第一钛层的厚度和第二钛层的厚度可以均为16nm～24nm(例如16nm、18nm、20nm、22nm、24nm等)，第一铜层的厚度和第二铜层的厚度可以均为400nm～800nm(例如400nm、500nm、600nm、700nm、800nm等)。
请结合图1，显示基板10还可以包括设置于TFT层12上的多个发光器件13，多个发光器件13均与TFT层12电性连接。在一些实施例中，发光器件13可以为LED芯片。示例性地，多个发光器件13可以包括红色发光器件、绿色发光器件、蓝色发光器件等。
请结合图1，显示基板10还可以包括包覆于多个发光器件13的外表面的保护胶14。可以理解的是，保护胶14为透光胶层。
请结合图1，显示基板10还可以包括设置于邦定结构30的外围的封装胶70。示例性地，封装胶70可以包覆邦定结构30的侧面以及线路板20的外表面上对应邦定结构30的区域。可以理解的是，线路板20的外表面指的是线路板20上背离邦定结构30的一侧的表面。
请结合图1，显示基板10还可以包括控制电路板81，线路板20与控制电路板81电性连接。示例性地，线路板20与控制电路板81之间可以通过异方性导电胶膜82进行连接。示例性地，控制电路板81可以为印制电路板(Printed Circuit Board，PCB)。可以理解的是，当多个显示基板10用于拼接形成大屏幕时，需要对线路板20进行弯折，将控制电路板81所在的一端弯折至显示基板10上背离邦定结构30的一侧。
请参阅图2，同时结合图1，图2为本申请实施例提供的显示面板的制备方法的流程图。本申请实施例还提供一种显示面板的制备方法，该制备方法可以用于制备上述任一实施例中的显示面板100，制备方法可以包括：
100，获取显示基板10，显示基板10上定义有显示区和位于显示区外围的第一邦定区；
200，获取线路板20，线路板20上定义有第二邦定区；
300，在显示基板10的第一邦定区与线路板20的第二邦定区之间形成邦定结构30，以将显示基板10和线路板20连接在一起，邦定结构30的宽度为50μm～200μm。
请参阅图3，图3为本申请实施例提供的驱动基板的结构示意图。“获取显示基板”具体可以包括：110，提供驱动基板60，驱动基板60包括衬底11以及设于衬底11上并且间隔设置的TFT层12和连接层15，驱动基板60上定义有显示区和位于显示区外围的第一邦定区，TFT层12位于显示区内，连接层15位于第一邦定区内。
需要说明的是，连接层15可以与TFT层12在同一道制程中形成，连接层15中使用的原料可以为TFT层12制备过程中使用到的原料，例如钼、钛、铜等，在本申请实施例中，连接层15既可以作为共晶键合反应的扩散阻挡层，也可以作为邦定结构30和显示基板10的衬底11之间的黏合层。
在一些实施例中，连接层15可以包括层叠设置的第一金属复合层和第二金属复合层；第一金属复合层包括在衬底11上依次层叠设置的第一钼层、第一钛层和第一铜层；第二金属复合层包括在第一金属复合层上依次层叠设置的第二钼层、第二钛层和第二铜层。
示例性地，第一钼层的厚度和第二钼层的厚度可以均为4nm～6nm(例如4nm、5nm、6nm等)，第一钛层的厚度和第二钛层的厚度可以均为16nm～24nm(例如16nm、18nm、20nm、22nm、24nm等)，第一铜层的厚度和第二铜层的厚度可以均为400nm～800nm(例如400nm、500nm、600nm、700nm、800nm等)。
请参阅图4，图4为本申请实施例提供的在驱动基板的显示区设置发光器件和保护胶的示意图。“获取显示基板”具体还可以包括：120，在TFT层12上设置多个发光器件13，使多个发光器件13均与TFT层12电性连接。
在一些实施例中，发光器件13可以为LED芯片。
请结合图4，“获取显示基板10”具体还可以包括：130，在多个发光器件13的外表面涂布保护胶14。
可以理解的是，保护胶14为透光胶层。
请参阅图5，图5为本申请实施例提供的在驱动基板的第一邦定区中设置第一金属层和第二金属层的示意图。“获取显示基板”具体还可以包括：140，在连接层15上背离衬底11的一侧依次形成第一金属层31和第二金属层32。
示例性地，第一金属层31与第二金属层32可以均采用物理气相沉积(PhysicalVapor Deposition，PVD)工艺制备。
请参阅图6，图6为本申请实施例提供的线路板的结构示意图。线路板20的第二邦定区中可以设有第三金属层33。
在一些实施例中，第一金属层31的熔点与第三金属层33的熔点均高于第二金属层32的熔点。示例性地，第一金属层31的材料与第三金属层33的材料均为金，第二金属层32的材料为铟。
请结合图6，线路板20中，第三金属层33(金层)与线路板20的本体之间还可以设有铜层，如此可以降低第三金属层33(金层)的厚度，降低成本，但是，在另外一些实施例中，线路板20中也可以不设置铜层，此时第三金属层33(金层)需要保持较大的厚度。
请参阅图7，图7为本申请实施例提供的对显示基板与线路板进行压合的示意图。当显示基板10的第一邦定区中设有依次层叠设置的第一金属层31与第二金属层32，线路板20的第二邦定区中设有第三金属层33时，“在显示基板10的第一邦定区与线路板20的第二邦定区之间形成邦定结构30”具体可以包括：
310，将第三金属层33与第二金属层32贴合在一起。
320，加热第一金属层31、第二金属层32以及第三金属层33，同时对第一金属层31、第二金属层32以及第三金属层33施加压力，使第一金属层31与第二金属层32的交接处形成共晶键合结构，第三金属层33与第二金属层32的交接处形成共晶键合结构。
需要说明的是，当第一金属层31的材料与第三金属层33的材料均为金(Au)，第二金属层32的材料为铟(In)时，Au与In可以在低温条件下发生共晶键合反应(在Au与In的质量比为1：1至2：1的前提条件下)，生成金属间化合物AuIn2，也即是说，在第一金属层31与第二金属层32的交界处以及第三金属层33与第二金属层32的交界处均可以形成共晶键合结构，从而将第一金属层31、第二金属层32、第三金属层33紧密地结合在一起。Au-In共晶键合结构的拉伸强度理论值可达900N/m，因此可以使邦定结构30具有较好的结构稳定性。
当第一金属层31的材料与第三金属层33的材料均为金，第二金属层32的材料为铟时，“加热第一金属层31、第二金属层32以及第三金属层33，同时对第一金属层31、第二金属层32以及第三金属层33施加压力”具体可以包括：加热第一金属层31、第二金属层32以及第三金属层33至第一金属层31、第二金属层32以及第三金属层33的温度均为180℃～200℃(例如180℃、183℃、185℃、187℃、190℃、192℃、194℃、196℃、198℃、200℃等)，对第一金属层31、第二金属层32以及第三金属层33施加压力的大小可以为0.5Mpa～1.5Mpa(例如0.5Mpa、0.7Mpa、1Mpa、1.2Mpa、1.4Mpa、1.5Mpa等)，加热和施加压力的时间可以均为90s～200s(例如90s、100s、110s、120s、130s、140s、150s、160s、170s、180s、190s、200s等)。
可以看到，本申请实施例采用的加热温度180℃～200℃是一个较低的温度区间，因此可以对显示基板10中的驱动电路和LED芯片进行保护，避免高温对显示基板10中的驱动电路和LED芯片造成损坏，另外，较低的温度更适合在实际生产中进行应用，生产成本较低。
在一些实施例中，第一金属层31的面积与第三金属层33的面积均大于第二金属层32的面积。
可以理解的是，在加热第一金属层31、第二金属层32、第三金属层33的过程中，由于第二金属层32的熔点较低，因此在加热的过程中会首先熔化，熔化后的第二金属层32会分别与第一金属层31和第三金属层33发生共晶键合反应，形成共晶键合结构，因此，通过将第二金属层32的面积设计为分别小于第一金属层31和第三金属层33的面积，可以避免第二金属层32熔化后面积扩大导致流延到显示基板10的其它区域造成污染，提升制程良率。
请结合图7，“加热第一金属层31、第二金属层32以及第三金属层33，同时对第一金属层31、第二金属层32以及第三金属层33施加压力”具体可以采用如下技术手段实现：利用压头51从线路板20上背离第三金属层33的一侧对第一金属层31、第二金属层32以及第三金属层33施加压力，同时可以利用压头51的热量对第一金属层31、第二金属层32以及第三金属层33进行加热，压头51的温度可以为280℃～320℃(例如280℃、290℃、300℃、310℃、320℃等)，压头51和线路板20之间可以设置缓冲材53(例如硅胶条)，以避免在施压的过程中对线路板20造成损伤，由于压头51的热量传递至第一金属层31、第二金属层32以及第三金属层33的过程中需要经过缓冲材53和线路板20，也即是说会存在一部分热量的散失，因此，压头51的温度需要设置为较高的温度，本申请发明人通过试验发现，当将压头51的温度设置为280℃～320℃时，第一金属层31、第二金属层32以及第三金属层33本身被加热的温度可以达到180℃～200℃。另外，在采用压头51对线路板20施加压力时，可以在显示基板10背离第一金属层31的一侧设置压托52，以与压头51配合，实现对第一金属层31、第二金属层32以及第三金属层33的压合。
示例性地，第一金属层31、第二金属层32以及第三金属层33可以均为正方形，第一金属层31的边长和第三金属层33的边长可以均为35μm～45μm(例如35μm、37μm、40μm、43μm、45μm等)，第二金属层32的边长可以为15μm～25μm(例如15μm、17μm、20μm、23μm、25μm等)。
在一些实施例中，第一金属层31的厚度为450nm～550nm(例如450nm、470nm、500nm、520nm、550nm等)，第二金属层32的厚度为250nm～350nm(例如250nm、280nm、300nm、330nm、350nm等)，第三金属层33的厚度为40nm～60nm(例如40nm、45nm、50nm、55nm、60nm等)。
请参阅图8，图8为本申请实施例提供的在邦定结构的外围涂覆封装胶的示意图。显示面板的制备方法还可以包括：400，在邦定结构30的外围涂布封装胶70，并对封装胶70进行固化处理，邦定结构30包括依次层叠设置的第一金属层31、第二金属层32以及第三金属层33。
封装胶70可以包覆邦定结构30的侧面以及线路板20的外表面上对应邦定结构30的区域。可以理解的是，线路板20的外表面指的是线路板20上背离邦定结构30的一侧的表面。
在一些实施例中，封装胶70可以为UV胶，对封装胶70进行固化处理的方式为紫外线照射。
显示面板的制备方法还可以包括：600，对邦定结构30进行退火处理。
示例性地，退火处理的温度可以为150℃～200℃，保温时间可以为100min～150min。
请结合图1，显示面板的制备方法还可以包括：提供控制电路板81，使线路板20与控制电路板81电性连接。
在一些实施例中，可以通过在线路板20与控制电路板81之间设置异方性导电胶膜82，以使线路板20与控制电路板81之间实现电性连接。
示例性地，控制电路板81可以为印制电路板。
请结合图8，在一些实施例中，当显示基板10的第一邦定区中设有第一金属层31，线路板20的第二邦定区中设有依次层叠设置的第三金属层33与第二金属层32时，“在显示基板10的第一邦定区与线路板20的第二邦定区之间形成邦定结构30”具体可以包括：
310’，将第二金属层32与第一金属层31贴合在一起。
320’，加热第一金属层31、第二金属层32以及第三金属层33，同时对第一金属层31、第二金属层32以及第三金属层33施加压力，使第一金属层31与第二金属层32的交接处形成共晶键合结构，第三金属层33与第二金属层32的交接处形成共晶键合结构。
本申请实施例还提供一种显示装置，包括上述任一实施例中的显示面板100或者采用上述任一实施例的制备方法制得的显示面板100。
示例性地，显示装置可以为电视、手机、平板电脑、电脑显示器、游戏设备、可穿戴设备等具有显示屏的设备，其中可穿戴设备可以是智能手环、智能眼镜、智能手表、智能装饰等。
以上对本申请实施例提供的显示面板、显示面板的制备方法以及显示装置进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (18)

1.一种显示面板，其特征在于，包括：
显示基板，所述显示基板上定义有显示区和位于所述显示区外围的第一邦定区；
线路板，所述线路板上定义有第二邦定区；
所述显示基板的所述第一邦定区与所述线路板的所述第二邦定区之间通过邦定结构连接，所述邦定结构的宽度为50μm～200μm。
2.根据权利要求1所述的显示面板，其特征在于，所述邦定结构包括依次层叠设置的第一金属层、第二金属层和第三金属层，其中，所述第一金属层与所述显示基板连接，所述第三金属层与所述线路板连接，所述第一金属层与所述第二金属层的交接处形成共晶键合结构，所述第三金属层与所述第二金属层的交接处形成共晶键合结构。
3.根据权利要求2所述的显示面板，其特征在于，所述第一金属层的熔点与所述第三金属层的熔点均高于所述第二金属层的熔点。
4.根据权利要求3所述的显示面板，其特征在于，所述第一金属层的材料与所述第三金属层的材料均为金，所述第二金属层的材料为铟。
5.一种显示面板的制备方法，其特征在于，包括：
获取显示基板，所述显示基板上定义有显示区和位于所述显示区外围的第一邦定区；
获取线路板，所述线路板上定义有第二邦定区；
在所述显示基板的所述第一邦定区与所述线路板的所述第二邦定区之间形成邦定结构，以将所述显示基板和所述线路板连接在一起，所述邦定结构的宽度为50μm～200μm。
6.根据权利要求5所述的显示面板的制备方法，其特征在于，包括：
所述显示基板的所述第一邦定区中设有依次层叠设置的第一金属层与第二金属层；所述线路板的所述第二邦定区中设有第三金属层；所述在所述显示基板的所述第一邦定区与所述线路板的所述第二邦定区之间形成邦定结构包括：
将所述第三金属层与所述第二金属层贴合在一起；
加热所述第一金属层、所述第二金属层以及所述第三金属层，同时对所述第一金属层、所述第二金属层以及所述第三金属层施加压力，使所述第一金属层与所述第二金属层的交接处形成共晶键合结构，所述第三金属层与所述第二金属层的交接处形成共晶键合结构。
7.根据权利要求6所述的显示面板的制备方法，其特征在于，所述第一金属层的熔点与所述第三金属层的熔点均高于所述第二金属层的熔点。
8.根据权利要求7所述的显示面板的制备方法，其特征在于，所述第一金属层的材料与所述第三金属层的材料均为金，所述第二金属层的材料为铟。
9.根据权利要求8所述的显示面板的制备方法，其特征在于，所述加热所述第一金属层、所述第二金属层以及所述第三金属层，同时对所述第一金属层、所述第二金属层以及所述第三金属层施加压力包括：加热所述第一金属层、所述第二金属层以及所述第三金属层至所述第一金属层、所述第二金属层以及所述第三金属层的温度均为180℃～200℃，对所述第一金属层、所述第二金属层以及所述第三金属层施加压力的大小为0.5Mpa～1.5Mpa，加热和施加压力的时间均为90s～200s。
10.根据权利要求6所述的显示面板的制备方法，其特征在于，所述第一金属层的面积与所述第三金属层的面积均大于所述第二金属层的面积。
11.根据权利要求6所述的显示面板的制备方法，其特征在于，所述第一金属层的厚度为450nm～550nm，所述第二金属层的厚度为250nm～350nm，所述第三金属层的厚度为40nm～60nm。
12.根据权利要求5所述的显示面板的制备方法，其特征在于，所述获取显示基板包括：
提供驱动基板，所述驱动基板包括衬底以及设于所述衬底上并且间隔设置的TFT层和连接层，所述驱动基板上定义有显示区和位于所述显示区外围的第一邦定区，所述TFT层位于所述显示区内，所述连接层位于所述第一邦定区内；
在所述驱动基板的所述显示区上设置多个发光器件，使多个所述发光器件均与所述TFT层电性连接；
在所述连接层上背离所述衬底的一侧依次形成第一金属层和第二金属层。
13.根据权利要求12所述的显示面板的制备方法，其特征在于，所述连接层包括层叠设置的第一金属复合层和第二金属复合层；
所述第一金属复合层包括在所述衬底上依次层叠设置的第一钼层、第一钛层和第一铜层；
所述第二金属复合层包括在第一金属复合层上依次层叠设置的第二钼层、第二钛层和第二铜层。
14.根据权利要求6所述的显示面板的制备方法，其特征在于，所述制备方法还包括：在所述邦定结构的外围涂布封装胶，并对所述封装胶进行固化处理，所述邦定结构包括依次层叠设置的所述第一金属层、所述第二金属层以及所述第三金属层。
15.根据权利要求14所述的显示面板的制备方法，其特征在于，所述制备方法还包括：对所述邦定结构进行退火处理。
16.根据权利要求15所述的显示面板的制备方法，其特征在于，所述退火处理的温度为150℃～200℃，保温时间为100min～150min。
17.根据权利要求5所述的显示面板的制备方法，其特征在于，包括：
所述显示基板的所述第一邦定区中设有第一金属层；所述线路板的所述第二邦定区中设有依次层叠设置的第三金属层与第二金属层；所述在所述显示基板的所述第一邦定区与所述线路板的所述第二邦定区之间形成邦定结构包括：
将所述第二金属层与所述第一金属层贴合在一起；
加热所述第一金属层、所述第二金属层以及所述第三金属层，同时对所述第一金属层、所述第二金属层以及所述第三金属层施加压力，使所述第一金属层与所述第二金属层的交接处形成共晶键合结构，所述第三金属层与所述第二金属层的交接处形成共晶键合结构。
18.一种显示装置，其特征在于，包括如权利要求1-4中任一项所述的显示面板或者如权利要求5-17中任一项所述的制备方法制得的显示面板。
CN202111460450.5A 2021-12-02 2021-12-02 显示面板、显示面板的制备方法以及显示装置 Pending CN114203746A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111460450.5A CN114203746A (zh) 2021-12-02 2021-12-02 显示面板、显示面板的制备方法以及显示装置
US17/622,229 US20240038697A1 (en) 2021-12-02 2021-12-16 Display panel, method of manufacturing display panel, and display device
PCT/CN2021/138736 WO2023097793A1 (zh) 2021-12-02 2021-12-16 显示面板、显示面板的制备方法以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111460450.5A CN114203746A (zh) 2021-12-02 2021-12-02 显示面板、显示面板的制备方法以及显示装置

Publications (1)

Publication Number Publication Date
CN114203746A true CN114203746A (zh) 2022-03-18

Family

ID=80650194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111460450.5A Pending CN114203746A (zh) 2021-12-02 2021-12-02 显示面板、显示面板的制备方法以及显示装置

Country Status (3)

Country Link
US (1) US20240038697A1 (zh)
CN (1) CN114203746A (zh)
WO (1) WO2023097793A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575275A (zh) * 2016-03-07 2016-05-11 京东方科技集团股份有限公司 显示面板及显示面板的制备方法、显示装置
US20190171318A1 (en) * 2017-12-01 2019-06-06 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN110491852A (zh) * 2019-08-02 2019-11-22 武汉华星光电半导体显示技术有限公司 邦定结构及其制备方法、显示面板
CN111128022A (zh) * 2019-12-24 2020-05-08 云谷（固安）科技有限公司 一种显示面板及其制备方法、显示装置
CN112859460A (zh) * 2021-02-25 2021-05-28 Tcl华星光电技术有限公司 显示装置、拼接显示装置以及绑定结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3888037B2 (ja) * 2000-06-20 2007-02-28 セイコーエプソン株式会社 半導体装置
US10170455B2 (en) * 2015-09-04 2019-01-01 PlayNitride Inc. Light emitting device with buffer pads
CN110707121B (zh) * 2019-10-31 2022-02-01 深圳市华星光电半导体显示技术有限公司 显示面板
CN211604089U (zh) * 2019-11-29 2020-09-29 华为技术有限公司 一种绑定结构及电子设备
CN112599535A (zh) * 2020-12-10 2021-04-02 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置
KR20220105193A (ko) * 2021-01-18 2022-07-27 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575275A (zh) * 2016-03-07 2016-05-11 京东方科技集团股份有限公司 显示面板及显示面板的制备方法、显示装置
US20190171318A1 (en) * 2017-12-01 2019-06-06 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN110491852A (zh) * 2019-08-02 2019-11-22 武汉华星光电半导体显示技术有限公司 邦定结构及其制备方法、显示面板
CN111128022A (zh) * 2019-12-24 2020-05-08 云谷（固安）科技有限公司 一种显示面板及其制备方法、显示装置
CN112859460A (zh) * 2021-02-25 2021-05-28 Tcl华星光电技术有限公司 显示装置、拼接显示装置以及绑定结构

Also Published As

Publication number Publication date
WO2023097793A1 (zh) 2023-06-08
US20240038697A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
TWI717642B (zh) 顯示面板
JP3565334B2 (ja) 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
WO2020238099A1 (zh) 微发光二极管的转移方法及显示面板的制作方法
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
TWI262347B (en) Electrical conducting structure and liquid crystal display device comprising the same
US20140131897A1 (en) Warpage Control for Flexible Substrates
CN113570966A (zh) 一种显示装置及拼接屏
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
US20100327443A1 (en) Joining structure and a substrate-joining method using the same
CN115394763A (zh) 显示模组及其制作方法
US10854803B2 (en) Manufacturing method of light emitting device package structure with circuit redistribution structure
CN114203746A (zh) 显示面板、显示面板的制备方法以及显示装置
TW200406857A (en) Mounting method and mounting structure of semiconductor device, optoelectronic device, manufacturing method of optoelectronic device and electronic machine
TWI792486B (zh) 顯示面板、顯示背板及其製作方法
CN112562524B (zh) 一种显示面板和显示面板制程方法
JP2001237267A (ja) 半導体装置
US20220157789A1 (en) Micro led display device and manufacturing method thereof
TW200847114A (en) A circuit signal connection interface, a manufacture method thereof, and an electronic device using the same
WO2020238100A1 (zh) 接收基板、显示面板及显示面板的制备方法
TW202125745A (zh) 電子裝置及其製造方法
TWI616124B (zh) 柔性電路板及其製造方法、顯示模組
WO2019127161A1 (zh) 触控显示屏及其制作方法以及显示设备
JP2012093646A (ja) 電子デバイス及びその製造方法
CN103915461B (zh) Cmos图像传感器封装方法
JP2007329321A (ja) 電子部品実装基板、表示パネル、表示装置及び表示装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination