CN114203733B - 显示装置及其制造方法 - Google Patents
显示装置及其制造方法 Download PDFInfo
- Publication number
- CN114203733B CN114203733B CN202111508895.6A CN202111508895A CN114203733B CN 114203733 B CN114203733 B CN 114203733B CN 202111508895 A CN202111508895 A CN 202111508895A CN 114203733 B CN114203733 B CN 114203733B
- Authority
- CN
- China
- Prior art keywords
- electrode
- emitting chip
- thin film
- film transistor
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title abstract description 31
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 51
- 230000008054 signal transmission Effects 0.000 claims description 94
- 239000010410 layer Substances 0.000 description 212
- 238000002161 passivation Methods 0.000 description 24
- 239000011229 interlayer Substances 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 8
- 239000012044 organic layer Substances 0.000 description 7
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000003190 augmentative effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- -1 ACF) bonding Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请提供一种显示装置及其制造方法。显示装置包括支撑基板、发光芯片和薄膜晶体管。发光芯片设置于支撑基板的一侧。薄膜晶体管设置于发光芯片远离支撑基板的一侧。薄膜晶体管连接于发光芯片。本申请的显示装置无需采用ACF bonding或者金属bonding制程,仅通过黄光制程即可将发光芯片与薄膜晶体管阵列支撑基板牢固粘结,稳定性好。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种显示装置及其制造方法。
背景技术
微发光二极管(Micro-LED)和次毫米发光二极管(Mini Light-emitting Diode,Mini-LED)芯片显示器(合称:MLED)由微米级半导体发光单元阵列组成,是新型显示技术与发光二极管(LED)技术二者复合集成的综合性技术。MLED显示器具有自发光、高效率、低功耗、高集成、高稳定性、全天候工作等优点,被认为是最有前途的下一代新型显示器之一。并且,MLED因其体积小、灵活性高、易于拆解合并等特点,能够部署在现有的从最小到最大尺寸的任何显示应用场合中,并且在很多情况下,Micro-LED显示器将比液晶显示器(LCD)和有机发光二极管(OLED)显示器发挥更独特的效果。未来,Micro-LED显示技术还将从平板显示扩展到增强现实/虚拟现实/混合现实(AR/VR/MR)、空间显示、柔性显示、透明显示、可穿戴/可植入光电器件、光通讯光互联、医疗探测、智能车灯等诸多领域。若突破量化生产技术,Micro-LED显示极有可能成为具有颠覆性和变革型的下一代主流显示技术,带来新一轮显示技术升级换代。
目前,常见的Micro-LED显示装置的结构从下至上依次为:薄膜晶体管阵列基板、MLED发光芯片、封装层以及盖板。这种MLED显示装置的制作流程如下:先制作驱动的阵列基板,再将晶圆(wafer)上的MLED器件转移到薄膜晶体管阵列基板上,再进行模组制程。MLED芯片的巨量转移一般通过异方性导电胶膜(Anisotropic Conductive Film,ACF)绑定,或者可低温形成合金的金属绑定。这些绑定不仅制程难度大,MLED发光芯片与薄膜晶体管阵列基板的粘结强度低,导致制程良率低。
发明内容
本申请提供一种显示装置,其能够降低制程难度,提升发光芯片与薄膜晶体管阵列的粘结强度,从而提升制程良率。
本申请提供一种显示装置,其包括:
支撑基板;
发光芯片,设置于所述支撑基板的一侧;
薄膜晶体管,设置于所述发光芯片远离所述支撑基板的一侧,所述薄膜晶体管连接于所述发光芯片。
在一种实施方式中,所述显示装置包括第一信号传输电极,所述第一信号传输电极设置于所述发光芯片远离所述支撑基板的一侧,所述发光芯片包括第一电极和第二电极,所述第一电极位于所述第二电极远离所述支撑基板的一侧,所述薄膜晶体管包括源极和漏极,所述源极连接于所述第一信号传输电极,所述漏极连接于所述第一电极。
在一种实施方式中,所述第一信号传输电极设置于所述薄膜晶体管远离所述发光芯片的一侧,所述显示装置包括第一驱动电极,所述第一驱动电极设置于所述发光芯片远离所述支撑基板的一侧,且与所述薄膜晶体管间隔设置,所述第一驱动电极连接于所述漏极和所述第一电极之间。
在一种实施方式中,所述第一驱动电极与所述漏极同层设置,并与所述漏极直接连接。
在一种实施方式中,所述显示装置还包括桥接电极,所述桥接电极与所述VDD同层设置,所述桥接电极连接所述漏极与所述第一驱动电极。
在一种实施方式中,所述薄膜晶体管包括源极、漏极、第一栅极以及第二栅极,所述第二栅极设置于所述第一栅极远离所述发光芯片的一侧,所述源极和所述漏极设置于所述第二栅极远离所述发光芯片的一侧,所述第一信号传输电极与所述源极同层设置,所述第一信号传输电极连接于所述源极与所述第二栅极之间。
在一种实施方式中,所述显示装置包括第二信号传输电极,所述第二信号传输电极设置于所述发光芯片远离所述支撑基板的一侧,所述第二信号传输电极连接于所述第二电极。
在一种实施方式中,所述第二信号传输电极设置于所述薄膜晶体管远离所述发光芯片的一侧;或者
所述第二信号传输电极与所述源极同层设置。
在一种实施方式中,所述显示装置包括第二驱动电极,所述第二驱动电极设置于所述发光芯片靠近所述支撑基板的一侧,所述第二驱动电极连接于所述第二信号传输电极与所述第二电极之间。
在一种实施方式中,所述显示装置包括所述连接电极,所述连接电极连接于所述第二信号传输电极与所述第二驱动电极之间。
在一种实施方式中,所述第二驱动电极对应于所述第二电极设置,所述第二驱动电极为透明电极,所述显示装置包括金属电极,所述金属电极设置于所述支撑基板与所述发光芯片之间,所述金属电极中开设有开口,所述第二驱动电极设置于所述开口内,并与所述金属电极电连接,所述显示装置包括所述连接电极,所述连接电极连接于所述第二信号传输电极与所述金属电极之间。
在一种实施方式中,所述薄膜晶体管包括有源层,所述有源层在所述金属电极所在平面上的正投影与所述金属电极重叠。
在一种实施方式中,所述第二信号传输电极与所述第一信号传输电极同层设置。
在一种实施方式中,所述显示装置包括平坦层,所述平坦层设置于所述发光芯片与所述薄膜晶体管之间,所述平坦层覆盖封装所述发光芯片。
在一种实施方式中,所述显示装置还包括驱动组件,所述驱动组件设置于所述薄膜晶体管远离所述发光芯片的一侧,并与所述薄膜晶体管连接。
本申请的显示装置可以通过在支撑基板上形成发光芯片,之后再利用光刻工艺在发光芯片上形成驱动用的薄膜晶体管。相较于现有技术,本申请的显示装置,无需采用ACFbonding或者金属bonding制程,仅通过黄光制程即可将发光芯片与薄膜晶体管阵列支撑基板牢固粘结,提升粘结稳定性,从而提升制程良率。
附图说明
为了更清楚地说明本申请中的技术方案,下面将对实施方式描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施方式,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请第一实施方式的显示装置的结构示意图。
图2为图1的显示装置的部分剖面示意图。
图3为本申请第二实施方式的显示装置的部分剖面示意图。
图4为本申请第三实施方式的显示装置的部分剖面示意图。
图5为本申请的显示装置的制造方法的流程图。
图6为本申请的显示装置的制造方法中将发光芯片转移至支撑基板上的步骤示意图。
具体实施方式
下面将结合本申请实施方式中的附图,对本申请中的技术方案进行清楚、完整地描述。显然,所描述的实施方式仅仅是本申请一部分实施方式,而不是全部的实施方式。基于本申请中的实施方式,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本申请保护的范围。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接,也可以包括第一和第二特征不是直接连接而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。
本申请提供一种显示装置。显示装置可以为手机、平板电脑、桌面型计算机、膝上型计算机、电子阅读器、手持计算机、电子展示屏、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer,UMPC)、上网本,以及蜂窝电话、个人数字助理(personal digital assistant,PDA)、增强现实(augmented reality,AR)\虚拟现实(virtual reality,VR)设备、媒体播放器、可穿戴设备、数码相机、车载导航仪等具有显示功能的电子设备中。
本申请实施例提供的显示装置包括支撑基板、发光芯片和薄膜晶体管。其中,发光芯片设置于支撑基板的一侧。薄膜晶体管设置于发光芯片远离支撑基板的一侧,薄膜晶体管连接于发光芯片。本申请的显示装置可以通过在支撑基板上形成发光芯片,之后再利用光刻工艺在发光芯片上形成驱动用的薄膜晶体管。相较于现有技术,本申请的显示装置,无需采用ACF bonding或者金属bonding制程,仅通过黄光制程即可将发光芯片与薄膜晶体管阵列支撑基板牢固粘结,提升粘结稳定性,从而提升制程良率。
以下,参考附图对本申请的具体实施方式进行详细说明。
请参考图1,本申请第一实施例的显示装置100包括依次层叠设置的支撑基板10、发光层20、薄膜晶体管层30和驱动组件D。具体地,发光层20设置在支撑基板10的一侧。薄膜晶体管层30设置在发光层20远离支撑基板10的一侧,薄膜晶体管层30连接于发光层20。驱动组件D设置于薄膜晶体管层30远离发光层20的一侧,并与薄膜晶体管层30连接。驱动组件D用于驱动薄膜晶体管T和发光芯片21。驱动组件D可以包括驱动芯片D1和柔性电路板D2。本申请的驱动组件D直接设置在支撑基板10的背面,有利于实现窄边框。在本实施例中,显示装置100的发光方向是从发光层20指向支撑基板10的方向。请参考图2,需要说明的是,为了便于说明本申请的实施例的显示装置100结构,图2是将图1中的显示装置100翻转来进行说明。除图1中示出的支撑基板10、发光层20、薄膜晶体管层30和驱动组件D之外,显示装置100还包括第一信号传输电极E1、第二信号传输电极E2、第一驱动电极40、第二驱动电极50、平坦层60、第一钝化层70以及第二钝化层80。第一信号传输电极E1和第二信号传输电极E2设置于发光层20远离支撑基板10的一侧。第一驱动电极40设置于发光层20远离支撑基板10的一侧,且与薄膜晶体管31间隔设置。第二驱动电极50设置于发光层20靠近支撑基板10的一侧。平坦层60设置于发光层20与薄膜晶体管31和第一驱动电极40之间。第一钝化层70设置于薄膜晶体管层30远离发光层20的一侧。第二钝化层80位于第一信号传输电极E1远离第一钝化层70的一侧。
具体地,支撑基板10可以为玻璃基板、塑料基板等刚性基板,也可以是柔性基板。支撑基板10起到支撑发光层20与薄膜晶体管层30的作用。在一些实施方式中,支撑基板10还可以作为盖板起到发光层20与薄膜晶体管层30的作用。可以理解,支撑基板10与发光层20层之间还可以设置有胶层。
发光层20包括至少一个发光芯片21。至少一个发光芯片21可以呈阵列排布在支撑基板10上。发光芯片21可以是微发光二极管(Micro-LED)芯片,也可以是次毫米发光二极管(Mini-LED)芯片。本实施例中,发光芯片21为Micro-LED芯片。可选的,发光芯片21为垂直型芯片。具体地,发光芯片21包括第一电极211、第二电极212以及芯片发光层213。第一电极211位于第二电极212远离支撑基板10的一侧。芯片发光层213位于第一电极211与第二电极212之间。可选的,第一电极211为P电极,第二电极212为N电极。
平坦层60填平发光芯片21的断差。或者说,平坦层60覆盖发光芯片21。金属电极平坦层60用于在发光芯片21上形成平坦表面,以便于后续黄光制程形成薄膜晶体管31。平坦层60可以用一层或者多层有机层或者无机层。在本实施方式中,平坦层60包括一层有机层61和设置于有机层61远离发光层20一侧的无机层62。可选的,平坦层60包裹发光芯片21,作为发光芯片21的封装层。相当于本申请的显示装置100自带发光芯片21封装层,无需额外的封装制程,能有效缩短节拍时间(tack time),最大化生产效益。
薄膜晶体管层30用于驱动发光层20。薄膜晶体管层30中包括有至少一个薄膜晶体管31。具体地,薄膜晶体管31为驱动晶体管。薄膜晶体管层30还可以包括开关晶体管(未图示)等。为了方便对发光芯片21进行供电,薄膜晶体管31在发光层20所在平面上的正投影与发光芯片21错开设置,即,不重叠。薄膜晶体管31为双栅型薄膜晶体管31。薄膜晶体管31包括依次层叠设置的有源层CL、第一栅极绝缘层GI1、第一栅极GE1、第二栅极绝缘层GI2、第二栅极GE2、层间绝缘层IL、源极SE以及漏极DE。具体地,有源层CL设置于发光层20上,第一栅极绝缘层GI1覆盖于有源层CL远离发光层20的一侧,第一栅极GE1设置于第一栅极绝缘层GI1远离有源层CL的一侧,第二栅极绝缘层GI2覆盖第一栅极GE1以及第一栅极绝缘层GI1,第二栅极GE2设置于第一栅极绝缘层GI1远离第一栅极GE1的一侧,第二栅极GE2对应于第一栅极GE1和有源层CL设置。层间绝缘层IL覆盖第二栅极GE2以及第二栅极绝缘层GI2,源极SE以及漏极DE设置在层间绝缘层IL远离第二栅极GE2的一侧,并分别与有源层CL的两端连接。薄膜晶体管31的源极连接于第一信号传输电极E1,漏极连接于第一电极211。需要说明的是,第一栅极GE1和第二栅极GE2中,第一栅极GE1用于控制有源层CL的打开和关闭。第二栅极GE2用于与第一栅极GE1构成存储电容。即,第二栅极GE2和第一栅极GE1分别为存储电容的两个极板。在显示装置100进行显示时,对第一栅极GE1提供扫描信号,对第二栅极GE2提供Vi信号或者VDD信号。
本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件,由于这里采用的晶体管的源极、漏极是对称的,所以其源极、漏极是可以互换的。在本申请实施例中,为区分晶体管除栅极之外的两极,将其中一极称为源极,另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管可以包括P型晶体管和/或N型晶体管两种,其中,P型晶体管在栅极为低电平时导通,在栅极为高电平时截止,N型晶体管为在栅极为高电平时导通,在栅极为低电平时截止。可以理解,本申请不限定薄膜晶体管层30中所包含的薄膜晶体管31的结构,其可以为顶栅型薄膜晶体管,也可以为底栅型薄膜晶体管,其可以为图2所示的双栅极型薄膜晶体管,也可以为单栅极型薄膜晶体管。对于薄膜晶体管的具体结构在本申请中不再赘述。
第一钝化层70覆盖薄膜晶体管层30,用以保护薄膜晶体管层30,并且便于后续第一信号传输电极E1和第二信号传输电极E2等的形成。
第一信号传输电极E1用于传输VDD信号。第一信号传输电极E1可以设置于薄膜晶体管31远离发光芯片21的一侧。第一信号传输电极E1连接于源极SE。由于第一信号传输电极E1要连接于源极SE,优选第一信号传输电极E1设置于源极SE的正上方,并通过过孔与源极SE连接。并且,VDD走线可以形成为网格状,网状的VDD走线连接每个TFT的源极,使每个TFT的源极的VDD电压保持基本一致,从而降低电压降(IR drop)。网格状不限于垂直的网格状、倾斜网格状或者曲线交织形成的网格状。第一信号传输电极E1可以采用金属材料或者透明导电材料制成。
第一驱动电极40连接于薄膜晶体管31的漏极DE与第一电极211之间。进一步,第一驱动电极40与薄膜晶体管31的漏极DE和源极SE同层设置,并与漏极DE直接连接。第一驱动电极40用于连接第一电极211,因此,第一驱动电极40可以对应于第一电极211设置,并与薄膜晶体管31间隔设置。显示装置100中开设有第一过孔VIA1,第一过孔VIA1贯穿层间绝缘层IL、第二栅极绝缘层GI2、第一栅极绝缘层GI1和部分平坦层60,暴露出第一电极211的表面。第一驱动电极40填充于第一过孔VIA1中与第一电极211连接。
第二信号传输电极E2用于传输VSS信号。第二信号传输电极E2也可以设置于薄膜晶体管31远离发光芯片21的一侧。第二信号传输电极E2连接于第二驱动电极50。可选的,第二信号传输电极E2可以与第一信号传输电极E1同层设置。第二信号传输电极E2与第一信号传输电极E1绝缘设置。当然,第二信号传输电极E2也可以与第一信号传输电极E1设置在不同层。例如,第二信号传输电极E2设置于第一钝化层70上,但第二信号传输电极E2与源极SE同层设置。
第二驱动电极50连接于所述第二信号传输电极E2与所述第二电极212之间。第二驱动电极50可以位于发光层20的正下方。
可选的,第二驱动电极50为透明电极,透明电极的材料例如为ITO等。显示装置100还包括金属电极M,金属电极M设置于支撑基板10与发光芯片21之间,金属电极M中开设有开口OP,第二驱动电极50设置于开口OP内,并与金属电极M电连接。通过将第二驱动电极50设置为透明电极,发光芯片21发出的光线能够从第二驱动电极50射出,从而进行显示。薄膜晶体管31的有源层CL在金属电极M所在平面上的正投影与金属电极M重叠,从而金属电极M可以作为有源层CL的遮光层,用来阻挡环境光对有源层CL的影响。可以理解,本申请中金属电极M和第二驱动电极50也可以以整块的透明电极替代。这种情况下,能够简化制程。在金属电极M与支撑基板10之间还可以设置有缓冲层BL,缓冲层BL可以用于增强支撑基板10与金属电极M的粘附力。缓冲层BL可以为无机层或有机层。当第二驱动电极50为整块的透明电极时,缓冲层BL可以省略。
显示装置100还包括连接电极90,连接电极90连接于第二信号传输电极E2与第二驱动电极50之间。由于第二驱动电极50位于发光层20的正下方,第二信号传输电极E2位于发光层20上方,需要通过设置于过孔中的连接电极90。显示装置100中开设有第二过孔VIA2,第二过孔VIA2贯穿层间绝缘层IL、第二栅极绝缘层GI2、第一栅极绝缘层GI1、和部分平坦层60,暴露出金属电极M的表面。连接电极90填充于第二过孔VIA2中与金属电极M连接,从而与第二驱动电极50连接。连接电极90可以与源极SE和漏极DE同层设置,并通过同一制程形成。但由于第二过孔VIA2的深度过大,连接电极90可以通过沉积多层金属来形成。连接电极90可以位于薄膜晶体管31远离第一驱动电极40的一侧,也可以位于薄膜晶体管31靠近第一驱动电极40的一侧。
第二钝化层80覆盖第一信号传输电极E1和第二信号传输电极E2,用作第一信号传输电极E1和第二信号传输电极E2的保护层。并且,第二钝化层80中可以开设凹槽C,凹槽C暴露出第二信号传输电极E2的表面。暴露的第二信号传输电极E2的表面可以作为引脚,用来连接驱动组件D。
本申请的显示装置100的工作原理如下:
驱动组件D提供VDD信号至第一信号传输电极E1,第一信号传输电极E1将VDD信号传输至薄膜晶体管31的源极SE。驱动组件D提供扫描信号和数据信号给开关晶体管,数据信号经过开关晶体管传输至薄膜晶体管31(驱动晶体管),数据信号对存储电容充电,维持第一栅极GE1的高电位,使薄膜晶体管31打开,将VDD信号传输至第一驱动电极40,第一驱动电极40将VDD信号施加在发光芯片21的第一电极211上;另一方面,驱动组件D提供VSS信号至第二信号传输电极E2,第二信号传输电极E2通过连接电极90,将VSS信号传输至金属电极M和与金属电极M电连接的第二驱动电极50,第二驱动电极将VSS信号施加在发光芯片21的第二电极212上,在VDD信号和VSS信号的共同作用下,发光芯片21发光。
请参考图3,本申请第二实施方式的显示装置100的结构与第一实施方式不同之处在于:漏极DE与第一驱动电极40同层设置,但不直接连接。显示装置100还包括桥接电极B,桥接电极B与VDD同层设置。桥接电极B连接漏极DE与第一驱动电极40。如图3所示,桥接电极B通过开设于第一钝化层70中的两个过孔分别与漏极DE和第一驱动电极40连接。本实施例中,利用与VDD同层的电极作为桥接电极B连接漏极DE与第一驱动电极40。
请参考图4,本申请第三实施方式的显示装置100的结构与第一实施方式不同之处在于:第一信号传输电极E1和第二信号传输电极E2与源极SE同层设置,第一信号传输电极E1连接于源极SE与第二栅极GE2之间。源极SE、第一信号传输电极E1与第二栅极GE2形成三维网格的VDD走线结构。在显示装置100进行显示时,第一信号传输电极E1同时给TFT的源极SE和第二栅极GE2分别提供VDD电压,降低显示装置100上的电压降的同时,可以对第二栅极GE2与第一栅极GE1形成的存储电容进行充电,以维持第一栅极GE1的高电位。在第三实施方式中,第一实施方式中的连接电极90作为第二信号传输电极E2。第二信号传输电极E2填充于第二过孔VIA2中与金属电极M连接,从而与第二驱动电极50连接。显示装置100中还开设有第三过孔VIA3,第三过孔VIA3贯穿层间绝缘层IL,暴露出第二栅极层GE2的表面,第一信号传输电极E1填充于第三过孔VIA3中与第二栅极层GE2连接。
在本实施方式中,可以省略源漏极上方的金属电极M与第二钝化层80,节约成本。通过利用源极、第一信号传输电极E1与第二栅极GE2形成三维网格的VDD走线结构,同样能够降低电压降,同时还能给第二栅极GE2提供电压,以维持第一栅极GE1的高电位。
可以理解,在本申请其他实施方式中,第一电极211可以为N电极,第二电极212可以为P电极。相应的,第一驱动电极40、第二驱动电极50、薄膜晶体管31、第一信号传输电极E1和第二信号传输电极E2的位置可以根据第一电极211和第二电极212的位置进行适当调整,在此省略其说明。
请参考图5,本申请还提供一种显示装置的制造方法,其包括:
B01:提供支撑基板,在支撑基板上形成发光芯片。
B02:在发光芯片远离支撑基板的一侧形成薄膜晶体管,并连接薄膜晶体管与发光芯片。
在步骤B01之前,还可以包括:
B03:在支撑基板上形成缓冲层,在缓冲层上形成第二驱动电极。
在步骤B01和B02之间,还可以包括:
B04:检测发光芯片,当判断发光芯片为坏点时,对判断为坏点的发光芯片进行修复。
在步骤B02之后,还可以包括:
B05:在发光芯片上形成平坦层。
在步骤B02之后还可以包括以下步骤:
B05:在薄膜晶体管层上形成第一信号传输电极和第二信号传输电极。
以下,结合具体的显示装置结构来说明本申请的显示装置的制造方法。本申请的第四实施方式的显示装置的制造方法,包括:
B11:在支撑基板10上形成缓冲层BL。
在步骤B11中,支撑基板10可以为玻璃支撑基板、塑料支撑基板等刚性支撑基板,也可以是柔性支撑基板。缓冲层BL可以为无机层或有机层。
B04:在支撑基板10上形成第二驱动电极50。
在步骤B04中,第二驱动电极50为透明电极。步骤B04可以先在支撑基板10上形成金属电极M,通过曝光、显影和蚀刻在金属电极M中形成开口OP,再在开口OP中形成透明电极层,图案化透明电极层形成第二驱动电极50。
本申请中金属电极M和第二驱动电极50也可以以整块的透明电极替代,此时,可以省略缓冲层BL。
B11:提供支撑基板10,在支撑基板10上形成发光芯片21,并将发光电极21连接于第二驱动电极50。
在B11中,在支撑基板10上形成至少一个发光芯片21。至少一个发光芯片21可以呈阵列排布在支撑基板上,从而形成发光层20。发光芯片21可以是微发光二极管(Micro-LED)芯片,也可以是次毫米发光二极管(Mini Light-emitting Diode,Mini-LED)芯片。至少一个发光芯片21通过巨量转移工艺转移到支撑基板10上。本实施例中,发光芯片21为Micro-LED芯片。如图6所示,将红色晶圆RW、绿色晶圆GW和蓝色晶圆BW上的发光芯片21转移至形成有第二驱动电极50的支撑基板上。将红色芯片R、绿色芯片R和蓝色芯片B排列成矩阵装。可选的,发光芯片21为垂直型芯片。具体地,发光芯片21包括第一电极211、第二电极212以及芯片发光层213。第一电极211位于第二电极212远离支撑基板10的一侧。芯片发光层213位于第一电极211与第二电极212之间。第一电极211为P电极,第二电极212为N电极。发光芯片21的第二电极212连接于第二驱动电极50。
在步骤B11中,还可以包括检测发光芯片,当判断发光芯片为坏点时,对判断为坏点的发光芯片进行修复。
B12:在发光芯片21上形成平坦层60。
平坦层60填平发光芯片21的断差。或者说,平坦层60覆盖发光芯片21。平坦层60用于在发光芯片21上形成平坦表面,以便于后续黄光制程形成薄膜晶体管31。平坦层60可以用一层或者多层有机或者无机层62。可选的,平坦层60包裹发光芯片21,作为发光芯片21的封装层。在本实施方式中,平坦层60包括一层有机层61和设置于有机层61远离发光层20一侧的无机层62。本申请中的平坦层60覆盖发光芯片21,能够作为发光芯片21的封装层。
B13:在发光芯片21远离支撑基板10的一侧形成薄膜晶体管31,并连接薄膜晶体管31与发光芯片21。
在步骤B13中,形成至少一个形成薄膜晶体管31,得到薄膜晶体管层30。
可以理解,由于薄膜晶体管31需要与发光芯片21电连接,且薄膜晶体管31与发光芯片21位于不同层中,为了方便对发光芯片21进行供电,薄膜晶体管31在发光层20所在平面上的正投影与发光芯片21错开设置,即,不重叠。薄膜晶体管31为双栅型薄膜晶体管31。薄膜晶体管31包括依次层叠设置的有源层CL、第一栅极绝缘层GI1、第一栅极GE1、第二栅极绝缘层GI2、第二栅极GE2、层间绝缘层IL、源极SE以及漏极DE。具体地,有源层CL设置于发光层20上,第一栅极绝缘层GI1覆盖于有源层CL远离发光层20的一侧,第一栅极GE1设置于第一栅极绝缘层GI1远离有源层CL的一侧,第二栅极绝缘层GI2覆盖第一栅极GE1以及第一栅极绝缘层GI1,第二栅极GE2设置于第一栅极绝缘层GI1远离第一栅极GE1的一侧,第二栅极GE2对应于第一栅极GE1和有源层CL设置。层间绝缘层IL覆盖第二栅极GE2以及第二栅极绝缘层GI2,源极SE以及漏极DE设置在层间绝缘层IL远离第二栅极GE2的一侧,并分别与有源层CL的两端连接。薄膜晶体管31的源极连接于第一信号传输电极E1,漏极连接于第一电极211。
B14:在平坦层60上形成第一驱动电极40和连接电极90,将第一驱动电极40连接于第一电极211,将连接电极90连接于金属电极M。
可以理解,步骤B14中的第一驱动电极40和连接电极90可以与薄膜晶体管31的源极SE和漏极DE同层设置,也就是可以与薄膜晶体管31的源极SE和漏极DE在同一制程中形成。
具体地,在薄膜晶体管31的源极SE和漏极DE形成之前,在预定位置开设第一过孔VIA1,第一过孔VIA1贯穿层间绝缘层IL、第二栅极绝缘层GI2、第一栅极绝缘层GI1和部分平坦层60,暴露出第一电极211的表面。第一驱动电极40填充于第一过孔VIA1中与第一电极211连接。在预定位置开设第二过孔VIA2,第二过孔VIA2贯穿层间绝缘层IL、第二栅极绝缘层GI2、第一栅极绝缘层GI1和部分平坦层60,暴露出金属电极M的表面。连接电极90填充于第二过孔VIA2中与金属电极M连接,从而与第二驱动电极50连接。连接电极90可以与源极和漏极同层设置,并通过同一制程形成。但由于第二过孔VIA2的深度过大,连接电极90可以通过沉积多层金属来形成。连接电极90可以位于薄膜晶体管31远离第一驱动电极40的一侧,也可以位于薄膜晶体管31靠近第一驱动电极40的一侧。
B15:在薄膜晶体管31上形成第一钝化层70。
在步骤B15中,在第一钝化层70中开设两个开口,暴露出连接电极90和源极SE。
B16:在第一钝化层70上形成第一信号传输电极E1和第二信号传输电极E2,并将第一信号传输电极E1连接于薄膜晶体管31的源极SE,将第二信号传输电极E2连接于金属电极M。
在步骤B16中,在第一钝化层70上沉积金属电极,图案化所述金属电极形成第一信号传输电极E1和第二信号传输电极。第二信号传输电极E2可以与第一信号传输电极E1绝缘设置。第一信号传输电极E1通过过孔与源极SE连接。并且,VDD走线可以形成为网格状,以降低电压降(IR drop)。网格状不限于垂直的网格状、倾斜网格状或者曲线交织形成的网格状。第一信号传输电极E1可以采用金属材料制成。第二信号传输电极E2通过过孔与连接电极90连接。
B17:在第一信号传输电极E1和第二信号传输电极E2上形成第二钝化层80。
在第一信号传输电极E1和第二信号传输电极E2上形成第二钝化层80以保护第一信号传输电极E1和第二信号传输电极E2。并且,第二钝化层80中可以开设凹槽C,凹槽C暴露出第二信号传输电极E2的表面。暴露的第二信号传输电极E2的表面可以作为引脚,用来连接驱动组件D。在步骤B17后,获得本申请图2所示的显示装置。
显示装置的制造方法还可以包括绑定驱动组件D。
请参考图3,本申请第五实施方式的显示装置的制造方法与第四实施方式的步骤B11~B13、B17均相同,不同之处在于:
B14:在平坦层60上形成第一驱动电极40和连接电极90,将第一驱动电极40连接于第一电极211,将连接电极90连接于金属电极M。
在步骤B14中,漏极DE与第一驱动电极40同层设置,但不直接连接。
B15:在薄膜晶体管31上形成第一钝化层70。
在步骤B15中,在第一钝化层70中开设多个开口,暴露出连接电极90、源极SE、漏极DE和第一驱动电极40。
B16:在发光层20上形成第一信号传输电极E1和第二信号传输电极E2和桥接电极B,并将第一信号传输电极E1连接于薄膜晶体管31的源极SE,将第二信号传输电极E2连接于金属电极M,将桥接电极B连接漏极DE和第一驱动电极40。
请参考图4,本申请第六实施方式的显示装置的制造方法与第四实施方式的步骤B11~B13均相同,不同之处在于:
B14:在平坦层60上形成第一驱动电极40、第一信号传输电极E1以及第二信号传输电极E2,将第一驱动电极40连接于第一电极211,将第二信号传输电极E2连接于金属电极M。
可以理解,步骤B14中的第一驱动电极、第一信号传输电极E1以及第二信号传输电极E2可以与薄膜晶体管31的源极SE和漏极DE同层设置,也就是可以与薄膜晶体管31的源极SE和漏极DE在同一制程中形成。
具体地,在薄膜晶体管31的源极SE和漏极DE形成之前,在预定位置开设第一过孔VIA1,第一过孔VIA1贯穿层间绝缘层IL、第二栅极绝缘层GI2、第一栅极绝缘层GI1和部分平坦层60,暴露出第一电极211的表面。第一驱动电极40填充于第一过孔VIA1中与第一电极211连接。在预定位置开设第二过孔VIA2,第二过孔VIA2贯穿层间绝缘层IL、第二栅极绝缘层GI2、第一栅极绝缘层GI1、钝化层和部分平坦层60,暴露出金属电极M的表面。第二信号传输电极E2填充于第二过孔VIA2中与金属电极M连接,从而与第二驱动电极50连接。第二信号传输电极E2可以与源极和漏极同层设置,并通过同一制程形成。但由于第二过孔VIA2的深度过大,第二信号传输电极E2可以通过沉积多层金属来形成。在预定位置开设第三过孔VIA3,第三过孔VIA3贯穿层间绝缘层IL,暴露出第二栅极层GE2的表面,第一信号传输电极E1填充于第三过孔VIA3中与第二栅极层GE2连接。
B15:在薄膜晶体管31上形成第一钝化层70。
在步骤B15中,在第一钝化层70中开设两个开口,暴露出第二信号传输电极E2。
在本实施方式中,可以省略源漏极上方的金属电极M与第二钝化层80,节约成本。通过利用源极、第一信号传输电极E1与第二栅极形成三维网格的VDD走线结构,同样能够降低电压降。
可以理解,用于所述方法的步骤的上述顺序仅是为了进行说明,本发明的方法的步骤不限于以上具体描述的顺序,除非以其它方式特别说明。
以上对本申请实施方式提供了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施方式的说明只是用于帮助理解本申请。同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种显示装置,其特征在于,包括:
支撑基板;
发光芯片,所述发光芯片包括第一电极和第二电极,所述第一电极位于所述第二电极远离所述支撑基板的一侧;
薄膜晶体管,所述薄膜晶体管设置于所述发光芯片远离所述支撑基板的一侧,所述薄膜晶体管包括源极和漏极,所述漏极连接于所述第一电极;
第一信号传输电极,所述第一信号传输电极设置于所述发光芯片远离所述支撑基板的一侧且位于所述薄膜晶体管远离所述发光芯片的一侧,所述第一信号传输电极与所述源极连接;
第一驱动电极,所述第一驱动电极设置于所述发光芯片远离所述支撑基板的一侧,且与所述薄膜晶体管间隔设置,所述第一驱动电极连接于所述漏极和所述第一电极之间;
第二信号传输电极,所述第二信号传输电极设置于所述发光芯片远离所述支撑基板的一侧,所述第二信号传输电极连接于所述第二电极;
第二驱动电极,所述第二驱动电极设置于所述发光芯片靠近所述支撑基板的一侧,所述第二驱动电极连接于所述第二信号传输电极与所述第二电极之间;
连接电极,所述连接电极连接于所述第二信号传输电极与所述第二驱动电极之间。
2.如权利要求1所述的显示装置,其特征在于,所述第一驱动电极与所述漏极同层设置,并与所述漏极直接连接。
3.如权利要求1所述的显示装置,其特征在于,所述显示装置还包括桥接电极,所述桥接电极与所述第一信号传输电极同层设置,所述桥接电极连接所述漏极与所述第一驱动电极。
4.如权利要求1所述的显示装置,其特征在于,所述薄膜晶体管还包括第一栅极以及第二栅极,所述第二栅极设置于所述第一栅极远离所述发光芯片的一侧,所述源极和所述漏极设置于所述第二栅极远离所述发光芯片的一侧,所述第一信号传输电极与所述源极同层设置,所述第一信号传输电极连接于所述源极与所述第二栅极之间。
5.如权利要求4所述的显示装置,其特征在于,所述第二信号传输电极设置于所述薄膜晶体管远离所述发光芯片的一侧;或者
所述第二信号传输电极与所述源极同层设置。
6.如权利要求1所述的显示装置,其特征在于,所述第二驱动电极对应于所述第二电极设置,所述第二驱动电极为透明电极,所述显示装置包括金属电极,所述金属电极设置于所述支撑基板与所述发光芯片之间,所述金属电极中开设有开口,所述第二驱动电极设置于所述开口内,并与所述金属电极电连接,所述显示装置包括连接电极,所述连接电极连接于所述第二信号传输电极与所述金属电极之间。
7.如权利要求6所述的显示装置,其特征在于,所述薄膜晶体管包括有源层,所述有源层在所述金属电极所在平面上的正投影与所述金属电极重叠。
8.如权利要求1所述的显示装置,其特征在于,所述第二信号传输电极与所述第一信号传输电极同层设置。
9.如权利要求1所述的显示装置,其特征在于,所述显示装置包括平坦层,所述平坦层设置于所述发光芯片与所述薄膜晶体管之间,所述平坦层封装所述发光芯片。
10.如权利要求1所述的显示装置,其特征在于,所述显示装置还包括驱动组件,所述驱动组件设置于所述薄膜晶体管远离所述发光芯片的一侧,并与所述薄膜晶体管连接。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111508895.6A CN114203733B (zh) | 2021-12-10 | 2021-12-10 | 显示装置及其制造方法 |
PCT/CN2021/138928 WO2023103022A1 (zh) | 2021-12-10 | 2021-12-16 | 显示装置及其制造方法 |
US17/623,203 US20240030231A1 (en) | 2021-12-10 | 2021-12-16 | Display device and method for fabricating same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111508895.6A CN114203733B (zh) | 2021-12-10 | 2021-12-10 | 显示装置及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114203733A CN114203733A (zh) | 2022-03-18 |
CN114203733B true CN114203733B (zh) | 2023-07-25 |
Family
ID=80652281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111508895.6A Active CN114203733B (zh) | 2021-12-10 | 2021-12-10 | 显示装置及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240030231A1 (zh) |
CN (1) | CN114203733B (zh) |
WO (1) | WO2023103022A1 (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112394827A (zh) * | 2019-08-12 | 2021-02-23 | 乐金显示有限公司 | 触摸显示装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101476207B1 (ko) * | 2012-06-08 | 2014-12-24 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
CN103855179A (zh) * | 2012-12-03 | 2014-06-11 | 孙润光 | 一种无机发光二极管显示器件结构 |
CN107123656B (zh) * | 2017-07-03 | 2019-12-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
KR101902566B1 (ko) * | 2017-07-25 | 2018-09-28 | 엘지디스플레이 주식회사 | 발광 표시 장치 및 이의 제조 방법 |
CN107425041B (zh) * | 2017-07-27 | 2020-01-31 | 上海天马微电子有限公司 | 一种触控显示面板、装置及制作方法 |
CN109427843A (zh) * | 2017-08-22 | 2019-03-05 | 上海和辉光电有限公司 | 一种显示面板及其制备方法、显示装置 |
CN108183117A (zh) * | 2017-12-26 | 2018-06-19 | 深圳市华星光电技术有限公司 | 微型发光二极管显示面板及其制作方法 |
CN108493209B (zh) * | 2018-05-24 | 2020-06-23 | 京东方科技集团股份有限公司 | 一种显示基板、显示装置以及显示基板的制作方法 |
CN109904186B (zh) * | 2019-02-28 | 2021-10-29 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
CN110459568B (zh) * | 2019-08-14 | 2022-07-12 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及显示装置 |
CN111668242A (zh) * | 2020-07-02 | 2020-09-15 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
CN113948626A (zh) * | 2020-07-17 | 2022-01-18 | 深圳市柔宇科技股份有限公司 | 显示装置、显示屏和显示装置的制作方法 |
CN113571541A (zh) * | 2021-07-07 | 2021-10-29 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
-
2021
- 2021-12-10 CN CN202111508895.6A patent/CN114203733B/zh active Active
- 2021-12-16 WO PCT/CN2021/138928 patent/WO2023103022A1/zh active Application Filing
- 2021-12-16 US US17/623,203 patent/US20240030231A1/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112394827A (zh) * | 2019-08-12 | 2021-02-23 | 乐金显示有限公司 | 触摸显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114203733A (zh) | 2022-03-18 |
WO2023103022A1 (zh) | 2023-06-15 |
US20240030231A1 (en) | 2024-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10573632B2 (en) | Method of manufacturing display module using LED | |
US10720558B2 (en) | Light emitting diode chip and apparatus with reduced screen defect | |
CN109786421B (zh) | 一种显示装置、显示背板及制作方法 | |
US10741612B2 (en) | Display device and method for manufacturing the same | |
KR20180081378A (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
US10483253B1 (en) | Display with embedded pixel driver chips | |
KR102206782B1 (ko) | 디스플레이 장치 | |
CN209016060U (zh) | 有机发光二极管阵列基板及电子装置 | |
KR20180086003A (ko) | 반도체 발광소자를 이용한 디스플레이 장치 | |
KR20200002733A (ko) | 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법 | |
CN113748518B (zh) | 显示基板及其制作方法、显示装置 | |
KR20190099149A (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 | |
WO2019041954A1 (zh) | 显示面板及其制备方法、显示装置 | |
CN114613743A (zh) | 微发光二极管显示面板及其制备方法、显示装置 | |
WO2021254049A1 (zh) | 显示基板和显示装置 | |
US20220173087A1 (en) | Display panel and fabrication method thereof, and display device | |
WO2021189480A1 (zh) | 显示基板及其制备方法、显示装置 | |
CN114203733B (zh) | 显示装置及其制造方法 | |
CN116344700A (zh) | 顶部发光型电致发光显示器 | |
CN115668346A (zh) | 显示基板及其制备方法、显示装置 | |
CN114171552A (zh) | 显示基板及其制造方法和显示装置 | |
WO2024000292A1 (zh) | 显示基板及显示装置 | |
WO2021232238A1 (zh) | 显示基板及其制造方法、显示面板和显示装置 | |
WO2023155687A1 (zh) | 显示面板、其制备方法及显示装置 | |
US20240222343A1 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |