CN114171501A - 一种射频半导体器件结构及其制造方法 - Google Patents

一种射频半导体器件结构及其制造方法 Download PDF

Info

Publication number
CN114171501A
CN114171501A CN202010947697.9A CN202010947697A CN114171501A CN 114171501 A CN114171501 A CN 114171501A CN 202010947697 A CN202010947697 A CN 202010947697A CN 114171501 A CN114171501 A CN 114171501A
Authority
CN
China
Prior art keywords
layer
radio frequency
microwave absorbing
microwave
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010947697.9A
Other languages
English (en)
Inventor
黄河
向阳辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Ningbo Co ltd Shanghai Branch
Original Assignee
Smic Ningbo Co ltd Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smic Ningbo Co ltd Shanghai Branch filed Critical Smic Ningbo Co ltd Shanghai Branch
Priority to CN202010947697.9A priority Critical patent/CN114171501A/zh
Priority to PCT/CN2021/113275 priority patent/WO2022052761A1/zh
Publication of CN114171501A publication Critical patent/CN114171501A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及一种射频半导体器件结构及其制造方法,其中,射频半导体器件结构包括:基板,所述基板的第一表面为半导体层;第一射频元件,位于所述半导体层;介质层,位于所述半导体层上、覆盖所述第一射频元件;第一微波吸收层,设置于所述第一射频元件的上方;和/或,第二微波吸收层,设置于所述第一射频元件的下方;和/或,第三微波吸收层,设置于相邻所述第一射频元件之间。本发明的第一微波吸收层、第二微波吸收层和第三微波吸收层能够吸收射频器件产生的电磁波,进而减少射频器件之间或射频器件与半导体衬底之间的电磁耦合。

Description

一种射频半导体器件结构及其制造方法
技术领域
本发明涉及半导体器件制造领域,尤其涉及一种射频半导体器件结构及其制造方法。
背景技术
集成器件通常形成在晶片形式的衬底上,晶片主要用作制造该器件的支撑物。集成器件的上表面和外周被介质层包裹,以隔离构成集成器件的微器件单元及互连线,随着半导体器件集成度的提高,尤其是射频器件,射频器件处理频率在大约3kHz与300GHz之间的信号,其应用尤其属于电信领域。射频器件与衬底之间,相邻射频器件之间,以及射频器件与其他器件或互连线之间的电磁耦合对器件性能的影响随着频率的升高越来越明显。
因此,如何减少射频器件的电磁耦合是目前面临的主要问题。
发明内容
本发明的目的在于提供一种半导体器件结构及其制造方法,能够解决射频器件之间或射频器件与衬底之间存在电磁耦合的问题。
为了实现上述目的,本发明提供一种射频半导体器件结构,包括:
基板,所述基板的第一表面为半导体层;第一射频元件,位于所述半导体层;
介质层,位于所述半导体层上、覆盖所述第一射频元件;
第一微波吸收层,设置于所述第一射频元件的上方;和/或,第二微波吸收层,设置于所述第一射频元件的下方;和/或,第三微波吸收层,设置于相邻所述第一射频元件之间。
本发明还提供一种射频半导体器件结构的制造方法,包括:
提供基板,所述基板的第一表面为半导体层;
在所述半导体层上形成第一射频元件;
形成第一介质层,在所述第一介质层中形成第一互连结构,连接所述第一射频元件;
在所述第一介质层上形成第二介质层以及位于所述第二介质层中的第一微波吸收层;
和/或,在所述衬底层形成第二微波吸收层;
和/或,在相邻所述第一射频元件之间形成第三微波吸收层。
本发明的有益效果在于:
在第一射频元件的上方设置第一微波吸收层,和/或在第一射频元件的下方设置第二微波吸收层,和/或在第一射频元件之间设置第三微波吸收层,第一/第二/第三微波吸收层可以从不同的方向吸收第一射频元件产生的电磁波,减少第一射频元件与其他电子器件或半导体材料产生的电磁耦合作用。
进一步地,第一微波吸收层位于所述第一射频元件和所述第二射频元件之间,可以减少第一射频元件和所述第二射频元件之间产生的电磁耦合。
进一步地,衬底层为半导体材料,在衬底层中设置第二微波吸收层,或在衬底层的背面设置第二微波吸收层,可以减少第一射频元件与衬底层之间的电磁耦合,减少电磁波辐射,减少电能损耗。
进一步地,第一/第二微波吸收层在衬底层表面方向上的投影包围第一射频元件在衬底层表面方向上的投影,能够更大程度地减少第一射频元件与其他电子器件或半导体材料之间的电磁耦合。
进一步地,第一/第二/第三微波吸收层可以为单层也可以为多层,当为多层时,可以达到更好的吸波效果,当为单层时,方便制造工艺。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本发明实施例1的射频半导体器件结构的示意图。
图2至图8示出了本发明实施例2的射频半导体器件结构的制造方法不同步骤中对应的结构示意图。
附图标记说明:
20-衬底层;21-绝缘层;22-半导体层;10-1-第一射频元件;10-2-第二射频元件;23-介质层;23-1-第一介质层;23-2-第二介质层;23-3-第三介质层;24-第一互连结构;25-第一凹槽;30-1-第一微波吸收层;30-2-第二微波吸收层;30-3-第三微波吸收层;40-浅沟槽隔离结构;41-绝缘介质。
具体实施方式
以下结合附图和具体实施例对本发明的射频半导体器件结构及其制造方法作进一步详细说明。根据下面的说明和附图,本发明的优点和特征将更清楚,然而,需说明的是,本发明技术方案的构思可按照多种不同的形式实施,并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换,例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同,虽然在所有附图中都可轻易辨认出这些构件,但为了使附图的说明更为清楚,本说明书不会将所有相同构件的标号标于每一图中。
实施例1
本发明实施例1提供了一种射频半导体器件结构,图1为本发明实施例1的射频半导体器件结构的示意图,请参考图1,所述射频半导体器件结构包括:
基板,所述基板的第一表面为半导体层22;
第一射频元件10-1,位于所述半导体层22;
介质层23,位于所述半导体层22上、覆盖所述第一射频元件10-1;
第一微波吸收层30-1,设置于所述第一射频元件10-1的上方;和/或,第二微波吸收层30-2,设置于所述第一射频元件10-1的下方;和/或,第三微波吸收层30-3,设置于相邻所述第一射频元件10-1之间。
第一微波吸收层可以隔断器件与其顶部其他器件及互连线的电磁耦合作用;第二微波吸收层可以隔断器件与半导体衬底的电磁耦合作用,第三微波吸收层可以隔断器件间的电磁耦合作用。
本实施例中,基板为从下至上包括依次叠置的衬底层20、绝缘层21和所述半导体层22,如SOI衬底,即衬底层20的材料为硅,绝缘层21的材质为氧化硅,半导体层22的材质也为硅,半导体层22具体为单晶硅。在其它实施例中,衬底层20或半导体层22的材质还可以是其它半导体材料,如锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体。衬底层20也可以是非半导体材料,如为氧化铝等的陶瓷基底、石英或玻璃基底等。绝缘层21的材质还可以是其它在半导体工艺中常用的绝缘材料,如硅的氮化物或硅的氮氧化物。在其它实施例中,基板也可以其它结构,如第一表面为半导体层,第一表面下方为介质层。
本实施例中,衬底层20的材质为阻值大于10KOhm.cm的P型硅。选择高阻值的原因为:当衬底层20上方的第一射频元件10-1通有交流电时,交流电产生电磁波,电磁波辐射损耗一部分电能,在低频条件下,辐射损耗较小,但是在高频条件下,辐射损耗增多,采用高阻值的材料,可以减少电磁波辐射,减少电能损耗。
半导体层22中形成有第一射频元件10-1。本实施例中,具体为,第一射频元件10-1的下半部分位于半导体层22中,第一射频元件10-1的上半部分位于介质层23中,即介质层23位于半导体层22上,遮盖第一射频元件10-1。在另一个实施例中,第一射频元件可以全部位于半导体层中。介质层23的材料包括:二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)和氮化铝(AlN)的一种或几种组合。第一射频元件10-1包括二极管、三极管、MOS管至少其中之一。本实施例中,第一射频元件10-1为MOS管,MOS管的源极和漏极位于半导体层22中,MOS管的栅极位于半导体层22上方的介质层23中。本实施例中,第一射频元件10-1还包括分别连接源极、漏极和栅极的第一互连结构24。
参考图1,本实施例中,射频半导体器件结构包括设置于第一射频元件10-1上方的第一微波吸收层30-1,第一微波吸收层30-1具体位于介质层23中,还包括位于第一射频元件10-1下方的第二微波吸收层30-2,第二微波吸收层30-2具体位于衬底层20中。在其它实施例中,第二微波吸收层30-1还可以位于绝缘层21中,或者位于衬底层20的背面,或者衬底层20为所述第二微波吸收层。应该理解,第一微波吸收层30-1和第二微波吸收层30-2分别位于第一射频元件10-1的上方和下方,其目的是吸收第一射频器件10-1产生的电磁波,对其具体位于哪一层中并不做限定,如第一射频器件10-1的上方或者下方还形成有其它的结构层,第一微波吸收层30-1、第二微波吸收层30-2也可以设置于相应的结构层中。
本实施例中,为了更好的吸收电磁波,第一微波吸收层30-1和第二微波吸收层30-2在衬底层20表面方向上的投影包围第一射频器件10-1在衬底层表面方向上的投影。在其它实施例中,第一射频器件10-1的投影也可以不完全包围第一或第二微波吸收层的投影,在第一射频器件10-1产生电磁波较多的区域设置第一微波吸收层或第二微波吸收层。
在衬底层20中设置第二微波吸收层30-2,或在衬底层的背面设置第二微波吸收层30-2,可以隔断第一射频元件10-1与衬底层20之间的电磁耦合,减少电磁波辐射,减少电能损耗。
本实施例中,相邻所述第一射频元件(本实施例中为MOS管,还可以是其它晶体管)之间具有浅沟槽隔离结构,所述浅沟槽隔离结构中设置有所述第三微波吸收层30-3。所述浅沟槽隔离结构位于所述半导体层22,包括:沟槽,位于所述沟槽中的绝缘介质41,所述第三微波吸收层30-3嵌入所述绝缘介质41中,第三微波吸收层30-3可以被绝缘介质41从四周包裹,第三微波吸收层30-3的上表面也可以不覆盖绝缘介质41,而是被其它介质层覆盖。图1示出了两个MOS管结构,相邻的两个MOS管结构之间设有浅沟槽隔离结构,两个MOS管之间的浅沟槽隔离结构设置有两个第三微波吸收层30-3,每个MOS管的源极和漏极的外部均设有第三微波吸收层30-3。在其它实施例中,两个第一射频元件之间可以设置一个第三微波吸收层30-3。在水平方向上,相邻的两个第一射频元件10-1之间设置第三微波吸收层30-3,可以隔断相邻第一射频元件10-1之间的电磁耦合。
本实施例中,射频半导体器件结构还包括第二射频元件10-2,位于所述第一射频元件10-1上方、所述介质层23中,所述第一微波吸收层30-1位于所述第一射频元件10-1和所述第二射频元件10-2之间。第二射频元件10-2包括电容、电感以及电阻至少其中之一。在第一射频元件10-1和第二射频元件10-2之间设置第一微波吸收层30-1,可以隔断第一射频元件10-1与第二射频元件10-2之间的电磁耦合。
第一微波吸收层30-1或所述第二微波吸收层30-2或所述第三微波吸收层30-3的材料包括:热塑性树脂以及分布于所述热塑性树脂中的电磁波吸收颗粒。本实施例中,所述热塑性树脂包括聚氨酯丙烯酸树脂、聚酰亚胺树脂,聚苯并噁唑树脂,苯并环丁烯树脂。所述电磁波吸收颗粒包括:多孔玻璃状碳球、非晶钛陶瓷颗粒、羰基铁颗粒、细碳颗粒,碳与金属颗粒的混合物,碳化硅-碳,四氧化三铁空心球,石墨烯-羰基铁粉与四氧化三铁的混合物颗粒。其中碳与金属颗粒的混合物中的所述金属颗粒包括铜颗粒、铝颗粒、Co颗粒、Fe-Co合金颗粒、Ni颗粒、Fe-Ni合金颗粒、Fe颗粒至少其中之一,或者它们的任意组合。
所述第一微波吸收层30-1为单层;或,为至少两层,相邻两层第一微波吸收层30-1接触或者相互隔开,每层所述第一微波吸收层的材料相同或不同;和/或,所述第二微波吸收层30-2为单层;或,至少为两层,相邻两层第二微波吸收层接触或者相互隔开,每层所述第二微波吸收层的材料相同或不同;和/或,所述第三微波吸收层30-3为单层;或,至少为两层,相邻两层第三微波吸收层接触或者相互隔开,每层所述第三微波吸收层的材料相同或不同。第一微波吸收层30-1和/或所述第二微波吸收层30-2的总的厚度为0.5微米-50微米,如1微米、10微米、20微米等。
所述第一微波吸收层30-1和/或所述第二微波吸收层30-2和/或所述第三微波吸收层30-3吸收的电磁波频率范围为300kHz~300GHz,如1MHz、100MHz、1GHz等。
实施例2
本发明实施例2提供了一种射频半导体器件结构的制造方法,包括:
S01:提供基板,所述基板的第一表面为半导体层;
S02:在所述半导体层上形成第一射频元件;
S03:形成第一介质层,在所述第一介质层中形成第一互连结构,连接所述第一射频元件;
S04:在所述第一介质层上形成第二介质层以及位于所述第二介质层中的第一微波吸收层;和/或,在所述衬底层形成第二微波吸收层;和/或,在相邻所述第一射频元件之间形成第三微波吸收层。
步骤S0N不代表先后顺序。
下面请参考图2至图8对所述射频半导体器件结构的制造方法进行阐述,图2至图8是本实施例中射频半导体器件结构的制造方法各步骤对应的结构示意图。
参考图2,本实施例中,基板从下至上包括依次叠置的衬底层20、绝缘层21和所述半导体层22。本实施例中基板具体为SOI衬底,即衬底层20的材料为硅,绝缘层21的材质为氧化硅,半导体层22的材质也为硅,具体为单晶硅。在其它实施例中,衬底层20、绝缘层21和半导体层22的材质参照实施例1中的相关描述,此处不再赘述。
参考图3,本实施例中,还包括在衬底层20中形成第二微波吸收层30-2,形成方法为:在所述衬底层20的背面涂覆第二微波吸收材料层,对第二微波吸收材料层进行光照或加热固化,形成所述第二微波吸收层30-2;或,从所述衬底层20的背面形成第二凹槽,涂覆第二微波吸收材料层填充所述第二凹槽,去除位于所述第二凹槽外的第二微波吸收材料层,剩余所述第二凹槽中的第二微波吸收材料层作为所述第二微波吸收层30-2。第二微波吸收层30-2可以暴露在衬底层20的背面,还可以在形成完第二微波吸收层30-2后,在衬底层20的背面、第二微波吸收层30-2的表面形成与衬底层20材料一致的材料层,以覆盖第二微波吸收层30-2。
第二微波吸收材料层的材料参照实施例1,此处不再赘述。根据第二微波吸收材料层的材料采用相应的工艺,使第二微波吸收材料层固化成片状。如对第二微波吸收材料层进行光照或加热固化。当第二微波吸收材料层形成在第二凹槽中时,在固化第二微波吸收材料层之前或之后,去除位于所述第二凹槽外的第二微波吸收材料层,剩余所述第二凹槽中的第二微波吸收材料层作为所述第二微波吸收层30-2。可以通过干法刻蚀工艺在衬底层20的背面形成第二凹槽。
参考图4,在所述半导体层22上形成第一射频元件10-1,本实施例中第一射频元件10-1为MOS管,MOS管的源极和漏极形成在半导体层22中,MOS管的栅极形成在半导体层22的表面上方。在其他实施例中,第一射频元件还可以为二极管或三极管。
本实施例中,在形成MOS管之前,先在半导体层22中形成浅沟槽隔离结构,以电隔离相邻的两个MOS管,所述浅沟槽隔离结构包括:沟槽,位于所述沟槽中的绝缘介质41。本实施例中,还包括在绝缘介质41中形成第三微波吸收层30-3,第三微波吸收层30-3可以被绝缘介质41从四周包裹,本实施例中,第三微波吸收层30-3的上表面未覆盖绝缘介质41,在后续工艺形成第一介质层时,第一介质层覆盖第三微波吸收层的上表面。在本实施例中,在浅沟槽隔离结构中形成第三微波吸收层的方法为:通过刻蚀工艺在半导体层中形成沟槽,利用热氧化的方式或者沉积的方式在沟槽的底面和侧壁形成氧化层,氧化层并不填满沟槽,之后在形成有氧化层的沟槽中填充第三微波吸收层。在另一个实施例中,在浅沟槽隔离结构中形成第三微波吸收层的方法为:通过刻蚀工艺在半导体层中形成沟槽,在沟槽中填充绝缘材料,在绝缘材料中形成凹槽,在凹槽中形成第三微波吸收层,再在第三微波吸收层上形成绝缘材料,以覆盖第三微波吸收层,绝缘材料将第三微波吸收层包裹在内,绝缘材料构成绝缘介质,绝缘介质的上表面与半导体层的上表面齐平。
参考图5,在半导体层22和第一射频元件10-1上形成第一介质层23-1,在所述第一介质层23-1中形成第一互连结构24,连接所述第一射频元件10-1。
首先通过物理气相沉积或化学气相沉积的方法形成第一介质层23-1,覆盖半导体层22和第一射频元件10-1。第一介质层23-1的材料包括:二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)和氮化铝(AlN)的一种或几种组合。再在MOS管的源极、漏极和栅极对应区域的上方形成贯穿第一介质层23-1的且彼此分离的通孔,可以通过干法刻蚀工艺形成通孔,干法刻蚀工艺包括但不限于反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀。通孔的底部暴露出源极、漏极和栅极,在通孔及通孔的外周区域形成导电材料,图形化导电材料形成第一互连结构24。导电材料由钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钽(Ta)、铂(Pt)、钌(Ru)、铑(Rh)、铱(Ir)、铬(Cr)、钛(Ti)、金(Au)、锇(Os)、铼(Re)、钯(Pd)等金属中一种制成或由上述金属形成的叠层制成。
参考图6和图7,在所述第一介质层23-1上形成第二介质层以及位于所述第二介质层中的第一微波吸收层30-1。
本实施例中,在所述第一介质层23-1上形成第二介质层23-2以及位于所述第二介质层23-2中的第一微波吸收层30-1的步骤包括:形成具有第一凹槽25的第二介质层23-2;涂覆第一微波吸收材料层填充所述第一凹槽25、覆盖所述第二介质层23-2;进行光照或加热固化所述第一微波吸收材料层30-1;去除位于所述第一凹槽25外的第一微波吸收材料层,剩余所述第一凹槽25中的第一微波吸收材料层作为所述第一微波吸收层30-1。
参考图6,形成具有第一凹槽25的第二介质层23-2的方法为:通过沉积工艺形成介质材料,覆盖第一介质层23-1和第一互连结构,通过干法刻蚀工艺在介质材料中形成第一凹槽25,第一凹槽25位于第一互连结构和第一射频元件10-1的上方。本实施例中,为了更好的吸收电磁波,第一凹槽25在衬底层20表面方向上的投影包围第一射频元件10-1在衬底层20表面方向上的投影。第二介质层23-2的材料参照第一介质层23-1的材料。
参考图7,涂覆第一微波吸收材料层填充所述第一凹槽、覆盖所述第二介质层。第一微波吸收材料层的材料参照实施例1,此处不再赘述。根据第一微波吸收材料层的材料采用相应的工艺,使第一微波吸收材料层固化成片状。如对第一微波吸收材料层进行光照或加热固化。在固化第一微波吸收材料层之前或之后,去除位于所述第一凹槽外的第一微波吸收材料层,剩余所述第一凹槽中的第一微波吸收材料层作为所述第一微波吸收层30-1。
参考图8,本实施例中,还包括在第二介质层23-2上形成第三介质层23-3以及位于第三介质层中的第二射频元件10-2,第二射频元件10-2包括电容、电感以及电阻至少其中之一。第二射频元件10-2位于第一微波吸收层30-1的上方,第一微波吸收层30-1可以减少第一射频元件10-1和所述第二射频元件10-2之间产生的电磁耦合。
第一微波吸收层30-1、第二微波吸收层30-2或三微波吸收层30-3可以为单层也可以为多层,当为多层时,分步形成每一层,多层结构可以达到更好的吸波效果,当为单层时,方便制造工艺。第一微波吸收层30-1、第二微波吸收层30-2或三微波吸收层30-3的厚度为0.5微米-50微米,如2微米、8微米、30微米等。
需要说明的是,本说明书中的各个实施例均采用相关的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于方法实施例而言,由于其基本相似于结构实施例,所以描述的比较简单,相关之处参见结构实施例的部分说明即可。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (28)

1.一种射频半导体器件结构,其特征在于,包括:
基板,所述基板的第一表面为半导体层;
第一射频元件,位于所述半导体层;
介质层,位于所述半导体层上、覆盖所述第一射频元件;
第一微波吸收层,设置于所述第一射频元件的上方;和/或,第二微波吸收层,设置于所述第一射频元件的下方;和/或,第三微波吸收层,设置于相邻所述第一射频元件之间。
2.根据权利要求1所述的射频半导体器件结构,其特征在于,所述基板从下至上包括依次叠置的衬底层、绝缘层和所述半导体层。
3.根据权利要求1所述的射频半导体器件结构,其特征在于,所述第一微波吸收层或所述第二微波吸收层或所述第三微波吸收层的材料包括:热塑性树脂以及分布于所述热塑性树脂中的电磁波吸收颗粒。
4.根据权利要求3所述的射频半导体器件结构,其特征在于,所述热塑性树脂包括:聚氨酯丙烯酸树脂、聚酰亚胺树脂、聚苯并噁唑树脂或苯并环丁烯树脂。
5.根据权利要求3所述的射频半导体器件结构,其特征在于,所述电磁波吸收颗粒包括:多孔玻璃状碳球、非晶钛陶瓷颗粒、羰基铁颗粒、细碳颗粒,碳与金属颗粒的混合物,碳化硅-碳,四氧化三铁空心球,石墨烯-羰基铁粉与四氧化三铁的混合物颗粒。
6.根据权利要求5所述的射频半导体器件结构,其特征在于,所述金属颗粒包括铜颗粒、铝颗粒、Co颗粒、Fe-Co合金颗粒、Ni颗粒、Fe-Ni合金颗粒、Fe颗粒至少其中之一,或者它们的任意组合。
7.根据权利要求1所述的射频半导体器件结构,其特征在于,所述第一微波吸收层为单层;或,为至少两层,相邻两层第一微波吸收层接触或者相互隔开,每层所述第一微波吸收层的材料相同或不同;
和/或,所述第二微波吸收层为单层;或,至少为两层,相邻两层第二微波吸收层接触或者相互隔开,每层所述第二微波吸收层的材料相同或不同;
和/或,所述第三微波吸收层为单层;或,至少为两层,相邻两层第三微波吸收层接触或者相互隔开,每层所述第三微波吸收层的材料相同或不同。
8.根据权利要求1所述的射频半导体器件结构,其特征在于,还包括:第二射频元件,位于所述第一射频元件上方、所述介质层中;
所述第一微波吸收层位于所述第一射频元件和所述第二射频元件之间。
9.根据权利要求1所述的射频半导体器件结构,其特征在于,
相邻所述第一射频元件之间具有浅沟槽隔离结构,所述浅沟槽隔离结构中设置有所述第三微波吸收层;
所述浅沟槽隔离结构位于所述半导体层,包括:沟槽,位于所述沟槽中的绝缘介质,所述第三微波吸收层嵌入所述绝缘介质中。
10.根据权利要求9所述的射频半导体器件结构,其特征在于,所述第一射频元件包括:晶体管,相邻所述晶体管之间设置有浅沟槽隔离结构;
相邻所述晶体管之间的浅沟槽隔离结构设置有所述第三微波吸收层。
11.根据权利要求1所述的射频半导体器件结构,其特征在于,所述第一微波吸收层位于所述介质层中。
12.根据权利要求2所述的射频半导体器件结构,其特征在于,所述第二微波吸收层位于所述绝缘层中,或,位于所述衬底层中或位于所述衬底背面,或,所述衬底层为所述第二微波吸收层。
13.根据权利要求1所述的射频半导体器件结构,其特征在于,所述第一微波吸收层和/或所述第二微波吸收层和/或所述第三微波吸收层吸收的电磁波频率范围300kHz~300GHz。
14.根据权利要求2所述的射频半导体器件结构,其特征在于,所述第一微波吸收层或所述第二微波吸收层在所述衬底层表面方向上的投影与所述第一射频器件在所述衬底层上的投影设有重叠的部分。
15.根据权利要求2所述的射频半导体器件结构,其特征在于,所述第一微波吸收层或所述第二微波吸收层在所述衬底层表面方向上的投影包围所述第一射频器件在所述衬底层表面方向上的投影。
16.根据权利要求1所述的射频半导体器件结构,其特征在于,所述第一射频元件包括:二极管、三极管、MOS管至少其中之一。
17.根据权利要求8所述的射频半导体器件结构,其特征在于,所述第二射频元件包括:电容、电感以及电阻至少其中之一。
18.根据权利要求1所述的射频半导体器件结构,其特征在于,所述第一微波吸收层和/或所述第二微波吸收层的厚度为0.5微米-50微米。
19.根据权利要求2所述的射频半导体器件结构,其特征在于,所述半导体层为单晶硅层,所述衬底层为硅层,所述绝缘层为氧化硅。
20.一种射频半导体器件结构的制造方法,其特征在于,包括:
提供基板,所述基板的第一表面为半导体层;
在所述半导体层上形成第一射频元件;
形成第一介质层,在所述第一介质层中形成第一互连结构,连接所述第一射频元件;
在所述第一介质层上形成第二介质层以及位于所述第二介质层中的第一微波吸收层;
和/或,在所述第一射频元件下方的所述基板中形成第二微波吸收层;
和/或,在相邻所述第一射频元件之间形成第三微波吸收层。
21.根据权利要求20所述的半导体器件结构的制造方法,其特征在于,所述基板从下至上包括依次叠置的衬底层、绝缘层和所述半导体层,所述第二微波吸收层位于所述衬底层中。
22.根据权利要求20所述的半导体器件结构的制造方法,其特征在于,所述微波吸收层包括:热塑性树脂及分布于所述热塑性树脂中的微波吸收颗粒。
23.根据权利要求20所述的半导体器件结构的制造方法,其特征在于,
在所述第一介质层上形成第二介质层以及位于所述第二介质层中的第一微波吸收层的步骤包括:
形成具有第一凹槽的第二介质层;
涂覆第一微波吸收材料层填充所述第一凹槽、覆盖所述第二介质层;
进行光照或加热固化所述第一微波吸收材料层;
去除位于所述第一凹槽外的第一微波吸收材料层,剩余所述第一凹槽中的第一微波吸收材料层作为所述第一微波吸收层。
24.根据权利要求21所述的半导体器件结构的制造方法,其特征在于,在所述衬底层形成第二微波吸收层包括:
在所述衬底层的背面涂覆第二微波吸收材料层,对第二微波吸收材料层进行光照或加热固化,形成所述第二微波吸收层;
或,从所述衬底层的背面形成第二凹槽,涂覆第二微波吸收材料层填充所述第二凹槽,去除位于所述第二凹槽外的第二微波吸收材料层,剩余所述第二凹槽中的第二微波吸收材料层作为所述第二微波吸收层。
25.根据权利要求20所述的半导体器件结构的制造方法,其特征在于,在相邻所述第一射频元件之间形成第三微波吸收层包括:在相邻的所述第一射频元件之间形成浅沟槽隔离结构;所述浅沟槽隔离结构位于所述半导体层,包括:沟槽,位于所述沟槽中的绝缘介质,在所述绝缘介质中形成所述第三微波吸收层。
26.根据权利要求20所述的半导体器件结构的制造方法,其特征在于,所述热塑性树脂包括:聚氨酯丙烯酸树脂、聚酰亚胺树脂、聚苯并噁唑树脂或苯并环丁烯树脂,所述电磁波吸收颗粒包括:多孔玻璃状碳球、非晶钛陶瓷颗粒、羰基铁颗粒、细碳颗粒,碳与金属颗粒的混合物,碳化硅-碳,四氧化三铁空心球,石墨烯-羰基铁粉与四氧化三铁的混合物颗粒。
27.根据权利要求26所述的半导体器件结构的制造方法,其特征在于,所述金属颗粒包括铜颗粒、铝颗粒、Co颗粒、Fe-Co合金颗粒、Ni颗粒、Fe-Ni合金颗粒、Fe颗粒至少其中之一,或者它们的任意组合。
28.根据权利要求21所述的半导体器件结构的制造方法,其特征在于,所述第一微波吸收层和/或所述第二微波吸收层在所述衬底层表面方向上的投影包围所述第一射频器件在所述衬底层表面方向上的投影。
CN202010947697.9A 2020-09-10 2020-09-10 一种射频半导体器件结构及其制造方法 Pending CN114171501A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010947697.9A CN114171501A (zh) 2020-09-10 2020-09-10 一种射频半导体器件结构及其制造方法
PCT/CN2021/113275 WO2022052761A1 (zh) 2020-09-10 2021-08-18 一种射频半导体器件结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010947697.9A CN114171501A (zh) 2020-09-10 2020-09-10 一种射频半导体器件结构及其制造方法

Publications (1)

Publication Number Publication Date
CN114171501A true CN114171501A (zh) 2022-03-11

Family

ID=80475596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010947697.9A Pending CN114171501A (zh) 2020-09-10 2020-09-10 一种射频半导体器件结构及其制造方法

Country Status (2)

Country Link
CN (1) CN114171501A (zh)
WO (1) WO2022052761A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8335084B2 (en) * 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
CN101964340A (zh) * 2009-07-23 2011-02-02 华为技术有限公司 功放封装装置及基站设备
US8647752B2 (en) * 2010-06-16 2014-02-11 Laird Technologies, Inc. Thermal interface material assemblies, and related methods
CN106783805A (zh) * 2017-03-13 2017-05-31 中国科学院微电子研究所 射频多芯片封装及屏蔽电路
US10600746B2 (en) * 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors

Also Published As

Publication number Publication date
WO2022052761A1 (zh) 2022-03-17

Similar Documents

Publication Publication Date Title
US10559743B2 (en) Backside integration of RF filters for RF front end modules and design structure
TWI247563B (en) Interposer and method of making same
DE112012004106B4 (de) Verfahren zum Bonden eines Substrats
TWI514442B (zh) 單一光罩通道之方法與裝置
US9172025B2 (en) Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure
WO2000007218A2 (en) Method for manufacturing a semiconductor device having a metal layer floating over a substrate
US6355981B1 (en) Wafer fabrication of inside-wrapped contacts for electronic devices
US11296023B2 (en) Semiconductor device and method of fabricating the same
US10177000B2 (en) Semiconductor structures having low resistance paths throughout a wafer
JPS61111574A (ja) モノリシツク半導体構造とその製法
US5880517A (en) Microwave power transistor having matched impedance with integrated DC blocking capacitor and manufacturing method therefor
CN114171501A (zh) 一种射频半导体器件结构及其制造方法
TWI783279B (zh) 鋁基氮化鎵積體電路
US6518141B2 (en) Method for manufacturing a radio frequency integrated circuit on epitaxial silicon
US11476363B2 (en) Semiconductor device and method of fabricating the same
JP3391321B2 (ja) 半導体集積回路およびその製造方法
US10276518B2 (en) Semiconductor arrangement in fan out packaging including magnetic structure around transmission line
TW395027B (en) The producing method of the silicon wafer on insulator produced by IC circuit element to supply the radio frequency
CN108878385B (zh) 射频集成电路器件及其制造方法
KR100574911B1 (ko) 반도체 소자의 도전성 배선층 형성방법
CN116230682A (zh) Mim电容结构的制造方法
CN112635438A (zh) 一种半导体结构及其形成方法
CN117747597A (zh) 半导体测试结构及其制备方法和半导体器件结构
CN117936368A (zh) 一种半导体结构的制作方法
WO2001004953A1 (en) Method for manufacturing a semiconductor device having a metal layer floating over a substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination