CN108878385B - 射频集成电路器件及其制造方法 - Google Patents

射频集成电路器件及其制造方法 Download PDF

Info

Publication number
CN108878385B
CN108878385B CN201710322135.3A CN201710322135A CN108878385B CN 108878385 B CN108878385 B CN 108878385B CN 201710322135 A CN201710322135 A CN 201710322135A CN 108878385 B CN108878385 B CN 108878385B
Authority
CN
China
Prior art keywords
dielectric layer
heat dissipation
semiconductor
dissipation sheet
sheet body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710322135.3A
Other languages
English (en)
Other versions
CN108878385A (zh
Inventor
王晓川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Core Integrated Circuit Ningbo Co Ltd filed Critical China Core Integrated Circuit Ningbo Co Ltd
Priority to CN201710322135.3A priority Critical patent/CN108878385B/zh
Priority to US15/949,310 priority patent/US10431518B2/en
Publication of CN108878385A publication Critical patent/CN108878385A/zh
Priority to US16/543,295 priority patent/US10559516B2/en
Application granted granted Critical
Publication of CN108878385B publication Critical patent/CN108878385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一个射频集成电路器件及其制造方法，涉及射频半导体技术领域，尤其是基于SOI衬底的CMOS晶体管之散热问题，该射频集成电路器件包括：购置于相互平行的第一界面和第二界面之间的第一半导体层，其厚度小于3微米；通过第一界面与第一半导体层相依附的第一介电质层；制备于第一介电质层和第一半导体层的第一晶体管；通过第二界面与第一半导体层相依附的第二介电质层，其厚度小于1微米；制备于第二介电质层表面与第一晶体管垂直相对的第一散热片体，所述第一散热片体为介电质，其导热系数为第二介电质层的5倍以上，根据本发明及其制造方法，可以有效地一定程度地解决射频晶体管的散热问题。

Description

射频集成电路器件及其制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种射频集成电路器件及其制造方法。
背景技术
SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底具有体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。因此，基于其高绝缘度的天然优势，制备于SOI晶圆上的CMOS已经成为射频前端部分核心器件及电路的首选，包括射频开关、低信噪功率放大器、调制器及其电路。
相对于体硅衬底而言,使用SOI衬底的CMOS射频开关在信号插损(insertionloss)和隔离度(Isolation)有相当可观的飞跃。然而，由于制备于表面硅薄膜层上的射频CMOS开关、CMOS低噪放(Low Noise Amplifier)等CMOS射频器件，仍然与绝缘层下的衬底硅存在电学耦合作用，导致该射频CMOS开关在工作中存在附加的可变寄生电容，因而严重影响了导通信号的线性度(Linearity)，而且相当部分的导通信号会通过这种耦合消耗于衬底硅中。
从基本原理上讲，消除制备于表面硅薄膜上的射频CMOS与衬底硅的这一耦合效应最有效的方法是：在制造射频CMOS开关器件过程中将硅衬底去除。然而，去除硅衬底会带来一些不利的后果，其中最严重的包括：由于去除了衬底硅，射频CMOS开关器件的散热性能会由此降低，一旦在较短的时间内承担较高的信号功率，会引起器件过热而导致可靠性问题。
发明内容
本发明的目的在于，提出一种新的射频开关及集成电路器件及其制造方法，解决上述器件过热可靠性较低的问题。
本发明一方面提供一个新的射频集成电路器件，所述的射频集成电路器件包括：
第一半导体层，其具有第一界面和第二界面；
第一介电质层，其通过第一界面与第一半导体层相依附；
半导体器件，其位于第一半导体层和第一介电质层；
第二介电质层，其通过第二界面与第一半导体层相依附；
散热片体，制备于第二介电质层与所述第一半导体层相背的表面，用于为所述半导体器件散热。
首先，值得着重说明的包括：所述半导体器件包括N个第一晶体管，所述N为自然数。所述第一半导体层厚度小于3微米，所述第二介电质层厚度小于1微米。之所以强调用来制备以第一晶体管为代表的该射频集成电路器件的核心主动组件的第一半导体层的厚度小于3微米(尤其是用于射频前端的射频集成电路器件，该半导体层的厚度甚至小于0.2微米)，并在其上下两面均分别由第一介电质层和第二介电质层所隔离，一方面是试图从垂直方向通过这两个介电质层减少甚至隔绝外部电学或电磁场对干扰，另一个方面是尽可能降低制备于该半导体层上晶体管的寄生效应。
同时，要从制备于第一半导体层上的第一晶体管的底部导出该晶体管产生的热量，在第二介电质层外构造一个高效的散热器件是一个有效的途径，而为了避免由此而引入对该晶体管产生的附加电学感应及寄生效应，该散热器件应当首先采用具有高导热系数的介电质散热器，如果能接近硅的导热能力的话，就能基本达到或接近未去除衬底硅的散热效果。
另外，也是为了强化从该第一晶体管的底部垂直方向的散热效率，也需要优化地选择和调制第二介电质层的厚度(通常都小于1微米)和组份。
因此，进一步所述第一散热片体的介电质材料为硼氮化物构成，如一定晶相的氮化硼其导热系数可以达到200W/m-K。
同样，也是为了从第一晶体管底部有效地导出其产生的热量，所述的射频集成电路器件进一步包含一个制备于第二介电质之上的第二散热片体，该第二散热片体与第一散热片体物理相连，而第二散热片体倾向于制备于第一晶体管之外，可以选择导热效率更高的金属，包括但不限于铝、铜、钛、钴、镍、钼、锡、铅、镉、银、金、白金中其一或其合金。
与上述新的射频集成电路器件相匹配，本发明另一方面提供一个制造该射频集成电路器件的方法，所述的射频集成电路器件制造方法包括：
提供一第一复合半导体衬底，包含第一半导体层、通过第一半导体层的第二界面依附于第一半导体层的第二介电质层、依附于第二介电质层与第一半导体层相背的表面的基板层；
利用第一半导体层制备半导体器件；
形成覆盖第一晶体管的第一介电质层；
提供一个第二衬底，通过键合工艺以第一介电质层为结合层将所述第二衬底与所述第一复合半导体衬底相结合；
以第二衬底为依托，去除第一复合半导体衬底上的基板层，以暴露第二介电质层；
在暴露的第二介电质层表面上，制备用于为半导体器件散热的散热片体。
和现有技术相比：本发明要从制备于第一半导体层上的第一晶体管的底部导出该晶体管产生的热量，在第二介电质层外构造一个高效的散热器件是一个有效的途径，而为了避免由此而引入对该晶体管产生的附加电学感应及寄生效应，该散热器件应当首先采用具有高导热系数的介电质散热器，如果能接近硅的导热能力的话，就能基本达到或接近未去除衬底硅的散热效果。
另外，也是为了强化从该第一晶体管的底部垂直方向的散热效率，也需要优化地选择和调制第二介电质层的厚度(通常都小于1微米)和组份。
附图说明
图1至图7为本发明一实施例的射频集成电路器件的制造方法示意图；
图8为本发明一实施例的射频集成电路器件剖面示意图。
具体实施方式
如上所述，本发明设计包括SOI衬底上的射频集成电路的结构和制造方法，例如射频开关及其它射频器件，在这里将通过附图进行描述，附图不必按比例绘制。
下列公开提供了用于实现本公开的不同特征的多种不同实施例。以下将描述组件和布置的特定实施例以简化本公开。当然，这些仅是实施例并且不旨在限制本发明。例如，在以下描述中，使用诸如“在…之下”、“在…下面”、“下面的”、“上面的”等空间术语，以容易描述附图中所示的一个部件和另一个部件的位置关系，除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。装置可以以其他方式定位，例如旋转90度或在其他方位，并且通过在此使用的空间关系描述符进行相应的解释。
绝缘体上硅(SOI)衬底通常使用具有高电阻率的处理衬底(handle substrate)。高电阻率(HR)处理衬底的使用使得SOI衬底满足诸如器件对器件隔离、无源组件品质因数(Q-factor)等的应用要求。其还通过CMOS器件尺寸缩小提供了混合集成能力和提高的射频(RF)性能。所有的这些特征使得HR-Si(硅)成为对于移动集成系统而言非常有吸引力的处理衬底。
SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。因此，基于其高绝缘度的天然优势，制备于SOI导航CMOS已经成为射频前端部分核心器件及电路的首选，包括射频开关、低信噪功率放大器、调制器及其电路。
以下实施例的描述中所述射频集成电路器件包括射频开关、低信噪功率放大器、调制器、移动集成系统及其电路。
这里所使用的射频(RF)表示在3HZ到300HZ范围内的电磁波的频率。射频对应于用于产生和检测无线电波的电磁波频率。射频包括甚高频(VHF)、特高频(UHF)、超高频(SHF)和极高频(EHF)。这里所使用的甚高频(VHF)指范围为30MHZ到300MHZ的频率。除了其他应用之外，VHF用于调频(FM)广播。特高频(UHF)指范围为300MHZ到3GHZ的频率。除了其他应用之外，UHF用于移动电话、无线网络以及微波率。超高频(SHF)指范围为3GHZ到30GHZ的频率。除了其他应用之外，SHF用于无线网络、雷达和卫星链路。极高频(EHF)指范围为30GHZ到300GHZ的频率。EHF产生波长为1mm到10mm的毫米波，并且除了其他应用之外，其用于数据链路和遥感。
参考图1，提供一第一复合半导体衬底100，根据本发明的第一实施例的第一示例性射频集成电路器件制造方法，所述第一复合半导体衬底100包括第一半导体层101、与第一半导体层101相连的第二介电质层102，与第二介电质层102相连并与第一半导体层101相对的基板层103。所述第一半导体层101具有平行的第一界面和第二界面，所述第二介电质层102通过第二界面依附于第一半导体层101。
所述第一半导体层101的厚度小于3微米，所述第二介电质层102小于1微米。尤其是用于射频前端的射频集成电路器件，该半导体层的厚度甚至小于0.2微米。一方面是试图从垂直方向通过两个介电质层减少甚至隔绝外部电学或电磁场对干扰，另一个方面是尽可能降低制备于该半导体层上晶体管的寄生效应。
所述第一半导体层101为半导体材料构成，例如硅、含硅半导体构成，或者硅、锗、硅锗合金、硅碳合金、砷化镓、砷化铟、硫化铅、其他III-V化合物半导体材料以及II-VI化合物半导体材料构成。第一半导体层101用于形成半导体器件，所述半导体器件可以为1至N个(N为自然数)第一晶体管及其它构成射频集成电路器件的元件。
所述第二介电质层102通过第二界面依附于第一半导体层101，所述第二介电质层102包含至少一种介电材料，例如二氧化硅、氮化硅、氮氧化硅、硅氧化合物或其组合。其厚度小于1微米，例如为50nm到500nm，典型的100nm到300nm。
所述基板层103可以为单晶硅材料、氧化硅材料、氮化硅材料、硅酸盐玻璃。用于支撑所述第一复合半导体衬底100。
参考图2，利用第一半导体层101制备第一晶体管104以及隔离第一晶体管104的浅沟槽隔离结构(STI)105，所述第一晶体管104的源掺杂区104s、漏掺杂区104d以及导电沟道区104c形成于第一半导体层101内，上述是通过不同步骤的掺杂形成，为本领域技术人员所熟知，不再赘述，栅极104g形成于沟道区104c上方。除第一晶体管104之外还可以在第一半导体层101中形成第二晶体管、第三晶体管以及其它的射频集成电路器件。
被浅沟槽隔离区105所环绕隔离的第一半导体层101为第一半导体片体，所述第一晶体管制备于第一半导体片体与第一介电质层内，优选的所述第一半导体片体由硅或含硅半导体构成。
通过气相淀积的方式在所述第一半导体层101上形成第一介电质层106，所述第一介电质层106的材料包含至少一种介电材料，例如氧化硅、氮化硅、氮氧化硅或其组合。其厚度小于50微米，例如为10微米。所述第一介电质层106通过所述第一界面依附于所述第一半导体层101，所述第一介电质层106覆盖所述第一晶体管104。
在该步骤中还可以继续在源掺杂区104s、漏掺杂区104d以及栅极104g上形成接触孔，用于互连外部电路。
如图3所示，提供一个第二衬底107，第二衬底107可以为单晶硅材料、氧化硅材料、氮化硅材料、硅酸盐玻璃。通过键合工艺将所述第二衬底107键合在第一介电质层表面，用于支撑所述第一复合半导体衬底100。例如直接键合的方式，在本实施例中，利用第一介电质层106作为结合层，将所述第一复合半导体衬底100和第二衬底107放在真空键合腔内，使第一复合半导体衬底100和第二衬底107分别位于上下加热板上，升温到300℃～500℃，将第一复合半导体衬底100的第一介电质层106和第二衬底107表面贴合，从而通过离子的迁移以及热熔效应使得第一介电质层106和第二衬底107键合，从而使得所述第二衬底107与所述第一复合半导体衬底100相接合。
在另一个实施例中，也可以通过淀积二氧化硅层，然后通过热键合的方式，例如通过在第二衬底表面形成二氧化硅层，通过加热使得二氧化硅层和第一介电质层键合，从而使得所述第二衬底与所述第一复合半导体衬底相接合。
参考图4，利用第二衬底107做依托，去除第一复合半导体衬底100上的基板层103。可以利用化学机械研磨(CMP)的方法，将所述基板层103研磨去除，暴露第二介电质层102表面。除此之外，也可以利用刻蚀或者其他方式去除基板层103，暴露第二介电质层102表面。
在另一实施例中，还可以去除基板层103，暴露第二介电质层102后继续进行化学机械研磨，减薄第二介电质层102，在本实施例中可以将第二介电质层从1微米减薄到0.5微米。
参考图5，在第二介电质层102暴露的表面形成散热片体108，散热片体108制备于第二介电质层102与所述第一半导体层101相背的表面，用于为所述半导体器件散热。所述散热片体108用于为所述半导体器件散热，优选的，所述散热片体108包括位于第一晶体管104垂直投影区域(第一晶体管104垂直投影到第一半导体层101上的区域)的第一散热片体，因为在本实施例中散热片体108只包括第一散热片体108a，因此如图5所示，散热片体108即为第一散热片体108a。所述散热片体108为介电质材料，并且导热系数为第二介电质层102的5倍以上。从而，可以从第一半导体层101的第一晶体管104的底部导出该晶体管产生的热量，在第二介电质层102外构造了一个高效的散热器件，而为了避免由此而引入对该晶体管产生的附加电学感应及寄生效应，该散热器件应当首先采用具有高导热系数的介电质散热器，如果能接近硅的导热能力的话，就能基本达到或接近未去除衬底硅的散热效果。作为参考，硅在室温环境下的导热系数约为140W/m·K，而氧化硅约在0.2～1.4140W/m·K之间(而石英玻璃也仅为0.7～11.7140W/m·K)；包括氮化铝和其他压电介质材料具有很高的导热系数(氮化铝在常温下的氮化铝与硅相当)，而且可以通过常规的半导体薄膜工艺完成沉积和刻蚀，并且与CMOS工艺兼容。
所述散热片体108由含氮介电质、含氧介电质、硼氮化物、铝、含铝化合物、铜、含铜化合物、铝氮化物、类金刚石碳中的一种或其组合构成。
在一个实施例中，所述散热片体108包括位于第一晶体管104垂直投影区域的第一散热片体108a，所述第一散热片体108a由含氮或含氧介电质构成，其导热系数可以达到30W/m·K。所述第一散热片体108a在本实施例中是通过化学气相沉积(CVD)的方法形成导热层，沉积温度在0℃至450℃之间，例如具体为200℃、300℃、400℃。参照正面的光学对位微结构为背面的光刻光学对位，对所述导热层刻蚀，例如可以为干法刻蚀、湿法刻蚀，从而在第一晶体管相对应位置形成第一散热片体108a。
本实施例中，所述射频集成电路器件还可以其他半导体器件，例如电容、电阻等，所述散热片体108还包括位于除第一晶体管之外的半导体器件垂直投影区域的散热片。
在另一实施例中，所述第一散热片体由铝氮化合物构成，其导热系数可以达到140–180W/m·K。在该实施例中可以采用溅射镀膜的方式形成第一散热片体。
在另一实施例中，所述第一散热片体由硼氮化物构成，如一定晶相的氮化硼其导热系数可以达到200W/m·K。
在另一实施例中，所述第一散热片体由类金刚石碳构成，导热系数为1000W/m·K。
除此之外，所述散热片体108还可以由其他金属，根据金属的导热系数可以优选的，铝(导热系数为237W/m·K)、铜(导热系数为401W/m·K)。
上述第一散热片体的形成方法也可以用散热片体中其它结构的形成。
在其他实施例中，所述散热片体108还可以包括对应第一晶体管之外的半导体元件的散热片体，从而可以有效的将射频器件的其余元件的热量导出。
参考图6，在另一实施例中，为了从第一晶体管104底部有效地导出其产生的热量，所述的射频集成电路器件进一步包含一个制备于第二介电质层102与第一半导体层101相背的表面，且与所述第一散热片体108a相连接的第二散热片体109，该第二散热片体109与第一散热片体108a物理相连，而第二散热片体109倾向于制备于第一晶体管104之外，即所述第二散热片109体位于所述第一晶体管104垂直投影边界之外，可以选择导热效率更高的金属，包括但不限于铝、铜、钛、钴、镍、钼、锡、铅、镉、银、金、白金中其一或其合金。所述第二散热片体109制备于所述第一晶体管104垂直投影边界之外。
所述第二散热片体的制备方法可以采用溅射镀膜工艺。
参考图7，在另一实施例中，所述射频集成电路器件进一步包括一个制备于第二介电质层102与第一半导体层101相背的表面的第三介电质层110，所述第三介电质层110部分或全部覆盖所述散热片体108。
参考图8，在另一实施例中，所述射频集成电路器件进一步包括一个制备于第二介电质层102之上并与所述第二散热片体109相连的第三散热片体111，即制备于第二介电质层102与第一半导体层101相背的表面，且与所述第二散热片体109物理相连接的第三散热片体111。例如，所述第三散热片体111为一合金焊球，或者为一焊接线。
所述第三散热片体可以采用溅射镀膜工艺形成。
在本实施例中还包括步骤去除所述第二衬底。
相应的参考图8，本发明还提供了一种射频集成电路器件，根据本发明的第一实施例的第一示例性射频集成电路器件制造方法，所述射频集成电路包括第一半导体层101、第一介电质层106、第二介电质层102、散热片体108。其中，所述第一半导体层101具有平行的第一界面和第二界面，所述第一介电质层106通过第一界面依附于第一半导体层101，第二介电质层102通过第二界面依附于第一半导体层101，所述第一介电质层106和第二介电质层102包含至少一种介电材料。所述第一半导体层101包括1至N个第一晶体管104，以及隔离第一晶体管104的浅沟槽隔离结构(STI)，所述第一晶体管104的源掺杂区104s、漏掺杂区104d以及沟道导电区104c形成于第一半导体层101内，栅极104g形成于沟道区104c对应的第一介电层106中。
所述散热片体108位于所述第二介电质层102与所述第一半导体层101相背的表面。
所述第一半导体层101包括半导体材料，例如硅、锗、硅锗合金、硅碳合金、砷化镓、砷化铟、硫化铅、其他III-V化合物半导体材料以及II-VI化合物半导体材料。第一半导体层101用于形成半导体器件，所述半导体器件可以为第一晶体管104及其它形成射频器件例如射频开关所需的器件。
第二介电质层102通过第二界面依附于第一半导体层101。
所述第一介电质层106和第二介电质层102包含至少一种介电材料，例如氧化硅、氮化硅、氮氧化硅或其组合。其厚度为50nm到500nm，典型的100nm到300nm。
在一实施例中，所述第一半导体层101厚度小于3微米，所述第二介电质层厚度小于1微米。
在一实施例中，所述散热片体108为介电质，其导热系数为第二介电质层的5倍以上。
在一实施例中，所述散热片体108包括位于第一晶体管垂直投影区域的第一散热片体108a。
在一实施例中，第一半导体层包含至少一个被浅沟槽隔离区所环绕隔离的第一半导体片体，所述第一晶体管制备于第一半导体片体与第一介电质层内。
在一实施例中，所述第一半导体片体由硅或含硅半导体构成。
在一实施例中，所述第二介电质层102由氧化物、氮化物、硅氧化物及硅氮化物中的一种或其组合构成。
在一实施例中，所述第一散热片体108a由含氮介电质、含氧介电质、硼氮化物、铝、含铝化合物、铜、含铜化合物中的一种或其组合构成。
在一实施例中，所述第一散热片体108a由铝氮化物和/或类金刚石碳构成。
在一实施例中，所述射频集成电路器件进一步包括一个制备于第二介电质层102与第一半导体层101相背的表面的第三介电质层110，所述第三介电质层110部分或全部覆盖所述散热片体108。
在一实施例中，所述散热片体108还包括一个制备于第二介电质层102与第一半导体层101相背的表面，且与所述第一散热片体108a相连接的第二散热片体109。
在一实施例中，所述第二散热片体109位于所述第一晶体管104垂直投影边界之外。
在一实施例中，所述第二散热片体109由金属薄膜构成，所述金属薄膜包含铝、铜、钛、钴、镍、钼、锡、铅、镉、银、金、白金中其一或其合金。
在一实施例中，所述第二散热片体109由含氮介电质、含氧介电质、硼氮化物、铝、含铝化合物、铜、含铜化合物及类金刚石碳中的一种或其组合构成。
在一实施例中，所述散热片体108还包括一制备于第二介电质层与第一半导体层相背的表面，且与所述第二散热片体109相连接的第三散热片体111。
在一实施例中，所述第三散热片体111为一合金焊球或者焊接线。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (15)

1.一种射频集成电路器件，其特征在于，所述射频集成电路器件包括：
第一半导体层，其具有第一界面和第二界面，所述第一半导体层厚度小于3微米；
第一介电质层，其通过第一界面与第一半导体层相依附；
半导体器件，其位于第一半导体层和第一介电质层内；
第二介电质层，其通过第二界面与第一半导体层相依附，所述第二介电质层厚度小于1微米；以及
散热片体，制备于第二介电质层与所述第一半导体层相背的表面，用于为所述半导体器件散热；
所述散热片体包括第一散热片体，所述第一散热片体位于所述半导体器件在所述第二介电质层表面的垂直投影区域；所述第一散热片体采用介电质材料，以避免引入对所述半导体器件产生的附加电学感应及寄生效应，所述第一散热片体的导热系数为所述第二介电质层的5倍以上；
所述散热片体还包括与所述第一散热片体物理连接的第二散热片体，所述第二散热片体制备于所述半导体器件在所述第二介电质层表面的垂直投影区域之外，所述第二散热片体采用导热效率较所述第一散热片体更高的金属；
所述散热片体还包括与所述第二散热片体物理连接的第三散热片体，所述第三散热片体为合金焊球或焊接线。
2.根据权利要求1所述的射频集成电路器件，其特征在于，所述半导体器件包括N个第一晶体管，所述N为自然数。
3.根据权利要求2所述的射频集成电路器件，其特征在于，第一半导体层包含至少一个被浅沟槽隔离区所环绕隔离的第一半导体片体，所述第一晶体管制备于第一半导体片体与第一介电质层内。
4.根据权利要求3所述的射频集成电路器件，其特征在于，所述第一半导体片体由硅或含硅半导体构成。
5.根据权利要求1所述的射频集成电路器件，其特征在于，所述第二介电质层由氧化物、氮化物、硅氧化物及硅氮化物中的一种或其组合构成。
6.根据权利要求1所述的射频集成电路器件，其特征在于，所述第一散热片体由含氮介电质、含氧介电质、硼氮化物、含铝化合物、含铜化合物中的一种或其组合构成。
7.根据权利要求1所述的射频集成电路器件，其特征在于，所述第一散热片体由铝氮化物和/或类金刚石碳构成。
8.根据权利要求1所述的射频集成电路器件，其特征在于，进一步包括一个制备于第二介电质层与第一半导体层相背的表面的第三介电质层，所述第三介电质层部分或全部覆盖所述散热片体。
9.根据权利要求1所述的射频集成电路器件，其特征在于，所述第二散热片体由金属薄膜构成，所述金属薄膜包含铝、铜、钛、钴、镍、钼、锡、铅、镉、银、金、白金中其一或其合金。
10.根据权利要求1所述的射频集成电路器件，其特征在于，所述第二散热片体由含氮介电质、含氧介电质、硼氮化物、铝、含铝化合物、铜、含铜化合物及类金刚石碳中的一种或其组合构成。
11.根据权利要求1所述的射频集成电路器件，其特征在于，所述散热片体还包括一制备于第二介电质层与第一半导体层相背的表面，且与所述第二散热片体相连接的第三散热片体。
12.一种权利要求1至11任一项所述的射频集成电路器件的制造方法，其特征在于，所述方法包括：
提供一第一复合半导体衬底，包含第一半导体层、通过第一半导体层的第二界面依附于第一半导体层的第二介电质层以及依附于第二介电质层与第一半导体层相背的表面的基板层；
利用第一半导体层制备半导体器件，所述半导体器件包括第一晶体管；
形成覆盖所述第一晶体管的第一介电质层；
提供一个第二衬底，通过键合工艺以第一介电质层为结合层将所述第二衬底与所述第一复合半导体衬底相结合；
以第二衬底为依托，去除第一复合半导体衬底上的基板层，以暴露第二介电质层；
在暴露的第二介电质层表面上，制备用于为半导体器件散热的散热片体，所述散热片体包括依次物理连接的所述第一散热片体、所述第二散热片体和所述第三散热片体，其中，所述第一散热片体采用介电质材料，且位于所述半导体器件在所述第二介电质层表面的垂直投影区域，以避免引入对所述半导体器件产生的附加电学感应及寄生效应；以及
去除所述第二衬底。
13.根据权利要求12所述射频集成电路器件的制造方法，其特征在于，所述半导体器件包括N个第一晶体管，所述N为自然数。
14.根据权利要求12所述射频集成电路器件的制造方法，其特征在于，所述方法在制备所述散热片体之后，进一步包括：在第二介电质层与第一半导体层相背的表面制备第三介电质层，所述第三介电质层部分或全部覆盖所述散热片体。
15.根据权利要求12所述射频集成电路器件的制造方法，其特征在于，所述方法在去除第一复合半导体衬底上的基板层以暴露第二介电质层之后，进一步包括：减薄第二介电质层。
CN201710322135.3A 2017-05-09 2017-05-09 射频集成电路器件及其制造方法 Active CN108878385B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710322135.3A CN108878385B (zh) 2017-05-09 2017-05-09 射频集成电路器件及其制造方法
US15/949,310 US10431518B2 (en) 2017-05-09 2018-04-10 RFIC device and method of fabricating same
US16/543,295 US10559516B2 (en) 2017-05-09 2019-08-16 Method of fabricating RFIC device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710322135.3A CN108878385B (zh) 2017-05-09 2017-05-09 射频集成电路器件及其制造方法

Publications (2)

Publication Number Publication Date
CN108878385A CN108878385A (zh) 2018-11-23
CN108878385B true CN108878385B (zh) 2021-07-02

Family

ID=64096195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710322135.3A Active CN108878385B (zh) 2017-05-09 2017-05-09 射频集成电路器件及其制造方法

Country Status (2)

Country Link
US (2) US10431518B2 (zh)
CN (1) CN108878385B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57180161A (en) * 1981-04-30 1982-11-06 Toshiba Corp Semiconductor device
JP3435930B2 (ja) * 1995-09-28 2003-08-11 株式会社デンソー 半導体装置及びその製造方法
CN101976660A (zh) * 2010-09-10 2011-02-16 上海宏力半导体制造有限公司 具有散热结构的绝缘体上硅衬底硅片及其制成方法
CN102473683B (zh) * 2009-07-15 2015-07-22 斯兰纳半导体美国股份有限公司 具有背侧散热的绝缘体上半导体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6676080B2 (en) * 2000-07-19 2004-01-13 Aero Composites, Inc. Composite airfoil assembly
JP4869546B2 (ja) * 2003-05-23 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
TWI306381B (en) * 2005-07-14 2009-02-11 Via Tech Inc Printed circuit board with improved thermal dissipating structure and electronic device with the same
US20100019385A1 (en) * 2008-07-23 2010-01-28 International Business Machines Corporation Implementing Reduced Hot-Spot Thermal Effects for SOI Circuits
US8664044B2 (en) * 2011-11-02 2014-03-04 Stmicroelectronics Pte Ltd. Method of fabricating land grid array semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57180161A (en) * 1981-04-30 1982-11-06 Toshiba Corp Semiconductor device
JP3435930B2 (ja) * 1995-09-28 2003-08-11 株式会社デンソー 半導体装置及びその製造方法
CN102473683B (zh) * 2009-07-15 2015-07-22 斯兰纳半导体美国股份有限公司 具有背侧散热的绝缘体上半导体
CN101976660A (zh) * 2010-09-10 2011-02-16 上海宏力半导体制造有限公司 具有散热结构的绝缘体上硅衬底硅片及其制成方法

Also Published As

Publication number Publication date
US10559516B2 (en) 2020-02-11
US10431518B2 (en) 2019-10-01
US20180331010A1 (en) 2018-11-15
US20190371698A1 (en) 2019-12-05
CN108878385A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
US20170032957A1 (en) Method of manufacture for a semiconductor device
US9966301B2 (en) Reduced substrate effects in monolithically integrated RF circuits
EP0969500B1 (en) Single crystal silicon on polycrystalline silicon integrated circuits
US20090224369A1 (en) IC Substrate and Method of Manufacture of IC Substrate
US10192805B2 (en) Thermally conductive and electrically isolating layers in semiconductor structures
CN103390593B (zh) 一种半导体衬底及其制造方法
US8298915B2 (en) Method of transferring a circuit onto a ground plane
TWI764978B (zh) 用於射頻應用之結構
CN103296013A (zh) 射频器件的形成方法
US10468325B2 (en) RFIC device and method of fabricating same
EP3723124B1 (en) Semiconductor device
CN108878385B (zh) 射频集成电路器件及其制造方法
US10622253B2 (en) Manufacturing method of semiconductor device
US11963466B2 (en) Switch device and method for manufacturing a switch device
CN107369649B (zh) 一种半导体器件及其制造方法
US11476363B2 (en) Semiconductor device and method of fabricating the same
CN108878386A (zh) 射频集成电路器件及其制造方法
US10679944B2 (en) Semiconductor structure with high resistivity wafer and fabricating method of bonding the same
IL278199B2 (en) Integrated circuit device and method for its manufacture
CN109545785B (zh) 一种半导体器件结构和制备方法
US11818900B2 (en) Integrated circuit, method for manufacturing an integrated circuit, wafer and method for manufacturing a wafer
TW202437534A (zh) 雙向裝置
Detcheverry et al. New low-cost thermally stable process to reduce silicon substrate: a way to extreme frequencies for high volume Si technologies
CN109616472A (zh) 一种半导体器件结构和形成方法
CN106898857A (zh) Ge基频率可重构套筒偶极子天线的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant