CN114171388A - 高压二极管及工艺方法 - Google Patents

高压二极管及工艺方法 Download PDF

Info

Publication number
CN114171388A
CN114171388A CN202111398472.3A CN202111398472A CN114171388A CN 114171388 A CN114171388 A CN 114171388A CN 202111398472 A CN202111398472 A CN 202111398472A CN 114171388 A CN114171388 A CN 114171388A
Authority
CN
China
Prior art keywords
well
type
trench isolation
shallow trench
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111398472.3A
Other languages
English (en)
Inventor
蔡晓晴
刘冬华
令海阳
段文婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202111398472.3A priority Critical patent/CN114171388A/zh
Publication of CN114171388A publication Critical patent/CN114171388A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种高压二极管的工艺方法，利用漂移区注入工艺在P阱的外围形成额外的漂移区，漂移区能优化器件表面电场杂质浓度梯度的分布，提高器件的击穿电压。

Description

高压二极管及工艺方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种高压二极管。本发明还涉及所述高压二极管的工艺方法。
背景技术
DMOS(Double-diffused MOS)由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。在LDMOS(Lateral Double-diffused MOSFET，横向双扩散场效应晶体管)器件中，导通电阻是一个重要的指标。在BCD(Bipolar-CMOS-DMOS)工艺中，LDMOS虽然与CMOS集成在同一块芯片中，但由于高击穿电压BV(Breakdown Voltage)和低特征导通电阻Rsp(Specific on-Resistance)之间存在矛盾/折中，往往无法满足开关管应用的要求。高压LDMOS既具有分立器件高压大电流特点，又吸取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化、智能化、低能耗的发展方向。击穿电压BV是衡量高压LDMOS器件的关键参数。击穿电压越高，器件的适用范围越大，可靠性也更佳。
在高压LDMOS(80V以上)工艺中，高压二极管既可以作为单独的器件使用，又是高压LDMOS器件的关键结构。在高压二极管结构中，器件表面P型杂质横向分布梯度分布不理想，导致器件击穿电压偏低，无法满足要求。
高压二极管结构的击穿电压为102V对于高压器件而言，其击穿电压是衡量其性能的关键参数，因此利用已有工艺，提高高压二极管的击穿电压具有十分重要的意义。
发明内容
本发明所要解决的技术问题是提供一种高压二极管结构，优化器件表面杂质的横向梯度分布，提高击穿电压。
本发明所要解决的另一技术问题在于提供所述高压二极管结构的工艺方法。
为解决上述问题，本发明所述的一种高压二极管的工艺方法，包含如下的工艺步骤：
步骤一，提供一具有第一导电类型的半导体衬底，在半导体衬底表面形成一层牺牲氧化层；然后在所述半导体衬底上注入杂质离子形成具有第二导电类型的埋层；然后去除牺牲氧化层；
步骤二，再在所述半导体衬底表面形成一层具有第一导电类型的外延层；
步骤三，光刻定义打开深阱的注入区域，通过离子注入形成具有第二导电类型的所述的深阱；再去除光刻胶；
步骤四，再次光刻打开浅槽隔离结构区域，刻蚀并填充氧化物形成浅槽隔离结构；
步骤五，光刻打开第二导电类型的阱二注入区域，进行离子注入形成第二导电类型的阱二；然后光刻打开第一导电类型的阱一注入区域，进行离子注入形成第一导电类型的阱一；
步骤六，光刻打开第一导电类型的漂移区的注入区域，进行离子注入形成第一导电类型的漂移区；
步骤七，在所述半导体衬底表面沉积一层多晶硅并进行选择性刻蚀，形成多晶硅栅极；然后利用多次光刻分别打开源漏离子注入区域，分别进行选择性的源漏离子注入，形成第一导电类型的重掺杂区一以及第二导电类型的重掺杂区二。
进一步的改进是，所述步骤一中，埋层形成于所述半导体衬底的表层。
进一步的改进是，所述步骤三中，所述深阱位于器件的外围，底部与埋层接触。
进一步的改进是，所述步骤四中，浅槽隔离结构位于整个器件的外围，以及深阱与器件中心区域的交接处。
进一步的改进是，所述步骤五中，第二导电类型的阱二位于深阱中、浅槽隔离结构之间；所述第一导电类型的阱一位于整个器件的中心处，其边界位于浅槽隔离结构之下。
进一步的改进是，所述步骤六中，所述的漂移区位于阱一的外围与阱一抵靠接触，且漂移区位于浅槽隔离结构之下。
进一步的改进是，所述步骤七中，所述多晶硅栅极形成于浅槽隔离结构之上，在浅槽隔离结构之间的半导体衬底表层，所述的阱一及阱二中，离子注入形成重掺杂区。
进一步的改进是，所述的第一导电类型为P型，所述的第二导电类型为N型；或者是第一导电类型为N型，所述的第二导电类型为P型。
进一步的改进是，所述的第一导电类型的离子注入杂质为硼，所述的第二导电类型的离子注入杂质为磷或砷。
一种高压二极管，所述的高压二极管形成于半导体衬底上；所述的半导体衬底具有第一导电类型，在半导体衬底表层为具有第二导电类型的埋层，埋层上方为具有第一导电类型的外延层。
在所述的外延层中，横向上具有第二导电类型的深阱，所述深阱位于外围且其底部与埋层接触；所述的外延表面具有浅槽隔离结构，所述浅槽隔离结构在深阱靠器件中心一侧的边界区域之上，以及整个器件的表面最外围；器件中心区域的外延中还具有第一导电类型的阱一，所述阱一的边缘位于浅槽隔离结构之下，且阱一的外围具有第一导电类型的漂移区与阱一抵靠接触；所述的漂移区位于浅槽隔离结构之下；阱一的表面、浅槽隔离结构之间具有第一导电类型的重掺杂区一。
在深阱中还具有阱二，所述阱二的表层、浅槽隔离结构之间还具有第二导电类型的重掺杂区二。
在深阱与中心区域交界处的浅槽隔离结构之上，还具有多晶硅栅极。
进一步的改进是，所述的第一导电类型为P型，所述第二导电类型为N型，或者是各自替换为相反类型；所述的重掺杂区二为源区或漏区。
本发明所述的高压二极管的工艺方法，利用现有的漂移区注入工艺在高压二极管的阱一区外围进行离子注入形成额外的漂移区，优化器件横向的离子杂质浓度梯度分布，能提高器件的击穿电压。
附图说明
图1～7是本发明各工艺步骤示意图。
图8是本发明工艺下器件表面电场的横向分布示意图。
图9是本发明工艺流程图。
附图标记说明
1是衬底，2是埋层，3是外延层，4是深阱，5是浅槽隔离结构STI，6是阱二，7是阱一，8是多晶硅栅极，9是重掺杂区二，10是重掺杂区一，11是漂移区。
具体实施方式
以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
以下就本发明所述的技术方案做具体说明，在以下的实施例中，本发明均以N型器件为例做说明，即，本实施例中第一导电类型定义为P型，第二导电类型定义为N型。在其他相反的实施例中可以将第一导电类型定义为N型，第二导电类型定义为P型，直接替换即可，本发明不再对此做进一步的具体说明。
本发明所述的一种高压二极管的工艺方法，包含的工艺步骤分别结合对应的附图1～7说明如下：
步骤一，提供一具有P型的半导体衬底1，在半导体衬底表面形成一层牺牲氧化层；然后对所述半导体衬底通过离子注入形成一层N型的埋层2。所述的埋层注入深度较小，形成于所述半导体衬底的表层或者浅层。
步骤二，再在所述半导体衬底表面形成一层具有P型的外延层3。
步骤三，光刻定义打开N型深阱4的注入区域，通过离子注入形成N型的所述的深阱4。所述深阱4位于器件的外围区域，底部与埋层2接触。完成之后去除光刻胶。
步骤四，再次光刻打开浅槽隔离结构区域，刻蚀并填充氧化物形成浅槽隔离结构5。如图4中所示，浅槽隔离结构5位于器件整体的外围形成隔离，另外在N型深阱4的靠中心边界上方也具有浅槽隔离结构5，将器件表面划分为几个区。
步骤五，光刻打开N阱的注入区域，进行离子注入形成N阱6；N阱6位于深阱4中，浅槽隔离结构5之间。然后光刻打开阱一的注入区域，进行离子注入形成P型阱7。P型阱7位于器件的中心区域，其边界位于浅槽隔离结构之下。
步骤六，光刻打开漂移区的注入区域，进行离子注入形成P型的漂移区11。漂移区位于P阱7的外侧，与P阱7抵靠接触，其注入深度略超出P阱7。
步骤七，在所述半导体衬底表面沉积一层多晶硅并进行选择性刻蚀，在浅槽隔离结构之上形成多晶硅栅极8；然后利用多次光刻分别打开源漏离子注入区域，分别进行选择性的源漏离子注入，形成P型的重掺杂区10以及N型的重掺杂区9。
最终形成的器件如图7所示，所述的高压二极管形成于P型的半导体衬底1上；在半导体衬底表层为N型埋层，埋层上方为P型外延层。
在所述的外延层中，横向上具有深阱4，所述深阱位于外围且其底部与埋层接触；所述的外延表面具有浅槽隔离结构，所述浅槽隔离结构在深阱靠器件中心一侧的边界区域之上，以及整个器件的表面最外围；器件中心区域的外延中还具有P阱7，P阱7的外围具有P型的漂移区11与P阱7抵靠接触；所述的漂移区11位于浅槽隔离结构之下。
重掺杂区9位于N阱6中，重掺杂区10位于P阱7中，多晶硅栅极8位于浅槽隔离结构5之上。
上述结构通过P型漂移区能优化器件的横向的P型杂质浓度梯度分布，所述的外延3的杂质浓度低于漂移区11和P阱7，通过漂移区使阱一、漂移区和外延在横向上杂质浓度分布更均匀，进而优化了表面的横向电场，提高了器件的击穿电压。
图8是本发明形成的器件的表面电场横向分布的仿真曲线图，图中包含了本发明具有P型漂移区11和不含P型漂移区的对比曲线，从图中可以看出，本发明具有P型漂移区的尖峰表面电场强度明显低于传统器件，而尖峰则代表了器件的耐压能力，尖峰越低，即表面电场越低，则器件的耐压能力越好。经过仿真计算，本发明结构的耐压值能达到140V，而传统器件结构的耐压值只能达到102V，性能有接近40％的提升。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种高压二极管的工艺方法，其特征在于：包含如下的工艺步骤：
步骤一，提供一具有第一导电类型的半导体衬底，在半导体衬底表面形成一层牺牲氧化层；然后在所述半导体衬底上注入杂质离子形成具有第二导电类型的埋层；然后去掉牺牲氧化层。
步骤二，再在所述半导体衬底表面形成一层具有第一导电类型的外延层；
步骤三，光刻定义打开深阱的注入区域，通过离子注入形成具有第二导电类型的所述的深阱，去掉光刻胶；
步骤四，再次光刻打开浅槽隔离结构区域，刻蚀并填充氧化物形成浅槽隔离结构；
步骤五，光刻打开第二导电类型的阱二注入区域，进行离子注入形成第二导电类型的阱二；然后光刻打开第一导电类型的阱一注入区域，进行离子注入形成第一导电类型的阱一；
步骤六，光刻打开第一导电类型的漂移区的注入区域，进行离子注入形成第一导电类型的漂移区；
步骤七，在所述半导体衬底表面沉积一层多晶硅并进行选择性刻蚀，形成多晶硅栅极；然后利用多次光刻分别打开源漏离子注入区域，分别进行选择性的源漏离子注入，形成第一导电类型的重掺杂区一以及第二导电类型的重掺杂区二。
2.如权利要求1所述的高压二极管的工艺方法，其特征在于：所述步骤一中，埋层形成于所述半导体衬底的表层或浅层。
3.如权利要求1所述的高压二极管的工艺方法，其特征在于：所述步骤三中，所述深阱位于器件的外围，底部与埋层接触。
4.如权利要求1所述的高压二极管的工艺方法，其特征在于：所述步骤四中，浅槽隔离结构位于整个器件的外围，以及深阱与器件中心区域的交接处。
5.如权利要求1所述的高压二极管的工艺方法，其特征在于：所述步骤五中，第二导电类型的阱二位于深阱中、浅槽隔离结构之间；所述第一导电类型的阱一位于整个器件的中心处，其边界位于浅槽隔离结构之下。
6.如权利要求1所述的高压二极管的工艺方法，其特征在于：所述步骤六中，所述的漂移区位于阱一的外围与阱一抵靠接触，且漂移区位于浅槽隔离结构之下。
7.如权利要求1所述的高压二极管的工艺方法，其特征在于：所述步骤七中，所述多晶硅栅极形成于浅槽隔离结构之上，在浅槽隔离结构之间的半导体衬底表层，所述的阱一及阱二中，离子注入形成重掺杂区。
8.如权利要求1～7任一项所述的高压二极管的工艺方法，其特征在于：所述的第一导电类型为P型，所述的第二导电类型为N型；或者是第一导电类型为N型，所述的第二导电类型为P型。
9.如权利要求1所述的LDMOS器件的工艺方法，其特征在于：所述的第一导电类型的离子注入杂质为硼，所述的第二导电类型的离子注入杂质为磷或砷。
10.一种利用如权利要求1所述的工艺方法制造的高压二极管，其特征在于：所述的高压二极管形成于半导体衬底上；所述的半导体衬底具有第一导电类型，在半导体衬底表层为具有第二导电类型的埋层，埋层上方为具有第一导电类型的外延层；
在所述的外延层中，横向上具有第二导电类型的深阱，所述深阱位于外围且其底部与埋层接触；所述的外延表面具有浅槽隔离结构，所述浅槽隔离结构在深阱靠器件中心一侧的边界区域之上，以及整个器件的表面最外围；器件中心区域的外延中还具有第一导电类型的阱一，所述阱一的边缘位于浅槽隔离结构之下，且阱一的外围具有第一导电类型的漂移区与阱一抵靠接触；所述的漂移区位于浅槽隔离结构之下；阱一的表面、浅槽隔离结构之间具有第一导电类型的重掺杂区一；
在深阱中还具有阱二，所述阱二的表层、浅槽隔离结构之间还具有第二导电类型的重掺杂区二；
在深阱与中心区域交界处的浅槽隔离结构之上，还具有多晶硅栅极。
11.如权利要求10所述的高压二极管，其特征在于：所述的第一导电类型为P型，所述第二导电类型为N型，或者是各自替换为相反类型；所述的重掺杂区二为源区或漏区。
12.如权利要求10所述的高压二极管，其特征在于：所述的外延浓度低于漂移区和阱一，通过漂移区使阱一、漂移区和外延在横向上杂质浓度分布更均匀，漂移区能优化器件中横向杂质浓度梯度分布，提高器件的击穿电压。
CN202111398472.3A 2021-11-24 2021-11-24 高压二极管及工艺方法 Pending CN114171388A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111398472.3A CN114171388A (zh) 2021-11-24 2021-11-24 高压二极管及工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111398472.3A CN114171388A (zh) 2021-11-24 2021-11-24 高压二极管及工艺方法

Publications (1)

Publication Number Publication Date
CN114171388A true CN114171388A (zh) 2022-03-11

Family

ID=80480549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111398472.3A Pending CN114171388A (zh) 2021-11-24 2021-11-24 高压二极管及工艺方法

Country Status (1)

Country Link
CN (1) CN114171388A (zh)

Similar Documents

Publication Publication Date Title
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
EP2405482A2 (en) Integrated circuit including power diode
US8946041B2 (en) Methods for forming high gain tunable bipolar transistors
CN112117332B (zh) Ldmos器件及工艺方法
CN111063737A (zh) Ldmos器件及工艺方法
CN115424932A (zh) Ldmos器件及工艺方法
CN107959489B (zh) 带有可控相位节点振铃的开关电路
CN107785367B (zh) 集成有耗尽型结型场效应晶体管的器件及其制造方法
CN107785365B (zh) 集成有结型场效应晶体管的器件及其制造方法
CN114300539A (zh) 一种辐射加固的ldmos器件结构及制备方法
CN111261718A (zh) Nldmos器件及工艺方法
CN111223931A (zh) 沟槽mosfet及其制造方法
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
CN115566059A (zh) Igbt器件及其制备方法
CN114171388A (zh) 高压二极管及工艺方法
CN111785634B (zh) Ldmos器件及工艺方法
CN114005789A (zh) 一种屏蔽栅沟槽mosfet的制作方法
CN109817719B (zh) Nldmos器件及其制造方法
CN108831832B (zh) 沟槽台阶栅igbt芯片的制作方法
CN117577536B (zh) 一种半导体结构的制造方法、芯片和电子设备
CN115714138B (zh) Igbt器件及其制备方法
CN116705849B (zh) 一种半导体结构及半导体结构的制备方法
CN111244155B (zh) 一种低夹断电压的jfet结构及制作方法
CN114242776A (zh) 一种ldmos结构及制备方法
CN107994077B (zh) 垂直双扩散场效应晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination