CN107994077B - 垂直双扩散场效应晶体管及其制作方法 - Google Patents
垂直双扩散场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN107994077B CN107994077B CN201711328227.9A CN201711328227A CN107994077B CN 107994077 B CN107994077 B CN 107994077B CN 201711328227 A CN201711328227 A CN 201711328227A CN 107994077 B CN107994077 B CN 107994077B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- epitaxy
- injection region
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 238000000407 epitaxy Methods 0.000 claims abstract description 137
- 238000002347 injection Methods 0.000 claims abstract description 99
- 239000007924 injection Substances 0.000 claims abstract description 99
- 230000000149 penetrating effect Effects 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 230000005669 field effect Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000002513 implantation Methods 0.000 claims description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 3
- 239000000377 silicon dioxide Substances 0.000 claims 3
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000007943 implant Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种垂直双扩散场效应晶体管包括N型衬底、第一层N型外延、形成于第一层N型外延表面的第一沟槽与第二沟槽、形成于第一沟槽与第二沟槽中的P型外延、形成于第一层N型外延及P型外延上的第二层P型外延、贯穿第二层P型外延的第三沟槽、位于第三沟槽中的第二层N型外延、位于第二层P型外延表面且对应第一、第二沟槽的第一N型注入区、与第二N型注入区、贯穿第一、第二N型注入区并延伸至第二层P型外延的第一、第二P型注入区、依次形成的氧化硅层与多晶硅层、形成于多晶硅层上、第一、第二及第三N型注入区上的介质层、贯穿介质层且对应第一N型与第一P型注入区的第一通孔、贯穿介质层且对应第二N型与第二P型注入区的第二通孔。
Description
【技术领域】
本发明涉及半导体芯片制作技术领域，特别地，涉及一种垂直双扩散场效应晶体管(VDMOS)及其制作方法。
【背景技术】
垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。垂直双扩散场效应晶体管(VDMOS)的最重要的性能参数就是工作损耗，工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。其中导通损耗由导通电阻决定，截止损耗受反向漏电流大小影响，开关损耗是指器件开关过程中寄生电容充放电带来的损耗。为了满足功率器件适应高频应用的要求，降低功率器件的开关损耗，提高器件的工作效率，具有重要的意义。
功率器件的开关损耗大小由寄生电容大小决定，寄生电容可以分为栅源电容，栅漏电容和源漏电容三部分。其中栅漏电容对器件的开关损耗影响最大，栅漏电容可以分为氧化层电容和耗尽层电容两部分，氧化层电容受栅氧厚度影响，耗尽层电容受工艺和器件结构影响较大。栅漏电容直接影响到器件的输入电容和开关时间,输入电容增大,从而使器件开关时间延长，进而增大开关损耗。
目前常规工艺制成的VDMOS器件结构中，由于JFET区域电阻率直接影响导通损耗，目前常用工艺为了降低JFET电阻，会在制造过程中进行一次N型注入，以降低JFET区电阻。但N型注入是全片注入，非JFET区也会进行注入，进而影响器件性能。
有鉴于此，有必要提供一种垂直双扩散场效应晶体管及其制作方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种垂直双扩散场效应晶体管及其制作方法。
一种垂直双扩散场效应晶体管，其包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延层表面的第一沟槽与第二沟槽、形成于所述第一沟槽与第二沟槽中的P型外延、形成于所述第一层N型外延及所述P型外延上的第二层P型外延、贯穿所述第二层P型外延且对应所述第一沟槽与第二沟槽之间的第一层N型外延层的第三沟槽、位于所述第三沟槽中的第二层N型外延、位于所述第二层P型外延表面且对应所述第一沟槽的第一N型注入区、位于所述第二层P型外延表面且对应所述第二沟槽的第二N型注入区、贯穿所述第一N型注入区并延伸至所述第二层P型外延的第一P型注入区、贯穿所述第二N型注入区并延伸至所述第二层P型外延的第二P型注入区、依次形成于所述第二层P型外延、所述第二层N型外延、所述第一、第二N型注入区上的氧化硅层与多晶硅层、贯穿所述氧化硅层及多晶硅层且对应所述第一N型注入区与P型注入区的第一开口、贯穿所述氧化硅层与多晶硅层且对应所述第二N型注入区及所述第二P型注入区的第二开口、形成于所述多晶硅层上、所述第一、第二N型注入区及第三N型注入区上的介质层、贯穿所述介质层且对应所述第一N型注入区与第一P型注入区的第一通孔、贯穿所述介质层且对应所述第二N型注入区与第二P型注入区的第二通孔。
在一种实施方式中，所述晶体管还包括第一金属层，所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。
在一种实施方式中，所述晶体管还包括第二金属层，所述第二金属层形成于所述N型衬底远离所述第一层N型外延的表面。
在一种实施方式中，所述第一、第二沟槽中的P型外延的电阻率小于所述第二层P型外延的电阻率。
在一种实施方式中，所述第一沟槽与所述第二沟槽均包括上半部分及下半部分，所述上半部分的宽度大于所述下半部分的宽度。
一种垂直双扩散场效应晶体管的制作方法，其包括以下步骤：
提供具有N型衬底的第一层N型外延，在所述第一层N型外延依形成第一氧化硅层；
使用第一光刻胶作为掩膜，刻蚀所述第一氧化硅层，形成贯穿所述第一氧化硅层并延伸至所述第一层N型外延中的第一沟槽与第二沟槽；
去除所述第一氧化硅层，在所述第一及第二沟槽中形成P型外延及在所述第一层N型外延上形成第二层P型外延；
刻蚀所述第一沟槽与第二沟槽之间的第二层P型外延形成贯穿所述第二层P型外延且对应所述第一层N型外延的第三沟槽；
在所述第三沟槽中形成所述第二层N型外延；
在所述第二层N型外延对应所述第一沟槽的位置形成第一P型注入区，在所述第二层N型外延对应所述第二沟槽的位置形成第二P型注入区；
形成位于所述第二层P型外延表面且对应所述第一沟槽的第一N型注入区、位于所述第二层P型外延表面且对应所述第二沟槽的第二N型注入区，其中所述第一P型注入区贯穿所述第一N型注入区并延伸至所述第二层P型外延，所述第二P型注入区贯穿所述第二N型注入区并延伸至所述第二层P型外延；
依次形成位于所述第二层P型外延、所述第二层N型外延、所述第一、第二N型注入区上的第二氧化硅层与多晶硅层、贯穿所述第二氧化硅层及多晶硅层且对应所述第一N型注入区与第一P型注入区的第一开口、贯穿所述第二氧化硅层与多晶硅层且对应所述第二N型注入区及所述第二P型注入区的第二开口、形成于所述多晶硅层上、所述第一、第二及第三N型注入区上的介质层、贯穿所述介质层且对应所述第一N型注入区与第一P型注入区的第一通孔、贯穿所述介质层且对应所述第二N型注入区与第二P型注入区的第二通孔。
在一种实施方式中，所述制作方法还包括以下步骤：形成第一金属层，所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。
在一种实施方式中，所述制作方法还包括以下步骤：形成第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延区的表面。
在一种实施方式中，所述第一、第二沟槽中的P型外延的电阻率小于所述第二层P型外延的电阻率。
在一种实施方式中，所述刻蚀所述第一氧化硅层，形成贯穿所述第一氧化硅层并延伸至所述第一层N型外延中的第一沟槽与第二沟槽的步骤可以包括以下步骤：
相较于现有技术，本发明提供的垂直双扩散场效应晶体管及其制作方法中，可以减少器件的寄生电容、JFET区导通电阻进而减少功率器件功耗。具体地，由于多晶硅下耗尽层的形状对栅漏电容有较大影响，该方法通过外延形成JFET区，进而减小多晶硅形成的寄生电容大小，降低JFET区电阻。通过外延，实现JFET区域局部电阻率降低，不需要进行多次离子注入。不影响器件其它位置，提高了器件性能。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的垂直双扩散场效应晶体管的剖面结构示意图。
图2至图10是图1所示垂直双扩散场效应晶体管的制作方法各步骤的剖面结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明提供的垂直双扩散场效应晶体管的剖面结构示意图。所述垂直双扩散场效应晶体管包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延层表面的第一沟槽与第二沟槽、形成于所述第一沟槽与第二沟槽中的P型外延、形成于所述第一层N型外延及所述P型外延上的第二层P型外延、贯穿所述第二层P型外延且对应所述第一沟槽与第二沟槽之间的第一层N型外延层的第三沟槽、位于所述第三沟槽中的第二层N型外延、位于所述第二层P型外延表面且对应所述第一沟槽的第一N型注入区、位于所述第二层P型外延表面且对应所述第二沟槽的第二N型注入区、贯穿所述第一N型注入区并延伸至所述第二层P型外延的第一P型注入区、贯穿所述第二N型注入区并延伸至所述第二层P型外延的第二P型注入区、依次形成于所述第二层P型外延、所述第二层N型外延、所述第一、第二N型注入区上的氧化硅层与多晶硅层、贯穿所述氧化硅层及多晶硅层且对应所述第一N型注入区与P型注入区的第一开口、贯穿所述氧化硅层与多晶硅层且对应所述第二N型注入区及所述第二P型注入区的第二开口、形成于所述多晶硅层上、所述第一、第二N型注入区及第三N型注入区上的介质层、贯穿所述介质层且对应所述第一N型注入区与第一P型注入区的第一通孔、贯穿所述介质层且对应所述第二N型注入区与第二P型注入区的第二通孔、第一金属层及第二金属层。
所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。所述晶体管还包括第二金属层，所述第二金属层形成于所述N型衬底远离所述第一层N型外延的表面。
所述第一、第二沟槽中的P型外延的电阻率小于所述第二层P型外延的电阻率。所述第一沟槽与所述第二沟槽均包括上半部分及下半部分，所述上半部分的宽度大于所述下半部分的宽度。
请参阅图2至图10，所述垂直双扩散场效应晶体管的制作方法包括如下步骤S1-S10。
步骤S1，请参阅图2，提供具有N型衬底的第一层N型外延，在所述第一层N型外延依形成第一氧化硅层。
步骤S2，请参阅图3-图6，使用第一光刻胶作为掩膜，刻蚀所述第一氧化硅层，形成贯穿所述第一氧化硅层并延伸至所述第一层N型外延中的第一沟槽与第二沟槽。进一步地，所述步骤S2可以包括以下步骤：
请参阅图4，进行湿法刻蚀使得所述第一氧化硅层形成对应所述第一沟槽且宽度大于所述第一沟槽的第一蚀刻窗口，以及形成对应所述第二沟槽且宽度大于所述第二沟槽的第二蚀刻窗口，
请参阅图5，去除所述第一光刻胶；及
请参阅图6，使用所述第一氧化硅层作为掩膜，利用所述第一刻蚀窗口与第二刻蚀窗口刻蚀所述第一层N型外延，使得所述第一沟槽的上半部分的宽度大于下半部分的宽度以及使得所述第二沟槽的上半部分的宽度大于下半部分的宽度。
步骤S3，请参阅图7，去除所述第一氧化硅层，在所述第一及第二沟槽中形成P型外延(即第一层P型外延)以及在所述第一层N型外延上形成第二层P型外延。具体地，形成所述第一层P型外延后，可以进行化学机械抛光去除表面的P型外延，但是保留所述第一沟槽与第二沟槽中的P型外延表面，然后在形成所述第二层P型外延。所述第一层P型外延(包括所述第一沟槽与所述第二沟槽中的P型外延)的电阻率小于所述第二层P型外延。
步骤S4，请参阅图8，刻蚀所述第一沟槽与第二沟槽之间的第二层P型外延形成贯穿所述第二层P型外延且对应所述第一层N型外延的第三沟槽。所述刻蚀可以为干法刻蚀。
步骤S5，请参阅图9，在所述第三沟槽中形成所述第二层N型外延。
步骤S6，请参阅图10，在所述第二层N型外延对应所述第一沟槽的位置形成第一P型注入区，在所述第二层N型外延对应所述第二沟槽的位置形成第二P型注入区。
步骤S7，请参阅图1，形成位于所述第二层P型外延表面且对应所述第一沟槽的第一N型注入区、位于所述第二层P型外延表面且对应所述第二沟槽的第二N型注入区，其中所述第一P型注入区贯穿所述第一N型注入区并延伸至所述第二层P型外延，所述第二P型注入区贯穿所述第二N型注入区并延伸至所述第二层P型外延。
步骤S8，请参阅图1，依次形成位于所述第二层P型外延、所述第二层N型外延、所述第一、第二N型注入区上的第二氧化硅层与多晶硅层、贯穿所述第二氧化硅层及多晶硅层且对应所述第一N型注入区与第一P型注入区的第一开口、贯穿所述第二氧化硅层与多晶硅层且对应所述第二N型注入区及所述第二P型注入区的第二开口、形成于所述多晶硅层上、所述第一、第二及第三N型注入区上的介质层、贯穿所述介质层且对应所述第一N型注入区与第一P型注入区的第一通孔、贯穿所述介质层且对应所述第二N型注入区与第二P型注入区的第二通孔。
步骤S9，请参阅图1，形成第一金属层，所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。
步骤S10，请参阅图1，形成第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延区的表面。
相较于现有技术，本发明提供的垂直双扩散场效应晶体管及其制作方法中，将非沟道区域的多晶硅通过所述第三开口断开,同时在断开处的第三开口进行N型注入形成所述第三N型注入区进而减小多晶硅形成的寄生电容大小，降低JFET区电阻。进一步地，在一种实施方式中，N型注入采用多次注入，通过能量剂量调整，优化注入区杂质分布。通过自对准注入，实现JFET区域局部电阻率降低，不影响器件其它位置，提高了器件性能。进一步地，通过自对准注入形成第一及第二P型注入区域，也降低了制造成本，提高了器件性能。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种垂直双扩散场效应晶体管，其特征在于：所述晶体管包括N型衬底，形成于所述N型衬底上的第一层N型外延，形成于所述第一层N型外延表面的第一沟槽与第二沟槽，形成于所述第一沟槽与第二沟槽中的P型外延，形成于所述第一层N型外延及所述P型外延上的第二层P型外延，贯穿所述第二层P型外延且对应所述第一沟槽与第二沟槽之间的第一层N型外延的第三沟槽，位于所述第三沟槽中的第二层N型外延，位于所述第二层P型外延表面且对应所述第一沟槽的第一N型注入区，位于所述第二层P型外延表面且对应所述第二沟槽的第二N型注入区，贯穿所述第一N型注入区并延伸至所述第二层P型外延的第一P型注入区，贯穿所述第二N型注入区并延伸至所述第二层P型外延的第二P型注入区，依次形成于所述第二层P型外延、所述第二层N型外延、所述第一、第二N型注入区上的氧化硅层与多晶硅层，贯穿所述氧化硅层及多晶硅层且对应所述第一N型注入区与第一P型注入区的第一开口，贯穿所述氧化硅层与多晶硅层且对应所述第二N型注入区及所述第二P型注入区的第二开口，形成于所述多晶硅层上、第一、第二N型注入区上的介质层，贯穿所述介质层且对应所述第一N型注入区与第一P型注入区的第一通孔，贯穿所述介质层且对应所述第二N型注入区与第二P型注入区的第二通孔。
2.如权利要求1所述的垂直双扩散场效应晶体管，其特征在于：所述晶体管还包括第一金属层，所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。
3.如权利要求2所述的垂直双扩散场效应晶体管，其特征在于：所述晶体管还包括第二金属层，所述第二金属层形成于所述N型衬底远离所述第一层N型外延的表面。
4.如权利要求1所述的垂直双扩散场效应晶体管，其特征在于：所述第一、第二沟槽中的P型外延的电阻率小于所述第二层P型外延的电阻率。
5.如权利要求1所述的垂直双扩散场效应晶体管，其特征在于：所述第一沟槽与所述第二沟槽均包括上半部分及下半部分，所述上半部分的宽度大于所述下半部分的宽度。
6.一种垂直双扩散场效应晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供具有N型衬底的第一层N型外延，在所述第一层N型外延依形成第一氧化硅层；
使用第一光刻胶作为掩膜，刻蚀所述第一氧化硅层，形成贯穿所述第一氧化硅层并延伸至所述第一层N型外延中的第一沟槽与第二沟槽；
去除所述第一氧化硅层，在所述第一及第二沟槽中形成P型外延以及在所述第一层N型外延上形成第二层P型外延；
刻蚀所述第一沟槽与第二沟槽之间的第二层P型外延形成贯穿所述第二层P型外延且对应所述第一层N型外延的第三沟槽；
在所述第三沟槽中形成所述第二层N型外延；
在所述第二层N型外延对应所述第一沟槽的位置形成第一P型注入区，在所述第二层N型外延对应所述第二沟槽的位置形成第二P型注入区；
形成位于所述第二层P型外延表面且对应所述第一沟槽的第一N型注入区、位于所述第二层P型外延表面且对应所述第二沟槽的第二N型注入区，其中所述第一P型注入区贯穿所述第一N型注入区并延伸至所述第二层P型外延，所述第二P型注入区贯穿所述第二N型注入区并延伸至所述第二层P型外延；
依次形成位于所述第二层P型外延、所述第二层N型外延、所述第一、第二N型注入区上的第二氧化硅层与多晶硅层，贯穿所述第二氧化硅层及多晶硅层且对应所述第一N型注入区与第一P型注入区的第一开口，贯穿所述第二氧化硅层与多晶硅层且对应所述第二N型注入区及所述第二P型注入区的第二开口，形成于所述多晶硅层上、第一、第二N型注入区上的介质层，贯穿所述介质层且对应所述第一N型注入区与第一P型注入区的第一通孔，贯穿所述介质层且对应所述第二N型注入区与第二P型注入区的第二通孔。
7.如权利要求6所述的垂直双扩散场效应晶体管的制作方法，其特征在于：所述制作方法还包括以下步骤：形成第一金属层，所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。
8.如权利要求7所述的垂直双扩散场效应晶体管的制作方法，其特征在于：所述制作方法还包括以下步骤：形成第二金属层，所述第二金属层形成于所述N型衬底远离所述第一层N型外延的表面。
9.如权利要求6所述的垂直双扩散场效应晶体管的制作方法，其特征在于：所述第一、第二沟槽中的P型外延的电阻率小于所述第二层P型外延的电阻率。
10.如权利要求6所述的垂直双扩散场效应晶体管的制作方法，其特征在于：所述刻蚀所述第一氧化硅层，形成贯穿所述第一氧化硅层并延伸至所述第一层N型外延中的第一沟槽与第二沟槽的步骤包括以下步骤：
进行湿法刻蚀使得所述第一氧化硅层形成对应所述第一沟槽且宽度大于所述第一沟槽的第一刻蚀窗口，以及形成对应所述第二沟槽且宽度大于所述第二沟槽的第二刻蚀窗口，
去除所述第一光刻胶；
使用所述第一氧化硅层作为掩膜，利用所述第一刻蚀窗口与第二刻蚀窗口刻蚀所述第一层N型外延，使得所述第一沟槽的上半部分的宽度大于下半部分的宽度以及使得所述第二沟槽的上半部分的宽度大于下半部分的宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711328227.9A CN107994077B (zh) | 2017-12-13 | 2017-12-13 | 垂直双扩散场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711328227.9A CN107994077B (zh) | 2017-12-13 | 2017-12-13 | 垂直双扩散场效应晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107994077A CN107994077A (zh) | 2018-05-04 |
| CN107994077B true CN107994077B (zh) | 2020-08-28 |
Family
ID=62037810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711328227.9A Expired - Fee Related CN107994077B (zh) | 2017-12-13 | 2017-12-13 | 垂直双扩散场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107994077B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
| CN102832248A (zh) * | 2012-09-10 | 2012-12-19 | 西安电子科技大学 | 基于半超结的碳化硅mosfet及制作方法 |
| US20160190351A1 (en) * | 2011-08-04 | 2016-06-30 | Avogy, Inc. | Method and system for gan vertical jfet utilizing a regrown gate |
| US20170263745A1 (en) * | 2016-03-14 | 2017-09-14 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
2017
- 2017-12-13 CN CN201711328227.9A patent/CN107994077B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
| US20160190351A1 (en) * | 2011-08-04 | 2016-06-30 | Avogy, Inc. | Method and system for gan vertical jfet utilizing a regrown gate |
| CN102832248A (zh) * | 2012-09-10 | 2012-12-19 | 西安电子科技大学 | 基于半超结的碳化硅mosfet及制作方法 |
| US20170263745A1 (en) * | 2016-03-14 | 2017-09-14 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107994077A (zh) | 2018-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5323359B2 (ja) | パワーｍｏｓデバイス | |
| WO2017211105A1 (zh) | 一种超结器件、芯片及其制造方法 | |
| KR20040033313A (ko) | 셀 트렌치 게이트 전계 효과 트렌지스터 및 그 제조 방법 | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| EP3509101B1 (en) | Device integrating a junction field effect transistor and manufacturing method therefor | |
| US10872823B2 (en) | Device integrated with junction field effect transistor and method for manufacturing the same | |
| WO2016011674A1 (zh) | 功率mos晶体管及其制造方法 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| WO2016015501A1 (zh) | 隧穿晶体管结构及其制造方法 | |
| CN107785365B (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN107785367B (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| CN105895533A (zh) | 超结结构的制造方法 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN107994067B (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN107994077B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN106876450B (zh) | 低栅漏电容的纵向场效应晶体管及其制造方法 | |
| CN111785634B (zh) | Ldmos器件及工艺方法 | |
| US8421149B2 (en) | Trench power MOSFET structure with high switching speed and fabrication method thereof | |
| CN112951715B (zh) | 沟槽栅结构及沟槽型场效应晶体管结构的制备方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN107863343B (zh) | 平面mos器件及其制造方法 | |
| KR20150052390A (ko) | 반도체 소자 및 그 제조방법 | |
| CN109524473B (zh) | 一种低功耗功率mosfet器件及制备方法 | |
| CN108766885B (zh) | 具有三维沟道的复合栅igbt芯片的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200806 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 518000 Guangdong city of Shenzhen province Baoan District Fuyong Street Peace community Junfeng Industrial Zone A3 building the first floor Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210114 Address after: 211299 science and technology innovation center, No.5 Shiqiu Avenue, Shiqiu street, Lishui District, Nanjing City, Jiangsu Province Patentee after: Jiangsu Qinglian Optoelectronic Technology Research Institute Co., Ltd Address before: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing, Jiangsu Province Patentee before: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200828 Termination date: 20201213 |