CN114144865A - 基板处理方法和基板处理装置 - Google Patents

基板处理方法和基板处理装置 Download PDF

Info

Publication number
CN114144865A
CN114144865A CN202080052537.6A CN202080052537A CN114144865A CN 114144865 A CN114144865 A CN 114144865A CN 202080052537 A CN202080052537 A CN 202080052537A CN 114144865 A CN114144865 A CN 114144865A
Authority
CN
China
Prior art keywords
substrate
protective film
groove
chip
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080052537.6A
Other languages
English (en)
Inventor
沟本康隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN114144865A publication Critical patent/CN114144865A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)

Abstract

一种基板处理方法，包括：准备层叠基板，该层叠基板包括被分割为多个芯片的第一基板、按每个所述芯片完成分割且用于保护所述芯片的保护膜、用于支承所述第一基板的第二基板、以及将所述保护膜与所述第二基板粘接的粘接膜；利用透过所述第二基板的光线来使所述粘接膜的粘接力下降；以及利用拾取部从所述粘接膜拾取与所述粘接膜之间的粘接力下降后的所述保护膜和所述芯片。

Description

基板处理方法和基板处理装置
技术领域
本公开涉及一种基板处理方法和基板处理装置。
背景技术
专利文献1中记载的半导体晶圆的分割方法具有一体化工序、研磨工序、分割工序以及拾取工序。在一体化工序中，使半导体晶圆的表面面对用于支承半导体晶圆的支承基板的上表面，并经由粘合剂将半导体晶圆与支承基板一体化。在研磨工序中，对与支承基板一体化后的半导体晶圆的背面进行研磨。在分割工序中，将与支承基板一体化后的半导体晶圆从背面侧分割成各个半导体芯片。在拾取工序中，从支承基板拾取半导体芯片。在拾取之前，向粘合剂提供紫外线等外部刺激来使粘合力下降。
现有技术文献
专利文献
专利文献1：日本特开2004-207607号公报
发明内容
发明要解决的问题
本公开的一个方式提供一种能够在拾取前照射用于使粘接力下降的光线时抑制芯片的器件的劣化的技术。
用于解决问题的方案
本公开的一个方式所涉及的基板处理方法包括：
准备层叠基板，该层叠基板包括被分割为多个芯片的第一基板、按每个所述芯片完成分割且用于保护所述芯片的保护膜、用于支承所述第一基板的第二基板、以及将所述保护膜与所述第二基板粘接的粘接膜；
利用透过所述第二基板的光线来使所述粘接膜的粘接力下降；以及
利用拾取部从所述粘接膜拾取与所述粘接膜之间的粘接力下降后的所述保护膜和所述芯片。
发明的效果
根据本公开的一个方式，能够在拾取前照射用于使粘接力下降的光线时抑制芯片的器件的劣化。
附图说明
图1是示出一个实施方式所涉及的基板处理方法的流程图。
图2的(A)是示出图1的S101的图，图2的(B)是示出图1的S102的图，图2的(C)是示出图1的S103的图。
图3的(A)是示出图1的S104的图，图3的(B)是示出图1的S105的图，图3的(C)是示出图1的S106的图。
图4是示出分割前的第一基板的第一主表面的一例的俯视图。
图5是示出一个实施方式所涉及的基板处理装置的俯视图。
图6是示出在图1的S101之前进行的处理的第一例的流程图。
图7的(A)是示出图6的S201的图，图7的(B)是示出图6的S202的图，图7的(C)是示出图6的S203的图，图7的(D)是示出图6的S204的图。
图8的(A)是示出图6的S205的图，图8的(B)是示出图6的S206的图，图8的(C)是示出图6的S207的图。
图9是示出在图1的S101之前进行的处理的第二例的流程图。
图10的(A)是示出图9的S305的图，图10的(B)是示出图9的S306的图，图10的(C)是示出图9的S307的图，图10的(D)是示出图9的S308的图。
图11是示出在图1的S101之前进行的处理的第三例的流程图。
图12是示出图11的S407的图。
图13是示出在图1的S101之前进行的处理的第四例的流程图。
图14的(A)是示出图13的S503的图，图14的(B)是示出图13的S504的图，图14的(C)是示出图13的S505的图。
具体实施方式
以下，参照附图来说明本公开的实施方式。此外，在各附图中对相同的或对应的结构标注相同的附图标记，有时省略说明。在本说明书中，X轴方向、Y轴方向和Z轴方向是彼此垂直的方向。X轴方向和Y轴方向是水平方向，Z轴方向是铅垂方向。
如图1所示，基板处理方法包括：准备层叠基板(S101)、使粘接力下降(S102)、拾取芯片(S103)、去除保护膜(S104)、使芯片表面活性化(S105)以及接合芯片与第三基板(S106)。此外，基板处理方法也可以具有图1所示的处理以外的处理。在后文描述在准备层叠基板(S101)以前进行的处理。
在准备层叠基板(S101)时，如图2的(A)所示，准备包括第一基板10、保护膜20、第二基板30以及粘接膜40的层叠基板50。准备层叠基板50例如包括利用第一保持台110保持层叠基板50。第一保持台110从下方以使第一基板10的第二主表面12朝上的方式保持层叠基板50。第一基板10包括第一主表面11以及与第一主表面11相反朝向的第二主表面12。
第一基板10包括：作为硅晶圆等半导体基板或玻璃基板的基底基板13以及形成在基底基板13的表面的器件14。在S101中，第一基板10已分割成多个芯片15。多个芯片15分别包括器件14。此外，芯片15的数量没有特别限定。在图2中，由于空间限制而图示了数量少于图4的芯片15。
如图4所示，分割前的第一基板10的第一主表面11被彼此交叉的多个分割预定线16划分成多个区域。在多个区域的各区域预先形成半导体元件、电路、端子等器件14。第一基板10被多个分割预定线16分割并被分割成多个芯片15。
如图2所示，保护膜20保护第一基板10的第一主表面11，并保护第一主表面11的器件14。保护膜20例如由树脂形成。在S101中，保护膜20在与第一基板10相同的位置处完成分割，按每个芯片15完成分割。保护膜20的分割面与芯片15的分割面可以位于同一面上。
第二基板30支承第一基板10。第二基板30平坦地支承多个芯片15，来抑制芯片15的翘曲。第二基板30的厚度可以比芯片15的厚度更厚。另外，第二基板30的直径可以为第一基板10的直径以上。作为第二基板30，例如能够使用半导体基板或玻璃基板等。
粘接膜40将保护膜20与第二基板30粘接。粘接膜40例如由树脂形成。粘接膜40只要是利用透过第二基板30的红外线等光线来使粘接力下降的膜，则没有特别限定，但例如可以包括通过光线的照射而膨胀或发泡的微胶囊、或者通过光线的照射而发泡的发泡剂等。另外，粘接膜40也可以通过光线的照射而进行升华。
在使粘接力下降(S102)时，如图2的(B)所示，利用透过第二基板30的光线L1来使粘接膜40的粘接力下降。光线L1从第二基板30照射到粘接膜40。与光线L1从第一基板10照射到粘接膜40的情况相比，照射到第一基板10的器件14的光线L1的强度较低，因此能够抑制器件14的劣化。使粘接力下降既可以对粘接膜40的整体一次进行，但也可以按每个芯片15进行。
第一保持台110能够沿X轴方向和Y轴方向进行移动，以变更粘接膜40中的光线L1的照射位置。此外，只要能够变更粘接膜40中的光线L1的照射位置即可，则照射光线L1的照射器120也可以移动。另外，也可以是，在照射器120包括检电扫描器等的情况下，第一保持台110和照射器120这两者都不进行移动。
光线L1的强度由于照射到粘接膜40而下降。这是因为，光线L1的能量的大部分被用于使粘接膜40的粘接力下降。但是，光线L1的一部分未被粘接膜40吸收，而可能会通过粘接膜40。
因此，在本实施方式中，如图2的(B)所示，在粘接膜40与第一基板10之间存在保护膜20。在光线L1通过保护膜20时，光线L1的一部分被保护膜20吸收，光线L1的强度进一步下降。其结果，能够使照射到第一基板10的器件14的光线L1的强度下降，从而能够抑制器件14的劣化。保护膜20的材质能够根据光线L1的波长来适当选择。
在第二基板30为硅晶圆的情况下，例如能够使用红外线来作为透过硅晶圆的光线L1，光线L1的波长例如为700nm以上且1mm以下。光线L1可以为激光光线。激光光线的激发方式可以是连续激发式和脉冲激发式中的任一方。作为激光光线的光源，能够使用半导体激光、YAG激光或二氧化碳激光。
在光线L1也透过第一保持台110的情况下，第一保持台110的材质可以是玻璃。此外，第一保持台110也可以被构成为不被光线L1照射，例如也可以仅保持层叠基板50的外周。在该情况下，第一保持台110的材质不限定于玻璃，也可以是金属或陶瓷。
在拾取芯片15(S103)时，如图2的(C)所示，利用拾取部130从粘接膜40拾取与粘接膜40之间的粘接力下降后的保护膜20和芯片15。拾取部130从上方吸附芯片15。拾取部130的吸附面的大小与芯片15的上表面的大小相同或者比芯片15的上表面的大小稍大。拾取部130例如是筒夹。
芯片15在被拾取部130拾取以前被坚硬的第二基板30支承。与替代第二基板30而通过所谓的切割带等柔软的带支承芯片15的情况相比，芯片15的位置几乎没有变动，容易进行芯片15与拾取部130的位置对准。
在去除保护膜20(S104)时，如图3的(A)所示，在由拾取部130保持芯片15的状态下，将保护膜20浸渍到用于溶解保护膜20的液体L2中，来去除保护膜20。由于将保护膜20溶解来去除，因此也能够去除附在保护膜20上的微粒。
液体L2能够根据保护膜20的材质来适当选择，但例如可以是有机溶剂。液体L2被预先贮存于贮存部140的槽内。贮存部140例如是向上方开放的容器。在保护膜20被浸渍到液体L2中时，拾取部130可以不被浸渍到液体L2中。能够抑制拾取部130的劣化。
拾取部130在拾取芯片15(S103)后至少去除保护膜20(S104)前从上方以使保护膜20朝下的状态持续保持芯片15。在将保护膜20浸渍到液体L2中时，建议不将拾取部130浸渍到液体L2。另外，在拾取部130与其它拾取部之间不实施芯片15的交接，因此能够防止会在交接时产生的芯片15的纹裂。
在使芯片表面活性化(S105)时，如图3的(B)所示，在由拾取部130保持芯片15的状态下，使芯片15的去除保护膜20后的表面15a活性化。芯片15的表面15a是第一基板10的第一主表面11，在芯片15的表面15a存在器件14。由于器件14的表面被活性化，因此该器件14的表面能够与后述的第三基板60的形成有器件64的主表面61面对面地接合。
活性化部150使芯片15的表面15a活性化。活性化部150例如是等离子体产生器，利用所产生的等离子体来使芯片15的表面15a活性化。等离子体既可以是大气压等离子体也可以是真空等离子体，但也可以是不需要真空容器的大气压等离子体。
例如激发氧气或氮气来产生等离子体。等离子体例如将表面15a的分子(例如SiO2)的化学键切断，来形成官能团或悬键。活性化部150也可以在利用等离子体对芯片15的表面15a进行处理之后，利用纯水对芯片15的表面15a进行处理来使芯片15的表面15a亲水化。
拾取部130在拾取芯片15(S103)后至少使芯片表面活性化(S105)前从上方以使保护膜20朝下的状态持续保持芯片15。在拾取部130与其它拾取部之间不实施芯片15的交接，因此能够防止会在交接时产生的芯片15的纹裂。
在接合芯片15与第三基板60(S106)时，如图3的(C)所示，在由拾取部130保持芯片15的状态下，使芯片15的活性化后的表面15a与第三基板60的形成有器件64的主表面61面对面地接合。将芯片15的表面15a的器件14与第三基板60的主表面61的器件64接合来获得附带芯片15的第三基板60。附带芯片15的第三基板60可以是所谓的COW(Chip On Wafer：芯片在晶圆上)。
第二保持台160从下方以使第三基板60的主表面61朝上的方式保持第三基板60。另一方面，拾取部130从上方以使芯片15的活性化后的表面15a朝下的方式保持芯片15。拾取部130在拾取芯片15(S103)后接合芯片15与第三基板60(S106)前从上方以使芯片15的表面15a朝下的状态持续保持芯片15。在拾取部130与其它拾取部之间不实施芯片15的交接，因此能够防止会在交接时产生的芯片15的纹裂。
在例如图5所示的基板处理装置100中实施图1所示的、准备层叠基板(S101)、使粘接力下降(S102)、拾取芯片(S103)、去除保护膜(S104)、使芯片表面活性化(S105)、以及接合芯片与第三基板(S106)。
如图5所示，基板处理装置100具备搬入搬出站170、处理站180以及控制装置190。搬入搬出站170和处理站180按此顺序从X轴方向负侧向X轴方向正侧配置。
搬入搬出站170具有搬入搬出块171以及搬送块172。搬送块172被配置在搬入搬出块171的旁边，例如被配置在搬入搬出块171的X轴方向正侧。另外，搬送块172被配置在处理站180的旁边，例如被配置在处理站180的X轴方向负侧。
搬入搬出块171包括沿Y轴方向排成一列的多个载置部173。在多个载置部173分别载置盒。第一盒C1收容层叠基板50，第二盒C2收容第三基板60，第三盒C3收容附带芯片15的第三基板60，第四盒C4收容从层叠基板50拾取芯片15和保护膜20后剩余的第二基板30。此外，载置部173的数量没有特别限定。同样地，盒的数量也没有特别限定。
在搬送块172的内部设置有搬送装置174。搬送装置174具有用于保持层叠基板50和第三基板60等的保持部。保持部能够进行向水平方向(X轴方向及Y轴方向这两个方向)和铅垂方向的移动以及以铅垂轴为中心的回旋。搬送装置174从第一盒C1取出层叠基板50，并将该层叠基板50载置于第一保持台110。另外，搬送装置174从第二盒C2取出第三基板60，并将该第三基板60载置于第二保持台160。并且，搬送装置174从第二保持台160收取附带芯片15的第三基板60，并将该第三基板60收纳于第三盒C3。并且另外，搬送装置174从第一保持台110收取从层叠基板50拾取了芯片15和保护膜20后剩余的第二基板30，并将该第二基板30收纳于第四盒C4。
处理站180具有第一保持台110、照射器120、拾取部130、移动部135、贮存部140、活性化部150以及第二保持台160。使第一保持台110、贮存部140、活性化部150以及第二保持台160按此顺序从Y轴方向正侧向Y轴方向负侧排列。照射器120被设置于第一保持台110的下方。拾取部130能够进行向水平方向(X轴方向及Y轴方向这两个方向)和铅垂方向的移动以及以铅垂轴为中心的回旋。拾取部130的数量在图4中为一个，但也可以为多个。移动部135使拾取部130进行移动，以使由拾取部130保持的芯片15从第一保持台110经由贮存部140和活性化部150移动到第二保持台160。
控制装置190例如是计算机，如图5所示具备CPU(Central Processing Unit：中央处理单元)191以及存储器等存储介质192。在存储介质192中储存用于对在基板处理装置100中执行的各种处理进行控制的程序。控制装置190通过使CPU 191执行存储介质192中存储的程序，来控制基板处理装置100的动作。另外，控制装置190具备输入接口193以及输出接口194。控制装置190通过输入接口193接收来自外部的信号，通过输出接口194向外部发送信号。
上述程序例如被存储于计算机可读取的存储介质，并从该存储介质安装到控制装置190的存储介质192。作为计算机可读取的存储介质，例如能够列举出硬盘(HD)、软盘(FD)、光盘(CD)、磁光盘(MO)、存储卡等。此外，程序也可以经由因特网从服务器下载而安装到控制装置190的存储介质192。
接着，参照图6、图7和图8来说明在图1的S101之前进行的处理的第一例。
如图6所示，基板处理方法包括：准备第一基板10(S201)、形成保护膜20(S202)、形成第一槽71(S203)、粘接保护膜20与第二基板30(S204)、薄化第一基板10(S205)、形成掩模72(S206)以及形成第二槽73(S207)。
在准备第一基板10(S201)时，例如利用未图示的保持台保持第一基板10。如图7的(A)所示，以使第一基板10的第一主表面11朝上的方式从下方保持第一基板10。在第一主表面11已形成器件14。
在形成保护膜20(S202)时，如图7的(B)所示，在第一基板10的第一主表面11形成保护膜20。保护膜20例如通过旋涂法来形成。喷嘴201从上方向进行旋转的第一基板10喷出涂布液L3，来形成涂布液L3的液膜。当对该液膜进行干燥时，获得保护膜20。此外，涂布液L3的涂布方法不限定于旋涂法。
如前所述，保护膜20在使粘接力下降(S102)时对吸收通过了粘接膜40的光线L1，来抑制器件14的劣化。另外，保护膜20也起到抑制在后述的形成第一槽71(S203)时产生的碎屑附着于器件14的作用。
在形成第一槽71(S203)时，如图7的(C)所示，在保护膜20的表面的分割预定线处形成比器件14更深的第一槽71。第一槽71到达基底基板13。保护膜20的表面的分割预定线在俯视时与第一基板10的第一主表面11的分割预定线16一致。例如利用红外线摄像机等拍摄第一主表面11的图像，并对拍摄出的图像进行图像处理来检测该分割预定线16的位置。根据检测到的分割预定线16的位置来决定第一槽71的形成位置。
第一槽71也可以通过通过利用刀片进行的切削加工来形成，但在本实施方式中通过利用激光光线L4进行的烧蚀加工来形成。烧蚀加工在器件14包括例如多孔质Low-k材料的情况等器件14脆弱的情况下是有效的。也可以是，使用短脉冲激光作为激光光线L4的光源，以防止器件14的过热。
激光光线L4的波长可以与光线L1的波长不同。这是因为，对于激光光线L4和光线L1而言，作用不同。光线L1如上所述被用于使粘接膜40的粘接力下降。激光光线L4的波长可以比光线L1的波长短，例如也可以为600nm以下。
形成第一槽71(S203)在形成保护膜20(S202)后且粘接保护膜20与第二基板30(S204)前进行。由于在形成第一槽71前形成保护膜20，因此能够抑制在形成第一槽71时产生的碎屑附着于器件14。
在粘接保护膜20与第二基板30(S204)时，如图7的(D)所示，利用粘接膜40将保护膜20与第二基板30粘接。由于利用粘接膜40粘接第一基板10与第二基板30，因此第二基板30能够支承第一基板10。
粘接膜40通过将粘接剂涂布到第二基板30的接合面来形成，之后搭载保护膜20。能够抑制保护膜20的表面的第一槽71被粘接剂填满。此外，粘接膜40可以以片材的方式供给，在该情况下，粘接膜40也可以先粘贴到保护膜20和第二基板30中的任一方。
薄化第一基板10(S205)在粘接保护膜20与第二基板30(S204)后进行。如图8的(A)所示，薄化第一基板10包括磨削第一基板10的第二主表面12。在磨削之后，也可以进一步进行研磨。在利用第二基板30强化了第一基板10的状态下加工第一基板10，因此能够抑制第一基板10的纹裂等。第一基板10的磨削利用磨石202进行。磨石202一边旋转一边下降来磨削进行旋转的第一基板10的上表面(第二主表面12)。也同样地实施研磨。使薄化后的第二主表面12不露出第一槽71。
形成掩模72(S206)在薄化第一基板10(S205)后进行。掩模72通过光刻法等形成，如图8的(B)所示，在第一基板10的第二主表面12的分割预定线处具有开口部72a。第二主表面12的分割预定线在俯视时与第一主表面11的分割预定线16一致。例如通过红外线摄像机等拍摄第一主表面11的图像，并对拍摄出的图像进行图像处理来检测该分割预定线16的位置。根据检测到的分割预定线16的位置来决定掩模72的开口部72a的形成位置。掩模72的材质只要能耐后述的蚀刻即可，没有特别限定。
在形成第二槽73(S207)时，如图8的(C)所示，通过掩模72的开口部72a对第一基板10的第二主表面12进行蚀刻，来形成与第一槽71相连的第二槽73，从而将第一基板10分割成多个芯片15。多个芯片15被第二基板30平坦地支承。蚀刻可以是湿式蚀刻和干式蚀刻中的任一方，但可以是各向异性优越的干式蚀刻，例如可以是等离子体蚀刻。
通过蚀刻来将第一基板10分割成多个芯片15，因此能够抑制在分割芯片15时在芯片15产生变形和伤痕，另外，在分割芯片15时能够抑制微粒的产生。另外，当第二槽73与第一槽71相连时，第一槽71的侧面71a也被蚀刻，因此也能够去除在形成第一槽71时产生的变形、伤痕以及微粒。
掩模72被去除的定时只要在形成第二槽73(S207)后，则任何时候都可以，既可以在拾取芯片15(S103)之前，也可以在接合芯片15与第三基板60(S106)后。在后者的情况下，拾取部130经由掩模72从上方保持芯片15。
接着，参照图9和图10来说明在图1的S101之前进行的处理的第二例。
如图9所示，基板处理方法包括准备第一基板10(S301)、形成保护膜20(S302)、形成一次槽(S303)、蚀刻一次槽的侧面(S304)、形成二次槽75(S305)、粘接保护膜20与第二基板30(S306)、薄化第一基板10(S307)、以及清洗和蚀刻(S308)。
准备第一基板10(S301)、形成保护膜20(S302)及形成一次槽(S303)与图6所示的S201、S202及S203同样地实施，因此省略说明。另外，在S303中获得的一次槽与图7(C)所示的第一槽71同样，因此省略图示。
在蚀刻一次槽的侧面(S304)时，蚀刻一次槽的侧面。蚀刻可以是湿式蚀刻和干式蚀刻中的任一方，但可以是能够沿深度方向均等地蚀刻一次槽的侧面的干式蚀刻，例如可以是等离子体蚀刻。去除在形成一次槽时产生的变形、伤痕以及微粒。
在形成二次槽75(S305)时，如图10的(A)所示，利用刀片301切削一次槽的底面，使一次槽沿深度方向延长，来形成二次槽75。二次槽75的深度是达到后述的薄化(S307)后的第一基板10的第二主表面12的深度。
形成二次槽75(S305)在形成一次槽(S303)之后实施，一次槽通过利用激光光线进行的烧蚀加工来形成。如上所述，烧蚀加工在器件14包括例如多孔质Low-k材料的情况等、器件14脆弱的情况下是有效的。
一次槽的深度比器件14的深度更深，一次槽达到基底基板13。由于预先形成有一次槽，因此能够抑制由刀片301进行的器件14的切削，从而能够抑制器件14的变形和伤痕的产生。
此外，也可以根据器件14的构造，不实施利用激光光线进行的烧蚀加工，而仅实施利用刀片301进行的切削加工。
在粘接保护膜20与第二基板30(S306)时，如图10的(B)所示，利用粘接膜40粘接保护膜20与第二基板30。由于利用粘接膜40粘接第一基板10与第二基板30，因此第二基板30能够支承第一基板10。
薄化第一基板10(S307)在粘接保护膜20与第二基板30(S306)后进行。如图10的(C)所示，薄化第一基板10包括磨削第一基板10的第二主表面12。该磨削由磨石302进行。在磨削之后，也可以进一步进行研磨。通过薄化(S307)来使第一基板10的第二主表面12露出二次槽75，从而将第一基板10分割成多个芯片15。多个芯片15被第二基板30平坦地支承。
在清洗和蚀刻(S308)时，如图10的(D)所示，清洗二次槽75，并且对二次槽75的侧面75a进行蚀刻。由于清洗二次槽75，因此能够去除在薄化第一基板10时产生的磨削屑以及在形成二次槽75时产生的切削屑等。另外，由于蚀刻二次槽75的侧面75a，因此能够去除在形成二次槽75时产生的变形和伤痕。
清洗二次槽75例如是刷洗清洗、旋转清洗或喷雾清洗等。喷嘴303从上方向层叠基板50喷出清洗液L5。也可以不仅清洗层叠基板50的上表面，还同时清洗层叠基板50的下表面。在刷洗清洗时，利用未图示的刷子或海绵来擦洗层叠基板50的表面。
清洗二次槽75和蚀刻二次槽75的侧面75a可以分别实施，也可以同时实施。在后者的情况下，进行湿式蚀刻。另一方面。在前者的情况下，蚀刻可以是湿式蚀刻和干式蚀刻中的任一方。
接着，参照图11和图12来说明在图1的S101之前进行的处理的第三例。
如图11所示，基板处理方法包括：准备第一基板10(S401)、形成保护膜20(S402)、形成第一槽71(S403)、蚀刻第一槽71的侧面(S404)、粘接保护膜20与第二基板30(S405)、薄化第一基板10(S406)、形成第二槽73(S407)以及清洗和蚀刻(S408)。
准备第一基板10(S401)、形成保护膜20(S402)、形成第一槽71(S403)及蚀刻第一槽71的侧面(S404)与图9所示的S301、S302、S303及S304同样地实施，因此省略说明。
此外，蚀刻第一槽71的侧面(S404)在形成第一槽71(S403)后且粘接保护膜20与第二基板30(S405)前实施。能够去除在形成第一槽71时产生的变形、伤痕以及微粒。
粘接保护膜20与第二基板30(S405)同图6所示的S204同样地实施，因此省略说明。在S405中获得的层叠基板50除了已蚀刻第一槽71的侧面71a之外与图7的(D)所示的层叠基板50相同，因此省略图示。
并且，薄化第一基板10(S406)与图6所示的S205同样地实施，因此省略说明。在S406中获得的层叠基板50除了已蚀刻第一槽71的侧面71a之外与图8的(A)所示的层叠基板50相同，因此省略图示。
形成第二槽73(S407)在薄化第一基板10(S406)后进行。第二槽73与图6、图7及图8所示的第一例不同，替代蚀刻，如图12所示那样通过利用刀片401进行的切削加工形成来。刀片401对第一基板10的第二主表面12的分割预定线进行磨削。第二槽73与第一槽71相连，从而将第一基板10分割成多个芯片15。由于预先形成了第一槽71，因此刀片401不切削器件14，因此能够抑制器件14的变形和伤痕的产生。
清洗和蚀刻(S408)与图9所示的S308同样地实施。在S408中，清洗第二槽73，并且对第二槽73的侧面73a进行蚀刻。由于清洗第二槽73，因此能够去除在薄化第一基板10时产生的磨削屑以及在形成第二槽73时产生的切削屑等。另外，由于蚀刻第二槽73的侧面73a，因此能够去除在形成第二槽73时产生的变形和伤痕。
清洗第二槽73与清洗二次槽75(图10的(D))同样地实施。另外，蚀刻第二槽73的侧面73a与蚀刻二次槽75的侧面75a同样地实施。第二槽73和二次槽75的共同之处在于都通过利用刀片进行的切削加工来形成，因此进行同样的后处理。
接着，参照图13和图14来说明在图1的S101之前进行的处理的第四例。
如图13所示，基板处理方法包括：准备第一基板10(S501)、形成保护膜20(S502)、粘接保护膜20与第二基板30(S503)、薄化第一基板10(S504)、形成槽76(S505)、以及清洗和蚀刻(S506)。
准备第一基板10(S501)及形成保护膜20(S502)与图6所示的S201及S202同样地实施，因此省略说明。
粘接保护膜20与第二基板30(S503)除了在未对第一基板10施加槽加工的状态下进行之外与图6所示的S204同样地实施。在图14的(A)中示出在S503中获得的层叠基板50。
薄化第一基板10(S504)除了在未对第一基板10施加槽加工的状态下进行之外，与图6所示的S205同样地实施。在图14的(B)中示出在S504中获得的层叠基板50。
形成槽76(S505)在薄化第一基板10(S504)后进行。槽76形成在第一基板10的第二主表面12的分割预定线处，并贯通第一基板10和保护膜20，达到粘接膜40。通过形成槽76来将第一基板10分割成多个芯片15，并且按每个芯片15分割保护膜20。
槽76也可以通过利用刀片进行的切削加工来形成，但在本实施方式中通过利用激光光线L6进行的烧蚀加工来形成。烧蚀加工在器件14包括例如多孔质Low-k材料的情况等、器件14脆弱的情况下是有效的。
由于槽76贯通第一基板10和保护膜20，因此槽76的深度比图7的(C)所示的第一槽71的深度更深，激光光线L6的强度比图7的(C)所示的激光光线L4的强度更高。所以，容易产生变形和伤痕。因此，在形成槽76(S505)后实施清洗和蚀刻(S506)。
清洗和蚀刻(S506)与图9所示的S308同样地实施。在S408中，清洗槽76，并且对槽76的侧面76a进行蚀刻。由于清洗槽76，因此能够去除在薄化第一基板10时产生的磨削屑以及在形成槽76时产生的碎屑等。另外，由于对槽76的侧面76a进行蚀刻，因此能够去除在形成槽76时产生的变形和伤痕。
此外，也可以根据器件14的构造来通过切削加工形成槽76。在该情况下，也可以在形成槽76(S505)后实施清洗和蚀刻(S506)。在该情况下，也获得同样的效果。
以上，说明了本公开所涉及的基板处理方法和基板处理装置，但本公开不限定于上述实施方式等。能够在权利要求书所记载的范畴内进行各种变更、修正、置换、附加、删除以及组合。它们当然也属于本公开的技术范围。
在图6的S205、图9的S307、图11的S406、图13的S504中，磨削第一基板10的第二主表面12，来将第一基板10薄化，但本公开的技术不限定于此。在薄化第一基板10时，只要以使第二主表面12接近第一主表面11的方式从第二主表面12侧去除第一基板10的一部分即可。例如，也可以是，向用于将第一基板10沿板厚方向分割的分割面聚光照射激光光线，在上述分割面隔开间隔地形成多个改性层，之后，以改性层为起点利用上述分割面将第一基板10割断，从而去除第一基板10的一部分。
本申请要求以2019年8月2日向日本专利局申请的日本特愿2019-143300号为基础的优先权，在本申请中引用日本特愿2019-143300号的所有内容。
附图标记说明
10：第一基板；11：第一主表面；12：第二主表面；14：器件；15：芯片；20：保护膜；30：第二基板；40：粘接膜；50：层叠基板；60：第三基板；61：主表面；64：器件；100：基板处理装置；110：第一保持台；120：照射器；130：拾取部；140：贮存部；150：活性化部；160：第二保持台。

Claims (14)

1.一种基板处理方法，包括：
准备层叠基板，该层叠基板包括被分割为多个芯片的第一基板、按每个所述芯片完成分割且用于保护所述芯片的保护膜、用于支承所述第一基板的第二基板、以及将所述保护膜与所述第二基板粘接的粘接膜；
利用透过所述第二基板的光线来使所述粘接膜的粘接力下降；以及
利用拾取部从所述粘接膜拾取与所述粘接膜之间的粘接力下降后的所述保护膜和所述芯片。
2.根据权利要求1所述的基板处理方法，其中，
还包括：在由所述拾取部保持所述芯片的状态下，将所述保护膜浸渍到用于溶解所述保护膜的液体中，来去除所述保护膜。
3.根据权利要求2所述的基板处理方法，其中，还包括：
在由所述拾取部保持所述芯片的状态下，将所述芯片的去除所述保护膜后的表面活性化；
在由所述拾取部保持所述芯片的状态下，使所述芯片的活性化后的表面与第三基板的形成有器件的主表面面对面地接合。
4.根据权利要求1～3中的任一项所述的基板处理方法，其中，还包括：
在所述第一基板的第一主表面形成所述保护膜；
在形成所述保护膜后，利用所述粘接膜将所述保护膜与所述第二基板粘接；
在粘接所述保护膜与所述第二基板后，以使所述第一基板的与所述第一主表面相反朝向的第二主表面靠近所述第一主表面的方式去除所述第一基板的一部分，从而将所述第一基板薄化。
5.根据权利要求4所述的基板处理方法，其中，还包括：
在形成所述保护膜后且粘接所述保护膜与所述第二基板前，在所述保护膜的表面的分割预定线处形成比所述芯片的器件更深的第一槽；以及
在薄化所述第一基板后且拾取所述芯片前，形成在所述第一基板的所述第二主表面的分割预定线处具有开口部的掩模，通过所述掩模的所述开口部对所述第二主表面进行蚀刻，来形成与所述第一槽相连的第二槽，从而将所述第一基板分割为多个所述芯片。
6.根据权利要求4所述的基板处理方法，其中，还包括：
在形成所述保护膜后且粘接所述保护膜与所述第二基板前，在所述保护膜的表面的分割预定线处形成到达薄化后的所述第一基板的所述第二主表面的深度的槽；
在粘接所述保护膜与所述第二基板后，通过薄化所述第一基板来使所述第一基板的所述第二主表面露出所述槽，从而将所述第一基板分割为多个所述芯片；
在薄化所述第一基板后且拾取所述芯片前，清洗所述槽并且对所述槽的侧面进行蚀刻。
7.根据权利要求6所述的基板处理方法，其中，
在所述保护膜的表面的分割预定线处形成所述槽包括：利用激光光线形成比所述芯片的器件更深的一次槽，对所述一次槽的侧面进行蚀刻，接着，利用刀片切削所述一次槽的底面，从而形成到达薄化后的所述第一基板的所述第二主表面的深度的二次槽。
8.根据权利要求4所述的基板处理方法，其中，还包括：
在形成所述保护膜后且粘接所述保护膜与所述第二基板前，在所述保护膜的表面的分割预定线处形成比所述芯片的器件更深的第一槽；
在薄化所述第一基板后且拾取所述芯片前，利用刀片切削所述第一基板的所述第二主表面的分割预定线，来形成与所述第一槽相连的第二槽，从而将所述第一基板分割为多个所述芯片；以及
在薄化所述第一基板后且拾取所述芯片前，清洗所述第一槽和所述第二槽并且对所述第一槽和所述第二槽的侧面进行蚀刻。
9.根据权利要求8所述的基板处理方法，其中，
还包括：在形成所述第一槽后且粘接所述保护膜与所述第二基板前，对所述第一槽的侧面进行蚀刻。
10.根据权利要求4所述的基板处理方法，其中，还包括：
在薄化所述第一基板后且拾取所述芯片前，在所述第一基板的所述第二主表面的分割预定线处形成到达所述粘接膜的深度的槽，从而将所述第一基板分割为多个所述芯片，并且按每个所述芯片分割所述保护膜；以及
在形成所述槽后且拾取所述芯片前，清洗所述槽并且对所述槽的侧面进行蚀刻。
11.根据权利要求10所述的基板处理方法，其中，
利用激光光线形成从所述第一基板的所述第二主表面起到达所述粘接膜的深度的所述槽。
12.一种基板处理装置，具有：
第一保持台，其用于保持层叠基板，该层叠基板包括被分割为多个芯片的第一基板、按每个所述芯片完成分割且用于保护所述芯片的保护膜、用于支承所述第一基板的第二基板、以及将所述保护膜与所述第二基板粘接的粘接膜；
照射器，其向所述第二基板照射透过所述第二基板并使所述粘接膜的粘接力下降的光线；以及
拾取部，其拾取与所述粘接膜之间的粘接力下降后的所述保护膜和所述芯片。
13.根据权利要求12所述的基板处理装置，其中，还具有：
贮存部，其贮存用于溶解所述保护膜的液体；以及
移动部，其移动所述拾取部，以使由所述拾取部保持的所述芯片从所述第一保持台移动到所述贮存部。
14.根据权利要求13所述的基板处理装置，其中，还具有：
活性化部，其使所述芯片的去除所述保护膜后的表面活性化；以及
第二保持台，其用于保持与所述芯片的活性化后的表面接合的第三基板，
其中，所述移动部移动所述拾取部，以使由所述拾取部保持的所述芯片从所述第一保持台经过所述贮存部和所述活性化部移动到所述第二保持台。
CN202080052537.6A 2019-08-02 2020-07-20 基板处理方法和基板处理装置 Pending CN114144865A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019143300 2019-08-02
JP2019-143300 2019-08-02
PCT/JP2020/028011 WO2021024770A1 (ja) 2019-08-02 2020-07-20 基板処理方法、及び基板処理装置

Publications (1)

Publication Number Publication Date
CN114144865A true CN114144865A (zh) 2022-03-04

Family

ID=74503456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080052537.6A Pending CN114144865A (zh) 2019-08-02 2020-07-20 基板处理方法和基板处理装置

Country Status (5)

Country Link
US (1) US20220270926A1 (zh)
JP (1) JP7325515B2 (zh)
KR (1) KR20220041858A (zh)
CN (1) CN114144865A (zh)
WO (1) WO2021024770A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207607A (ja) 2002-12-26 2004-07-22 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP4559993B2 (ja) * 2006-03-29 2010-10-13 株式会社東芝 半導体装置の製造方法
JP4762959B2 (ja) 2007-09-03 2011-08-31 リンテック株式会社 半導体チップおよび半導体装置
US9142532B2 (en) * 2012-04-24 2015-09-22 Bondtech Co., Ltd. Chip-on-wafer bonding method and bonding device, and structure comprising chip and wafer
JP2015119085A (ja) * 2013-12-19 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
JP6649111B2 (ja) 2016-02-16 2020-02-19 東京応化工業株式会社 積層体、積層体の製造方法、及び基板の処理方法
JP6624992B2 (ja) * 2016-03-24 2019-12-25 三菱電機株式会社 半導体装置の製造方法
JP2018018980A (ja) * 2016-07-28 2018-02-01 株式会社ディスコ デバイスウエーハの加工方法
JP7061021B2 (ja) * 2018-06-06 2022-04-27 株式会社ディスコ ウェーハの加工方法及び研削装置
JP7401183B2 (ja) * 2018-08-07 2023-12-19 株式会社ディスコ ウェーハの加工方法
US11355394B2 (en) * 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
JP7296601B2 (ja) * 2019-06-25 2023-06-23 パナソニックＩｐマネジメント株式会社 素子チップの洗浄方法および素子チップの製造方法

Also Published As

Publication number Publication date
US20220270926A1 (en) 2022-08-25
JP7325515B2 (ja) 2023-08-14
TW202109657A (zh) 2021-03-01
WO2021024770A1 (ja) 2021-02-11
JPWO2021024770A1 (zh) 2021-02-11
KR20220041858A (ko) 2022-04-01

Similar Documents

Publication Publication Date Title
TWI791095B (zh) 基板處理系統、基板處理方法及電腦記錄媒體
KR102656400B1 (ko) 기판 처리 시스템 및 기판 처리 방법
JP6904368B2 (ja) 半導体基板の処理方法及び半導体基板の処理装置
JP2007214457A (ja) ウェーハ加工装置及び方法
KR102599910B1 (ko) 소직경 웨이퍼의 제조 방법
JP6918420B2 (ja) ウェーハの加工方法
KR20160112989A (ko) 적층 디바이스의 제조 방법
KR20180040081A (ko) 웨이퍼의 가공 방법
JP6956788B2 (ja) 基板処理方法及び基板処理システム
US10933618B2 (en) Carrier plate removing method
CN114144865A (zh) 基板处理方法和基板处理装置
TWI840590B (zh) 基板處理方法及基板處理裝置
JP2019009191A (ja) ウェーハの加工方法
JP7313775B2 (ja) ウェーハの加工方法
KR20210024961A (ko) 캐리어판의 제거 방법
JP2018063985A (ja) ウェーハの加工方法
KR20210024960A (ko) 캐리어판의 제거 방법
JP2020107683A (ja) 基板処理システム、および基板処理方法
JP2022017674A (ja) 研磨装置及び研磨方法
JP2022020332A (ja) キャリア板の除去方法
JP2024055023A (ja) ウエーハの加工方法およびウエーハ処理装置
JP2016195218A (ja) レーザー加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination