CN114141287A - 存储装置的读写方法及存储装置 - Google Patents

存储装置的读写方法及存储装置 Download PDF

Info

Publication number
CN114141287A
CN114141287A CN202010919721.8A CN202010919721A CN114141287A CN 114141287 A CN114141287 A CN 114141287A CN 202010919721 A CN202010919721 A CN 202010919721A CN 114141287 A CN114141287 A CN 114141287A
Authority
CN
China
Prior art keywords
temperature
recovery time
memory chip
chip
write recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010919721.8A
Other languages
English (en)
Other versions
CN114141287B (zh
Inventor
寗树梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010919721.8A priority Critical patent/CN114141287B/zh
Priority to EP21863308.9A priority patent/EP4024396B1/en
Priority to PCT/CN2021/100676 priority patent/WO2022048240A1/zh
Priority to US17/470,879 priority patent/US11862229B2/en
Publication of CN114141287A publication Critical patent/CN114141287A/zh
Application granted granted Critical
Publication of CN114141287B publication Critical patent/CN114141287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

本发明提供一种存储装置的读写方法及存储装置，所述存储装置包括存储芯片，所述存储装置读写方法是，在存储芯片运行期间，测量所述存储芯片的温度，并根据所述温度调节存储芯片的写恢复时间。本发明的优点在于，能够根据所述存储芯片的温度调节所述存储芯片的写恢复时间，从而使得存储芯片执行的写恢复时间与存储芯片在进行读写操作时的实际发生的写恢复时间基本一致，避免出现数据丢失或者运行速度降低的情况。

Description

存储装置的读写方法及存储装置
技术领域
本发明涉及半导体存储领域，尤其涉及一种存储装置的读写方法及存储装置。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，其存储阵列区由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
温度对存储器写入存在较大影响，在低温环境中，对存储器进行写入时，存在写入时间较长的情况，可能会导致前一次写入未完成就开始下一次预充电，进行寻址，那么前一次写入的数据就会不完整，造成丢数据的情况，从而导致写入的稳定性不高。
发明内容
本发明所要解决的技术问题是，提供一种存储装置的读写方法及存储装置，其能够避免前一次写入未完成就开始下一次预充电的情况发生，提高存储装置写入的稳定性。
为了解决上述问题，本发明提供了一种存储装置的读写方法，所述存储装置包括存储芯片，在存储芯片运行期间，测量所述存储芯片的温度，并根据所述温度调节存储芯片的写恢复时间。
进一步，调节所述存储芯片的写恢复时间包括延长所述写恢复时间或缩短所述写恢复时间。
进一步，当所述存储芯片的温度升高时，缩短所述写恢复时间，当所述存储芯片的温度降低时，延长所述写恢复时间。
进一步，提供温度与写恢复时间的对应关系，测量所述存储芯片的温度后，根据温度与写恢复时间的对应关系将所述温度对应的写恢复时间设置为所述存储芯片的当前写恢复时间。
进一步，所述温度与写恢复时间的对应关系被预先设置。
进一步，所述存储芯片具有默认的写恢复时间，当所述存储芯片启动时，以所述默认的写恢复时间作为所述存储芯片的当前的写恢复时间。
进一步，在存储芯片启动前，检测所述存储芯片的温度，并将所述温度对应的写恢复时间作为所述存储芯片的当前写恢复时间。
进一步，在存储芯片运行期间，按设定周期测量所述存储芯片的温度，并根据所述温度调节存储芯片的写恢复时间。
进一步，在存储芯片运行期间，在所述存储芯片收到设定命令后，测量所述存储芯片的温度，并根据所述温度调节存储芯片的写恢复时间。
本发明还提供一种存储装置，其包括：存储芯片；温度检测单元，用于检测所述存储芯片的温度；控制芯片，与所述存储芯片及所述温度检测单元电连接，用于根据所述温度调节存储芯片的写恢复时间。
进一步，所述存储装置具有查询表，所述查询表记录所述温度与写恢复时间的对应关系，所述控制芯片能够根据所述查询表的记录调节存储芯片的写恢复时间。
进一步，所述温度检测单元设置在所述存储芯片或者所述控制芯片中。
进一步，所述存储装置还包括线路基板，所述线路基板中具有连接线路，所述存储芯片以及控制芯片均位于所述线路基板上，所述存储芯片和控制芯片通过所述线路基板中的所述连接线路电连接，所述温度检测单元设置在所述线路基板上
本发明的优点在于，能够根据所述存储芯片的温度调节所述存储芯片的写恢复时间，从而使得存储芯片执行的写恢复时间与存储芯片在进行读写操作时的实际发生的写恢复时间基本一致，避免出现数据丢失或者运行速度降低的情况。
附图说明
图1是现有的存储装置的读写操作的时序图；
图2是本发明存储装置的读写方法的第一实施例的流程图；
图3是温度与写恢复时间的对应关系的示意图；
图4是本发明存储装置的读写方法的第二实施例的流程图，
图5是本发明存储装置的第一实施例的结构示意图；
图6是本发明存储装置的第二实施例的结构示意图；
图7是本发明存储装置的第三实施例的结构示意图；
图8是本发明存储装置的第四实施例的结构示意图。
具体实施方式
下面结合附图对本发明提供的存储装置的读写方法及存储装置的具体实施方式做详细说明。
图1是现有的存储装置的读写操作的时序图，请参阅图1，在该时序图中，写恢复时间tWR为12，在写恢复时间tWR后执行预充电，预充电时间为tRP。该写恢复时间tWR为存储装置在出厂时设置的预设的写恢复时间，其不能够改变。
而如背景技术所述，温度对存储装置的写入存在较大的影响，在低温环境中，存储装置的实际发生写恢复时间tWR会延长，会大于预设的写恢复时间tWR，若存储装置还是按照预设的写恢复时间执行操作，则可能会导致前一次写入未完成就开始下一次预充电，进行寻址，那么前一次写入的数据就会不完整，造成丢数据的情况。在高温环境中，存储装置的实际发生写恢复时间tWR会缩短，会小于预设的写恢复时间tWR，若存储装置还是按照预设的写恢复时间执行操作，则会导致时间的浪费，降低存储装置的运行速度。
鉴于上述原因，本发明提供一种存储装置的读写方法，其能够根据存储装置的温度而更改存储装置的写恢复时间，从而使得存储芯片执行的写恢复时间与存储芯片在进行读写操作时的实际发生的写恢复时间基本一致，避免出现数据丢失或者运行速度降低的情况。
本发存储装置的读写方法包括，在存储芯片运行期间，测量所述存储芯片的温度，并根据所述温度调节存储芯片的写恢复时间。
所述存储芯片的温度并非一成不变，其取决于外界环境及其自身运行时长，外界环境越低，其自身温度越低，运行时长越长，其自身温度越高，因此，本发明存储装置的读写方法能够实时监测存储芯片的温度，并根据所述温度调节调节存储芯片的写恢复时间。
在本发明一些实施例中，所述存储芯片运行期间是指自存储芯片上电启动至存储芯片下电关闭。
图2是本发明存储装置的读写方法的第一实施例的流程示意图。所述存储装置包括存储芯片及控制芯片。请参阅图2，所述存储装置的读写方法包括如下步骤：
存储芯片上电启动。在该步骤中，控制芯片对存储芯片施加电压，使得存储芯片启动。其中，在本实施例中，所述存储芯片具有默认的写恢复时间，当所述存储芯片启动时，所述控制芯片将所述默认的写恢复时间作为所述存储芯片的当前的写恢复时间。所述默认的写恢复时间可为存储芯片出厂时预设的写恢复时间。
检测存储芯片的温度。在该步骤中，在存储芯片上电启动后，检测所述存储芯片的温度，以获取所述存储芯片的实时温度。其中，可通过温度检测单元等器件检测所述存储芯片的温度。
根据所述温度调节存储芯片的写恢复时间。在该步骤中，根据所述温度延长所述写恢复时间或缩短所述写恢复时间。当检测到所述存储芯片的温度升高时，缩短所述存储芯片的写恢复时间；当检测到所述存储芯片的温度降低时，延长所述存储芯片的写恢复时间。
具体地说，在本实施例中，在存储芯片上电启动时，控制芯片将所述默认的写恢复时间作为所述存储芯片的当前写恢复时间，例如，所述默认的写恢复时间为12周期，则所述存储芯片的当前写恢复时间为12周期，则在存储芯片启动后，检测所述存储芯片的温度，若该温度高于存储芯片默认的写恢复时间对应的温度，则在默认的写恢复时间的基础上，缩短所述写恢复时间，作为当前写恢复时间，例如，将所述写恢复时间缩短为10周期作为当前写恢复时间；若该温度低于存储芯片默认的写恢复时间对应的温度，则在默认的写恢复时间的基础上，延长所述写恢复时间，作为当前写恢复时间，例如，将所述写恢复时间延长为14周期作为当前写恢复时间。
进一步，在本实施例中，提供温度与写恢复时间的对应关系，测量所述存储芯片的温度后，根据温度与写恢复时间的对应关系将所述温度对应的写恢复时间设置为所述存储芯片的当前写恢复时间。所述温度与写恢复时间的对应关系可预先设置，例如，在存储芯片出厂时，预先设置在存储芯片或者控制芯片中。该温度与写恢复时间的对应关系可通过对存储芯片进行测试获得。
图3是温度与写恢复时间的对应关系的示意图，其数值仅为示意之用，并不用于限定本发明。请参阅图3，温度与写恢复时间的对应关系的示意图中包含温度T栏与写恢复时间tWR栏，每一温度对应一个写恢复时间，根据检测的存储芯片的温度获取对应的写恢复时间，并将该写恢复时间作为存储芯片当前的写恢复时间，存储芯片按照该写恢复时间执行操作。
例如，当检测所述存储芯片的温度为10℃时，在所述对应关系中查找10℃对应的写恢复时间，例如写恢复时间为14周期，则控制芯片将14周期设置为存储芯片的当前写恢复时间，存储芯片按照该写恢复时间执行操作；当检测所述存储芯片的温度为20℃时，在所述对应关系中查找20℃对应的写恢复时间，例如写恢复时间为12周期，则控制芯片将12周期设置为存储芯片的当前写恢复时间，存储芯片按照该写恢复时间执行操作。
进一步，在本实施例中，在存储芯片运行期间，按设定周期测量所述存储芯片的温度，并根据所述温度调节存储芯片的写恢复时间。所述设定周期可为存储芯片上电后的预设时间周期，例如存储芯片上电后以10分钟作为一个设定周期测量所述存储芯片的温度，即存储芯片上电后每隔十分钟测量一次所述存储芯片的温度；或者以一个小时作为一个设定周期测量所述存储芯片的温度，即存储芯片上电后每隔一个小时测量一次所述存储芯片的温度。
进一步，在本发明另一实施例中，在存储芯片运行期间，在所述存储芯片收到设定命令后，测量所述存储芯片的温度，并根据所述温度调节存储芯片的写恢复时间。所述设定命令可为所述存储芯片接收到的触发操作。例如，存储芯片接收到的关闭存储芯片的操作、重启存储芯片的操作、用户或者系统设定的包含检测存储芯片温度指令的触发操作等。其中，所述触发操作可以为用户点击某一触发按钮的操作、或者关闭某一触发按钮的操作等任何发出触发指令的操作，本发明对此不做任何限定。
本发明存储装置的读写方法能够根据所述存储芯片的温度调节所述存储芯片的写恢复时间，从而使得存储芯片执行的写恢复时间与存储芯片在进行读写操作时的实际发生的写恢复时间基本一致，避免出现数据丢失或者运行速度降低的情况。
在本发明第一实施例中，所述存储芯片具有默认的写恢复时间，当所述存储芯片启动时，以所述默认的写恢复时间作为所述存储芯片的当前的写恢复时间。而在本发明另一实施例中，在所述存储芯片启动时并非将默认的写恢复时间作为当前写恢复时间，而是在存储芯片启动前，检测所述存储芯片的温度，并将所述温度对应的写恢复时间作为所述存储芯片的当前写恢复时间。具体地说，请参阅图4，其为本发明存储装置的读写方法的第二实施例的流程图，在存储芯片上电前，控制芯片启动；控制芯片获取所述存储芯片的温度，并获得所述存储芯片的温度对应的写恢复时间；控制芯片控制所述存储芯片上电，并将该写恢复时间作为所述存储芯片当前写恢复时间。在该实施例中，根据存储芯片启动前的温度调整存储芯片的写恢复时间，能够使得存储芯片启动时的写恢复时间即为其实际需要的写恢复时间，避免产生误差。
本发明还提供一种采用上述读写方法的存储装置。图5是本发明存储装置的第一实施例的结构示意图。请参阅图5，所述存储装置包括存储芯片50、温度检测单元51及控制芯片52。
所述存储芯片50为现有能进行数据写入、数据读取和/或数据删除的存储器，所述存储芯片50通过半导体集成制作工艺形成。具体的说，所述存储芯片50可以包括存储阵列和与存储阵列连接的外围电路，所述存储阵列包括多个存储单元和与存储单元连接的位线、字线、以及金属连线(金属接触部)，所述存储单元用于存储数据，所述外围电路为在对存储阵列进行操作时的相关电路。本实施例中，所述存储芯片50为DRAM存储芯片，所述DRAM存储芯片中包括多个存储单元，所述存储单元通常包括电容器和晶体管，所述晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连。在其他实施例中所述存储芯片50可以为其他类型的存储芯片。
所述温度检测单元51用于检测所述存储芯片50的温度。所述温度检测单元51中包括温度传感器，所述温度传感器用于感应温度，将感应的温度转化为电信号。其中，所述温度传感器可为PN结二极管温度传感器或者电容式温度传感器。
所述存储装置包括一个或多个存储芯片50及一个或多个温度检测单元51。所述温度检测单元51可用于检测一个或者多个存储芯片50的温度。其中，所述温度检测单元51与所述存储芯片50可为一对一关系，或者一对多关系。
在本实施例中，所述存储装置包括多个存储芯片50及多个温度检测单元51，多个所述存储芯片50堆叠设置，所述温度检测单元51与所述存储芯片50一一对应。在图5中示意性地绘示四个存储芯片50及四个温度检测单元51。
所述控制芯片52与所述存储芯片50及所述温度检测单元51电连接。所述控制芯片52用于控制所述存储芯片50及所述温度检测单元51的启动及运行，并且所述控制芯片52还用于根据所述温度检测单元51检测的存储芯片50的温度而调节存储芯片10的写恢复时间。
进一步，所述存储装置具有查询表，所述查询表记录所述温度与写恢复时间的对应关系，所述控制芯片52能够根据所述查询表的记录调节存储芯片50的写恢复时间。其中，所述查询表可存储在存储芯片50中，也可存储在控制芯片52中。
多个存储芯片50堆叠设置在所述控制芯片53上，所述控制芯片53与堆叠结构中最底层的存储芯片50键合在一起。而在本发明另一实施例中，当只有一个存储芯片50时，所述存储芯片50设置在控制芯片53上，所述控制芯片53与该存储芯片50键合在一起。
进一步，所述温度检测单元51可通过半导体集成制作工艺形成在存储芯片50中。若所述温度检测单元51仅用于检测一个存储芯片50的温度，则其可形成在该存储芯片50中，例如，在本实施例中，如图5所示，温度检测单元51与存储芯片50一一对应，在每一存储芯片50中均设置一个温度检测单元51。若所述温度检测单元51用于检测多个存储芯片50的温度时，其可形成在该多个存储芯片50中的任意一个存储芯片50内，或者形成在居中的或最底层的存储芯片50内。例如，在本发明第二实施例中，请参阅图6，其为本发明存储装置第二实施例的结构示意图，温度检测单元51设置在最底层的存储芯片50内，其能够测量四个存储芯片50的温度。
在本发明另一实施例中，所述温度检测单元51并未设置在存储芯片50中，而是设置在控制芯片53中。具体地说，请参阅图7，其为本发明存储装置第三实施例的结构示意图，温度检测单元51设置在控制芯片53内，其能够测量堆叠设置在控制芯片53上的四个存储芯片50的温度。
在本发明另一实施例中，请参阅图8，其为本发明存储装置第四实施例的结构示意图，所述存储装置还包括线路基板53，所述线路基板53中具有连接线路(附图中未绘示)，所述存储芯片50以及控制芯片52均位于所述线路基板53上，所述存储芯片50和控制芯片52通过所述线路基板53中的所述连接线路电连接。在该实施例中，所述温度检测单元51也设置在所述线路基板53上，以测量环境温度，该环境温度与存储芯片50温度接近，其可近似作为存储芯片50的温度。其中，所述线路基板53包括但不限于PCB电路板。可以理解的是，在本发明其他实施例中，所述温度检测单元51也可不设置在所述线路基板53上，而是如图5、图6及图7所示，设置在存储芯片50中或者控制芯片53中。
进一步，可通过硅通孔互连结构将存储芯片50与控制芯片53进行电连接，将温度检测单元52与控制芯片53电连接。具体地说，多个存储芯片50堆叠设置时，每一个存储芯片50可以通过不同的硅通孔互连结构与控制芯片53连接；当具有多个温度检测单元52时，可能存在每一个温度检测单元52通过不同的硅通孔互连结构与控制芯片53连接的情况，也可能存在多个温度检测单元52共用硅通孔互连结构与控制芯片53连接的情况。可以理解的是，所述存储芯片50与所述温度检测单元52通过不同的硅通孔互连结构与控制芯片53连接，以使所述温度检测单元52及所述存储芯片50能够采用不同的电源供电。进一步，多个所述温度检测单元52的供电也可共用工艺硅通孔互连结构。
本发明存储装置能够对存储芯片进行温度检测，并能够根据所述温度调整存储芯片的写恢复时间，从而使得存储芯片执行的写恢复时间与存储芯片在进行读写操作时的实际发生的写恢复时间基本一致，避免出现数据丢失或者运行速度降低的情况。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种存储装置的读写方法，其特征在于，所述存储装置包括存储芯片，在存储芯片运行期间，测量所述存储芯片的温度，并根据所述温度调节存储芯片的写恢复时间。
2.根据权利要求1所述的存储装置的读写方法，其特征在于，调节所述存储芯片的写恢复时间包括延长所述写恢复时间或缩短所述写恢复时间。
3.根据权利要求2所述的存储装置的读写方法，其特征在于，当所述存储芯片的温度升高时，缩短所述写恢复时间，当所述存储芯片的温度降低时，延长所述写恢复时间。
4.根据权利要求1所述的存储装置的读写方法，其特征在于，提供温度与写恢复时间的对应关系，测量所述存储芯片的温度后，根据温度与写恢复时间的对应关系将所述温度对应的写恢复时间设置为所述存储芯片的当前写恢复时间。
5.根据权利要求4所述的存储装置的读写方法，其特征在于，所述温度与写恢复时间的对应关系被预先设置。
6.根据权利要求1所述的存储装置的读写方法，其特征在于，所述存储芯片具有默认的写恢复时间，当所述存储芯片启动时，以所述默认的写恢复时间作为所述存储芯片的当前的写恢复时间。
7.根据权利要求1所述的存储装置的读写方法，其特征在于，在存储芯片启动前，检测所述存储芯片的温度，并将所述温度对应的写恢复时间作为所述存储芯片的当前写恢复时间。
8.根据权利要求1所述的存储装置的读写方法，其特征在于，在存储芯片运行期间，按设定周期测量所述存储芯片的温度，并根据所述温度调节存储芯片的写恢复时间。
9.根据权利要求1所述的存储装置的读写方法，其特征在于，在存储芯片运行期间，在所述存储芯片收到设定命令后，测量所述存储芯片的温度，并根据所述温度调节存储芯片的写恢复时间。
10.一种存储装置，其特征在于，包括：
存储芯片；
温度检测单元，用于检测所述存储芯片的温度；
控制芯片，与所述存储芯片及所述温度检测单元电连接，用于根据所述温度调节存储芯片的写恢复时间。
11.根据权利要求10所述的存储装置，其特征在于，所述存储装置具有查询表，所述查询表记录所述温度与写恢复时间的对应关系，所述控制芯片能够根据所述查询表的记录调节存储芯片的写恢复时间。
12.根据权利要求10所述的存储装置，其特征在于，所述温度检测单元设置在所述存储芯片或者所述控制芯片中。
13.根据权利要求10所述的存储装置，其特征在于，所述存储装置还包括线路基板，所述线路基板中具有连接线路，所述存储芯片以及控制芯片均位于所述线路基板上，所述存储芯片和控制芯片通过所述线路基板中的所述连接线路电连接，所述温度检测单元设置在所述线路基板上。
CN202010919721.8A 2020-09-04 2020-09-04 存储装置的读写方法及存储装置 Active CN114141287B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010919721.8A CN114141287B (zh) 2020-09-04 2020-09-04 存储装置的读写方法及存储装置
EP21863308.9A EP4024396B1 (en) 2020-09-04 2021-06-17 Read/write method for storage device, and storage device
PCT/CN2021/100676 WO2022048240A1 (zh) 2020-09-04 2021-06-17 存储装置的读写方法及存储装置
US17/470,879 US11862229B2 (en) 2020-09-04 2021-09-09 Reading and writing method of memory device and memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010919721.8A CN114141287B (zh) 2020-09-04 2020-09-04 存储装置的读写方法及存储装置

Publications (2)

Publication Number Publication Date
CN114141287A true CN114141287A (zh) 2022-03-04
CN114141287B CN114141287B (zh) 2024-03-26

Family

ID=80438218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010919721.8A Active CN114141287B (zh) 2020-09-04 2020-09-04 存储装置的读写方法及存储装置

Country Status (2)

Country Link
CN (1) CN114141287B (zh)
WO (1) WO2022048240A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434082B1 (en) * 2001-03-13 2002-08-13 International Business Machines Corporation Clocked memory device that includes a programming mechanism for setting write recovery time as a function of the input clock
DE10332601A1 (de) * 2003-07-17 2005-02-17 Infineon Technologies Ag Schaltung und Verfahren zur Steuerung eines Zugriffs auf einen integrierten Speicher
US20130067142A1 (en) * 2011-09-14 2013-03-14 A-Data Technology (Suzhou) Co.,Ltd. Flash memory storage device and method of judging problem storage regions thereof
JP2014102741A (ja) * 2012-11-21 2014-06-05 Ricoh Co Ltd メモリコントローラ及びメモリコントローラのライトレベリング制御方法
US20140359242A1 (en) * 2013-06-03 2014-12-04 Samsung Electronics Co., Ltd. Memory device with relaxed timing parameter according to temperature, operating method thereof, and memory controller and memory system using the memory device
US20150279446A1 (en) * 2014-03-27 2015-10-01 John B. Halbert Method, apparatus and system for determining a write recovery time of a memory based on temperature
US20160180904A1 (en) * 2014-12-19 2016-06-23 SK Hynix Inc. Memory device
CN109445982A (zh) * 2018-09-17 2019-03-08 至誉科技（武汉）有限公司 实现数据可靠读写的数据存储装置
CN111240582A (zh) * 2018-11-29 2020-06-05 长鑫存储技术有限公司 数据读写方法、读写装置和动态随机存储器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180043924A (ko) * 2016-10-21 2018-05-02 에스케이하이닉스 주식회사 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템
US10878862B2 (en) * 2018-09-17 2020-12-29 Micron Technology, Inc. Apparatuses and methods for DRAM wordline control with reverse temperature coefficient delay
US11321008B2 (en) * 2018-11-15 2022-05-03 Micron Technology, Inc. Temperature-based memory management

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434082B1 (en) * 2001-03-13 2002-08-13 International Business Machines Corporation Clocked memory device that includes a programming mechanism for setting write recovery time as a function of the input clock
DE10332601A1 (de) * 2003-07-17 2005-02-17 Infineon Technologies Ag Schaltung und Verfahren zur Steuerung eines Zugriffs auf einen integrierten Speicher
US20130067142A1 (en) * 2011-09-14 2013-03-14 A-Data Technology (Suzhou) Co.,Ltd. Flash memory storage device and method of judging problem storage regions thereof
JP2014102741A (ja) * 2012-11-21 2014-06-05 Ricoh Co Ltd メモリコントローラ及びメモリコントローラのライトレベリング制御方法
US20140359242A1 (en) * 2013-06-03 2014-12-04 Samsung Electronics Co., Ltd. Memory device with relaxed timing parameter according to temperature, operating method thereof, and memory controller and memory system using the memory device
US20150279446A1 (en) * 2014-03-27 2015-10-01 John B. Halbert Method, apparatus and system for determining a write recovery time of a memory based on temperature
US20160180904A1 (en) * 2014-12-19 2016-06-23 SK Hynix Inc. Memory device
CN109445982A (zh) * 2018-09-17 2019-03-08 至誉科技（武汉）有限公司 实现数据可靠读写的数据存储装置
CN111240582A (zh) * 2018-11-29 2020-06-05 长鑫存储技术有限公司 数据读写方法、读写装置和动态随机存储器

Also Published As

Publication number Publication date
CN114141287B (zh) 2024-03-26
WO2022048240A1 (zh) 2022-03-10

Similar Documents

Publication Publication Date Title
US7898892B2 (en) Method and system for controlling refresh to avoid memory cell data losses
JP4778889B2 (ja) 可変リフレッシュ制御を有するメモリおよびその方法
CN212303078U (zh) 半导体装置
KR20180085184A (ko) 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법
US6084812A (en) Device and method for varying bit line precharge voltage in semiconductor memory
CN212303077U (zh) 半导体装置
TWI736714B (zh) 包括虛擬故障產生器的記憶體裝置及其記憶單元修復方法
JP2006344345A (ja) 揮発性半導体記憶装置
US7190628B2 (en) Semiconductor memory device having self refresh mode and related method of operation
US20070247944A1 (en) Integrated Semiconductor Memory with Refreshing of Memory Cells
EP4024396B1 (en) Read/write method for storage device, and storage device
WO2021189887A1 (zh) 半导体结构及其预热方法
CN211507637U (zh) 半导体结构
CN114141287B (zh) 存储装置的读写方法及存储装置
CN113945293B (zh) 半导体装置
US20220310620A1 (en) Memory device including calibration operation and transistor having adjustable threshold voltage
CN113870916B (zh) 半导体装置
EP3968324B1 (en) Semiconductor device
WO2023134002A1 (zh) 存储器的检测方法、装置及模拟检测方法
US20220020657A1 (en) Semiconductor device
WO2022011955A1 (zh) 半导体装置
CN113870917A (zh) 半导体装置
JP2023517524A (ja) 半導体装置
CN115810370A (zh) 半导体存储器件、包括其的存储器系统和控制其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant