CN111240582A - 数据读写方法、读写装置和动态随机存储器 - Google Patents

数据读写方法、读写装置和动态随机存储器 Download PDF

Info

Publication number
CN111240582A
CN111240582A CN201811446001.3A CN201811446001A CN111240582A CN 111240582 A CN111240582 A CN 111240582A CN 201811446001 A CN201811446001 A CN 201811446001A CN 111240582 A CN111240582 A CN 111240582A
Authority
CN
China
Prior art keywords
write
read
command
page read
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811446001.3A
Other languages
English (en)
Other versions
CN111240582B (zh
Inventor
邓升成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811446001.3A priority Critical patent/CN111240582B/zh
Priority to PCT/CN2019/118878 priority patent/WO2020108328A1/en
Publication of CN111240582A publication Critical patent/CN111240582A/zh
Priority to US17/222,641 priority patent/US12094519B2/en
Application granted granted Critical
Publication of CN111240582B publication Critical patent/CN111240582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/70—Details relating to dynamic memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本发明提供一种数据读写方法、读写装置和动态随机存储器，读写方法包括：进入页读写模式，所述页读写模式通过所述动态随机存储器的模式寄存器中的保留位来配置。接收页读写命令，包括页读写使能命令，所述页读写使能命令通过所述动态随机存储器的读写命令的保留位来配置。根据所述页读写命令，执行页读写操作。本发明读写方法使得每笔读写命令可以读写大量的数据，减少读写命令发送次数，提高了读写速率，且降低了功耗。

Description

数据读写方法、读写装置和动态随机存储器
技术领域
本发明涉及存储器技术领域，具体而言，涉及一种数据读写方法，还涉及一种数据读写装置和动态随机存储器。
背景技术
随着存储器的飞速发展，人们期待存储器能够提供越来越快的读写速率以及越来越低的功耗。
通常访问存储器的命令要求的数据往往较大，而目前存储器支持的读写长度较小，因此处理一笔访问数据需要发送多笔读写指令才能完成，读写速率受限。另外，发送每笔读写命令时，存储器内部各种处理电路都在发生翻转动作，消耗功率较高，造成整个存储器功耗较大。
需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种数据读写方法，解决现有读写方法存在的一种或多种问题。
本发明的另一目的在于提供一种数据读写装置和动态随机存储器，以实现上述读写方法。
根据本发明的一个方面，提供一种数据读写方法，应用于动态随机存储器，包括：
进入页读写模式，所述页读写模式通过所述动态随机存储器的模式寄存器中的保留位来配置；
接收页读写命令，包括页读写使能命令，所述页读写使能命令通过所述动态随机存储器的读写命令的保留位来配置；
根据所述页读写命令，执行页读写操作。
在本发明的一种示例性实施方式中，所述页读写模式通过所述动态随机存储器的模式寄存器配置突发模式的保留位来配置。
在本发明的一种示例性实施方式中，所述页读写命令还包括页读写长度命令，用于指示每一次所述页读写操作的读写长度，所述页读写长度命令通过所述动态随机存储器读写命令中的突发长度位来配置。
在本发明的一种示例性实施方式中，所述页读写命令还包括页读写长度命令，用于指示每一次页读写操作的读写长度，所述页读写长度命令配置于所述动态随机存储器读写命令中的突发长度位和若干列地址位。
在本发明的一种示例性实施方式中，所述若干列地址位包括一个地址位或两个地址位。
在本发明的一种示例性实施方式中，所述页读写操作为每笔读写命令读写N/16页的数据，其中，1≤N≤16，N为自然数。
在本发明的一种示例性实施方式中，所述N＝1、N＝2、N＝4或N＝8。
在本发明的一种示例性实施方式中，所述动态随机存储器为第四代低功耗双倍速率同步动态随机存储器，其中，所述模式寄存器的保留位为MR1模式寄存器配置突发模式的保留位；所述突发长度位为CA5管脚对应的命令位；所述读写命令的保留位为CA3管脚对应的命令保留位。
在本发明的一种示例性实施方式中，所述动态随机存储器为第四代低功耗双倍速率同步动态随机存储器，其中，所述若干列地址位为CA0管脚对应的列地址位，或，CA0管脚和CA1管脚对应的列地址位。
在本发明的一种示例性实施方式中，所述页读写操作的读写顺序为线性读写顺序。
在本发明的一种示例性实施方式中，所述页读写操作可以跨页或者不跨页读写。
根据本发明的另一个方面，还提供一种数据读取装置，包括：
命令接收模块，用于接收页读写命令，所述页读写命令通过动态随机存储器的读写命令的保留位来配置；
命令解码模块，连接所述命令接收模块，用于对所述页读写命令解码；
模式寄存器，配置有页读写模式，连接所述命令解码模块；
寻址模块，连接所述页读写模式选择模块，用于在所述页读写模式下根据所述页读写命令选择读写数据的地址，以执行所述页读写操作。
根据本发明的再一个方面，还提供一种动态随机存储器，包括以上所述的数据读取装置。
在本发明的一种示例性实施方式中，所诉动态随机存储器为第四代双倍速率同步动态随机存储器、第四代低功耗双倍速率同步动态随机存储器、第五代双倍速率同步动态随机存储器、第五代低功耗双倍速率同步动态随机存储器中任意一种。
本发明以动态随机存储器模式寄存器中的保留位作为页读写模式的开关，以读写命令的保留位作为页读写操作的使能命令，提高每笔读写命令读写的数据量。一方面降低了数据读写时间，提高了读写速率。同时由于发送读写命令的次数变少，相关电路触发次数减少，存储器整体功耗大大降低。另一方面，充分发挥了存储器保留位的功能，而无需设计制造新的存储器，节约了成本。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为数据访问架构图；
图2为现有数据读写模式示意图；
图3为本发明数据读写方法流程图；
图4为本发明数据读写模式图；
图5为存储器控制器和存储器读写原理图；
图6为LPDDR4JEDEC标准中MR1的配置规范；
图7为LPDDR4JEDEC标准中MR1突发模式的配置规范；
图8为LPDDR4MR1突发模式的保留位配置；
图9为LPDDR4读写命令真值表；
图10为本发明实施例BL16时的读写命令真值表；
图11为本发明实施例BL32时的读写命令真值表；
图12为本发明实施例页读写操作长度为1/8页时的命令真值表；
图13为本发明实施例页读写操作长度为1/4页时的命令真值表；
图14为用于处理本发明页读写操作的电路架构图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
如图1所示，目前系统级芯片中大多使用AXI接口作为直接内存存取(DMA，DirectMemory Access)访问动态随机存储器(DRAM，Dynamic Random Access Memory)的接口，例如GPU/VEDIE/DISPLAY通过AXI接口访问DRAM，对应的AXI的命令中数据的位宽(axi_size)通常为256bit，数据的长度通常为8或16，即每笔访问的命令要求的数据包含8个或16个位宽为256bit的数据。
以第四代低功耗双倍速率同步动态随机存储器(以下简称LPDDR4)为例，在突发读写模式下，目前LPDDR4支持的突发长度为32或16(即BL32或BL16)，LPDDR4的DQ的位宽为16bit，所以每一笔读写命令可以读写32×16bit数据或者16×16bit数据。以BL16为例，每笔LPDDR4读写命令可读写16×16bit数据，那么处理一笔AXI访问命令为16×256bit数据需要发送16笔读写命令，如图2所示。同理，突发长度为32时，则需要发送8笔读写命令。每次读写命令时，DRAM的输入/输出、系统级芯片的输入/输出、系统级芯片的命令处理电路都会发生翻转，会消耗一定的功率。且LPDDR4在速度高时会开启终结电阻器，此时的命令会消耗更多的功率。因此，目前的存储器在读写数据时消耗的功率较高，造成整个存储器功耗较大。
本发明实施方式中提供了一种数据读写方法，能够提供较高的读写速率和较低的功耗。该读写方法可以用于第四代双倍速率同步动态随机存储器(DDR4 SDRAM)、第四代低功耗双倍速率同步动态随机存储器(LPDDR4 SDRAM)、第五代双倍速率同步动态随机存储器(DDR5 SDRAM)、第五代低功耗双倍速率同步动态随机存储器(LPDDR4 SDRAM)中任意一种。
如图3所示，本发明实施方式的数据读写方法，应用于动态随机存储器的数据读写操作，包括：
步骤S110，进入页读写模式，所述页读写模式通过所述动态随机存储器的模式寄存器中的保留位来配置；
步骤S210，接收页读写命令，包括页读写使能命令，所述页读写使能命令通过所述动态随机存储器的读写命令的保留位来配置；
步骤S310，根据所述页读写命令，执行页读写操作。
同步动态随机存储器件的一页数据大小通常为1KB、2KB等，将一页均分为若干部分，以其作为每笔读写命令的读写长度，使得每一笔读写命令可以读写较大量的数据。与现有突发读写的32×16bit或者16×16bit数据量相比，页读写命令可以读写的数据量大大提高，如可以达到16×256bit，读写完一笔访问命令数据仅需要发送一次读写命令，如图4所示。
现有存储器为了扩展设置有保留位，利用这些保留位来构建页读写命令，可以充分发挥现有存储器的功能，而无需设计制造新的存储器，节约成本。本发明以动态随机存储器模式寄存器中的保留位作为页读写模式的开关，以读写命令的保留位作为页读写操作的使能命令，可以实现在动态随机存储器中执行页读写操作，降低了数据存取时间，提高了读写速率。同时由于发送读写命令的次数变少，相关电路触发次数减少，存储器整体功耗大大降低。另一方面，充分发挥了存储器保留位的功能，而无需设计制造新的存储器，节约了成本。
以下以LPDDR4 SDRAM为例，对本发明实施方式的数据读写方法进行详细说明：
本发明的数据读写包括数据的读取和写入，所以本发明的方法可以是数据的读取方法，也可以是写入方法。对应的，本文的读写方法、读写命令、读写模式等可以表示读取方法、读取命令、读取模式，也可以表示写入方法、写入命令和写入模式。本发明的方法可以仅用于数据的读取或写入，也可以同时用于数据的读取和写入。
本发明的页是指存储阵列(bank)中的每一行组成的一个页(page)。页读写命令读写数据时，以每一页数据量的其中一部分作为读写长度。模式寄存器用于设置存储器的操作模式，想要实现页读写操作就需要在模式寄存器中设置页读写操作的操作模式。页读写操作的操作模式利用模式寄存器中的保留位进行设置，以该保留位作为页读写模式的开关，充分利用模式寄存器的空余位置。
页读写命令通过存储器控制器(DRAM控制器)发送给DRAM，存储器控制器是用于协调控制系统的中央处理器(CPU)与其DRAM间的信号交换，以利用有效的数据传递，如图5所示。存储器控制器建立所有的行地址、列地址、访问时序、刷新要求、定时参数等，可以根据读写操作请求构建读写命令，进而实现数据的传输。当然，存储器控制器能够构建的读写命令可以只包括页读写命令，也可以既包括页读写命令，还包括突发读写命令，也就是说存储器在读写数据时既可以用页读写操作的方法，也可以选择其他的读写方法，例如突发读写方法。
在本示例性实施方式中，步骤S110中，页读写模式通过动态随机存储器的模式寄存器配置突发模式的保留位来配置。
具体而言，JEDEC标准中规定了LPDDR4现有的模式寄存器中，MR1模式寄存器包括八位，分别用来存储预写入、预读取、突发长度等不同的操作模式。如图6所示，其中两位用于配置突发读写的模式，通过二进制数表示不同突发长度的突发传输方式。如图7所示，现有的00表示突发长度为16(默认设置)，01表示突发长度为32，10表示16或32(运行中)，11为保留位，那么可以在保留的11状态位设置本发明的页读写操作模式。例如，如图8所示，11位设置为包括BL16突发模式、BL32突发模式和页读写模式的三种读写模式，则表示该状态下，存储器可以选择突发读写方式，也可以选择页读写操作模式。在某些其他类型DRAM中，突发长度是通过三位二进制数进行设置，相应的，页读写操作模式也可以通过一个三位二进制数进行设置。另外，在某些其他类型DRAM中，突发长度设置在其他模式寄存器中，那么也可以利用该模式寄存器中突发长度的保留位设置本发明的页读写操作模式。当然，页读写操作模式还可以设置在模式寄存器的其他功能下的保留位当中，本发明不在此一一列举。
步骤S210中，页读写命令中的读写使能命令，用于给页读写操作提供是否执行的命令，通过动态随机存储器读写命令的保留位来配置，充分利用读写命令的空余位置。根据页读写命令，向存储器内写入数据或由存储器中读出数据。
举例而言，在LPDDR4的模式寄存器中，如图9所示，读写命令中的CA3管脚对应的命令位为保留位，本实施例将其作为页读写使能命令位，当接收到高电平时，执行页读写，当使能命令为低电平时，执行突发读写。以读取一笔16×256bit的AXI命令为例，若CA3管脚置低时，则执行突发读取操作，若CA3管脚置高，则执行页读取操作。
在本示例性实施方式中，步骤S210的页读写命令还包括页读写长度命令，用于指示每一次页读写操作的读写长度，页读写长度命令页读写长度命令通过动态随机存储器读写命令中的突发长度位来配置。在突发读写模式下，突发长度位用于选择突发长度，在页读写模式下，突发长度位用于页读写长度的选择。
如图10所示，LPDDR4控制器读写命令中的CA5管脚对应的命令位为突发长度(BL)位，本实施例将其作为页读写长度的命令位，用于选择页读写长度。本实施例的页读写长度命令包括两种不同读写长度。举例而言，在页读写操作模式下，当该突发长度位为高电平时，每笔页读写命令读写1/4页的数据。例如，对于一笔AXI访问命令要读取16×256bit的数据，由于16×256bit＝512B＝1/4页，则该笔数据总长度为1/4页，因此读取该笔数据只需要一笔页读取命令即可完成读写操作，大大减少了发送命令的次数。当该突发长度位为低电平时，每笔读取命令读取1/8页的数据，读取该笔数据需要两笔分页读取命令。对于写入方式同理。另外，该突发长度位所代表的页读写长度也可以是其他长度，例如高电平时页读写长度为1/8页，低电平时页读写长度为3/8页；或低电平页读写长度为5/16页，高电平页读写长度为1/8页，等等；只要二者不同，就既可以选择两种不同的页读写长度，以适应不同大小的访问命令数据量的需求。
以读取一笔AXI访问命令为16×256bit的数据为例进一步说明本发明如何执行页读写。读取数据时，当模式寄存器中配置突发模式的二进制位为11时，既可以采用突发读取，也可以采用页读取，若CA3管脚对应的读取位置低，执行突发读取，若CA5管脚突发长度位置低，表示突发长度BL为16，则需要16次命令，如图10所示；CA5管脚读取长度命令位置高，表示突发长度BL为32，需要8次命令，如图11所示。若CA3管脚对应的读取位置高，执行页读取，若CA5管脚读取长度命令位置低，则页读取长度为1/8页，需要2次命令完成数据读取，如图12所示；若CA5管脚读取长度命令位置高，则读取长度为1/4页，需要发送1次命令完成数据读取，如图13所示。由此可以看出，采用页读取操作能够大大减少读取次数。
由于上述实施例读写长度的选择仅有两种，适用的场合较为单一，若访问命令数据量变化较多，则还可再增加页读写长度的可设置范围，以提供更多更合适的选择。例如针对LPDDR4，其页读写长度仅包括1/16页和1/8页，若一笔访问命令数据量为1/4页，则至少需要两笔页读写命令才能完成整个读写任务，如果能再设置1/4页的页读写长度，则只需要一笔页读写命令就可以完成，可以进一步降低读写功耗。因此，在本示例性实施方式中，页读写长度命令配置于动态随机存储器读写命令中的突发长度位和若干列地址位。在页读写操作模式下，以列地址位作为访问长度编码，与页读写命令中的突发长度位组成两位、三位或更多位的二进制数，就可以提供更多的页读写长度选择。一个列地址位和突发长度位组成一个两位二进制数，可以设置三种或四种页读写长度；两个列地址位和突发长度位组成一个三位二进制数，可以设置四种至八种页读写长度；三个列地址位和突发长度位组成一个四位二进制数，可以设置九种至十六种页读写长度，等等。由此可以针对不同数据量的访问命令选择更合适的页读写长度，以尽可能的减少页读写命令的次数，提高读写速率，降低功耗。
在本示例性实施方式中，列地址位的数量为一个或两个，读写长度命令包括三种至八种不同读写长度，以用于目前的动态随机存储器。举例而言，在一种示例性实施方式中，如图9所示，LPDDR4的CA0管脚对应的C2列地址位和CA1管脚对应的C3列地址位可以共同用于编码页读写长度，与CA5管脚的突发长度位组合成三位，以支持最多八种页读写长度的选择。也可以只选择CA0管脚对应的C2列地址位与CA5管脚的突发长度位组合成两位，以支持最多四种页读写长度的选择，那么CA1管脚对应的C3列地址位可以用于列寻址。
在本示例性实施方式中，页读写操作为每笔读写命令读写N/16页的数据，其中，1≤N≤16，N为自然数。将一页数据分为16份，最少可以一次读写1/16的数据，最多可以一次读完一页数据。N可以为偶数，也可以为奇数。具体可根据读写需要利用页读写长度命令配置。
在本示例性实施方式中，N可以等于1、2、4或8，即每笔页读写命令可以读写的数据长度为1/16页、1/8页、1/4页或1/2页。此设置能够很好的满足现有LPDDR4的数据传输需求。例如，在LPDDR4中，一页数据大小通常为1KB或2KB，当一页数据大小为2KB，且一笔AXI访问命令为16×256bit数据时，由于16×256bit＝512B＝1/4页，则该笔数据总长度为1/4页，那么将本实施方式中页读写命令的页读写长度设置为1/4页，即N＝4，则该笔数据只需要一笔页读写命令即可完成传输；若将本实施方式中页读写命令的读写长度设置为1/8页，即N＝8，则该笔数据需要两笔页读写命令可完成传输。同理，当一页数据大小为1KB，且一笔AXI访问命令为8×256bit数据时，由于8×256bit＝256B＝1/8页，则该笔数据总长度为1/8页，那么将本实施方式中页读写命令的读写长度设置为1/8页，即N＝8，则该笔数据只需要一笔页读写命令即可完成传输；若将本实施方式中页读写命令的读写长度设置为1/16页，即N＝16，则该笔数据需要两笔页读写命令可完成传输。在例如，当一页数据大小为1KB，且一笔AXI访问命令为16×256bit数据时，由于16×256bit＝512B＝1/2页，则该笔数据总长度为1/2页，那么将本实施方式中页读写命令的读写长度设置为1/2页，即N＝2，则该笔数据只需要一笔页读写命令即可完成传输；若将本实施方式中页读写命令的读写长度设置为1/4页，即N＝4，则该笔数据需要两笔页读写命令可完成传输。在本发明的其他实施方式中，对于LPDDR5、DDR4或DDR5，N也可以等于1、2、4或8，此处不再一一列举。
在本示例性实施方式中，页读写操作的读写顺序可以均为线性读写顺序。从某个起始地址按照一定的顺序读写大量数据，即每次只需将地址自动加1，便可以接收数据流内一个字节的数据或写入一个字节的数据，线性突发传输能够更有效地运用总线的带宽去传输数据，以减少无谓的地址操作。在本发明的其他实施方式中，页读写操作的读写顺序也可以为交叉存取读写顺序。
在本示例性实施方式中，页读写操作可以跨页或者不跨页读写。采用本发明的读写方法可以用于支持跨页读写的存储器，只指读写完一页数据后若还没有完成当前页读写命令则从新的一页继续进行读写，直至完成读写任务。例如，页读写长度为5/8页，第一笔页读写命令读写了当前页的5/8的数据，若在进行第二笔数据读写时，可以读写完该页剩余的3/8页数据再继续页读写下一页数据的前2/8数据。本发明的读写方法也可以用于不支持跨页读写的存储器，此时每一笔连续读取或写入的数据只能在同一页，而不能超过当前页，例如，页读写长度为5/8页，第一笔读写命令读写了当前页的5/8的数据，若在进行第二笔数据读写时，需要从下一页页读写5/8页的数据。
本领域技术人员可以理解的是，以上实施方式中，电平状态所代表的读写模式、读写长度完全可以互换，本发明不对此进行特殊限定。
本发明实施方式还提供了一种数据读写装置，以实现本发明的数据读写方法。为了使存储器可以采用页读写的读写方式。例如，如图14所示，读写装置可以包括命令接收模块、命令解码模块、模式寄存器、寻址模块。命令接收模块用于通过CA管脚接收如前所述的页读写命令。命令解码模块连接命令接收模块，用于对页读写命令进行解码。模式寄存器配置有页读写模式，用于选择并进入页读写模式。寻址模块连接页读写模式选择模块，用于在页读写模式下根据页读写命令选择读写数据的地址，以执行页读写操作。
寻址模块包括阵列(Bank)选择模块和列地址寻址模块。阵列选择模块连接命令解码模块和页读写模式选择模块，用于根据数据读写命令和读写模式选择读写数据的阵列。列地址寻址模块连接命令解码模块和页读写模式选择模块，用于根据数据读写命令和读写模式选择读写数据的列地址。
该读写装置接收到页读写命令并进行解码后，进入页读写模式，然后通过阵列(Bank)选择模块选定读写阵列，并通过列地址寻址模块选定读写列，进而进行读写。每选定一个阵列后，就保持在当前阵列中进行数据读写。列地址寻址模块每选定一列数据后，自动加1，以进行自动连续的数据读写。自动加1的次数根据页读写长度来决定，即根据CA5管脚读写命令位和列地址位表示的读写长度决定。
本发明实施方式还提供了一种动态随机存储器，包括以上所述的数据读写装置，该存储器可以一次读写大量数据，读写次数少，读写速率高，整体功耗低。
该动态随机存储器可以是第四代双倍速率同步动态随机存储器(DDR4 SDRAM)、第四代低功耗双倍速率同步动态随机存储器(LPDDR4 SDRAM)、第五代双倍速率同步动态随机存储器(DDR5 SDRAM)、第五代低功耗双倍速率同步动态随机存储器(LPDDR4 SDRAM)中任意一种。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由所附的权利要求指出。

Claims (14)

1.一种数据读写方法，应用于动态随机存储器，其特征在于，包括：
进入页读写模式，所述页读写模式通过所述动态随机存储器的模式寄存器中的保留位来配置；
接收页读写命令，包括页读写使能命令，所述页读写使能命令通过所述动态随机存储器的读写命令的保留位来配置；
根据所述页读写命令，执行页读写操作。
2.根据权利要求1所述的数据读写方法，其特征在于，所述页读写模式通过所述动态随机存储器的模式寄存器配置突发模式的保留位来配置。
3.根据权利要求1所述的数据读写方法，其特征在于，所述页读写命令还包括页读写长度命令，用于指示每一次所述页读写操作的读写长度，所述页读写长度命令通过所述动态随机存储器读写命令中的突发长度位来配置。
4.根据权利要求1所述的数据读写方法，其特征在于，所述页读写命令还包括页读写长度命令，用于指示每一次页读写操作的读写长度，所述页读写长度命令配置于所述动态随机存储器读写命令中的突发长度位和若干列地址位。
5.根据权利要求4所述的数据读写方法，其特征在于，所述若干列地址位包括一个地址位或两个地址位。
6.根据权利要求1所述的数据读写方法，其特征在于，所述页读写操作为每笔读写命令读写N/16页的数据，其中，1≤N≤16，N为自然数。
7.根据权利要求6所述的数据读写方法，其特征在于，所述N＝1、N＝2、N＝4或N＝8。
8.根据权利要求3所述的数据读写方法，其特征在于，所述动态随机存储器为第四代低功耗双倍速率同步动态随机存储器，其中，
所述模式寄存器的保留位为MR1模式寄存器配置突发模式的保留位；
所述突发长度位为CA5管脚对应的命令位；
所述读写命令的保留位为CA3管脚对应的命令保留位。
9.根据权利要求4所述的数据读写方法，其特征在于，所述动态随机存储器为第四代低功耗双倍速率同步动态随机存储器，其中，
所述模式寄存器的保留位为MR1模式寄存器配置突发模式的保留位；
所述突发长度位为CA5管脚对应的命令位；
所述读写命令的保留位为CA3管脚对应的命令保留位；
所述若干列地址位为CA0管脚对应的列地址位，或，CA0管脚和CA1管脚对应的列地址位。
10.根据权利要求1所述的数据读写方法，其特征在于，所述页读写操作的读写顺序为线性读写顺序。
11.根据权利要求1所述的数据读写方法，其特征在于，所述页读写操作可以跨页或者不跨页读写。
12.一种数据读取装置，其特征在于，包括：
命令接收模块，用于接收页读写命令，所述页读写命令通过动态随机存储器的读写命令的保留位来配置；
命令解码模块，连接所述命令接收模块，用于对所述页读写命令解码；
模式寄存器，配置有页读写模式，连接所述命令解码模块；
寻址模块，连接所述页读写模式选择模块，用于在所述页读写模式下根据所述页读写命令选择读写数据的地址，以执行所述页读写操作。
13.一种动态随机存储器，其特征在于，包括如权利要求12所述的数据读取装置。
14.根据权利要求13所述的动态随机存储器，其特征在于，所诉动态随机存储器为第四代双倍速率同步动态随机存储器、第四代低功耗双倍速率同步动态随机存储器、第五代双倍速率同步动态随机存储器、第五代低功耗双倍速率同步动态随机存储器中任意一种。
CN201811446001.3A 2018-11-29 2018-11-29 数据读写方法、读写装置和动态随机存储器 Active CN111240582B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811446001.3A CN111240582B (zh) 2018-11-29 2018-11-29 数据读写方法、读写装置和动态随机存储器
PCT/CN2019/118878 WO2020108328A1 (en) 2018-11-29 2019-11-15 Data read/write method, device, and memory having the same
US17/222,641 US12094519B2 (en) 2018-11-29 2021-04-05 Data read/write method, device, and memory having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811446001.3A CN111240582B (zh) 2018-11-29 2018-11-29 数据读写方法、读写装置和动态随机存储器

Publications (2)

Publication Number Publication Date
CN111240582A true CN111240582A (zh) 2020-06-05
CN111240582B CN111240582B (zh) 2022-01-28

Family

ID=70854701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811446001.3A Active CN111240582B (zh) 2018-11-29 2018-11-29 数据读写方法、读写装置和动态随机存储器

Country Status (3)

Country Link
US (1) US12094519B2 (zh)
CN (1) CN111240582B (zh)
WO (1) WO2020108328A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141287A (zh) * 2020-09-04 2022-03-04 长鑫存储技术有限公司 存储装置的读写方法及存储装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101185140A (zh) * 2005-05-31 2008-05-21 英特尔公司 存储器技术的部分页方案
CN101719101A (zh) * 2010-01-19 2010-06-02 华为技术有限公司 存储器的数据读写方法和装置
CN102142236A (zh) * 2010-02-03 2011-08-03 胡志强 针对高分辨率隔行扫描视频信号的液晶显示驱动器
CN102684976A (zh) * 2011-03-10 2012-09-19 中兴通讯股份有限公司 一种基于ddr sdram进行数据读写的方法、装置及系统
CN103403803A (zh) * 2011-02-04 2013-11-20 株式会社东芝 可以很容易在其中设定扩展功能的存储器系统
CN103870412A (zh) * 2012-12-12 2014-06-18 辉达公司 降低dram访问的访问粒度的地址位重映射方案
CN104156907A (zh) * 2014-08-14 2014-11-19 西安电子科技大学 一种基于fpga的红外预处理存储系统及存储方法
CN104850355A (zh) * 2014-02-14 2015-08-19 株式会社东芝 存储装置、存储系统及存储装置的地址信息处理方法
CN105575419A (zh) * 2015-12-17 2016-05-11 上海斐讯数据通信技术有限公司 同步动态随机存储器
CN105572565A (zh) * 2015-12-23 2016-05-11 中国电子科技集团公司第五十八研究所 适用于1553总线协议的内建自测试电路
CN106356087A (zh) * 2015-07-17 2017-01-25 三星电子株式会社 具有自适应页大小控制的半导体存储器件
CN106547483A (zh) * 2016-10-18 2017-03-29 广东高云半导体科技股份有限公司 一种通用高效的sdr sdram控制器及其工作方法
US20170160946A1 (en) * 2015-08-28 2017-06-08 Kabushiki Kaisha Toshiba Memory device that communicates error correction results to a host
CN107667403A (zh) * 2015-06-24 2018-02-06 英特尔公司 长突发长度的内部连续行存取

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101185140A (zh) * 2005-05-31 2008-05-21 英特尔公司 存储器技术的部分页方案
CN101719101A (zh) * 2010-01-19 2010-06-02 华为技术有限公司 存储器的数据读写方法和装置
CN102142236A (zh) * 2010-02-03 2011-08-03 胡志强 针对高分辨率隔行扫描视频信号的液晶显示驱动器
CN103403803A (zh) * 2011-02-04 2013-11-20 株式会社东芝 可以很容易在其中设定扩展功能的存储器系统
CN102684976A (zh) * 2011-03-10 2012-09-19 中兴通讯股份有限公司 一种基于ddr sdram进行数据读写的方法、装置及系统
CN103870412A (zh) * 2012-12-12 2014-06-18 辉达公司 降低dram访问的访问粒度的地址位重映射方案
CN104850355A (zh) * 2014-02-14 2015-08-19 株式会社东芝 存储装置、存储系统及存储装置的地址信息处理方法
CN104156907A (zh) * 2014-08-14 2014-11-19 西安电子科技大学 一种基于fpga的红外预处理存储系统及存储方法
CN107667403A (zh) * 2015-06-24 2018-02-06 英特尔公司 长突发长度的内部连续行存取
CN106356087A (zh) * 2015-07-17 2017-01-25 三星电子株式会社 具有自适应页大小控制的半导体存储器件
US20170160946A1 (en) * 2015-08-28 2017-06-08 Kabushiki Kaisha Toshiba Memory device that communicates error correction results to a host
CN105575419A (zh) * 2015-12-17 2016-05-11 上海斐讯数据通信技术有限公司 同步动态随机存储器
CN105572565A (zh) * 2015-12-23 2016-05-11 中国电子科技集团公司第五十八研究所 适用于1553总线协议的内建自测试电路
CN106547483A (zh) * 2016-10-18 2017-03-29 广东高云半导体科技股份有限公司 一种通用高效的sdr sdram控制器及其工作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141287A (zh) * 2020-09-04 2022-03-04 长鑫存储技术有限公司 存储装置的读写方法及存储装置
CN114141287B (zh) * 2020-09-04 2024-03-26 长鑫存储技术有限公司 存储装置的读写方法及存储装置

Also Published As

Publication number Publication date
CN111240582B (zh) 2022-01-28
WO2020108328A1 (en) 2020-06-04
US20210264962A1 (en) 2021-08-26
US12094519B2 (en) 2024-09-17

Similar Documents

Publication Publication Date Title
US6665224B1 (en) Partial refresh for synchronous dynamic random access memory (SDRAM) circuits
US10127969B2 (en) Memory device command receiving and decoding methods
KR102595588B1 (ko) 구성 가능한 메모리 어레이 뱅크 아키텍처를 위한 장치 및 방법
US7764551B2 (en) Semiconductor memory system having volatile memory and non-volatile memory that share bus, and method of controlling operation of non-volatile memory
US6981100B2 (en) Synchronous DRAM with selectable internal prefetch size
US8122186B2 (en) Memory device, memory system and dual port memory device with self-copy function
US7405992B2 (en) Method and apparatus for communicating command and address signals
JPH06103750A (ja) 半導体記憶装置
KR20020013785A (ko) 반도체기억장치
US11449441B2 (en) Multi-ported nonvolatile memory device with bank allocation and related systems and methods
US6091667A (en) Semiconductor memory device and a data reading method and a data writing method therefor
CN111240582B (zh) 数据读写方法、读写装置和动态随机存储器
US6829195B2 (en) Semiconductor memory device and information processing system
US20020136079A1 (en) Semiconductor memory device and information processing system
CN111241007B (zh) 数据读写方法及装置、动态随机存储器
JP4012393B2 (ja) 記憶装置、記憶装置の内部制御方法、システム、及びシステムにおける記憶手段の制御方法
KR102722737B1 (ko) 구성 가능한 메모리 어레이 뱅크 아키텍처를 위한 장치 및 방법
US11971832B2 (en) Methods, devices and systems for high speed transactions with nonvolatile memory on a double data rate memory bus
EP4231162A1 (en) Memory system including memory device and memory controller, and operating method thereof
JP2003203477A (ja) メモリ装置、その制御方法及びメモリサブシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant