CN101185140A - 存储器技术的部分页方案 - Google Patents

存储器技术的部分页方案 Download PDF

Info

Publication number
CN101185140A
CN101185140A CNA2006800188813A CN200680018881A CN101185140A CN 101185140 A CN101185140 A CN 101185140A CN A2006800188813 A CNA2006800188813 A CN A2006800188813A CN 200680018881 A CN200680018881 A CN 200680018881A CN 101185140 A CN101185140 A CN 101185140A
Authority
CN
China
Prior art keywords
storer
row
page
leaf
part page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800188813A
Other languages
English (en)
Other versions
CN101185140B (zh
Inventor
S·贾殷
A·米什拉
J·卡达什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101185140A publication Critical patent/CN101185140A/zh
Application granted granted Critical
Publication of CN101185140B publication Critical patent/CN101185140B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

管理存储器的系统和方法用于检测激活存储器部分的请求，该存储器部分在大小上被限制于部分页大小，其中部分页大小小于存储器的整页大小。在一个实施例中，检测请求可以包括识别与请求相关联的行地址和部分页地址，其中部分页地址指示所述存储器部分被限制于所述部分页大小。

Description

存储器技术的部分页方案
技术领域
本发明的一些实施例通常涉及存储器技术。具体而言，某些实施例涉及存储器中部分页的激活。
背景技术
计算系统不断普及，对更多计算功能的需求也达到了一个新的高度。随之而来的是与存储器结构有关的很多问题。例如，尽管双数据速率存储器技术的开发(例如：DDR Synchronous Dynamic RandomAccess Memory/SDRAM Specification，JESD79D，JEDEC Solid StateTechnology Association，2004年1月；DDR2 SDRAM Specification，JESD79-2A，JEDEC Solid State Technology Association，2004年1月；等等)已经提高了能够将数据写入DRAM以及将数据从中读出的速率，但是常常存在功耗带来的困难。
具体而言，因为页大小的原因，激活存储器的存储体可能会是一种能量密集的操作。页大小通常是指任意行上能够由单个ACTIVATE命令访问的列位置的最小数量，每次发出一个ACTIVATE命令，该页内的所有比特常常由一个读出放大器阵列读出，并且被恢复成正确值。在DRAM中，为了满足台式、移动和服务器系统的各种系统要求，DDR技术已经采用了一种标准的页大小定义。例如，对于512Mb×16的设备结构，已经将页大小定义为2KB。当存储器控制器通过提供一个行地址(例如512Mb DRAM的A0-A12)来激活一个存储体的时候，可以将等效于2KB页大小的一行载入读出放大器阵列。这个2KB页大小等于16,384比特。在每个时钟沿，通常只传出这些比特中的16个比特。由于DDR技术具有的脉冲串模式特性，从而可以在4个时钟内访问128比特。因此，激活所有16,384个比特的这个方案可能不太适合不是想从每个DRAM设备中取出全部2KB(或者将全部2KB写入每个DRAM设备中)的应用。所以，对于某些应用，激活整个页是一种浪费。
附图说明
通过阅读以下说明和所附权利要求，并参考下面的附图，本领域技术人员将会明白本发明实施例的各个优点，在附图中：
图1是根据本发明一个实施例的具有部分页大小的存储器部分的一个实例的方框图；
图2A和2B是根据本发明一个或多个实施例的部分页激活技术的实例的方框图；
图3A-3C是根据本发明一个或多个实施例的部分页寻址技术的实例的方框图；
图4是根据本发明一个或多个实施例的存储器实例的方框图；
图5A和5B是根据本发明一个或多个实施例的系统实例的方框图；以及
图6是根据本发明一个实施例的存储器管理方法实例的流程图。
具体实施方式
在以下说明中，为了进行说明，阐述了大量具体细节以提供对本发明的实施例的全面理解。但是显然，本领域技术人员能够不利用这些具体细节而实现本发明。在其他情况下，没有描述具体装置结构和方法，以免混淆本发明的实施例。下面的描述和附图是为了说明本发明的实施例，而不应当理解为对本发明的实施例施加了限制。
以下详细说明的一部分可以用计算机存储器中的数据比特或者二进制数字信号的操作算法和符号化表示的形式给出。这些算法描述和表示可以是数据处理领域技术人员为将他们的工作内容传给本领域其他技术人员所使用的技术。例如，这里描述的特定逻辑可以用硬件技术(例如互补金属氧化物半导体(CMOS)技术)、控制器固件、微代码、软件技术及其任意组合实现。另外，使用“请求”、“命令”等术语在需要从收到请求和/或命令的组件获得响应的意义上来说不是限制性的。因此，这些术语可以被看作为了这些讨论的目的而能够互换的。此外，“第一”、“第二”等术语的使用并不必然推出时间关系，而是仅仅为了帮助说明。
除非具体说明，如同从以下说明中能够看出的一样，在整个说明书中使用“处理”、“计算”、“确定”之类术语的讨论指的是计算机或计算系统或类似的电子计算设备的操作和/或处理，它们对计算系统的寄存器和/或存储器内的物理(例如电子的)量表示的数据进行处理，和/或将它们变换成类似地表示成计算系统的存储器、寄存器或其它信息存储器、传输或显示设备中的物理量的其它数据。
图1示出了存储器10，例如双数据速率(DDRx)动态随机存取存储器(DRAM)，其中存储器10被配置成接收部分页激活请求/命令12。激活请求12可以与读或写事务有关。当检测到请求12时，存储器10能够激活大小被限制于部分页大小的存储器部分14，其中所述部分页大小小于存储器10的整页大小16。通过将激活限制到部分页大小，图示的存储器10能够显著地降低功耗。例如，如果存储器10具有512Mb×16的器件结构，则整页大小16可以是2KB(也就是16,384比特)。但是对于特定应用，存储器控制器可能只允许来自一个页的八个高速缓存线访问。因此，在每个高速缓存线的64比特，可能只需要一个512比特的连续块而不是全部16,384比特。在图示实例中，可以将2KB的整页大小16划分成页大小为512比特的32个部分/子页，只激活其中适当的子页。从而能够避免与激活全部页相关的功耗。如同将详细讨论的一样，在所给出的实例中，激活请求12仅仅需要提供五个额外的比特(也就是25＝32)来指定子页地址。
尽管这里描述的多个实例涉及具体的整/部分页大小和存储器技术(例如DDRx SDRAM)，但是本发明的实施例不限于此。实际上，这里描述的许多原理对于任意页大小以及对于功耗是所关心的问题的任意存储器结构都是有用的。尽管如此，这些实施例也非常适合于高密度DDRx SDRAM结构的多个方面。
现在来看图2A，其中示出了激活部分页的一种方式。在图示实例中，存储器18包括具有多个行20、多个列22和与多个列22相对应的多个读出放大器24的一个存储体。存储器18还可以有行地址译码器26、读逻辑28、写逻辑30、输入输出(IO)选通和列选择逻辑34以及与多个读出放大器24和列22相对应的多个隔离开关31。每个隔离开关31都能够耦合到对应的列22和读出放大器24，其中隔离开关31可以用于将一个或多个读出放大器24与列22隔离，以只激活部分页。在图示的实例中，隔离开关31是能够被选择性地启用/禁用以保证只将被激活的行中全部列的一个子集载入到读出放大器24中。结果是，能够根据所隔离的列降低读出放大器24、IO选通和列选择逻辑34、读逻辑28和写逻辑30的功耗。
图2B示出了激活存储器18’中的部分页的另一种方法。具体而言，图示的存储器18’具有包括行优化逻辑36的改进的行地址译码器26’。行优化逻辑36可以基于激活请求，通过使被激活行的一个或多个列22不被激活，来提供部分页激活。得到的被激活的列的子集能够与所希望的部分页大小相对应。
现在来看图3A，示出了在存储器38中识别部分页激活请求的一种方法。一般而言，存储器38能够识别与激活请求相关的行地址和部分页地址，其中所述部分页地址指示激活的存储器部分被限制于部分页大小。因此，如果没有部分页地址与激活请求相关联，则存储器38可以简单地激活一个整页。具体而言，存储器38可以包含能够存储部分页地址42的模式寄存器40。模式寄存器40可以是允许指定存储器38的功能的一个或多个内部配置寄存器的一部分。在一个实施例中，可以在外部设置该模式寄存器40。存储器38还可以包括部分页逻辑44，用于从模式寄存器40提取部分页地址42，其中部分页地址42用于确定应该将被激活的行中的哪些列载入到读出放大器中。
图3B示出了识别部分页地址的另一种方法，其中，存储器38’利用部分页逻辑44’从数据队列(data queue，DQ)输入/端口46获得部分页地址42’。DQ端口46通常用于将数据传送到存储器38’中或从中传出。例如，在DDR同步DRAM(SDRAM)读操作中，在释放到DQ端口46之前，每个时钟周期可以从存储器阵列提取(或预取)两个比特(或者对于DDR2 SDRAM来说四个比特)，其中DQ端口46以时间复用方式输出数据。DQ引脚数取决于所采用的存储器的类型。因此可以通过DQ输出上的可用引脚或者在随后的时钟周期里提供部分页地址，从而激活占用了更多个时钟周期。
图3C说明了另一种方法，其中，存储器38”可以使用部分页逻辑44”来从数据掩码(data mask，DM)端口48获得部分页地址42”。一般而言，在写操作期间，SDRAM可以使用数据掩码信号来提供字节掩蔽(masking)，其中每8个4比特数据宽度有一个DM信号。因此，对于×16存储器结构，可以将DM比特[0:1]用于部分页地址。但是，这样的方法可能会限制粒度。
现在来看图4，图中示出了存储器48的一个更加详细的示意图。存储器48能够替代已经讨论过的存储器10(图1)、18(图2A和2B)和38(图3A-3C)中的任何一个，能够检测部分页请求并基于该请求激活部分页。图示的存储器48包括能够接收行地址并且还能够接收存储体标识符(例如BA0、BA1)的地址寄存器50。行地址多路复用器52从地址寄存器50和刷新计数器54接收数据，并且将行地址数据馈送给一组行地址译码器26。在图示的实例中，给每个存储体分配了一个行地址译码器26。行地址译码器26可以将行选择信号拴锁到划分成一个或多个存储体的存储器阵列56，其中存储体选择由存储体控制逻辑58来提供。存储器阵列56的每个存储体可以包括一组行和一组列，可以将其中的每个行/列交点模拟成代表一个数据比特的电容器。如同已经讨论的一样，可以用一个或多个寄存器40来识别部分页地址，其中部分页逻辑44a可以放在存储体控制逻辑58中，以从模式寄存器40提取部分页地址。或者，可以用DQ/DM信号60来识别部分页地址，其中部分页逻辑44b可以放在IO选通和列选择逻辑34中，以从DQ/DM信号60提取部分页地址。
类似地，可以提供一组隔离开关31用来选择所识别的部分页地址，其中每个隔离开关31都与一个列和一个读出放大器耦合。在这样的配置中，多个隔离开关31可以将这些读出放大器中的一个或多个与列中的一个或多个进行隔离来获得部分页大小。或者，也可以给行地址译码器26配备行优化逻辑36，以基于所请求的部分页大小使多个列中的一列或多列不被激活。
现在来看图5A，其中示出了系统66。系统66可以包括服务器、台式个人计算机(PC)、笔记本PC、个人数字助理(PDA)、无线“智能”电话或者任意其他类型的计算系统。图示的系统66具有处理器64，该处理器64可以包括精简指令集计算机(RISC)、流水式处理器、复杂指令集计算机(CISC)等等。因此，图示的处理器64能够执行程序代码/指令，并且能够包含指令提取单元、指令译码器、执行单元等等(未示出)。此外，还可以用硬件技术(例如互补金属氧化物半导体(CMOS)技术)、控制器固件、微代码、软件技术以及它们的任意组合来实现处理器64。
图示的处理器64通过总线102或者点到点结构与也称为北桥的存储器控制器集线器(MCH)100进行通信，所述总线102例如前端总线，所述点到点结构将系统66中的所有组件进行互连。MCH 100可以通过存储器总线106与系统随机存取存储器(RAM)104通信，其中RAM 104可以包括DRAM、SDRAM等。类似于已经讨论过的存储器10(图1)、18(图2A和2B)、38(图3A-3C)和48(图4)，还可以将DRAM模块结合进单列直插存储器模块(SIMM)、双列直插存储器模块(DIMM)、小型DIMM(SODIMM)等等。MCH 100能够在部分页的级别上跟踪存储器访问(也就是跟踪被激活的存储器部分的部分页大小)，并且从而能够具有数目增加的页表入口。在另一个实施例中，RAM 104可以在系统启动期间固定部分页大小。
MCH 100还能够通过图形总线108与高级图形端口(AGP)110通信，以与外部视频显示单元(未示出)对接。图示的MCH 100通过外设部件互连(PCI)总线114与I/O控制器集线器(ICH)112通信，后者也被称为南桥。处理器10还可以通过ICH 112经由网络端口118与网络116连接。ICH还可以耦合到存储设备120，该存储设备120可以包括只读存储器(ROM)122、RAM 124、可编程ROM(PROM)126、闪存等。图5B示出了存储器控制器101包括在处理器65的同一管芯上的另一系统68。
现在来看图6，以70来说明管理存储器的方法。图示的方法70可以用例如硬件、微代码或者任意机器可读介质或产品来实现，所述机器可读介质或产品能够存储指令或者指令集，如果由机器执行(例如由多处理单元和/或其它合适的机器)执行所述指令或指令集，则使得机器执行根据本发明实施例所述的方法和/或操作。所述机器可以包括，例如，任何合适的处理平台、计算平台、计算设备、处理设备、计算系统、处理系统、计算机、处理器之类，并且可以用硬件和/或软件的任意合适组合来实现。所述机器可读介质或产品可以包括，例如，任何合适类型的存储器单元、存储器设备、存储器产品、存储器介质、存储设备、存储产品、存储介质和/或存储单元，例如，存储器、可拆除或不可拆除介质、可擦除或不可擦除介质、可写或可重写介质、数字或模拟介质、硬盘、软盘、压缩盘只读存储器(CD-ROM)、可记录压缩盘(CD-R)、可重写压缩盘(CD-RW)、光盘、磁介质、各种类型的数字多功能盘(DVD)、磁带、盒式磁带等等。所述指令可以包括任意合适类型的代码，例如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码等，并且可以使用任何合适的高级、低级、面向对象的、visual、编译的和/或解释的编程语言，例如C、C++、Java、BASIC、Pascal、Fortran、Cobol、汇编语言、机器代码等，来实现。
在所示实例中，处理方框72检测用于激活大小被限制于部分页大小的存储器部分的请求/命令，其中所述部分页大小小于与存储器相关联的整页大小。具体而言，在方框76识别与激活请求相关联的行地址，在方框78识别与激活请求相关联的部分页地址。如同已经讨论的一样，可以使用多种技术来识别部分页地址。例如，一种方法是将部分页地址数据存储到一个或多个模式寄存器中，这也可以用于设备配置。另一种方法是通过可用DQ引脚来发送部分页地址。还有一种方法是通过可用DM引脚来发送部分页地址。在方框74处，方框74基于所述请求激活存储器部分。方框74处的激活还可以以多种不同技术来实现。例如，可以将存储器的一个或多个读出放大器与存储器的一个或多个列进行隔离来进行激活。或者，可以利用存储器的行译码电路基于所述请求使存储器的一个或多个列不被激活来实现部分页激活。
本领域技术人员能够从前面的描述理解本发明的实施例中的技术可以以各种形式来实现。因此，尽管结合特定实例描述了本发明的实施例，但是本发明的实施例的真实范围不应受限于此，因为通过研究附图、说明书和后面的权利要求，本领域技术人员很容易就能够想到其它的变形。

Claims (31)

1.一种方法，包括：
检测激活存储器部分的请求，所述存储器部分在大小上被限制于部分页大小，所述部分页大小小于与存储器相关联的整页大小。
2.如权利要求1所述的方法，还包括基于所述请求激活所述存储器部分。
3.如权利要求2所述的方法，其中所述激活包括将所述存储器的至少一个读出放大器与所述存储器的至少一个列进行隔离。
4.如权利要求2所述的方法，其中所述激活包括基于所述请求利用所述存储器的行译码电路使所述存储器的至少一个列不被激活。
5.如权利要求1所述的方法，其中所述检测包括：
识别与所述请求相关联的行地址；以及
识别与所述请求相关联的部分页地址，所述部分页地址指示所述存储器部分被限制于所述部分页大小。
6.如权利要求5所述的方法，其中识别所述部分页地址包括从所述存储器的模式寄存器获得所述部分页地址。
7.如权利要求5所述的方法，其中识别所述部分页地址包括从与所述存储器相关联的数据队列端口获得所述部分页地址。
8.如权利要求5所述的方法，其中识别所述部分页地址包括从与所述存储器相关联的数据掩码端口获得所述部分页地址。
9.如权利要求1所述的方法，其中所述检测包括检测激活动态随机存取存储器的请求。
10.如权利要求1所述的方法，还包括在包含所述存储器的系统启动期间固定所述部分页大小。
11.一种存储器，包括：
页逻辑，用于检测激活存储器的一部分的请求，所述存储器的一部分在大小上被限制于部分页大小，所述部分页大小小于与所述存储器相关联的整页大小。
12.如权利要求11所述的存储器，其中所述存储器用于基于所述请求激活所述部分。
13.如权利要求12所述的存储器，还包括：
多个列；
多个读出放大器，每个读出放大器对应于所述多个列中的一个；以及
多个隔离开关，每个隔离开关耦合到所述列中的一个和所述读出放大器中的一个，所述多个隔离开关用于将所述读出放大器中的至少一个与所述列中的至少一列进行隔离。
14.如权利要求12所述的存储器，还包括：
多个行；
多个列；以及
行地址译码器，耦合到所述多个行，所述行地址译码器具有行优化逻辑，用于基于所述请求使所述多个列中的至少一个不被激活。
15.如权利要求11所述的存储器，其中所述页逻辑用于识别与所述请求相关联的行地址，以及识别与所述请求相关联的部分页地址，所述部分页地址指示所述存储器部分被限制于所述部分页大小。
16.如权利要求15所述的存储器，其中所述存储器包括模式寄存器，用于存储所述部分页地址，所述页逻辑从所述模式寄存器提取所述部分页地址。
17.如权利要求15所述的存储器，其中所述存储器包括数据队列端口，所述页逻辑从所述数据队列端口获得所述部分页地址。
18.如权利要求15所述的存储器，其中所述存储器包括数据掩码端口，所述页逻辑从所述数据掩码端口获得所述部分页地址。
19.如权利要求11所述的存储器，其中所述存储器是动态随机存取存储器。
20.如权利要求11所述的存储器，其中所述存储器在包含所述存储器的系统启动期间固定所述部分页大小。
21.一种系统，包括：
存储器，其具有页逻辑，用于检测激活所述存储器的一部分的请求，所述存储器的一部分在大小上被限制于部分页大小，所述部分页大小小于与所述存储器相关联的整页大小；
处理器，其具有耦合到所述存储器的存储器控制器，用于发出所述请求。
22.如权利要求21所述的系统，其中所述存储器用于基于所述请求激活所述部分。
23.如权利要求22所述的系统，其中所述存储器还包括：
多个列；
多个读出放大器，每个读出放大器对应于所述多个列中的一个；以及
多个隔离开关，每个隔离开关耦合到所述列中的一个和所述读出放大器中的一个，所述多个隔离开关用于将所述读出放大器中的至少一个与所述列中的至少一个进行隔离。
24.如权利要求22所述的系统，其中所述存储器还包括：
多个行；
多个列；以及
行地址译码器，耦合到所述多个行，所述行地址译码器具有行优化逻辑，用于基于所述请求使所述多个列中的至少一个不被激活。
25.如权利要求21所述的系统，其中所述页逻辑用于识别与所述请求相关联的行地址，以及识别与所述请求相关联的部分页地址，所述部分页地址指示所述存储器部分被限制于所述部分页大小。
26.如权利要求25所述的系统，其中所述存储器包括模式寄存器，用于存储所述部分页地址，所述页逻辑从所述模式寄存器提取所述部分页地址。
27.如权利要求25所述的系统，其中所述存储器包括数据队列端口，所述页逻辑从所述数据队列端口获得所述部分页地址。
28.如权利要求25所述的系统，其中所述存储器包括数据掩码端口，所述页逻辑从所述数据掩码端口获得所述部分页地址。
29.如权利要求21所述的系统，其中所述存储器是动态随机存取存储器。
30.如权利要求21所述的系统，其中所述存储器在所述系统启动期间固定所述部分页大小。
31.如权利要求21所述的系统，其中所述存储器控制器用于跟踪所述存储器部分的部分页大小。
CN2006800188813A 2005-05-31 2006-05-31 用于激活部分页的存储器、系统和方法 Expired - Fee Related CN101185140B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/140,772 2005-05-31
US11/140,772 US7793037B2 (en) 2005-05-31 2005-05-31 Partial page scheme for memory technologies
PCT/US2006/021271 WO2006130763A2 (en) 2005-05-31 2006-05-31 Partial page scheme for memory technologies

Publications (2)

Publication Number Publication Date
CN101185140A true CN101185140A (zh) 2008-05-21
CN101185140B CN101185140B (zh) 2012-09-19

Family

ID=37057210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800188813A Expired - Fee Related CN101185140B (zh) 2005-05-31 2006-05-31 用于激活部分页的存储器、系统和方法

Country Status (6)

Country Link
US (1) US7793037B2 (zh)
EP (1) EP1891642B1 (zh)
JP (1) JP2008541334A (zh)
CN (1) CN101185140B (zh)
TW (1) TWI350452B (zh)
WO (1) WO2006130763A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102165531A (zh) * 2008-09-30 2011-08-24 英特尔公司 具有可变设备宽度和可缩放预取和页大小的通用存储设备
CN102356385A (zh) * 2009-03-20 2012-02-15 高通股份有限公司 存储器存取控制器、系统及用于最优化存储器存取时间的方法
CN106663461A (zh) * 2014-07-07 2017-05-10 桑迪士克科技有限责任公司 选择性感测放大器的使能
CN111240582A (zh) * 2018-11-29 2020-06-05 长鑫存储技术有限公司 数据读写方法、读写装置和动态随机存储器

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
WO2007132453A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
US7697326B2 (en) 2006-05-12 2010-04-13 Anobit Technologies Ltd. Reducing programming error in memory devices
US8156403B2 (en) 2006-05-12 2012-04-10 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
US8060806B2 (en) 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
WO2008053473A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Memory cell readout using successive approximation
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
WO2008068747A2 (en) 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
TWI417894B (zh) * 2007-03-21 2013-12-01 Ibm 於動態隨機存取記憶體架構之定址期間實施省電之結構及方法
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
US8270246B2 (en) 2007-11-13 2012-09-18 Apple Inc. Optimized selection of memory chips in multi-chips memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
JP2009211153A (ja) * 2008-02-29 2009-09-17 Toshiba Corp メモリ装置、情報処理装置及び電力制御方法
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8154901B1 (en) 2008-04-14 2012-04-10 Netlist, Inc. Circuit providing load isolation and noise reduction
US8001434B1 (en) 2008-04-14 2011-08-16 Netlist, Inc. Memory board with self-testing capability
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US9240883B2 (en) 2008-09-04 2016-01-19 Intel Corporation Multi-key cryptography for encrypting file system acceleration
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8549209B2 (en) 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832353B2 (en) * 2009-04-07 2014-09-09 Sandisk Technologies Inc. Host stop-transmission handling
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8307241B2 (en) * 2009-06-16 2012-11-06 Sandisk Technologies Inc. Data recovery in multi-level cell nonvolatile memory
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
KR101792870B1 (ko) * 2011-06-21 2017-11-02 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
WO2013033016A1 (en) 2011-08-30 2013-03-07 Rambus Inc Distributed sub-page selection
TWI454910B (zh) * 2011-11-03 2014-10-01 Winbond Electronics Corp 記憶體裝置之操作方法、讀取數位記憶體的方法及其應用、及其記憶體裝置
US8873329B1 (en) 2012-01-17 2014-10-28 Rambus Inc. Patterned memory page activation
US9037902B2 (en) 2013-03-15 2015-05-19 Sandisk Technologies Inc. Flash memory techniques for recovering from write interrupt resulting from voltage fault
DE102014100800A1 (de) * 2014-01-24 2015-07-30 Hyperstone Gmbh Verfahren zur zuverlässigen Adressierung eines großen Flash-Speichers
US10566040B2 (en) 2016-07-29 2020-02-18 Micron Technology, Inc. Variable page size architecture
US10127107B2 (en) * 2016-08-14 2018-11-13 Nxp Usa, Inc. Method for performing data transaction that selectively enables memory bank cuts and memory device therefor
US10915270B2 (en) * 2017-07-24 2021-02-09 Clipchamp Ip Pty Ltd Random file I/O and chunked data upload
US10394456B2 (en) * 2017-08-23 2019-08-27 Micron Technology, Inc. On demand memory page size
US11210019B2 (en) 2017-08-23 2021-12-28 Micron Technology, Inc. Memory with virtual page size
US11829384B1 (en) * 2019-06-24 2023-11-28 Amazon Technologies, Inc. Amortizing replication log updates for transactions
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56130884A (en) * 1980-03-14 1981-10-14 Toshiba Corp Semiconductor memory device
JPS60182593A (ja) * 1984-03-01 1985-09-18 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリ
JPS6369093A (ja) * 1986-09-11 1988-03-29 Fujitsu Ltd 半導体メモリ装置
US5265220A (en) * 1986-12-23 1993-11-23 Nec Corporation Address control device for effectively controlling an address storing operation even when a request is subsequently cancelled
JPH10241352A (ja) * 1997-02-24 1998-09-11 Matsushita Electric Ind Co Ltd 半導体記憶装置
EP0947994A3 (en) * 1998-03-30 2004-02-18 Siemens Aktiengesellschaft Reduced signal test for dynamic random access memory
KR100275745B1 (ko) 1998-10-19 2000-12-15 윤종용 가변적인 페이지 수 및 가변적인 페이지 길이를 갖는 반도체 메모리장치
JP3729665B2 (ja) 1998-11-25 2005-12-21 松下電器産業株式会社 半導体装置
JP3362775B2 (ja) * 1998-12-25 2003-01-07 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｄｒａｍ及びｄｒａｍのデータ・アクセス方法
JP2001143494A (ja) * 1999-03-19 2001-05-25 Toshiba Corp 半導体記憶装置
JP3948183B2 (ja) * 2000-02-24 2007-07-25 富士通株式会社 半導体記憶装置
KR100399034B1 (ko) * 2000-05-02 2003-09-22 한국과학기술원 효율적 메모리 셀 어레이 관리 방법
US7046605B1 (en) * 2000-06-28 2006-05-16 Samsung Electronics Co., Ltd. Recording medium for storing version information for maintaining recording and/or reproducing compatibility, and method and apparatus for managing the same
JP3737437B2 (ja) * 2001-02-01 2006-01-18 Ｎｅｃエレクトロニクス株式会社 半導体メモリ及びその動作モードのエントリー方法
US6751159B2 (en) * 2001-10-26 2004-06-15 Micron Technology, Inc. Memory device operable in either a high-power, full-page size mode or a low-power, reduced-page size mode
JP4012393B2 (ja) * 2001-11-09 2007-11-21 富士通株式会社 記憶装置、記憶装置の内部制御方法、システム、及びシステムにおける記憶手段の制御方法
TWI233619B (en) * 2002-11-19 2005-06-01 Samsung Electronics Co Ltd Circuits and methods for changing page length in a semiconductor memory device
KR100510496B1 (ko) 2002-11-19 2005-08-26 삼성전자주식회사 페이지 길이를 변환할 수 있는 구조를 가지는 반도체메모리 장치 및 상기 반도체 메모리 장치의 페이지 길이변환방법
KR100614640B1 (ko) * 2003-09-26 2006-08-22 삼성전자주식회사 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치
US7617496B2 (en) * 2004-04-23 2009-11-10 Apple Inc. Macroscalar processor architecture
US7272699B2 (en) * 2004-11-12 2007-09-18 International Business Machines Corporation Flexible sub-column to sub-row mapping for sub-page activation in XDR™ DRAMs
US20060248305A1 (en) * 2005-04-13 2006-11-02 Wayne Fang Memory device having width-dependent output latency

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102165531A (zh) * 2008-09-30 2011-08-24 英特尔公司 具有可变设备宽度和可缩放预取和页大小的通用存储设备
CN102165531B (zh) * 2008-09-30 2014-04-16 英特尔公司 具有可变设备宽度和可缩放预取和页大小的通用存储设备
CN102356385A (zh) * 2009-03-20 2012-02-15 高通股份有限公司 存储器存取控制器、系统及用于最优化存储器存取时间的方法
CN102356385B (zh) * 2009-03-20 2014-11-19 高通股份有限公司 存储器存取控制器、系统及用于最优化存储器存取时间的方法
CN106663461A (zh) * 2014-07-07 2017-05-10 桑迪士克科技有限责任公司 选择性感测放大器的使能
CN106663461B (zh) * 2014-07-07 2019-07-12 桑迪士克科技有限责任公司 选择性感测放大器的使能
CN111240582A (zh) * 2018-11-29 2020-06-05 长鑫存储技术有限公司 数据读写方法、读写装置和动态随机存储器
CN111240582B (zh) * 2018-11-29 2022-01-28 长鑫存储技术有限公司 数据读写方法、读写装置和动态随机存储器

Also Published As

Publication number Publication date
EP1891642B1 (en) 2012-07-11
US20060271748A1 (en) 2006-11-30
CN101185140B (zh) 2012-09-19
US7793037B2 (en) 2010-09-07
TWI350452B (en) 2011-10-11
JP2008541334A (ja) 2008-11-20
WO2006130763A2 (en) 2006-12-07
EP1891642A2 (en) 2008-02-27
TW200707190A (en) 2007-02-16
WO2006130763A3 (en) 2007-02-08

Similar Documents

Publication Publication Date Title
CN101185140B (zh) 用于激活部分页的存储器、系统和方法
US7120754B2 (en) Synchronous DRAM with selectable internal prefetch size
TWI506626B (zh) 雙列記憶模組中之相變化記憶體
US9336851B2 (en) Memory device and method of refreshing in a memory device
CN102543179A (zh) 串行接口存储器中的同时读取与写入存储器操作
CN104268030A (zh) 用于存储器装置中的差错管理的方法和系统
KR101204645B1 (ko) 프리차지 관리의 미세한 세분화를 통한 메모리 처리량 증가
CN1471710A (zh) 用于在动态随机存取存储器中隐藏刷新的方法和系统
US6829184B2 (en) Apparatus and method for encoding auto-precharge
KR100831491B1 (ko) 어드레스 디코드
US9384092B2 (en) Semiconductor memory device with multiple sub-memory cell arrays and memory system including same
CN101401077A (zh) 存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备
CN113454720B (zh) 存储设备及其控制方法
US9281054B2 (en) Technique for optimizing static random-access memory passive power consumption
CN115705864A (zh) 具有选通子阵列操作的模块化存储器架构
KR101774428B1 (ko) 반도체 메모리 디바이스 및 그 리프레시 방법
CN100573473C (zh) 内存内数据移动的方法及装置
KR100262680B1 (ko) 시스템 신호를 한 어드레스 구성으로부터 다른 어드레스 구성으로 변환하기 위한 기술
KR20140021419A (ko) 메모리 모듈 및 이를 포함하는 메모리 시스템
JPH0528751A (ja) 半導体記憶装置
Kime et al. –Memory Basics
JPH04239934A (ja) メモリ制御回路
JP2012216248A (ja) コンピュータシステム及び揮発性メモリ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120919

Termination date: 20190531

CF01 Termination of patent right due to non-payment of annual fee