JP2023517524A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023517524A
JP2023517524A JP2022552660A JP2022552660A JP2023517524A JP 2023517524 A JP2023517524 A JP 2023517524A JP 2022552660 A JP2022552660 A JP 2022552660A JP 2022552660 A JP2022552660 A JP 2022552660A JP 2023517524 A JP2023517524 A JP 2023517524A
Authority
JP
Japan
Prior art keywords
terminal
memory chip
temperature detection
semiconductor device
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022552660A
Other languages
English (en)
Other versions
JP7352750B2 (ja
Inventor
樹梁 ▲ニン▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202010612720.9A external-priority patent/CN113870917B/zh
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Publication of JP2023517524A publication Critical patent/JP2023517524A/ja
Application granted granted Critical
Publication of JP7352750B2 publication Critical patent/JP7352750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/005—Circuits arrangements for indicating a predetermined temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2219/00—Thermometers with dedicated analog to digital converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導体装置は、メモリチップ（１００）及び温度検出モジュール（１１０）を備え、前記温度検出モジュール（１１０）は、前記メモリチップ（１００）の温度を検出するために使用され、前記温度検出モジュール（１１０）は、前記メモリチップ（１００）の温度を検出し、前記温度に対応するアナログ信号を出力するために使用される温度検出ユニット（１１１）と、複数の比較ユニット（Ｐｘ）を備えるＡ／Ｄ変換モジュール（１１２）であって、前記比較ユニット（Ｐｘ）は、入力端子、参考端子及び出力端子を備え、前記入力端子は前記温度検出ユニット（１１１）によって出力されたアナログ信号を受信し、前記出力端子はデジタル信号を出力し、複数の前記比較ユニット（Ｐｘ）の参考端子によって受信された参考電圧は不均一に増加する、Ａ／Ｄ変換モジュール（１１２）と、を備える。本開示の利点は、温度検出モジュールを使用してメモリチップの温度を検出することで、低温でのメモリチップの起動及び実行を回避し、書き込み時間を短縮し、メモリチップの書き込みの安定性を向上させると同時に、異なる電圧範囲の測定精度を制御し、これにより、正確に測定する必要がある測定範囲の測定精度を保証すると同時に、測定効率を向上させることもできることである。【選択図】図２

Description

（関連出願への相互参照）
本願は、２０２０年０６月３０日に中国特許局に提出された、出願番号が２０２０１０６１２７２０．９であり、発明の名称が「半導体装置」である中国特許出願の優先権を主張し、当該中国特許出願の全ての内容が参照として本願に組み込まれている。
本開示は、メモリ分野に関し、特に、半導体装置に関する。
動的ランダムアクセスメモリ（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、コンピュータで一般的に使用される半導体メモリデバイスであり、そのメモリアレイ領域は、重複する多数のメモリセルで構成される。各メモリセルは、通常、コンデンサ及びトランジスタを備え、トランジスタのグリッド電極はワード線に接続され、ドレイン電極はビット線に接続され、ソース電極はコンデンサに接続され、ワード線上の電圧信号は、トランジスタのオンオフを制御することができ、したがって、ビット線によって、コンデンサに記憶されているデータ情報を読み取り、或いは、ビット線によって、データ情報をコンデンサに書き込んで記憶する。
温度はメモリへの書き込みに大きな影響を与え、低温環境では、メモリへ書き込む際に、書き込み時間が長くなり、書き込みの安定性が低いという問題がある。
本開示の解決すべき技術課題は、半導体装置を提供することであり、前記半導体装置は、メモリチップの温度を測定することができ、低温でのメモリチップの起動及び実行を回避し、書き込み時間を短縮し、メモリチップの書き込みの安定性を向上させると同時に、正確に測定する必要がある測定範囲の測定精度を保証すると同時に、測定効率を向上させることもできる。
上記の技術的課題を解決するために、本開示は、半導体装置を提供し、前記半導体装置は、メモリチップ及び温度検出モジュールを備え、前記温度検出モジュールは、前記メモリチップの温度を検出するために使用され、前記温度検出モジュールは、前記メモリチップの温度を検出し、前記温度に対応するアナログ信号を出力するために使用される温度検出ユニットと、複数の比較ユニットを備えるＡ／Ｄ変換モジュールであって、前記比較ユニットは、入力端子、参考端子及び出力端子を備え、前記入力端子は前記温度検出ユニットによって出力されたアナログ信号を受信し、前記出力端子はデジタル信号を出力し、複数の前記比較ユニットの参考端子で受信される参考電圧は不均一に増加する、Ａ／Ｄ変換モジュールと、を備える。
更に、所定の参考電圧範囲において、前記参考電圧の上昇幅は、他の参考電圧範囲内の参考電圧の上昇幅より小さい。
更に、前記温度検出モジュールによって検出された温度が設定閾値に達した場合、前記メモリチップが起動される。
更に、前記設定閾値は閾値電圧に対応し、前記閾値電圧は、所定の前記参考電圧範囲内にある。
更に、前記Ａ／Ｄ変換モジュールは更に、抵抗ユニットを備え、前記抵抗ユニットは複数のリード端子を有し、複数の前記リード端子の電圧は不均一に増加し、前記リード端子の電圧は、前記比較ユニットの参考端子で受信される参考電圧として使用される。
更に、前記抵抗ユニットは第１端子及び第２端子を有し、前記抵抗ユニットの第１端子は電源に電気接続され、前記抵抗ユニットの第２端子は接地端子に電気接続され、前記リード端子は、前記第１端子と前記第２端子との間に設置される。
更に、前記抵抗ユニットは、直列に接続された複数のサブ抵抗器を備え、前記抵抗ユニットの各リード端子と前記抵抗ユニットの第２端子との間に配置されるサブ抵抗器の数は異なり、これによって、各リード端子の電圧を相違させる。
更に、前記抵抗ユニットにおいて、隣接する前記リード端子間に配置されるサブ抵抗器の数は、同じである状態及び異なる状態という２つの状態を含み、これによって、複数の前記比較ユニットの参考端子で受信される参考電圧を不均一に増加させる。
更に、所定の前記参考電圧に対応する抵抗ユニット領域における隣接する前記リード端子間に配置されるサブ抵抗器の数は、他の領域における隣接する前記リード端子間に配置されるサブ抵抗器の数より小さい。
更に、前記サブ抵抗器の抵抗値は同じである。
更に、前記サブ抵抗器はポリシリコン抵抗器であり、前記サブ抵抗器間は第１層の金属線を介して電気接続される。
更に、前記抵抗ユニットは、第２層の金属線によって前記リード端子を形成する。
更に、前記Ａ／Ｄ変換モジュールは更に、符号化ユニットを備え、前記符号化ユニットは、前記比較ユニットのデジタル信号を受信して符号化する。
更に、前記Ａ／Ｄ変換モジュールは更に、出力ユニットを備え、前記出力ユニットは、前記比較ユニットに接続され、前記デジタル信号を出力するために使用される。
更に、前記温度検出ユニットは、第１端子及び第２端子を有する固定抵抗器であって、前記第１端子は電源に電気接続される、固定抵抗器と、前記固定抵抗器に直列に接続されるダイオードであって、前記ダイオードのアノード端子は前記固定抵抗器の第２端子に電気接続され、前記ダイオードのカソード端子は接地端子に電気接続される、ダイオードと、を備える。
更に、前記温度検出ユニットは更に、可変抵抗器を備え、前記可変抵抗器は、前記ダイオードと並列に接続される。
更に、前記温度検出ユニットは前記メモリチップ内に設置される。
更に、前記温度検出ユニットと前記メモリチップは、同じ接地端子を共有する。
更に、前記温度検出ユニットと前記メモリチップは異なる電源によって電力供給される。
更に、前記温度検出ユニットへの電力供給は、前記メモリチップへの電力供給よりも先行している。
更に、前記半導体装置は更に、制御チップを備え、前記メモリチップ及び前記温度検出ユニットは、前記制御チップに電気接続される。
更に、前記制御チップは、メモリチップを起動する前にメモリチップを加熱し、前記温度検出ユニットによって検出された温度が設定閾値に達するかどうかを判断し、設定閾値に達した場合、前記メモリチップを起動するように制御する。
本開示の利点は、以下の通りである。温度検出モジュールを使用してメモリチップの温度を検出し、前記温度検出モジュールによって検出された温度が設定閾値に達した場合、前記メモリチップを起動し、温度検出モジュールによって検出された温度は、メモリチップの起動及び実行の参考に供し、これにより、低温でのメモリチップの起動及び実行を回避し、書き込み時間を短縮し、メモリチップの書き込みの安定性を向上させると同時に、複数の前記比較ユニットの参考端子で受信される参考電圧を不均一に増加させることにより、異なる電圧範囲の測定精度を制御し、これにより、正確に測定する必要がある測定範囲の測定精度を保証する同時に、回路を節約し、測定効率を向上させることもできる。
本開示における半導体装置の第１実施例の概略構造図である。 本開示における半導体装置の温度検出モジュールの回路図である。 本開示における半導体装置の第１実施例の抵抗ユニットの回路図である。 本開示における半導体装置の別の実施例の抵抗ユニットの回路図である。 本開示における半導体装置の第２実施例の概略構造図である。 本開示における半導体装置の第３実施例の概略構造図である。 本開示における半導体装置の第４実施例の概略構造図である。 本開示における半導体装置の第１実施例の電気接続の概略図である。
以下、図面を参照して、本開示で提供される半導体装置の実施例について詳細に説明する。
背景技術で述べたように、温度はメモリへの書き込みに大きな影響を与え、低温環境では、メモリへ書き込む際に、書き込み時間が長くなり、書き込みの安定性が低いという問題がある。
研究によると、既存のメモリが低温環境で動作すると、温度が下がると、メモリにおけるビット線、ワード線及び金属接続線（金属接触部位）等の電気抵抗が増加し、電気抵抗の増加により、メモリへのデータ書き込み時間に変化が生じ、又は当該時間が長くなり、メモリへの書き込みの安定性に影響を与える。
したがって、本開示は、半導体装置を提供し、前記半導体装置は、メモリチップの起動及び実行に参考を供するために、温度検出モジュールを使用して前記メモリチップの温度を検出し、これにより、低温でのメモリチップの起動及び実行を回避し、書き込み時間を短縮し、メモリチップの書き込みの安定性を向上させる。また、本開示における半導体装置は、温度測定の精度を向上させることもできる。
図１は、本開示における半導体装置の第１実施例の概略構造図であり、図２は、本開示における半導体装置の温度検出モジュールの回路であり、図１及び図２を参照すると、本開示における半導体装置は、メモリチップ１００及び温度検出モジュール１１０を備える。
前記半導体装置は更に、制御チップ１２０を備え、前記メモリチップ１００及び前記温度検出モジュール１１０は、前記制御チップ１２０に電気接続される。前記制御チップ１２０は、前記メモリチップ１００及び前記温度検出モジュール１１０の起動及び実行を制御するために使用される。前記メモリチップ１００の起動は、通電及び自己検出を含み、前記メモリチップ１００の実行は、メモリチップ１００へのデータの書き込み、メモリチップ１００からのデータの読み取り、及びメモリチップ１００に記憶されたデータの削除を含み得る。
前記メモリチップ１００は、データの書き込み、データの読み取り及び／又はデータの削除を実行できる既存のメモリであり、前記メモリチップ１００は、半導体集積製造プロセスによって形成される。具体的には、前記メモリチップ１００は、メモリアレイ、及びメモリアレイに接続された周辺回路を備えることができ、前記メモリアレイは、複数のメモリセル、並びにメモリセルに接続されたビット線、ワード線、及び金属接続線（金属接触部位）を備え、前記メモリセルは、データを記憶するために使用され、前記周辺回路は、メモリアレイを動作させるときの関連回路である。本実施例では、前記メモリチップ１００はＤＲＡＭメモリチップであり、前記ＤＲＡＭメモリチップは複数のメモリセルを備え、前記メモリセルは、通常、コンデンサ及びトランジスタを備え、前記トランジスタのグリッド電極はワード線に接続され、ドレイン電極はビット線に接続され、ソース電極はコンデンサに接続される。他の実施例では、前記メモリチップ１００は、他のタイプのメモリチップであってもよい。
前記温度検出モジュール１１０は、前記メモリチップ１００の温度を検出し、信号を制御チップ１２０に提供するために使用される。前記温度検出モジュール１１０によって検出された温度が設定閾値に達した場合、前記制御チップ１２０は、前記メモリチップ１００を起動するように制御する。ここで、設定閾値の具体的な大きさは、実際の必要又は経験に応じて設定することができる。
ここで、前記温度検出モジュール１１０は、温度検出ユニット１１１及びＡ／Ｄ変換モジュール１１２を備える。
前記温度検出ユニット１１１は、前記メモリチップ１００の温度を検出し、前記温度に対応するアナログ電圧信号を出力するために使用される。前記Ａ／Ｄ変換モジュール１１２は、前記温度検出ユニット１１１によって出力されたアナログ電圧信号をデジタル信号に変換するために使用され、当該デジタル信号は、前記メモリチップ１００を起動するかどうかの参考信号として制御チップ１２０に提供される。
前記Ａ／Ｄ変換モジュール１１２は、複数の比較ユニットＰｘを備え、前記比較ユニットＰｘは、入力端子、参考端子及び出力端子を備える。前記入力端子は、前記温度検出ユニット１１１によって出力されたアナログ電圧信号を受信し、前記参考端子は、１つの参考電圧信号を受信し、前記出力端子は、デジタル信号を出力する。前記入力端子のアナログ電圧信号と前記参考端子の参考電圧信号を比較し、前記出力端子は比較結果を出力し、当該比較結果は前記デジタル信号である。
ここで、複数の前記比較ユニットＰｘの参考端子によって受信された参考電圧は不均一に増加するため、異なる電圧範囲において、前記参考電圧の上昇幅が異なり、したがって、当該電圧範囲の測定精度を変えることができる。
更に、所定の参考電圧範囲において、前記参考電圧の上昇幅は、他の参考電圧範囲内の参考電圧の上昇幅より小さい。具体的には、正確に測定する必要がある電圧範囲は、小さい参考電圧の上昇幅を使用し、これによって、当該範囲の測定精度を向上させることができ、正確に測定する必要がない電圧範囲は、大きい参考電圧の上昇幅を採用し、これによって、測定効率を向上させることができる。
例えば、正確に測定する必要がある電圧範囲は１．２Ｖ～１．７Ｖであり、それに対応する参考電圧範囲は、１．２Ｖ～１．７Ｖであり、この場合、１．２Ｖ～１．７Ｖの電圧範囲の参考電圧の上昇幅を０．１Ｖに設定することができ、サンプリング点の数を増やして、測定精度を向上させ、電圧が１．２Ｖより小さい電圧範囲と１．７Ｖより大きい電圧範囲の参考電圧の上昇幅を０．３Ｖに設定することができ、サンプリング点の数を適切に削減して、測定効率を向上させるとともに、使用回路を削減する。
別の例として、測定精度を更に向上させるために、１．２Ｖ～１．７Ｖの電圧範囲を更に小さな範囲に分割することができ、例えば、１．２Ｖ～１．３Ｖは第１電圧範囲であり、１．３Ｖ～１．５Ｖは第２電圧範囲であり、１．５Ｖ～１．７Ｖは第３電圧範囲であり、この場合、第１電圧範囲と第３電圧範囲は、同じ参考電圧の上昇幅（例えば、０．１Ｖ）を採用することができ、第２電圧範囲は、より小さい電圧の上昇幅（例えば、０．０５Ｖ）を採用することができる。
ここで、所定の参考電圧範囲の選択は、メモリチップ１００の起動温度に基づいて決定することができ、これによって、前記起動温度を正確に検出することができる。具体的には、前記温度検出モジュール１１０がメモリチップ１００の温度が設定閾値に達すると検出した場合、前記制御チップ１２０は前記メモリチップ１００を起動するように制御し、当該設定閾値は、前記メモリチップ１００の起動温度である。前記温度検出モジュール１１０が前記設定閾値を正確に検出できるようにするためには、前記設定閾値に対応する閾値電圧が位置する電圧範囲の測定精度を向上させ、前記閾値電圧を正確に検出する必要があり、これにより、メモリチップの起動温度を正確に決定することができる。したがって、設定閾値に対応する閾値電圧が位置する電圧範囲を所定の参考電圧範囲に設定し、所定の参考電圧範囲において、前記参考電圧の上昇幅は、他の参考電圧範囲内の参考電圧の上昇幅より小さい。
本開示における半導体装置は、複数の前記比較ユニットの参考端子で受信される参考電圧を不均一に増加させることにより、異なる電圧範囲の測定精度を制御し、これにより、正確に検出する必要がある範囲の測定精度を保証する同時に、測定効率を向上させることもできる。
更に、本開示は、複数の前記比較ユニットの参考端子で受信される参考電圧を均一に増加させることができる構造を提供する。
図２を参照すると、前記Ａ／Ｄ変換モジュール１１２は更に、抵抗ユニット１１２１を備える。前記抵抗ユニット１１２１は、第１端子及び第２端子を有する。前記抵抗ユニット１１２１の第１端子は電源に電気接続される。前記抵抗ユニット１１２１と前記温度検出ユニット１１１は、同じ電源を使用してもよいし、異なる電源を使用してもよい。例えば、前記Ａ／Ｄ変換モジュール１１２がメモリチップ１００内に設置される場合、前記抵抗ユニット１１２１の第１端子と前記温度検出ユニット１１１は、同じ電源Ｖｔｅｍｐを使用してもよく、前記Ａ／Ｄ変換モジュール１１２が制御チップ１２０に設置される場合、前記抵抗ユニット１１２１の第１端子と前記温度検出ユニット１１１は異なる電源を使用してもよく、前記抵抗ユニットは、電源ＶＤＤを使用してもよい。前記抵抗ユニットの第２端子は、接地端子ＶＳＳに電気接続される。
ここで、前記抵抗ユニット１１２１は複数のリード端子Ａｘを有し、各リード端子Ａｘの電圧は異なり、複数の前記リード端子Ａｘの電圧は不均一に増加する。前記リード端子Ａｘのそれぞれは、比較ユニットＰｘの参考端子に電気接続され、前記リード端子Ａｘのそれぞれの電圧は、前記比較ユニットＰｘの参考端子の参考電圧として使用される。前記リード端子Ａｘと前記比較ユニットＰｘは、一対一で対応する。
本実施例では、前記抵抗ユニットは、直列に接続された複数のサブ抵抗器Ｒｎを備える。前記サブ抵抗器Ｒｎの抵抗値は同じであってもよい。図３を参照すると、図３は、第１実施例の抵抗ユニットの回路図であり、この実施例では、レイアウトの難易度を簡単にし、簡単で実装しやすく、製造しやすくさせるために、前記サブ抵抗器Ｒｎの抵抗値を同じにする。ここで、前記抵抗ユニットにおいて、隣接する前記リード端子Ａｘ間に配置されるサブ抵抗器Ｒｘの数は、同じである状態及び異なる状態という２つの状態を含み、これによって、複数の前記比較ユニットＰｘの参考端子によって受信される参考電圧を不均一に増加させる。具体的には、測定精度要件が異なる測定範囲の場合、隣接する前記リード端子Ａｘ間に配置されるサブ抵抗器Ｒｘの数は異なり、測定精度要求が同じである測定範囲の場合、隣接する前記リード端子Ａｘ間に配置されるサブ抵抗器Ｒｘの数は同じである。
例えば、本実施例では、所定の前記参考電圧に対応する抵抗ユニット領域において、隣接する前記リード端子間に配置されるサブ抵抗器の数は、同じであるが、他の領域における隣接する前記リード端子間に配置されるサブ抵抗器の数よりは小さく、これによって、所定の前記参考電圧に対応する抵抗ユニット領域のサンプリング数を増加させるため、当該領域の測定精度を向上させる。
具体的には、図３を参照すると、前記抵抗ユニットは、直列に接続されたサブ抵抗器Ｒ１～Ｒ２３を備え、抵抗ユニットの第２端子ＶＳＳから３つのサブ抵抗器（Ｒ１、Ｒ２及びＲ３）の間隔をあけたところにリード端子Ａ１を形成し、リード端子Ａ１から３つのサブ抵抗器（Ｒ４、Ｒ５及びＲ６）の間隔をあけたところにリード端子Ａ２を形成し、リード端子Ａ２から３つのサブ抵抗器（Ｒ７、Ｒ８及びＲ９）間隔をあけたところにリード端子Ａ３を形成し、リード端子Ａ１と、リード端子Ａ２と、リード端子Ａ３との間に設置されるサブ抵抗器の数は同じであり、其々３つである。リード端子Ａ３から２つのサブ抵抗器（Ｒ１０及びＲ１１）の間隔をあけたところにリード端子Ａ４を形成し、リード端子Ａ４から２つのサブ抵抗器（Ｒ１２及びＲ１３）の間隔をあけたところにリード端子Ａ５を形成し、リード端子Ａ５から２つのサブ抵抗器（Ｒ１４及びＲ１５）の間隔をあけたところにリード端子Ａ６を形成し、リード端子Ａ６から２つのサブ抵抗器（Ｒ１６及びＲ１７）の間隔をあけたところにリード端子Ａ７を形成し、リード端子Ａ３と、リード端子Ａ４と、リード端子Ａ５と、リード端子Ａ６と、リード端子Ａ７との間に設置されるサブ抵抗器の数は同じであり、其々２つである。リード端子Ａ７から３つのサブ抵抗器（Ｒ１８、Ｒ１９及びＲ２０）の間隔をあけたところにリード端子Ａ８を形成し、リード端子Ａ８から３つのサブ抵抗器（Ｒ２１、Ｒ２２及びＲ２３）の間隔をあけたところにリード端子Ａ９を形成し、リード端子Ａ７と、リード端子Ａ８と、リード端子Ａ９との間に設置されるサブ抵抗器の数は同じであり、其々３つである。この実施例では、リード端子Ａ３～Ａ７によって出力された電圧で形成された範囲は所定の参考電圧範囲であり、その電圧の上昇幅は小さくなり、測定精度が向上する。
更に、本開示別の実施例では、リード端子Ａ３～Ａ７の間にリード端子を追加することで、サンプリング数を更に増加させ、測定精度を向上させる。具体的には、図４を参照すると、図４は、別の実施例の抵抗ユニットの回路図であり、リード端子Ａ３とＡ４との間にリード端子Ａ３１を追加し、前記リード端子Ａ３１と前記リード端子Ａ３及びＡ４との間に、其々１つのサブ抵抗器の間隔をあけ、リード端子Ａ４とＡ５との間にリード端子Ａ４１を追加し、前記リード端子Ａ４１と前記リード端子Ａ４及びＡ５との間に、其々１つのサブ抵抗器の間隔をあけ、リード端子Ａ５とＡ６との間にリード端子Ａ５１を追加し、前記リード端子Ａ５１と前記リード端子Ａ５及びＡ６との間に、其々１つのサブ抵抗器の間隔をあけ、リード端子Ａ６とＡ７との間にリード端子Ａ６１を追加し、前記リード端子Ａ６１と前記リード端子Ａ６及びＡ７との間に、１つのサブ抵抗器の間隔をあける。
更に、前記サブ抵抗器Ｒｘはポリシリコン抵抗器であり、前記サブ抵抗器同士は第１層の金属線を介して電気接続される。前記抵抗ユニットは、第２層の金属線によって前記リード端子Ａｘを形成する。この方式は、製造を更に簡単にし、安定性及び測定精度を向上させることができる。
以上は、本開示で提供される複数の前記比較ユニットの参考端子で受信される参考電圧を均一に増加させることができる構造の１つの実施例に過ぎず、本開示の他の実施例では、当該機能を実現できる他の構造を採用してもよい。
更に、前記Ａ／Ｄ変換モジュール１１２は更に、出力ユニット１１２０を備え、前記出力ユニット１１２０は、前記比較ユニットＰｘに接続され、前記デジタル信号を出力するために使用される。更に、本実施例では、前記Ａ／Ｄ変換モジュール１１２は更に、符号化ユニットＥＥＣを備え、前記符号化ユニットＥＥＣは、前記比較ユニットＰｘによって出力されたデジタル信号を受信して符号化し、これにより形成された信号を前記出力ユニット１１２０に入力し、前記出力ユニット１１２０は、符号化されたデジタル信号を出力する。
前記半導体装置は、１つ又は複数のメモリチップ１００を備え、前記温度検出モジュール１１０は、１つ又は複数の温度検出ユニット１１１を備える。前記温度検出ユニット１１１は、１つ又は複数のメモリチップ１００の温度を検出するために使用され得る。ここで、前記温度検出ユニット１１１と前記メモリチップ１００は、一対一の関係、又は一対多の関係を有することができる。
前記メモリチップ１００の数が１つであり、前記温度検出ユニット１１１の数も１つである場合、前記温度検出ユニット１１１と前記メモリチップ１００は一対一の関係を有し、前記温度検出ユニット１１１は、当該メモリチップ１００の温度を検出するためにのみ使用される。
前記メモリチップ１００の数が複数であり、前記温度検出ユニット１１１の数が１つである場合、前記温度検出ユニット１１１と前記メモリチップ１００は一対多の関係を有し、前記温度検出ユニット１１１は、複数の前記メモリチップ１００の温度を検出するために使用される。
前記メモリチップ１００の数が複数であり、前記温度検出ユニット１１１の数も複数であるが、前記温度検出ユニット１１１の数が前記メモリチップ１００の数より小さい場合、前記温度検出ユニット１１１と前記メモリチップ１００とは、一対一の関係及び一対多の関係を同時に有してもよいし、或いは一対多の関係のみを有してもよい。つまり、１つの前記温度検出ユニット１１１が１つのメモリチップ１００の温度のみを検出し、１つの温度検出ユニット１００が複数の前記メモリチップ１００の温度を検出する場合があり、或いは、１つの温度検出ユニット１００のみが複数の前記メモリチップ１００の温度を検出する場合がある。
前記メモリチップ１００の数が複数であり、前記温度検出ユニット１１１の数も複数であり、且つ前記温度検出ユニット１００の数と前記メモリチップ１００の数が同じである場合、前記温度検出ユニット１１１と前記メモリチップ１００は一対一の関係を有し、１つの前記温度検出ユニット１１１は、１つの前記メモリチップ１００の温度を検出するために使用される。具体的には、本実施例では、前記メモリチップ１００の数が複数であり、前記温度検出ユニット１１１の数も複数であり、図１に示すように、図１において、４つのメモリチップ１００及び４つの温度検出ユニット１１１を概略的に示しており、複数の前記メモリチップ１００は積み重ねて設置され、前記温度検出ユニット１１１と前記メモリチップ１００は一対一で対応する。
更に、図２を引き続き参照すると、本実施例では、前記温度検出ユニット１１１は、固定抵抗器Ｒａ及びダイオードＤを備える。前記固定抵抗器Ｒａは、第１端子及び第２端子を有し、前記第１端子は、電源Ｖｔｅｍｐに電気接続される。前記ダイオードＤは、前記固定抵抗器Ｒａに直列に接続され、前記ダイオードＤのアノード端子は、前記固定抵抗器Ｒａの第２端子に接続され、前記ダイオードＤのカソード端子は、接地端子ＶＳＳに電気接続される。前記ダイオードＤは温度に敏感で、周囲環境の温度の変化に伴い、電流が変化するため、周囲環境の温度を測定するために使用できる。
更に、本実施例では、前記温度検出ユニット１１１は更に、可変抵抗器Ｒｂを備え、前記可変抵抗器Ｒｂは、前記ダイオードＤと並列に接続され、前記ダイオードＤを較正するために使用される。前記可変抵抗器Ｒｂの抵抗値は可変であり、例えば、前記可変抵抗器Ｒｂの抵抗値は制御チップ１２０の制御によって変化し、これにより、ダイオードＤの較正を実現できる。
更に、前記温度検出ユニット１１１は、半導体集積製造プロセスによってメモリチップ１００に形成されてもよい。前記温度検出ユニット１１１が１つのみのメモリチップ１００の温度を検出するために使用される場合、前記温度検出ユニット１１１は当該メモリチップ１００内に形成されてもよく、例えば、本実施例では、図１に示すように、温度検出ユニット１１１とメモリチップ１００は一対一で対応し、各メモリチップ１００に１つの温度検出ユニット１１１が設置される。前記温度検出ユニット１１１が複数のメモリチップ１００の温度を検出するために使用される場合、前記温度検出ユニット１１１は当該複数のメモリチップ１００のうちのいずれか１つのメモリチップ１００内に形成されるか、中央又は最下層のメモリチップ１００内に形成されてもよい。例えば、本開示の第２実施例では、図５を参照すると、図５は、本開示における半導体装置の第２実施例の概略構造図であり、温度検出ユニット１１１は、最下層のメモリチップ１００内に設置され、温度検出ユニット１１１は、４つのメモリチップ１００の温度を測定することができる。
本開示の別の実施例では、前記温度検出ユニット１１１はメモリチップ１００内に設置されず、制御チップ１２０内に設置される。具体的には、図６を参照すると、図６は、本開示における半導体装置の第３実施例の概略構造図であり、温度検出ユニット１１１は制御チップ１２０内に設置され、温度検出ユニット１１１は、制御チップ１２０上に積み重ねて設置された４つのメモリチップ１００の温度を測定することができる。
本開示の別の実施例では、図７を参照すると、図７は、本開示における半導体装置の第４実施例の概略構造図であり、前記半導体装置は更に、回路基板１３０を備え、前記回路基板１３０は、接続線（未図示）を有し、前記メモリチップ１００及び制御チップ１２０は両方とも、前記回路基板１３０上に位置し、前記メモリチップ１００と制御チップ１２０は、前記回路基板１３０の前記接続線を通して電気接続される。この実施例では、前記温度検出ユニット１１１も前記回路基板１３０上に設置されて、環境温度を測定し、当該環境温度は、メモリチップ１００の温度に近く、近似的にメモリチップ１００の温度とすることができる。ここで、前記回路基板１３０は、ＰＣＢ回路基板を含むが、これに限定されない。理解できることとして、本開示の他の実施例では、前記温度検出ユニット１１１は前記回路基板１３０上に設置されず、図１、図５及び図６に示すように、メモリチップ１００又は制御チップ１２０内に設置されてもよい。
留意すべきこととして、本開示実施例におけるメモリチップ１００の起動を制御するなどの制御チップ１２０の機能は、メモリチップ１００に制御回路を設置することによって実現でき、この場合、制御チップ１２０がなくてもよい。当業者なら自明であるが、これは必要に応じて自分で設置することができる。
更に、前記温度検出ユニット１１１と前記メモリチップ１００は異なる電源によって電力供給される。図８は、本開示における半導体装置の第１実施例の電気接続の概略図であり、図８を参照すると、前記温度検出ユニット１１１は、電源Ｖｔｅｍｐによって電力供給され、前記メモリチップ１００はＶＤＤによって電力供給される。ここで、前記接地端子ＶＳＳ、電源ＶＤＤ及び電源Ｖｔｅｍｐは前記制御チップ１２０によって提供される。前記温度検出ユニット１１１と前記メモリチップ１００は異なる電源によって電力供給されるため、前記温度検出ユニット１１１及び前記メモリセル１００への電力供給を個別に制御することができ、これにより、前記温度検出ユニット１１１と前記メモリチップ１００の非同時起動を実現する。
したがって、本開示では、メモリチップ１００温度の検出はメモリチップ１００が起動されているかどうかの影響を受けないように、前記温度検出ユニット１１１と前記メモリチップ１００の起動を個別に制御することができ、つまり、温度検出ユニット１１１の起動はメモリチップ１００が起動されているかどうかの影響を受けることがなく、これにより、メモリチップ１００の起動及び実行に参考を供するため、低温でのメモリチップ１００の起動や実行を回避することができ、メモリチップ１００の安定性を向上させることができる。
上記のように、メモリチップ１００の性能に対する温度の影響は大きく、特にメモリチップ１００が起動されている時に影響は大きい。メモリチップ１００が低温で起動すると、メモリチップ１００へのデータの書き込み時間が変化し（例えば、長くなる）、メモリチップ１００の書き込みの安定性に影響を与えるため、適切な温度でメモリチップ１００を起動させるために、メモリチップ１００を起動する前にメモリチップの温度を測定する必要がある。
したがって、本開示では、前記温度検出ユニット１１１への電力供給は前記メモリチップ１００への電力供給より早く、つまり、前記メモリチップ１００が起動される前に、前記温度検出ユニット１１１が起動されているので、メモリチップ１００を起動する前の温度を取得することができ、それによってメモリチップ１００の起動に参考を供する。前記温度検出ユニット１１１と前記メモリチップ１００の電力供給時間差は、前記メモリチップ１００の温度変化速度に依存し、前記メモリチップ１００の温度変化速度が大きく、前記メモリチップ１００が所定温度に達する時間が短い場合、前記温度検出ユニット１１１と前記メモリチップ１００の電力供給時間差は小さく、前記メモリチップ１００の温度変化速度が小さく、前記メモリチップ１００が所定温度に達する時間が長い場合、前記温度検出ユニット１１１と前記メモリチップ１００の電力供給時間差が大きい。
更に、図８を参照すると、前記温度検出ユニット１１１と前記メモリチップ１００は、同じ接地端子ＶＳＳを共有する。その利点として、一方ではメモリチップ１００の非起動段階の電流漏れが増加しないことであり、他方ではピンの数を減らして空間が節約されることができる。
図１を引き続き参照すると、複数のメモリチップ１００は前記制御チップ１２０上に積み重ねて設置され、前記制御チップ１２０は、積み重ね構造の最下層のメモリチップ１００にボンディングされる。本開示の別の実施例では、メモリチップ１００が１つしかない場合、前記メモリチップ１００は制御チップ１２０上に設置され、前記制御チップ１２０は、当該メモリチップ１００にボンディングされる。
前記メモリチップ１００には、シリコン貫通電極の接続構造１０１が形成されており、シリコン貫通電極の接続構造１０１を介して、メモリチップ１００は制御チップ１２０に電気接続され、温度検出ユニット１１１は制御チップ１２０に電気接続される。つまり、シリコン貫通電極の接続構造１０１を介して、メモリチップ１００は接地端子ＶＳＳ及び電源ＶＤＤに電気接続され、温度検出ユニット１１１は電源Ｖｔｅｍｐ及び接地端子ＶＳＳに電気接続される。具体的には、本実施例では、複数のメモリチップ１００が積み重ねて設置される場合、各メモリチップ１００は、異なるシリコン貫通電極の接続構造を介して制御チップ１２０に接続され得、温度検出ユニット１１１が複数ある場合、各温度検出ユニット１１１が、異なるシリコン貫通電極の接続構造を介して制御チップ１２０に接続される場合や、複数の温度検出ユニット１１１がシリコン貫通電極の接続構造を共有して制御チップ１２０に接続される場合がある。理解できることとして、前記メモリチップ１００及び前記温度検出ユニット１１１は、異なるシリコン貫通電極の接続構造を介して制御チップ１２０に接続され、これによって、前記温度検出ユニット１１１及び前記メモリチップ１００は異なる電源から電力供給され得る。更に、複数の前記温度検出ユニット１１１への電力供給は、シリコン貫通電極の接続構造を共有してもよい。
他の実施例では、前記メモリチップ１００及び前記温度検出ユニットは、金属リード線（ワイヤボンディング技術によって形成される）は前記制御チップ１２０に電気接続されてもよい。
メモリチップ１００が低温環境にある場合、メモリチップ１００を加熱すると、メモリチップ１００の温度が迅速に上昇し、これにより、メモリチップ１００の起動を加速することができる。したがって、本開示では、メモリチップ１００を起動する前に前記制御チップ１２０を先に起動してもよく、制御チップ１２０は、起動後に自身が生じる熱を利用してメモリチップ１００を加熱して、メモリチップ１００の温度を迅速に上昇させる。
前記制御チップ１２０が起動された後、前記制御チップ１２０は、前記温度検出ユニット１１１を起動するように制御して、前記メモリチップ１００の温度を検出する。前記温度検出ユニット１１１は、検出された温度を制御チップ１２０のデータとして制御チップ１２０に送信してもよい。
前記制御チップ１２０は、前記温度検出ユニット１１１によって検出された温度が設定閾値に達するかどうかを判断することができ、設定閾値に達した場合、前記メモリチップ１００を起動するように制御する。
１つの温度検出ユニット１１１及び１つのメモリチップ１００があり、１つの前記温度検出ユニット１１１が１つのみのメモリチップの温度を検出するために使用される場合、制御ユニット１２０が当該温度検出ユニット１１１によって検出された温度が設定閾値に達したと判断すると、前記制御チップ１２０は当該メモリチップ１００を起動するように制御する。
１つの温度検出ユニット１１１及び複数のメモリチップ１００があり、且つ１つの前記温度検出ユニット１１１が複数のメモリチップ１００の温度を検出する場合、制御ユニット１２０が当該温度検出ユニット１１１によって検出された温度が設定閾値に達したと判断すると、制御ユニット１２０は、先ず、前記制御チップ１２０に最も近いメモリチップ１００を起動するように制御し、次に、上記の他のメモリチップ１００が順次に起動するように制御する。
複数の温度検出ユニット１１１及び複数のメモリチップ１００があり、１つの前記温度検出ユニット１１１が１つのみのメモリチップ１００の温度を検出し、１つの温度検出ユニット１１１が複数の前記メモリチップ１００の温度を検出する場合、又は１つの温度検出ユニット１１１が複数の前記メモリチップ１００の温度を検出する場合があり得、制御ユニット１２０が何らかの温度検出ユニット１１１によって検出された温度が設定閾値に達したと判断すると、当該温度検出ユニット１１１に対応するメモリチップ１００を起動するように制御し、当該温度検出ユニット１１１が複数のメモリチップ１００の温度を検出する場合、先ず、前記制御チップ１２０に最も近いメモリチップ１００を起動するように制御し、次に、上記の他のメモリチップ１００を順次に起動するように制御する。
複数の温度検出ユニット１１１及び複数のメモリチップ１００があり、且つ前記温度検出ユニット１１１と前記メモリチップ１００が一対一で対応する場合、制御ユニット１２０が何らかの温度検出ユニット１１１によって検出された温度が設定閾値に達したと判断すると、当該温度検出ユニット１１１に対応するメモリチップ１００を起動するように制御する。具体的には、図１に示される積み重ね構造には４つのメモリチップ１００があり、各メモリチップ１００は、対応する温度検出ユニット１１１を有し、したがって、各温度検出ユニット１１１は、対応するメモリチップ１００の温度を検出して、４つの温度検出値を得、前記制御チップ１２０は、４つの前記温度検出ユニット１１１によって検出された温度が設定閾値に達したかどうかを順次に判断し、何らかの温度検出ユニット１１１によって検出された温度が設定閾値に達した場合、当該温度検出ユニット１１１に対応するメモリチップを起動するように制御する。例えば、積み重ね構造の最下層のメモリチップ１００の温度検出ユニット１１１によって検出された温度が設定閾値に先に達すると、制御チップ１２０は、前記積み重ね構造の最下層のメモリチップ１００を起動するように制御し、次に、積み重ね構造の後ろから２番目の層のメモリチップ１００内の対応する温度検出ユニット１１１によって検出された温度も設定閾値に達すると、制御ユニット１２０は引き続き、積み重ね構造の後ろから２番目の層のメモリチップ１００を起動するように制御し、上の２層のメモリチップ１００の起動についても同様である。
半導体装置に複数のメモリチップ１００がある場合、上記の制御構造及び制御方式は、各メモリチップ１００の起動タイミングの精度を更に向上させ、低温環境での各メモリチップ１００へデータの書き込み時の書き込み時間を更に短縮させ、各メモリチップ１００への書き込みの安定性を更に向上させる。
本開示における半導体装置が低温環境で動作するときに、制御チップ１２０によってメモリチップ１００の温度を設定閾値まで上昇させ、これにより、環境温度が低すぎることによるメモリチップ１００におけるビット線、ワード線、及び金属接続線（金属接触部位）の抵抗増加を回避することができ、これにより、低温環境でのメモリチップへデータの書き込み時の書き込み時間を短縮し、メモリチップへの書き込みの安定性を向上させることができる。前記設定閾値は制御チップ１２０に設定されてもよく、設定閾値の具体的な大きさは、実際の必要又は経験に応じて設定することができる。
別の実施例では、前記制御チップ１２０は、追加の加熱回路（未図示）を有することができる。前記加熱回路は、前記メモリチップ１００を加熱するために使用される。前記制御チップ１２０が前記メモリチップ１００を加熱する前又は後に、前記制御チップ１２０は、前記温度検出ユニット１１１によって検出されたメモリチップ１００の温度が設定閾値に達するかどうかを判断し、設定閾値に達していない場合、前記加熱回路がメモリチップ１００を加熱するように制御し、設定閾値に達した場合、メモリチップ１００への前記加熱回路の加熱を停止するように制御する。これにより、加熱過程の精密な制御が達成されるので、メモリチップ１００の温度を設定閾値付近に維持することができ、メモリチップ１００の温度が高すぎたり低すぎたりするのを防き、したがって、メモリの書き込み時間は常に短く保つことができる。
以上に述べたのは、本開示の好ましい実施例に過ぎず、当業者であれば、本開示の原理から逸脱することなく、いくつかの改良又は修正を加えることができ、これらの改良及び修正も本開示の保護範囲に含まれると見なすべきであることに留意されたい。

Claims (22)

  1. 半導体装置であって、
    メモリチップ及び温度検出モジュールを備え、前記温度検出モジュールは、前記メモリチップの温度を検出するために使用され、前記温度検出モジュールは、
    前記メモリチップの温度を検出し、前記温度に対応するアナログ信号を出力するために使用される温度検出ユニットと、
    複数の比較ユニットを備えるＡ／Ｄ変換モジュールであって、前記比較ユニットは、入力端子、参考端子及び出力端子を備え、前記入力端子は前記温度検出ユニットによって出力されたアナログ信号を受信し、前記出力端子はデジタル信号を出力し、複数の前記比較ユニットの参考端子で受信される参考電圧は不均一に増加する、Ａ／Ｄ変換モジュールと、を備えることを特徴とする、半導体装置。
  2. 所定の参考電圧範囲において、前記参考電圧の上昇幅は、他の参考電圧範囲内の参考電圧の上昇幅より小さいことを特徴とする、
    請求項１に記載の半導体装置。
  3. 前記温度検出モジュールによって検出された温度が設定閾値に達した場合、前記メモリチップが起動されることを特徴とする、
    請求項２に記載の半導体装置。
  4. 前記設定閾値は閾値電圧に対応し、前記閾値電圧は、所定の前記参考電圧範囲内にあることを特徴とする、
    請求項３に記載の半導体装置。
  5. 前記Ａ／Ｄ変換モジュールは更に、抵抗ユニットを備え、前記抵抗ユニットは複数のリード端子を有し、複数の前記リード端子の電圧は不均一に増加し、前記リード端子の電圧は、前記比較ユニットの参考端子で受信される参考電圧として使用されることを特徴とする、
    請求項２に記載の半導体装置。
  6. 前記抵抗ユニットは第１端子及び第２端子を有し、前記抵抗ユニットの第１端子は電源に電気接続され、前記抵抗ユニットの第２端子は接地端子に電気接続され、前記リード端子は、前記第１端子と前記第２端子との間に設置されることを特徴とする、
    請求項５に記載の半導体装置。
  7. 前記抵抗ユニットは、直列に接続された複数のサブ抵抗器を備え、前記抵抗ユニットの各リード端子と前記抵抗ユニットの第２端子との間に配置されるサブ抵抗器の数は異なり、これによって、各リード端子の電圧を相違させることを特徴とする、
    請求項６に記載の半導体装置。
  8. 前記抵抗ユニットにおいて、隣接する前記リード端子間に配置されるサブ抵抗器の数は、同じである状態及び異なる状態という２つの状態を含み、これによって、複数の前記比較ユニットの参考端子で受信される参考電圧を不均一に増加させることを特徴とする、
    請求項７に記載の半導体装置。
  9. 所定の前記参考電圧に対応する抵抗ユニット領域における隣接する前記リード端子間に配置されるサブ抵抗器の数は、他の領域における隣接する前記リード端子間に配置されるサブ抵抗器の数より小さいことを特徴とする、
    請求項８に記載の半導体装置。
  10. 前記サブ抵抗器の抵抗値は同じであることを特徴とする、
    請求項７に記載の半導体装置。
  11. 前記サブ抵抗器はポリシリコン抵抗器であり、前記サブ抵抗器間は第１層の金属線を介して電気接続されることを特徴とする、
    請求項７に記載の半導体装置。
  12. 前記抵抗ユニットは、第２層の金属線によって前記リード端子を形成することを特徴とする、
    請求項１１に記載の半導体装置。
  13. 前記Ａ／Ｄ変換モジュールは更に、符号化ユニットを備え、前記符号化ユニットは、前記比較ユニットのデジタル信号を受信して符号化することを特徴とする、
    請求項５に記載の半導体装置。
  14. 前記Ａ／Ｄ変換モジュールは更に、出力ユニットを備え、前記出力ユニットは、前記比較ユニットに接続され、前記デジタル信号を出力するために使用されることを特徴とする、
    請求項５に記載の半導体装置。
  15. 前記温度検出ユニットは、
    第１端子及び第２端子を有する固定抵抗器であって、前記第１端子は電源に電気接続される、固定抵抗器と、
    前記固定抵抗器に直列に接続されるダイオードであって、前記ダイオードのアノード端子は前記固定抵抗器の第２端子に電気接続され、前記ダイオードのカソード端子は接地端子に電気接続される、ダイオードと、を備えることを特徴とする、
    請求項１に記載の半導体装置。
  16. 前記温度検出ユニットは更に、可変抵抗器を備え、前記可変抵抗器は、前記ダイオードと並列に接続されることを特徴とする、
    請求項１５に記載の半導体装置。
  17. 前記温度検出ユニットは前記メモリチップ内に設置されることを特徴とする、
    請求項１に記載の半導体装置。
  18. 前記温度検出ユニットと前記メモリチップは、同じ接地端子を共有することを特徴とする、
    請求項１７に記載の半導体装置。
  19. 前記温度検出ユニットと前記メモリチップは異なる電源によって電力供給されることを特徴とする、
    請求項１７に記載の半導体装置。
  20. 前記温度検出ユニットへの電力供給は、前記メモリチップへの電力供給よりも先行していることを特徴とする、
    請求項１９に記載の半導体装置。
  21. 前記半導体装置は更に、制御チップを備え、前記メモリチップ及び前記温度検出ユニットは、前記制御チップに電気接続されることを特徴とする、
    請求項１に記載の半導体装置。
  22. 前記制御チップは、メモリチップを起動する前にメモリチップを加熱し、前記温度検出ユニットによって検出された温度が設定閾値に達するかどうかを判断し、設定閾値に達した場合、前記メモリチップを起動するように制御するために使用されることを特徴とする、
    請求項２１に記載の半導体装置。
JP2022552660A 2020-06-30 2020-11-11 半導体装置 Active JP7352750B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010612720.9 2020-06-30
CN202010612720.9A CN113870917B (zh) 2020-06-30 2020-06-30 半导体装置
PCT/CN2020/128136 WO2022000928A1 (zh) 2020-06-30 2020-11-11 半导体装置

Publications (2)

Publication Number Publication Date
JP2023517524A true JP2023517524A (ja) 2023-04-26
JP7352750B2 JP7352750B2 (ja) 2023-09-28

Family

ID=79031370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022552660A Active JP7352750B2 (ja) 2020-06-30 2020-11-11 半導体装置

Country Status (4)

Country Link
US (1) US20210407571A1 (ja)
EP (1) EP4092675A4 (ja)
JP (1) JP7352750B2 (ja)
KR (1) KR20220139406A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06276098A (ja) * 1993-03-23 1994-09-30 Sharp Corp Ａ／ｄ変換器
US20050185491A1 (en) * 2004-02-19 2005-08-25 Se-Jun Kim Semiconductor memory device having optimum refresh cycle according to temperature variation
JP2007192718A (ja) * 2006-01-20 2007-08-02 Oki Electric Ind Co Ltd 温度センサ
JP2018055759A (ja) * 2016-09-26 2018-04-05 東芝メモリ株式会社 メモリシステム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266031B2 (en) * 2003-11-19 2007-09-04 Infineon Technologies Ag Internal voltage generator with temperature control
KR100764438B1 (ko) * 2006-07-18 2007-10-05 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
US7760569B2 (en) * 2007-04-05 2010-07-20 Qimonda Ag Semiconductor memory device with temperature control
JP6276098B2 (ja) 2014-04-09 2018-02-07 株式会社神戸製鋼所 圧力容器
US9668337B2 (en) * 2015-09-08 2017-05-30 Western Digital Technologies, Inc. Temperature management in data storage devices
TWI659311B (zh) * 2018-05-14 2019-05-11 慧榮科技股份有限公司 資料儲存系統以及非揮發式記憶體操作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06276098A (ja) * 1993-03-23 1994-09-30 Sharp Corp Ａ／ｄ変換器
US20050185491A1 (en) * 2004-02-19 2005-08-25 Se-Jun Kim Semiconductor memory device having optimum refresh cycle according to temperature variation
JP2007192718A (ja) * 2006-01-20 2007-08-02 Oki Electric Ind Co Ltd 温度センサ
JP2018055759A (ja) * 2016-09-26 2018-04-05 東芝メモリ株式会社 メモリシステム

Also Published As

Publication number Publication date
JP7352750B2 (ja) 2023-09-28
US20210407571A1 (en) 2021-12-30
EP4092675A1 (en) 2022-11-23
KR20220139406A (ko) 2022-10-14
EP4092675A4 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
CN212303078U (zh) 半导体装置
CN212303077U (zh) 半导体装置
CN212303079U (zh) 半导体装置
US10817222B2 (en) Nonvolatile memory apparatus, semiconductor system including the nonvolatile memory apparatus, and operating method of the nonvolatile memory apparatus
US20070247944A1 (en) Integrated Semiconductor Memory with Refreshing of Memory Cells
JP2004505461A (ja) 温度センサーを備えた集積回路
EP4095857A1 (en) Semiconductor apparatus
JP2023517524A (ja) 半導体装置
CN113945293B (zh) 半导体装置
WO2022011954A1 (zh) 半导体装置
US11862229B2 (en) Reading and writing method of memory device and memory device
EP3968324A1 (en) Semiconductor device
CN113870917B (zh) 半导体装置
EP3965105A1 (en) Semiconductor device
CN113870916B (zh) 半导体装置
WO2022011955A1 (zh) 半导体装置
US20210407554A1 (en) Semiconductor device
WO2022011956A1 (zh) 半导体装置
CN114141287B (zh) 存储装置的读写方法及存储装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230915

R150 Certificate of patent or registration of utility model

Ref document number: 7352750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150