CN114127967A - 具有介电层的半导体结构元件 - Google Patents

Abstract

公开一种半导体结构元件(200)，所述半导体结构元件具有至少一个介电层(230)和至少两个电极(201，202)，其中，在所述介电层中至少存在第一缺陷类型和与所述第一缺陷类型不同的第二缺陷类型。所述不同的缺陷类型(212，215，217)根据在所述电极之间所施加的运行电压和当前的主运行温度在特征时间τ₁和τ₂内在所述两个电极中的一个电极上积累，并且在所述电极上产生所配属的最大势垒高度变化δΦ₁和δΦ₂，其中，适用的是τ₁<τ₂并且δΦ₁<δΦ₂。优选的是在低于500℃的情况下溅射的、具有镍掺杂的PZT层，例如用于压电执行器。

Description

具有介电层的半导体结构元件

技术领域

本发明涉及一种半导体结构元件。

背景技术

在C.A.Randall、R.Maier、W.Qu、K.Kobayashi、K.Morita、Y.Mizuno、N.Inoue和T.Oguni的在《Journal of Applied Physics》(113，014101(2013))中的《Improvedreliability predictions in high permittivity dielectric oxide capacitorsunder high de electric fields with oxygen vacancy induced electromigration》中，存在于介电层中的缺陷类型(例如氧气缺陷处)的跳跃被描述为介电层中的击穿的原因。在此，在物理学上解释中心模型参数，但是根据经验在假设只有一种活性缺陷类型的情况下通过与停机时间(Ausfallzeit)拟合来求取所述中心模型参数。没有描述这些参数如何更准确地与材料关联。在此，不完全地或者根本没有映射复杂的停机机制，在所述复杂的停机机制的情况下，在半导体层中存在多种缺陷类型。只有当在当前的具有确定的温度和确定的电场的载荷情况下一种缺陷类型占主导地位并且也仅由于该种缺陷类型积累到边界层上才导致失灵时，在那里描述的使用寿命预测才适用。

在Wanlin Zhu、Betul Akkopru-Agkun和Susan Trolier-McKinstry的在《Journalof Applied Physics》(111，212903(2017))中的《Highly accelerated lifetime testingof potassium sodium niobate thin films》中，进一步确定对于各种运行条件而言在运行时间上的典型失效频率。由此可以看出，材料中的失效机制在这些测试运行条件下或者甚至在一组样品中的特定运行条件下有所不同。然而，此外，根据经验模型不能得出与材料中的物理、电或化学过程的联系。

本发明的任务是，根据半导体结构元件的所设置的主运行电压和主运行温度来优化具有多于一种活性缺陷类型的半导体结构元件的使用寿命。

发明内容

为了解决这个任务，提出一种根据权利要求1所述的半导体结构元件。这种半导体结构元件是借助薄层技术在硅衬底上制造的，并且可以例如用作MEMS结构元件中的压电执行器，例如微镜。在此，半导体结构元件具有至少一个介电层。此外，该半导体结构元件具有至少一个第一和第二电极，通过该至少一个第一和第二电极将主运行电压施加到介电层上。根据半导体构件的规格，主运行电压是在主动运行中半导体结构元件的两个电极上允许的最高电位差。在介电层中还存在至少两种彼此不同的缺陷类型。这些缺陷类型可以是缺陷处(如氧或铅缺陷处)、由于所占据的间隙位置(例如由于氢)而产生的晶格缺陷、弗伦克尔(Frenkel)缺陷、但是也可以是替代性缺陷(例如由于有意或无意引入的外部原子)。这些缺陷类型例如在其电荷数方面彼此不同。第一缺陷类型配属有第一电荷N_q,1和与材料和缺陷相关的第一真正活化能E_A,0,1。第二缺陷类型配属有第二电荷N_q,2和第二真正活化能E_A,0,2。至少两种不同的缺陷类型根据在第一和第二电极之间所施加的主运行电压和当前的主运行温度地在特征时间τ₁和τ₂内积累在两个电极的边界层上，并且在这些电极上产生最大势垒高度变化δΦ₁和δΦ₂。根据半导体构件的规格，主运行温度是在主动运行中允许的最高温度。τ₁和δΦ₁配属于第一缺陷类型，并且τ₂和δΦ₂配属于第二缺陷类型。最大势垒高度变化δΦ₁和δΦ₂越高并且相应缺陷类型的τ₁和τ₂越小，在介电层和电极之间的边界层上的临界的势垒高度变化ΔΦ_krit ^+/-就越快地达到并且介电击穿就越快地发生。在根据权利要求1所述的半导体结构元件中，适用的是τ₂大于τ₁。这意味着，与第一缺陷类型相比，第二缺陷类型基本上需要更长的时间，以便在介电层内朝向电极去地运动并在电极的边界面上积累。然而，还适用的是δΦ₁<δΦ₂并且因此由第二缺陷类型产生的最大势垒高度变化δΦ₂大于由第一缺陷类型产生的最大势垒高度变化δΦ₁。因此，即相对而言对介电层的电击穿具有较低影响的缺陷类型首先到达边界层。由此得出的效应是，在时间上较晚地才达到电极的临界的势垒高度变化ΔΦ_krit ^+/-，并且因此实现在设计半导体结构元件的运行条件下更长的使用寿命。

例如，在介电层的沉积过程中，最大势垒高度变化δΦ_i可以通过选择初始材料来影响。例如，在PZT层的情况下，铅、锆和/或钛不足或过剩可以通过初始材料中的组成(Zusammensetzung)来设置。这意味着，对于溅射沉积的情况，目标材料的选择可能很重要，并且对于溶胶沉积的情况，前体溶胶的选择可能很重要。因此，例如，与铅缺陷处有关的δΦ_i可以通过增加目标或前体溶胶中的铅含量而超过化学计量组成来减少。与此相反，例如，与铅过剩相关的δΦ_i可以通过减少目标或前体溶胶中的铅含量来减少。

此外，最大势垒高度变化δΦ_i可以例如通过沉积中的过程参数来改变。如此，例如，可以通过PZT溅射过程中的较高温度而导致铅的气体析出，这导致该层中的铅含量的减少。因此，与铅缺陷处有关的δΦ_i可以通过降低PZT溅射过程中的过程温度来减少。

所涉及的过程气体也可以用于影响缺陷类型。例如，氧缺陷处是PZT层中的已知缺陷类型。此外可以通过在PZT溅射沉积期间改变氧分压来影响材料中存在的氧缺陷处的数量。如此，例如，与氧缺陷处有关的δΦ_i可以通过增加氧气流来减少。

对于半导体结构元件的钝化和接触，通常需要后续过程。此外，对于在同一衬底上制造其他构件，通常需要后续过程。这些后续过程会对半导体结构元件的电使用寿命具有非常大的影响。如果后续过程中的氢气渗透到PZT的氧化铅构造中，则氧气可以还原氧化铅。这产生氧缺陷处连同气体析出的H₂O或OH位置，或者在构造中产生可移动的氢离子。在后续过程中，例如在含氢等离子体过程中的钝化物的沉积，氢含量的减少导致配属于氧缺陷处或氢离子的δΦ_i的减少。在这样的过程中，例如，可以通过使用氢气含量较低的前体来减少氢气含量，例如在PECVD-SiN钝化物的沉积中使用N₂作为氮源而不是NH₃。在PECVD钝化物的沉积中减少氢的另一种可能性是，例如，减少含氢前体的气体流量，以便实现减少配属于氧缺陷处或氢离子的δΦ_i。

通过后续过程的适当选择和/或但也通过包围电介质的氢气势垒，能够影响缺陷量和/或配属于氧缺陷处和/或氢离子的δΦ_i。以氢势垒(例如经溅射的金属氧化物：RuO、TiO、AlOx)包围PZT同样导致配属于氧缺陷处和/或氢离子的δΦ_i的减少。减少由氢气造成的材料损坏的另一中可能性是在后续过程中降低温度和/或温度步骤的持续时间，以便为与介电层的反应提供更少的能量。这导致配属于氧缺陷处或氢离子的δΦ_i的减少。

在另一示例中，在已知在介电材料中氧缺陷处占主导地位的情况下，可以在氧气气氛中设置温度步骤。随后将氧引入到具有氧缺陷处的构造中导致配属于氧缺陷处的δΦ_i的减少。

例如，可以达到这种标准，根据该标准适用τ₁＜τ₂和δΦ₁<δΦ₂，其方式为：如此地以至少一种另外的缺陷类型来对介电层进行掺杂，使得对于在介电层和电极之间的接触上的最大势垒高度变化适用δΦ₁<δΦ₂。因此可以改变材料内部中的能量结构。如此，例如，对于具有相对小的τ₁和大的δΦ₁的存在的干扰性缺陷类型a，可以产生新的以前不存在的更深的局部缺陷中心，即具有更深的局部势能最小值。因此，可以减少干扰性缺陷类型a的移动性。在此，引入另外的缺陷类型完全可能导致另外的大的最大势垒高度下降δΦ₃。然而，优选地，针对相应的主运行状态的这种下降仅在介电层的电失效之后的时间点在时间点t_krit发生。其原因是，所涉及的另外的缺陷类型具有如此大的特征时间常数τ₃，使得其直至构件的失效为止不能在电极的边界层上积累。

在初始材料中，也可以通过污染无意地引入缺陷，这可以通过提高初始材料的纯度来减少，例如溅射中的目标或溶胶方法中的前体溶胶。减少介电层的构造中的异物(例如铁、氯)因此可以减少与这些缺陷相关的δΦ_i。

在场激活的缺陷相对于热激活的缺陷占主导地位的情况下，增加介电层的厚度是改变缺陷构造中的顺序的另一种可能性。增加介电层的厚度，例如特别是对于具有PZT的压电执行器的情况，提供在保持不变的执行器力下增加使用寿命的可能性，因为小的电场增加所涉及的i缺陷类型的所有时间常数τ_i。

根据权利要求1所述的半导体结构元件在直至介电失效为止的负载时间段上示出漏电流密度J_TED的时间曲线，这通过根据Crowell和Sze的热电子发射扩散理论的等式

进行描述。在此，q代表单位电荷，N_c代表导带中的有效状态密度，v_R代表有效重组速度，v_D代表有效扩散速度，φ_B ^eff代表有效肖特基势垒，k_B代表玻尔兹曼常数，T代表环境温度，并且U代表介电层上的电位差。在这种背景中，U意味着在半导体结构元件的两个电极上所施加的主运行电压。

漏电流密度的时间曲线是由有效肖特基势垒的变化φ_B ^eff(t)引起的。该变化或肖特基势垒φ_B ^eff(t)表征两个边界层对漏电流密度的影响，所述两个边界层位于两个电极和介电层之间。有效肖特基势垒在下文中简称为φ(t)，并且包含半导体-电极材料转变的所有分量、由于所施加的主运行电压而产生的变化以及由于缺陷的积累而产生的变化。漏电流密度的对数将方程(1)简化为时间常数K和在时间上可变的项，该项反映材料内部中的过程，所述过程由包含在材料中的所有可移动的缺陷的运动引起：

其中，

名称缺陷在此也包括构造中的结构上的变化。

在接近电极时，缺陷的移位导致在介电层中的缺陷积累，这导致有效势垒高度的变化。根据φ求解等式2.1得出

Φ(t)＝[ln(K)-ln(J_TED(t))]k_BT (2.2)

由于缺陷的积累，有效势垒高度的这种时间上的曲线是通过以下方法

其中，

进行描述的。在此，一般来说，积累和与此有关的有效肖特基势垒的变化发生在两个边界层上φ⁺(t)和φ^-(t)。在此，上标“+”和“-”分别标记边界层上的变化，其表征少数载流子和多数载流子到介电层中的过渡。边界层具有初始势垒高度φ₀，并经历由缺陷类型i引起的势垒高度变化ΔΦ_i。由于必要的电荷中性，必须总是存在缺陷对或缺陷积累。这意味着，在出现具有负电荷的缺陷时，在材料中同样存在具有正电荷的缺陷。其相应的影响是通过上标+和-来标记的。单个缺陷在主运行电压的所施加的电场中根据其电荷在相反的方向上运动。具有正电荷的缺陷迁移到具有负电位的电极并在其附近积累在介电层中。具有负电荷的缺陷运动到具有正电位的电极以便又在其附近积累。

由缺陷类型i产生的势垒高度变化Δφ_i的特征在于其最大高度δφ_i以及特征时间常数τ_i，在该时间常数中势垒高度变化最强烈地改变：

在此，一般而言，δφ_i是缺陷数量Z_i的函数，但是附加地取决于边界层的类型。缺陷数量的影响不能一概而论，因为通过单层的积累已经可以产生显著的势垒高度变化Δφ_i。因此，对于根据权利要求1所述的材料，仅Z_i>0是决定性的。在上面的公式中，项

表示用于在材料中给出的缺陷分布的统计积累的近似。在此，势垒变化的正的和负的最大高度δφ⁺和δφ^-以及所属的时间常数τ_i ⁺和τ_i ^-具有不同的大小，因为涉及不同的缺陷和众所周知地不同的边界层。这与公式(3.2)一起导致

或对于势垒变化的在时间上可变的部分导致

时间常数τ^+/-是由缺陷在介电层中的可移动性和在该层中要走过的路径来定义的。在介电层内部中的移位中，缺陷类型i必须走过其分布的重心到边界层的间距d_i。与速度v_i一起，产生用于缺陷类型i的积累过程的特征时间常数

根据权利要求1所述的半导体结构元件的特征在于缺陷在主运行电压的所施加的电场中通过跳跃而发生移位。缺陷类型i沿着具有平均有效间距a_i的局部缺陷状态运动。这导致跳跃速度v_i，这通过已知的变程跳跃方法来描述：

其中，

在此，C_0,i(a_i)代表示出局部缺陷分布的影响的函数。在此，如在变程跳跃中常见的那样，跳跃试验频率ν_i指的是缺陷碰到现有的势垒的频率。另外，缺陷的跳跃概率与二氢类局部缺陷的波函数的重叠积分

成比例，所述缺陷在局部缺陷状态的间距a_i中具有衰减长度α。

在此，C_0,i(a_i)代表示出局部缺陷分布的影响的函数。随着运行温度增加的跳跃概率通过具有与材料和缺陷相关的真实活化能Ε_A,o,i的指数项来考虑。在此，真实活化能E_A,o,i指的是与运行电压和运行温度无关的活化能。项

随着主运行温度的增加和同时主运行电压的降低而占主导地位。这意味着，在这些运行条件下，具有大的真正活化能和低的电荷的缺陷类型对半导体结构元件的电失效做出贡献。双曲正弦函数描述在跳跃过程中的能量屏障(Energiebarriere)的定向降低，该双曲正弦函数包含由与缺陷i有关的电荷N_q,i、平均局部缺陷中心间距a_i和电场E组成的乘积。电场E由所施加的主运行电压U和介电层的厚度d产生。项sinh(N_q,i a_i E/(k_BT))在主运行电压增加和主运行温度降低的情况下获得影响。在此，具有高的电荷数并且同时具有低的真正活化能的缺陷类型对半导体结构元件的电失效做出贡献。

在半导体结构元件中，在介电层中所包含的n种缺陷类型通过具有相同的平均间距a₀的局部缺陷状态运动。因此适用：

a₁＝a₂...＝a_n＝a₀ (8)

局部缺陷状态的这种间距能够在了解先前描述的物理建模的情况下从漏电流测量数据J_TED中提取。对于在温度负载和电压负载下介电失灵来说，平均有效间距a₀是核心的材料性能。该材料性能与运行电压和运行温度无关，并且能够通过制造过程来影响。

通过了解先前描述的物理模型，对于所涉及的i缺陷种类，可以由漏电流测量数据J_TED确定电荷N_q，i和真正活化能E_A，0，i。此外，可以针对运行状态求取势垒下降Δφ_i的所属的时间曲线。势垒下降的这种时间曲线Δφ_i由特征时间常数τ_i(在该时间常数中，势垒高度变化Δφ_i最强烈地变化)及其最大势垒高度下降δφ_i描述。在了解电荷N_q，i和真正活化能E_A，0，i的情况下，可以在不同的运行状态下辨识出缺陷类型，并将缺陷类型配属于其根据运行状态而不同的影响Δφ_i。因此，对于半导体结构元件，可以辨识出如下运行状态：以所述运行状态能够实现半导体结构元件可以实现长的使用寿命。其特点在于，具有小于失效时间t_krit的时间常数τ_i的较快的缺陷类型具有其可比地小的最大势垒高度下降δφ_i。

在半导体结构元件中，对于两个边界层而言存在临界的势垒高度变化ΔΦ_krit ^+/-。如果局部地在时间点t_krit达到或超过这些临界的势垒高度变化之一ΔΦ_krit ^+/-，则局部地发生介电击穿。这意味着，在达到φ_krit ⁺时，击穿通过隧道式少数载流子发生(情况1)：

φ_krit ⁺＝φ₀ ⁺+∑_iΔφ_i ⁺(t_krit)＝φ₀ ⁺+Δφ_krit ⁺其中，Δφ_krit ⁺＝∑_iΔφ_i ⁺(t_krit)(9.1)相反，在达到φ_krit ^-时，击穿通过隧道式多数载流子发生(情况2)：

φ_krit ^-＝φ₀ ^-+∑_iΔφ_i ^-(t_krit)＝φ₀ ^-+Δφ_krit ^-其中，Δφ_krit ^-＝∑_iΔφ_i ^-(t_krit)(9.2)

在局部地达到φ_krit时，发生电流密度的局部增加，直至半导体结构元件局部损坏为止。在漏电流密度J_TED的曲线中，在时间点t＝t_krit，能够要么通过短暂的上升、随后立即返回为在上升之前的J_TED值、要么通过持久的跳跃识别出这一点。在第一种情况下，传导路径本身热损坏。在第二种情况下，所供给的电功率不足以完全损坏传导路径。在超过t_krit之后，剩余如下半导体结构元件：该半导体结构元件局部地在有限的平面上被损坏。在t>t_krit的情况下随着负载加重，越来越多的局部介电击穿随之而来，这最终导致半导体结构元件的完全损坏。因此，第一局部击穿是用于半导体结构元件的使用寿命的重要相关的量度。

因此，借助通过n种缺陷类型(6)和(7)的跳跃运输的势垒高度变化(5)的物理描述，能够从漏电流密度(1)的时间曲线中求取电荷N_q,i、真正活化能E_A,0,i、最大势垒变化的高度δφ_i和特征时间常数τ_i。如果在制造过程中的变化之前和之后执行这种测量，则能够有针对性地改进半导体结构元件。

为此，首先,在至少两个主运行电压U₁和U₂以及至少两个主运行温度T₁和Τ₂的情况下，在半导体结构元件上测量直至介电击穿在时间点t_krit的漏电流曲线J_TED。然后将上面描述的方程(2.2)和(5)进行等价处理，并且由数值拟合随后由J_TED的时间曲线得出势垒高度变化Δφ的时间曲线、单个参量δφ_i和τ_i。借助(9.1)和(9.2)，也得到根据主运行电压和主运行温度的临界的势垒下降Δφ_krit。

根据上面描述的公式(6)、(7)和(8)，根据电场E和主运行温度得出τ_i：

由在至少两个主运行温度T₁和Τ₂以及至少两个主运行电压U1＝E1/d和U₂＝E2/d的情况下如此求取的τ_i，能够在存在n>1种缺陷的情况下通过数学拟合由等式(10.1)确定参量N_q,i、E_a,0,i以及参量a₀。测量出的J_TED曲线经受制造波动和公差，所述制造波动和公差由所使用的测量技术引起。因此，由所述测量确定的材料性能a₀、C_0,i(a₀)、N_q,i和Ε_A,0,i的准确性能够通过样品数量的增加以及还在多于两个的电压和/或多于两个的温度的情况下的附加的测量数据来改进。

在改变过程条件后，重复确定δφ_i和τ_i并且在此通过参量N_q,i和、E_a,0,i将其唯一明确地配属于缺陷类型。由此示出过程变化对所涉及的i种缺陷的物理影响。

优选地，在介电层中存在至少一个另外的第三缺陷类型。在此，第三缺陷类型构造用于，根据在第一和第二电极之间所施加的主运行电压和当前的主运行温度在特征时间τ₃内在两个电极中的一个电极上积累，并且在所述电极上产生最大势垒高度变化δΦ₃。在此，适用的是τ₁<τ₃<τ₃，其中，最大势垒高度变化的顺序不同于顺序δΦ₁>δΦ₂>δΦ₃。这意味着，例如，适用的是δΦ₃>δΦ₂>δΦ₁或δΦ₂>δΦ₁>δΦ₃。越来越常见的是如下介电层：在所述介电层中，存在多于仅两种的不同缺陷类型。在PZT层的情况下，例如出现：在介电层中存在Pb、Ti和Zr原子的至少局部的过剩或不足。此外，在实践中出现如下运行状态：在所述运行状态中，多于两种的缺陷类型对介电层的电失效提供重要相关的贡献。

优选地，介电层构造为多晶氧化高k电介质并且尤其构造为PZT层(PZT＝Pb[Zr_xTi_1-x]O₃)、经掺杂的PZT层(Pb[Zr_xTi_1-x-y]O₃Ni_y)、KNN层(KNN＝[K_xNa_1-x]NbO₃)、HfO₂、ZrO₂或者SrTiO₃。

优选地，介电层构造为经溅射的PZT层。在此，所谓的目标材料在等离子体中沉积在衬底上。例如，将PZT用作目标材料。优选地，在这种背景中，经溅射的PZT层具有小于500℃的沉积温度。在这样的介电层的情况下，可以证明出现如下效应：取决于所选择的主运行电压和主运行温度，多于两种的缺陷类型主动(aktiv)对介电失效做出贡献。

优选地，经溅射的PZT层具有Pb_x(Zr_0.52Ti_0.48)O₃的组成。在此，对于x适用的是：1.2≤x≤1.3，从而所述组成例如可以由Pb_1.2(Zr_0.52Ti_0.48)O₃或Pb_1.3(Zr_0.52Ti_0.48)O₃组成。替代地，半导体结构元件的经溅射的PZT层具有在0.1与1原子百分比之间的镍含量。优选地，还可以通过掺杂将附加的缺陷引入到高k电介质中，以便影响最大势垒高度的变化δΦ和时间常数τ。

附图说明

图1a示出在五个不同的介电层的情况下漏电流测量的曲线。

图1b示出由漏电流测量产生的、有效势垒高度的时间曲线以及对存在的缺陷类型的贡献的细分。

图2a示出对于示例性的运行状态175℃/-2.5V而言三个实施例的最大势垒高度变化和特征时间常数。

图2b示出在175℃/-2.5V和100℃/-10V两个示例性的运行状态下用于一个实施例的最大势垒高度变化和特征时间常数。

图2c示出对于示例性的运行状态175℃/-2.5V而言两个实施例的最大势垒高度变化和特征时间常数。

图2d示出对于示例性的运行状态175℃/-2.5V而言两个实施例的最大势垒高度变化和特征时间常数。

图2e示出对于示例性的运行状态100℃/-10V而言两个实施例的最大势垒高度变化和特征时间常数。

图3a至3d示意性示出不同缺陷类型在介电层中沿着具有平均有效间距a₀的局部缺陷状态的运动。

具体实施方式

图1a示出半导体结构元件的介电层的漏电流测量的曲线14，在下文中将该半导体结构元件称为实施例1。在此，在X轴12上以对数的方式以秒为单位绘制时间，并且在Y轴10上以对数的方式以安培每平方厘米为单位绘制漏电流密度。设置用于漏电流测量的实施例1具有硅衬底，该硅衬底具有介电钝化层和在其上面沉积的第一电极。这种第一电极具有由110nm厚的PVD铂制成的双层，该双层由能够导电的100nm镧镍氧化物缓冲层(在下文中称为LNO层)覆盖。该LNO层同样通过PVD施加。位于第一电极上的介电层具有1μm的厚度，并且在RF-PVD过程中在480℃的温度和Pb_1.3(Zr_0.52Ti_0.48)O₃的目标组成的情况下沉积。前面描述的沉积的其余过程参数如此选择，使得介电层多晶地并且优选地以具有(100)c轴取向的方式生长。将半导体元件的第二电极(110nm厚的铂电极)通过PVD沉积到介电层上。根据实施例1的半导体结构元件在钝化和电接触之后不经受任何热后处理。

此外，图1a示出另一半导体结构元件的介电层的漏电流测量的曲线16，这在下文中被称为实施例2。

实施例2的制造与实施例1类似地进行，但是所述结构元件在电接触之后经受热后处理。这在450℃的情况下在60mbar的氮气环境中进行40分钟。

此外，图1a示出另一半导体结构元件的介电层的漏电流测量的曲线18，这在下文中被称为实施例3。实施例3的制造与实施例1类似地进行，但是所述结构元件在电接触之后经受热后处理。这在500℃的情况下在60mbar的氮气环境中进行40分钟。

此外，图1a示出另一半导体结构元件的介电层的漏电流测量的曲线20，这在下文中被称为实施例4。实施例4的制造与实施例1类似地进行，但是沉积具有Pb_1.3(Zr_0.52Ti_0.48)O₃的目标组成的介电层。

此外，图1a示出另一半导体结构元件的介电层的漏电流测量的曲线22，这在下文中被称为实施例5。实施例5的制造与实施例1类似地进行，但是沉积具有Pb_1.3(Zr_0.52Ti_0.48)O₃Ni_0.005的目标组成的介电层。

在测量漏电流曲线之前，所描述的所有实施例1、2、3、4和5都以钝化层覆盖并与铝导体电路电接触。

五个实施例中的四个实施例是直到相应的介电击穿15、17、19和24为止地测量的。如在此可以看出的那样，根据介电层的制造和组成，产生非常不同的漏电流曲线14、16、18、20和22，所述漏电流曲线具有不同的击穿时间17、15、19和24。

图1b示例性示出基于在图1a上测量的、在实施例2上的漏电流曲线16提取模型参量。在此，再次在X轴32上以对数的形式以秒为单位绘制时间并且在Y轴30上以对数的形式以电子伏特为单位绘制势垒高度变化Δφ。曲线38在此示出从初始势垒高度φ₀开始势垒高度变化Δφ(t)的根据时间所求取的曲线。

势垒高度变化Δφ(t)的这一曲线38通过以下公式求取(参见上面的公式2.2)：

Φ(t)＝[ln(K)-ln(J_TED(t))]k_BT

随后，平均有效势垒高度φ(t)的所求取的时间曲线以数值方式匹配于以下公式(参见上面的公式3.2)：

由这种数值拟合相应地得到描述Δφ(t)的曲线的不同Δφ_i ^+/-。因此，在所示情况下，Δφ(t)38是由Δφ_a ^-(t)39的曲线、Δφ_b ^-(t)40的曲线和Δφ_c ^-(t)42的曲线连同和曲线Σ_iΔφ_i ⁺36描述的。根据以下公式(参见上面的公式5.1)

然后可以求取不同的τ_i ^+/-和δφ_i ^+/-。在这种情况下，对于配属于多数载流子的势垒高度变化Δφ_i ^-39、40和42，可以得到所属的特征时间常数τ_a、τ_b和τ_c。这些特征时间常数在图1b中分别通过47a、47b和47c来标记，并且表示如下时间点：在所述时间点，相应的势垒高度变化最强烈地改变。用于曲线Δφ_i ^-39、40的所属的最大势垒下降δφ_i ^-例如以50和51来标记。用于少数载流子的势垒高度变化Δφ_i ⁺未明确地单独示出，以便改善概述。仅示出少数载流子的和曲线Σ_iΔφ_i ⁺36与各个时间常数τ_d、τ_e和τ_f49a、49b和49c。在此，相应的特征时间常数配属于存在于该层中的缺陷类型a、b、c、d、e和f。因此，相应地，在该介电层中存在六种彼此不同的缺陷类型。

在图1b上所示的情况下，介电层的介电击穿47通过隧道式的多数载流子根据以下公式(参见见上面的公式9.2)进行：

φ_krit ^-＝φ₀ ^-+∑_iΔφ_i ^-(t_krit)＝φ₀ ^-+Δφ_krit ^-其中，Δφ_krit ^-＝∑_iΔφ_i ^-(t_krit)

因此，将Δφ_a ^-(t)39的、Δφ_b ^-(t)40的和Δφ_c ^-(t)42的前面所求取的曲线相加，并且根据其曲线导致势垒高度变化Σ_iΔφ_i ^-44。在此，如果在时间点t_krit48达到介电层的对于多数载流子而言临界的势垒高度变化Δφ_krit ^-52，则由于存在的不同缺陷类型a、b和c而发生该层的局部击穿，所述缺陷类型在介电层和电极之间的边界层上积累。

图2a示出用于三个实施例1、2和3的势垒高度变化Δφ(t)^±的所测量的曲线，其在主运行温度为175℃和主运行电压为-2.5V的情况下具有相应的特征时间常数τ_i ^+/-和最大势垒高度变化δφ_i ^+/-。在此，在X轴62上以对数的形式以秒为单位绘制时间，并且在Y轴60上以无单位的方式绘制除以相应的实施例1、2和3的临界势垒高度变化Δφ_krit ^-的势垒高度变化。

在此，示出用于实施例3、2和1的Δφ(t)^-的曲线63、64、65以及实施例3、2和1的Δφ(t)⁺的所属的曲线66、67、68。实施例的介电层的电失效分别发生在所属的时间点94、96和98，在所述时间点达到临界的势垒高度下降。

在此，用于实施例1的缺陷构造由缺陷类型a、b、c、d、e和f及其所配属的时间常数τ_a 72a、τ_b 72b、τ_c 72c、τ_d 90a、τ_e 70b和τ_f 70c组成。不同的缺陷类型配属有所引起的最大势垒高度下降δφ_b ^-72c、δφ_c ^-73c、δφ_d ⁺91a、δφ_e ⁺71b和δφ_f ⁺71c。

在此，用于实施例2的缺陷构造由缺陷类型a、b、c、d、e和f及其所配属的时间常数τ_a 82a、τ_b 82b、τ_c 82c、τ_d 80a、τ_e 80b和τ_f 80c组成。在此，不同的缺陷类型也配属有所引起的最大势垒高度下降δφ_a ^-83a、δφ_b ^-83c、δφ_c ^-83c、δφ_d ⁺81a、δφ_e ⁺81b和δφ_f ⁺81c。

在此，用于实施例3的缺陷构造由缺陷类型a、b、c、d、e和f及其所配属的时间常数τ_a 92a、τ_b 92b、τ_c 92c、τ_d 70a、τ_e 90b和τ_f 90c组成。不同的缺陷类型再次配属有所引起的最大势垒高度下降δφ_a ^-93a、δφ_b ^-93c、δφ_c ^-93c、δφ_d ⁺71a、δφ_e ⁺91b和δφ_f ⁺91c。

对于不同的缺陷类型，可以通过在上面描述的模型上的数学拟合和以下等式(参见上面的等式10.1)来求取真正活化能E_A,0,i和电荷N_q,i

对于缺陷类型a，在电荷为1e的情况下得出真正活化能为0.92eV。对于缺陷类型b，在电荷为3e的情况下得出真正活化能为0.95eV。对于缺陷类型c，在电荷为4e的情况下得出真正活化能为0.855eV。对于缺陷类型d，在电荷为le的情况下得出真正活化能为<0.8eV。对于缺陷类型e，在电荷为2e的情况下得出真正活化能为1.04eV。对于缺陷类型f，在电荷为2e的情况下得出真正活化能为1.22eV。因此，例如，在介电层内，可以将缺陷类型a在物理上与氢和/或OH基团关联并且将缺陷类型e与氧缺陷处和/或铅关联。由于实施例1、2和3的不同制造，缺陷类型a和e的最大势垒高度下降δφ_a ^-和δφ_e ^-改变。在此处选择的示例性主运行条件的情况下，对于半导体结构元件的实施例1和2适用的是：τ_a<τ_b和δφ_a ^-<δφ_b ^-。由于实施例3的在相对较早的时间点92a进行的相对较大的势垒下降93a，实施例3的势垒曲线63受到影响。这导致与实施例1和2的失效时间点t_krit 94和96相比地在时间点t_krit 98的、在时间上更早的电失效。为了实现半导体结构元件的较长的使用寿命，相应地早期发生的势垒下降应该为小。对于实施例1和2，进一步示出，适用的是τ_a<τ_b<τ_c和δφ_a ^-<δφ_b ^-<δφ_c ^-。

图2b示出在具有相应的特征时间常数τ_i ^+/-和最大势垒高度变化δφ_i ^+/-的两种不同的运行条件下势垒高度变化Δφ(t)^±的曲线的比较。在此，在X轴62上以对数的方式以秒为单位绘制时间，并且在Y轴60上以无单位的方式绘制除以临界的势垒高度变化Δφ_krit ^-的势垒高度变化。

在此得出对于主运行温度为175℃并且主运行电压为-2.5V的曲线Δφ(t)^-64(在下文中以运行条件a表示)以及对于主运行温度为100℃并且主运行电压为-10V的曲线Δφ(t)^-110(在下文中以运行状态b表示)。同样示出用于运行状态a的所属的曲线Δφ(t)⁺67以及用于运行状态b的曲线Δφ(t)⁺100。

对于运行状态a和b，介电层的电失效分别在时间点96和97发生。在运行状态a下用于实施例2的缺陷构造在此由直至电失效为止活性缺陷类型a、b、c、d、e和f及其所属的时间常数τ_a 82a、τ_b 82b、τ_c 82c、τ_d 80a、τ_e 80b和τ_f 80c以及由这些缺陷类型所引起的最大势垒高度下降δφ_a ^-83a、δφ_b ^-83b、δφ_c ^-83c、δφ_d ⁺81a、δφ_e ⁺81b和δφ_f ⁺81c构造。

在运行状态b下用于实施例2的缺陷构造在此由直至电失效为止活性缺陷类型a、b、d和e及其所属的时间常数τ_a 170a、τ_b 170b、τ_d 101a和τ_e 101b以及由这些缺陷类型所引起的最大势垒高度下降δφ_a ^-171a、δφ_b ^-171b、δφ_d ⁺102b和δφ_e ⁺102b构造。

可以看出，半导体结构元件中的缺陷构造和直至电击穿位置有效的缺陷取决于所选择的运行条件。时间上的移位106是由主运行温度和等式(10.1)中的项

引起的。最大势垒高度下降的变化105是由主运行电压的变化和与此相关的变化Δφ(t)^±引起的。

对于实施例2，对于运行条件a适用的是：τ_a<τ_b<τ_c和δφ_a ^-<δφ_b ^-<δφ_c ^-以及τ_d<τ_e<τ_f和δφ_d ⁺<δφ_e ⁺<δφ_f ⁺。此外，对于实施例2，对于运行条件b适用的是：τ_a<τ_b和δφ_a ^-<δφ_b ^-以及τ_d<τ_e和δφ_d ⁺<δφ_e ⁺。

图2c示出在主运行温度为175℃和主运行电压为-2.5V的情况下用于具有其相应的特征时间常数τ_i ^+/-和最大势垒高度变化δφ_i ^+/-的两个实施例2和4的势垒高度变化Δφ(t)^±的曲线的比较。在此，在X轴62上以对数的方式以秒为单位绘制时间，并且在Y轴60上以无单位的方式绘制除以实施例2的临界的势垒高度变化Δφ_krit ^-的势垒高度变化。将实施例4的势垒高度变化如此归一化，使得最大势垒高度变化δφ_a ^-132a和δφ_a ^-83a相同。

在此示出实施例2的曲线Δφ(t)^-64以及实施例4的曲线Δφ(t)^-130。还示出实施例2的曲线Δφ(t)⁺67以及实施例4的曲线Δφ(t)⁺120。实施例2的介电层的电失效发生在达到临界的势垒高度下降时的时间点96。实施例4在试验时间段中不能直至失效为止地负载，并且因此曲线130没有达到值-1。

在此，用于实施例2的缺陷构造由缺陷类型a、c、d、e和f及其所属的时间常数τ_a82a、τ_b 82b、τ_c 82c、τ_d 80a、τ_e 80b和τ_f80c以及由这些缺陷类型引起的最大势垒高度下降δφ_a ^-83a、δφ_b ^-83b、δφ_c ^-83c、δφ_d ⁺81a、δφ_e ⁺81b和δφ_f ⁺81c构造。

在此，用于实施例4的缺陷构造由缺陷类型a、c、d和e及其所属的时间常数τ_a131a、τ_c 131c、τ_d 121a和τ_e 121b以及由这些缺陷类型引起的最大势垒高度下降δφ_a ^-132a、δφ_c ^-132c和δφ_d ⁺122a构造。

对于缺陷类型a，在电荷为le时得出真正活化能为0.92eV。对于缺陷类型b，在电荷为3e时得出真正活化能为0.95eV。对于缺陷类型c，在电荷为4e时得出真正活化能为0.855eV。对于缺陷类型d，在电荷为le时得出真正活化能为<0.8eV。对于缺陷类型e，在电荷为2e时得出真正活化能为1.04eV。对于缺陷类型f，在电荷为2e时得出真正活化能为1.22eV。由于实施例4的经溅射的PZT层中的铅含量的减少，与实施例2相比，与铅相关的缺陷类型b、c和f的最大势垒高度下降δφ_b ^-、δφ_c ^-和δφ_f ⁺可能减少。这种减少以115标记例如用于δφ_c ^-132b。最大势垒高度下降δφ_b ^-和δφ_f ⁺是如此之小，使得其由于模型上的数值拟合而不再可识别地存在。由于对于缺陷类型b适用τ_a<τ_b<τ_c，可以推导出，τ_b<τ_c和δφ_b ^-<<δφ_c ^-适用。

图2d示出在主运行温度为175℃和主运行电压为-2.5V的情况下用于具有其相应的特征时间常数τ_i ^+/-和最大势垒高度变化δφ_i ^+/-的两个实施例2和5的势垒高度变化Δφ(t)^±的曲线的比较。在此，在X轴62上以对数的方式以秒为单位绘制时间，并且在Y轴60上以无单位的方式绘制除以相应的实施例2和5的临界的势垒高度变化Δφ_krit ^-的势垒高度变化。

在此示出实施例2的曲线Δφ(t)^-64以及实施例5的曲线Δφ(t)^-150。还示出实施例2的所属的曲线Δφ(t)⁺67以及实施例5的曲线Δφ(t)⁺140。实施例2的介电层的电失效发生在时间点96并且在实施例5的情况下发生在时间点99。

在此，用于实施例2的缺陷构造由缺陷类型a、b、c、d、e和f及其所属的时间常数τ_a82a、τ_b 82b、τ_c 82c、τ_d 80a、τ_e 80b和τ_f 80c以及由这些缺陷类型引起的最大势垒高度下降δφ_a ^-83a、δφ_b ^-83b、δφ_c ^-83c、δφ_d ⁺81a、δφ_e ⁺81b和δφ_f ⁺81c构造。

在此，用于实施例5的缺陷构造由缺陷类型a、b和d及其所属的时间常数τ_a 148a、τ_b148b和τ_d 145a以及由这些缺陷类型引起的最大势垒高度下降δφ_a ^-149a、δφ_b ^-149b和δφ_d ⁺146a构造。

对于缺陷类型a，在电荷为le时得出真正活化能为0.92eV。对于缺陷类型b，在电荷为3e时得出真正活化能为0.95eV。对于缺陷类型c，在电荷为4e时得出真正活化能为0.855eV。对于缺陷类型d，在电荷为le时得出真正活化能为<0.8eV。对于缺陷类型e，在电荷为2e时得出真正活化能为1.04eV。对于缺陷类型f，在电荷为2e时得出真正活化能为1.22eV。由于实施例5的经溅射的PZT层中的附加的镍含量，最大势垒高度下降δφ_a ^-和δφ_b ^-可能受到显著影响。此外，最大势垒高度下降δφ_e ⁺和δφ_f ⁺可能在如此程度上减少，使得其由于模型上的数值拟合而不再可识别地存在。对于实施例5，对于运行条件175℃和-2.5V，适用的是：τ_a<τ_b和δφ_a ^-<<δφ_b ^-。

图2e示出在主运行温度为100℃和主运行电压为-10V的情况下在具有相应的特征时间常数τ_i ^+/-和最大势垒高度变化δφ_i ^+/-的情况下用于两个实施例2和5的势垒高度变化Δφ(t)^±的曲线的比较。在此，在X轴155上以对数的方式以秒为单位绘制时间，并且在Y轴156上以无单位的方式绘制除以相应的实施例2和5的临界的势垒高度变化Δφ_krit ^-的势垒高度变化。

在此示出实施例2的曲线Δφ(t)^-110以及实施例5的曲线Δφ(t)^-169。还示出实施例2的所属的曲线Δφ(t)⁺100以及实施例5的曲线Δφ(t)⁺165。实施例2的介电层的电失效发生在时间点96c并且实施例5的介电层的电失效发生在时间点96d。

在此，用于实施例2的缺陷构造由缺陷类型a、b、d和e及其所属的时间常数τ_a170a、τ_b 170b、τ_d 161a和τ_e 161b以及由这些缺陷类型引起的最大势垒高度下降δφ_a ^-171a、δφ_b ^-171b、δφ_d ⁺162a和δφ_e ⁺162b构造。

在此，用于实施例5的缺陷构造由缺陷类型a和d及其所属的时间常数τ_a 175a和τ_d158a以及由这些缺陷类型引起的最大势垒高度下降δφ_a ^-176a和δφ_d ⁺159a构造。

对于缺陷类型a，在电荷为le时得出真正活化能为0.92eV。对于缺陷类型b，在电荷为3e时得出真正活化能为0.95eV。对于缺陷类型d，在电荷为le时得出真正活化能为<0.8eV。对于缺陷类型e，在电荷为2e时得出真正活化能为1.04eV。由于实施例5的经溅射的PZT层中的附加的镍含量，最大势垒高度下降δφ_a ^-176a可能受到显著影响。此外，最大势垒高度下降δφ_e ⁺可能在如此程度上减少，使得其由于模型上的数值拟合而不再可识别地存在。

对于实施例2，对于运行条件100℃和-10V，适用的是：τ_a<τ_b和δφ_a ^-<<δφ_b ^-，以及τ_d<τ_e和δφ_d ⁺<δφ_d ⁺。

图3a示意性示出在第一时间点t₀的半导体结构元件200。在此，半导体结构元件200包括具有层厚度208的介电层230。例如，介电层230可以是PZT层。此外，半导体结构元件200具有彼此对置地布置的第一电极202和第二电极201。在相应的电极201或202和介电层230之间还布置有边界层203或204。在介电层230中存在不同的缺陷类型，所述不同的缺陷类型在此示例性地标记为具有单个正电荷214的缺陷类型212和具有单个负电荷216的缺陷类型215和217。上标+和-在此分别标记相应缺陷类型的载流子的数量。由于介电层230中的必要的电荷中性，存在缺陷对或缺陷积累。这意味着，在出现具有负电荷的缺陷215和217时，在材料中同样存在具有正电荷的缺陷212。不同的缺陷类型212、215和217布置在局部杂质

235上。在图3a上所示的第一时间点t₀，在电极201和202之间尚未施加电压并且因此也未施加电场。

图3b示出在第一时间点t₀之后的第二时间点t₁的半导体设备200。在该时间点t₁，在第一电极202和第二电极201之间施加电压，并且因此在介电层230中产生电场220。不同的缺陷类型212、215和217现在根据在第一电极201和第二电极202之间施加的主运行电压和当前的主运行温度沿着局部缺陷状态235运动。缺陷类型212、215和217的这种运动状态也被称为跳跃。每种缺陷类型向着相应的电极以不同的速度运动。如下相应的时间被称为特征时间τ_i：缺陷类型需要所述相应的时间，以便在施加主运行电压之后从初始位置运动到相应的、配属于电极的边界层。局部缺陷状态235分别具有相同的平均有效间距a₀ 210。具有正电荷214的缺陷类型212迁移到具有负电位的电极(在这种情况下是第一电极202)并且在那里的边界层203中积累。相反，具有负电荷216的缺陷类型215和217运动到具有正电位的电极(在这种情况下是第二电极201)，以便在那里的边界层204中积累。漏电流J_TED的载流子(这些载流子想要从一个电极到达另一个电极)必须克服肖特基势垒φ(t)，这受到边界层203和204的影响。这些势垒具有初始势垒高度φ₀，并且由于在那里积累的缺陷类型而经历势垒高度变化Δφ_i，这在进一步的时间曲线中导致最大势垒高度变化δΦ_i。缺陷类型产生分别不同的势垒高度变化Δφ_i。

图3c示出在第二时间点之后的第三时间点t₂的半导体结构元件200。在此，不同缺陷类型212、215和217的大多数已经在介电层230的边界层202和203上积累，并且在那里引起势垒高度变化Δφ_i。在第三时间点之后的第四时间点t₃，在边界层202或203之一上达到临界的势垒高度φ_krit。如在图3d上可以看出的那样，在此现在发生介电层230的局部介电击穿225。在超过t_krit之后，剩余如下半导体结构元件200：所述半导体结构元件局部地在有限的平面上被损坏。在t>t_krit的情况下随着负载加重，越来越多的局部介电击穿225随之而来，这最终导致半导体结构元件200的完全损坏。

Claims (7)

1.一种半导体结构元件(200)，所述半导体结构元件包括

至少一个介电层(230)，以及

至少一个第一电极(201)和第二电极(202)，

其中，在所述介电层(230)中至少存在第一缺陷类型和与所述第一缺陷类型不同的第二缺陷类型，其中，所述至少两种不同的缺陷类型(212，215，217)根据在所述第一电极(202)和所述第二电极(201)之间所施加的主运行电压和当前的主运行温度在特征时间τ₁和τ₂内在所述两个电极(201，202)中的一个电极上积累，并且在所述电极(201，202)上产生最大势垒高度变化δΦ₁和δΦ₂，其中，τ₁和δΦ₁配属于所述第一缺陷类型并且τ₂和δΦ₂配属于所述第二缺陷类型，

其中，适用的是τ₁<τ₂并且δΦ₁<δΦ₂。

2.根据权利要求1所述的半导体结构元件(200)，其特征在于，在所述介电层(230)中存在至少一个另外的第三缺陷类型，其中，所述第三缺陷类型根据在所述第一电极(202)和所述第二电极(201)之间所施加的主运行电压和当前的主运行温度在特征时间τ₃内在所述两个电极(201，202)中的一个电极上积累，并且在所述电极(201，202)上产生最大势垒高度变化δΦ₃，其中，适用的是τ₁<τ₂<τ₃，其中，所述势垒高度变化的顺序不同于顺序δΦ₁>δΦ₂>δΦ₃。

3.根据权利要求1或2中任一项所述的半导体结构元件(200)，其特征在于，所述介电层(230)构造为多晶氧化高k电介质，尤其是构造为PZT层或KNN层。

4.根据权利要求1至3中任一项所述的半导体结构元件(200)，其特征在于，所述介电层(230)构造为经溅射的PZT层。

5.根据权利要求4所述的半导体结构元件(200)，其特征在于，所述经溅射的PZT层具有低于500℃的PZT沉积温度。

6.根据权利要求4或5中任一项所述的半导体结构元件(200)，其特征在于，所述经溅射的PZT层具有Pb_x(Zr_0.52Ti_0.48)O₃的组成，其中，适用的是1.2≤x≤1.3。

7.根据权利要求4或5中任一项所述的半导体结构元件(200)，其特征在于，所述经溅射的PZT层具有在0.1与1原子百分比之间的镍含量。

Images