JP2022539242A - 誘電層を有する半導体部品 - Google Patents

誘電層を有する半導体部品 Download PDF

Info

Publication number
JP2022539242A
JP2022539242A JP2022500027A JP2022500027A JP2022539242A JP 2022539242 A JP2022539242 A JP 2022539242A JP 2022500027 A JP2022500027 A JP 2022500027A JP 2022500027 A JP2022500027 A JP 2022500027A JP 2022539242 A JP2022539242 A JP 2022539242A
Authority
JP
Japan
Prior art keywords
defect
barrier height
dielectric layer
semiconductor component
species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022500027A
Other languages
English (en)
Other versions
JP7383110B2 (ja
Inventor
モンテイロ・ディニツ・ライス,ダニエル
パンテル,ダニエル
シャッツ,フランク
トマシュコ,ヨッヘン
ミューズ,マティアス
シャリー,ティモ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2022539242A publication Critical patent/JP2022539242A/ja
Application granted granted Critical
Publication of JP7383110B2 publication Critical patent/JP7383110B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10N30/704
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047Membrane type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead based oxides
    • H10N30/8554Lead zirconium titanate based
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

少なくとも1つの誘電層(230)および少なくとも2つの電極(201、202)を有する半導体部品(200)であって、少なくとも1つの第1の欠陥種および第1の欠陥種とは異なる第2の欠陥種が誘電層中に存在している半導体部品が開示される。異なる欠陥種(212、215、217)が、電極間に印加される動作電圧および存在している動作温度に依存して、特徴的な時間τ1およびτ2で、両方の電極の一方に集まって、電極の傍で、割り当てられた最大障壁高さ変化δΦ1およびδΦ2を生成し、この場合、τ1<τ2およびδΦ1<δΦ2が当てはまる。例えば圧電アクチュエータのための、500℃でスパッタリングされたNiドープPZT層が好ましい。

Description

本発明は半導体部品に関する。
「Improved reliability predictions in high permittivity dielectric oxide capacitors under high dc electric fields with oxygen vacancy induced electromigration」C.A.Randall、R.Maier、W.Qu、K.Kobayashi、K.Morita、Y.Mizuno、N.Inoue、およびT.Oguni:Journal of Applied Physics 113、014101(2013)では、誘電層内での破壊の理由として、誘電層中に存在している例えば酸素空孔のような欠陥種のホッピングが記載されている。ここでは中心的なモデルパラメータは、物理的に理由付けされてはいるが、経験的に、1つの活性な欠陥種だけと仮定しての故障時間へのフィットによって確定されている。これらのパラメータが、より正確にどのように材料と関連があるかは記載されていない。ここでは、半導体層中に複数の欠陥種が存在している複雑な故障メカニズムは、完全には、または全く表現されていない。ここに記載された寿命予測が有効なのは、ある特定の温度およびある特定の電場による1つの負荷状態が存在している場合に1つの欠陥種が支配的であり、さらに不全が、1つの境界層へのこの1つの欠陥種の集積によってのみ引き起こされる場合だけである。
「Highly accelerated lifetime testing of potassium sodium niobate thin films」Wanlin Zhu、Betul Akkopru-Akgun、およびSusan Trolier-McKinstry:Applied Physics Letters 111、212903(2017)ではさらに、いろいろな動作条件に対し、動作時間中の典型的な故障頻度が決定されている。ここから、試験された動作条件によって、またはそれどころかある特定の動作条件でさえ、材料中の故障メカニズムが試料群内で互いに異なることが明らかである。しかしそれだけでなく、経験的モデルの故に、材料中の物理的、電気的、または化学的な現象への関係性は導き出せていない。
本発明の課題は、複数の活性な欠陥種を有する半導体部品の寿命を、半導体部品の規定の主動作電圧および主動作温度に依存して最善化することである。
この課題を解決するために、請求項1に基づく半導体部品が提案される。このような半導体部品は、薄膜技術を使ってシリコン基板上で製造され、例えば、マイクロミラーなどのようなMEMS部品での圧電アクチュエータとして使用され得る。この場合、半導体部品は少なくとも1つの誘電層を有する。そのうえ半導体部品は少なくとも1つの第1および第2の電極を有し、これらの電極を介して主動作電圧が誘電層に印加される。主動作電圧とは、半導体部品の仕様に基づき、アクティブ動作中の半導体部品の両方の電極における最大許容電位差である。そのうえ誘電層中には、少なくとも2つの互いに異なる欠陥種が一緒に存在している。これらの欠陥種は、空孔(例えば酸素空孔または鉛空孔)、格子間位置の占有による格子歪み(例えば水素による)、フレンケル欠陥、さらには置換型欠陥(例えば意図的にまたは意図せず持ち込まれた不純物原子による)であり得る。これらの欠陥種は、例えばその電荷数が互いに異なる。第1の欠陥種には、第1の電荷Nq,1と、材料および欠陥に依存する第1の真の活性化エネルギーEA,0,1とが割り当てられている。第2の欠陥種には、第2の電荷Nq,2と、第2の真の活性化エネルギーEA,0,2とが割り当てられている。この少なくとも2つの異なる欠陥種は、第1と第2の電極の間に印加される主動作電圧および存在している主動作温度に依存して、特徴的な時間τおよびτで、両方の電極の一方の境界層に集まって、電極の傍で最大障壁高さ変化δΦおよびδΦを生成する。主動作温度とは、半導体部品の仕様に基づき、アクティブ動作中の最大許容温度である。τおよびδΦは第1の欠陥種に、ならびにτおよびδΦは第2の欠陥種に割り当てられている。相応の欠陥種の最大障壁高さ変化δΦおよびδΦが大きければ大きいほど、ならびにτおよびτが小さければ小さいほど、誘電層と電極の間の境界層の一方でのクリティカルな障壁高さ変化Δφkrit +/-により速く到達し、誘電破壊が起こる。請求項1に基づく半導体部品では、τがτより大きいことが当てはまる。これは、第2の欠陥種が第1の欠陥種に比べて、誘電層中で一方の電極へと移動するために、および電極の境界層に集まるために、基本的により長い時間を必要とすることを意味する。ただしこれに加えてδΦ<δΦ、したがって第2の欠陥種によって生成される最大障壁高さ変化δΦが第1の欠陥種によって生成される最大障壁高さ変化δΦより大きいことが当てはまる。したがってつまり、誘電層の絶縁破壊への影響が比較的少ない欠陥種が最初に境界層に到達する。これに基づいて明らかな効果は、電極のクリティカルな障壁高さ変化ΔΦkrit +/-には時間的に比較的遅くなってから到達し、したがって半導体部品の設計時に規定された動作条件下での比較的長い寿命が達成されるということである。
最大障壁高さ変化δΦには、例えば誘電層の堆積プロセス中に、原材料の選択によって影響を及ぼすことができる。例えばPZT層の場合には、鉛、ジルコン、および/またはチタンの不足または過剰が原材料の組成によって調整され得る。これは、スパッタリング堆積の場合にはターゲット材料の選択が、およびゾルゲル堆積の場合には前駆体ゾルの選択が重要であり得ることを意味する。つまり、例えば鉛空孔と結びついたδΦは、ターゲットまたは前駆体ゾル中の鉛含有量の、化学量論的組成を上回る増加によって小さくできる。これとは逆に、例えば鉛過剰と結びついたδΦは、ターゲットまたは前駆体ゾル中の鉛含有量の減少によって小さくできる。
最大障壁高さ変化δΦはさらに、例えば堆積時のプロセスパラメータを介して変えることができる。つまり、例えばPZTスパッタリングプロセス中の比較的高い温度により、鉛のガス放出を起こすことができ、これが層中の鉛含有量を減少させる。よって鉛空孔と結びついたδΦは、PZTスパッタリングプロセス中のプロセス温度の低下によって小さくできる。
関与するプロセスガスも、欠陥種に影響を及ぼすために利用され得る。酸素空孔は、例えばPZT層での公知の欠陥種である。材料中に存在する酸素空孔の量は、なかでもPZTスパッタリング堆積中の酸素分圧の変化によって影響を及ぼすことができる。つまり、例えば酸素空孔と結びついたδΦは、酸素流の付加によって小さくできる。
半導体部品の不動態化および接触のために、しばしば後続プロセスが必要とされる。さらに、同じ基板上に別の部品を製造するための後続プロセスがしばしば必要である。これらの後続プロセスは、半導体部品の電気的寿命への非常に大きな影響を有し得る。後続プロセスに由来する水素がPZTの酸化鉛構造に入り込むと、酸素が酸化鉛を還元し得る。これは、HOのガス放出もしくはOH部位と共に酸素空孔を生成し、または構造内に移動可能な水素イオンが生じる。例えば水素含有プラズマプロセスでの不動態化部の堆積のような後続プロセスにおける水素含有量の減少は、酸素空孔または水素イオンに割り当てられるδΦを減少させる。このようなプロセスでは例えば、水素が比較的少ない前駆体を使用することにより、例えばPECVD-SiN不動態化部の堆積の際に窒素源としてNHの代わりにNを使用することにより、水素含有量を減らすことができる。PECVD不動態化部の堆積において水素を減少させるさらなる可能性は、例示的には水素含有前駆体のガス流を減少させることであり、これにより酸素空孔または水素イオンに割り当てられるδΦの減少が達成される。
後続プロセスの適切な選択によって、および/または誘電体を被包する水素バリアによっても、欠陥量ならびに/または酸素空孔および/もしくは水素イオンに割り当てられるδΦに影響を及ぼすことができる。水素バリアによるPZTの被包(例えばスパッタリングされた金属酸化物:RuO、TiO、AlOx)も、酸素空孔または水素イオンに割り当てられるδΦを減少させる。水素によって引き起こされる材料損傷を減らすためのさらなる可能性は、誘電層と反応するためのエネルギーの供給をより少なくするための、後続プロセス中の温度の低下および/または温度ステップ期間の短縮である。これは、酸素空孔または水素イオンに割り当てられるδΦを減少させる。
さらなる一例では、誘電材料中で酸素空孔が支配的なことが分かる場合に、酸素雰囲気中の温度ステップが行われ得る。酸素空孔を有する構造に酸素を事後的に持ち込むことは、酸素空孔に割り当てられるδΦを減少させる。
例えば、誘電層と電極の間の接触部での最大障壁高さ変化に関してδΦ<δΦが当てはまるように、誘電層に少なくとも1つのさらなる欠陥種がドープされることにより、τ<τおよびδΦ<δΦが当てはまる基準が達成され得る。これに伴い、材料内部のエネルギー構造が変化し得る。こうして例えば、比較的小さなτおよび大きなδΦをもつ既存の邪魔な欠陥種aのために、新たな予め存在していない、より深い局限された欠陥中心、つまりポテンシャルエネルギーのより低い局所的な最小値をもつ欠陥中心が生成され得る。これにより邪魔な欠陥種aの移動性を低下させ得る。この場合にどうしても、さらなる欠陥種の持ち込みがさらなる大きな最大障壁高さ低下δΦを生じさせ得る。好ましいのは、この低下が、相応の主動作条件に対して、ただし時点tkritでの誘電層の電気的不全の後の時点でようやく起こることである。その理由は、この関与したさらなる欠陥種が、部品の不全までに電極の境界層に集まれないほど大きな特徴的な時定数τをもっているからである。
原材料中に、意図せず汚染によって欠陥が持ち込まれる可能性もあり、この欠陥は、原材料の純度、例えばスパッタリングの際のターゲットまたはゾルゲル法での前駆体ゾルの純度の上昇によって減少させ得る。したがって誘電層の構造内の異物(例えば鉄、塩素)の減少は、これらの欠陥と結びついたδΦを減少させる。
熱によって活性化される欠陥に対して電場によって活性化される欠陥が支配的である場合、誘電層の厚さの増大が、欠陥構成内の順番を変えるさらなる可能性である。小さな電場は、関与するiの欠陥種のすべての時定数τを上昇させるので、誘電層の厚さの増大は、例えばPZTを有する圧電アクチュエータの場合には特に、アクチュエータの力を変えずに寿命を上昇させる可能性を提供する。
請求項1に基づく半導体部品は、誘電的不全までの負荷期間にわたって、CrowellおよびSzeによる熱電子放出拡散理論の方程式
Figure 2022539242000002
によって説明されるリーク電流密度JTEDの経時的推移を示す。式中、qは単位電荷、Nは伝導帯内の有効状態密度、Vは有効再結合速度、vは有効拡散速度、φ effは有効ショットキー障壁、kはボルツマン定数、Tは周囲温度、およびUは誘電層を横断する電位差を表す。この関連でUは、半導体部品の両方の電極に印加される主動作電圧を意味する。
リーク電流密度の経時的推移は、有効ショットキー障壁φ eff(t)の変化によって引き起こされる。この変化またはショットキー障壁φ eff(t)は、両方の電極と誘電層の間にある両方の境界層の、リーク電流密度への影響を特徴づけている。有効ショットキー障壁は、以下に略してφ(t)と称され、半導体-電極材料移行、印加される主動作電圧による変化、および欠陥の集塊による変化のすべての要素を含む。リーク電流密度の対数は、方程式(1)を、時間的な定数Kと、経時的に変化する項とに簡略化し、この経時的に変化する項は、材料中に含まれるすべての移動可能な欠陥の移動によって引き起こされる材料内部の現象を反映している。
Figure 2022539242000003
この場合、欠陥という名称は、構造内の構造的変化も一緒に含意している。
欠陥の変位は、電極に接近すると誘電層内での欠陥集積を生じさせ、この欠陥集積が有効障壁高さを変化させる。方程式2.1をφに基づいて解くと、
Φ(t)=[ln(K)-ln(JTED(t))]kT (2.2)
となる。
この欠陥の集塊による有効障壁高さの経時的推移は、数式
Figure 2022539242000004
Figure 2022539242000005
によって説明される。この場合、一般的には、両方の境界層での集塊、それに伴う有効ショットキー障壁φ(t)およびφ(t)の変化が起こる。これに関し添え字+および-はそれぞれ、境界層での変化を表しており、この境界層が、誘電層内への少数または多数電荷キャリアの移行を特徴づけている。境界層は、初期障壁高さφを有し、欠陥種iによって引き起こされる障壁高さ変化Δφを受ける。必要な電荷的中性に基づき、常に欠陥対または欠陥群が存在しなければならない。つまり、負電荷をもつ欠陥の発生の際には、同じように正電荷をもつ欠陥が材料中に存在している。電荷のそれぞれの作用は、添え字+および-によって表されている。個々の欠陥は、印加された主動作電圧の電場内で、個々の欠陥の電荷に相応して逆の方向に移動する。正電荷をもつ欠陥は、負電位をもつ電極へと動いて、誘電層内の、負電位をもつ電極の近傍で集塊する。負電荷をもつ欠陥は、正電位をもつ電極へと移動し、これもまた正電位をもつ電極の近傍で集塊する。
欠陥種iによって生成される障壁高さ変化Δφは、その最大高さδφと、障壁高さ変化が最も強く変わる特徴的な時定数τとによって表される。
Figure 2022539242000006
式中、δφは、一般的には欠陥数Zの関数であり、ただし加えて境界層の種類に依存している。単分子層の集塊によって既に有意な障壁高さ変化Δφがもたらされ得るので、欠陥数の作用は一般化され得ない。したがって請求項1に基づく材料にはZ>0だけが重要である。上式中で、項
Figure 2022539242000007
は、材料中に生じる欠陥分布の統計学的な集塊に関する近似である。
これに関し、障壁変化の正と負の最大高さδφ とδφ およびそれに帰属する時定数τ とτ は、異なる欠陥および公知のように異なる境界層なので異なる量を有する。これは式(3.2)により、
Figure 2022539242000008
となり、または障壁変化の経時的に変わる部分に関しては
Figure 2022539242000009
となる。
時定数τ +/-は、誘電層中での欠陥の移動性およびこの層中の進むべき経路によって定義される。欠陥種iは、誘電層の内部で移動する場合、重心分布の重心と境界層との間隔dを進まなければならない。欠陥種iの集塊プロセスに関する特徴的な時定数は、速度vと共に、
Figure 2022539242000010
となる。
請求項1に基づく半導体部品は、ホッピングによる、印加された主動作電圧の電場内での欠陥の移動を特色とする。欠陥種iは、平均有効間隔aをあけて局限された欠陥状態に沿って移動する。これは、可変領域ホッピングの公知の数式によって説明されるホッピング速度vをもたらす。
Figure 2022539242000011
Figure 2022539242000012
この場合、C0,i(a)は、場所的な欠陥分布の影響を示す関数である。この場合、可変領域ホッピングで通常であるように、ジャンプ試行周波数νは、1つの欠陥が、存在する電位障壁にぶつかる周波数を意味する。さらに欠陥のジャンプ確率は、局限された欠陥状態の間隔aをあけた、減衰長さαをもつ2つの水素様の局限された欠陥の、波動関数の重なり積分
Figure 2022539242000013
に比例する。この場合、C0,i(a)は、場所的な欠陥分布の影響を示す関数である。動作温度と共に上昇するホッピング確率は、材料および欠陥に依存する真の活性化エネルギーEA,0,iを含む指数項によって考慮されている。この場合、真の活性化エネルギーEA,0,iは、動作電圧および動作温度に依存しない活性化エネルギーを意味する。項exp(-EA,0,i/(kT))は、主動作温度が上がると同時に主動作電圧が下がるにつれて優勢になる。これは、この動作条件下では、大きな真の活性化エネルギーおよび小さな電荷をもつ欠陥種が、半導体部品の電気的不全に寄与することを意味する。ホッピングプロセス中のエネルギー障壁の方向づけられた低下は、欠陥iと結びついた電荷Nq,iと、平均の局限された欠陥中心間距離aと、電場Eとの積を含む双曲線正弦が説明する。電場Eは、印加される主動作電圧Uおよび誘電層の厚さdからもたらされる。項sinh(Nq,i E/(kT))が、主動作電圧の上昇および主動作温度の低下の際の影響を取得している。ここでは、高い電荷数と同時に低い真の活性化エネルギーをもつ欠陥種が、半導体部品の電気的不全に寄与する。
半導体部品では、誘電層中に含まれるn個の欠陥種が、局限された欠陥状態を介して同じ平均間隔aで移動する。したがって
=a2...=a=a (8)
が当てはまる。
この局限された欠陥状態の間隔は、前述の物理的モデル化の知識により、リーク電流測定データJTEDから抽出され得る。平均有効間隔aは、温度負荷および電圧負荷下での誘電的不全にとって中心的な材料特性である。この材料特性は、動作電圧および動作温度に依存せず、製造プロセスを介して影響を及ぼすことができる。
前述の物理的モデル化の知識により、関与するiの欠陥種に対し、リーク電流測定データJTEDから電荷Nq,iおよび真の活性化エネルギーEa,0,iが決定され得る。さらに、動作状態に対し、割り当てられる障壁低下Δφの経時的推移が確定され得る。障壁低下Δφのこの経時的推移は、障壁高さ変化Δφが最も強く変わる特徴的な時定数τおよび障壁高さ変化の最大障壁高さ低下δφによって説明される。電荷Nq,iおよび真の活性化エネルギーEa,0,iの知識により、欠陥種を、様々な動作状態において識別でき、動作状態に応じて相違する作用Δφに割り当てることができる。したがって半導体部品に対し、長寿命が達成され得る動作状態が識別され得る。この動作状態は、故障時間tkrit未満の時定数τをもつ比較的速い欠陥種が、比較的小さな最大障壁高さ低下δφを有することを特色とする。
半導体部品では、両方の境界層にクリティカルな障壁高さ変化Δφkrit +/-が存在する。このクリティカルな障壁高さ変化Δφkrit +/-の一方が、局所的に、時点tkritで到達または超過されると、誘電破壊が局所的に起こる。これは、φkrit に到達すると、トンネルする少数電荷キャリアによって破壊(事例1)が起こることを意味する。
φkrit =φ +ΣΔφ (tkrit)=φ +Δφkrit 式中 Δφkrit =ΣΔφ (tkrit) (9.1)
これに対しφkrit に到達すると、トンネルする多数電荷キャリアによって破壊が起こる(事例2)。
φkrit =φ +ΣΔφ (tkrit)=φ +Δφkrit 式中 Δφkrit =ΣΔφ (tkrit) (9.2)
Δφkritに局所的に到達すると、電流密度の局所的な増加が起こり、半導体部品が局所的に破損する。これは、時点t=tkritでのリーク電流密度JTEDの推移において、短い上昇の後に上昇前のJTED値にすぐ戻るかまたは急増したままであることで認識できる。第1の事例では、伝導経路が熱で自壊する。第2の事例では、供給される電気出力が伝導経路を完全に破損させるには不十分である。tkritを過ぎた後には、限定的な面で局所的に破損した半導体部品があとに残っている。t>tkritで進行していく負荷により、絶えずさらなる局所的な誘電破壊が生じ、これが最終的に半導体部品を完全に破損させる。したがって最初の局所的な破壊は、半導体部品の寿命に関する重要な尺度である。
したがって、n個の欠陥種のホッピング輸送(6)および(7)による障壁高さ変化(5)の物理的説明により、リーク電流密度(1)の経時的推移から、電荷Nq,iと、真の活性化エネルギーEa,0,iと、最大障壁変化の高さδφと、特徴的な時定数τとが確定され得る。この測定が、製造プロセスにおけるバリエーションの前後に実施されると、半導体部品が狙い通りに改善され得る。
このために最初に、1つの半導体部品に対し、少なくとも2つの主動作電圧UおよびUならびに少なくとも2つの主動作温度TおよびTで、時点tkritでの誘電破壊までのリーク電流推移JTEDが測定される。その後、上述の方程式(2.2)と(5)を同等と見なし、数値的フィットにより、JTEDの経時的推移から、障壁高さ変化Δφの経時的推移、個々の量δφおよびτがもたらされる。(9.1)または(9.2)により、主動作電圧および主動作温度に依存するクリティカルな障壁低下Δφkritも得られる。
上述の式(6)、(7)、および(8)に相応して、電場Eおよび主動作温度に依存するτがもたらされる。
Figure 2022539242000014
少なくとも2つの主動作温度TおよびTならびに少なくとも2つの主動作電圧U=E/dおよびU=E/dでこうして確定されたτに基づき、n>1個の欠陥が存在する場合に、数学的フィットにより、方程式(10.1)から量Nq,i、Ea,0,iおよび量aが決定され得る。測定されたJTED推移は、製作変動と、使用される測定技術に起因する許容誤差との影響下にある。したがって、この測定から決定される材料特性a、C0,i(a)、Nq,i、およびEA,0,iの精度は、試料数の増加によって、ならびに2つより多い電圧および/または2つより多い温度での追加的な測定データによっても改善され得る。
プロセス条件を変化させた後にδφおよびτの決定が繰り返され、量Nq,iおよびEa,0,iにより、1つの欠陥種に一義的に割り当てられる。これにより、関与するiの欠陥へのプロセス変化の物理的影響が示される。
少なくとも1つのさらなる第3の欠陥種が誘電層中に存在していることが好ましい。この場合、第3の欠陥種は、第1と第2の電極の間に印加される主動作電圧および存在している主動作温度に依存して、特徴的な時間τで、両方の電極の一方に集まって、電極の傍で最大障壁高さ変化δΦを生成するために形成されている。この場合、τ<τ<τが当てはまり、その際、最大障壁高さ変化の順番は、順番δΦ>δΦ>δΦとは相違している。これは、例えばδΦ>δΦ>δΦまたはδΦ>δΦ>δΦが当てはまることを意味する。2つだけより多くの異なる欠陥種が存在している誘電層が生じることの方が多い。PZT層の場合には、例えば、誘電層中で原子Pb、Ti、およびZrの少なくとも局所的な過剰または不足が生じる。さらに、2つより多い欠陥種が誘電層の電気的不全への重要な寄与をもたらす動作状態が実際に生じる。
誘電層は、多結晶質で酸化物のhigh-k誘電体として、とりわけPZT層(PZT=Pb[ZrTi1-x]O)、ドープされたPZT層(Pb(ZrTi1-x-y)ONi、KNN層(KNN=[KNa1-x]NbO)、HfO、ZrO、またはSrTiOとして形成されることが好ましい。
誘電層は、スパッタリングされたPZT層として形成されることが好ましい。この場合、いわゆるターゲット材料がプラズマ状態で基板上に堆積される。ターゲット材料として例えばPZTが使用される。スパッタリングされたPZT層は、この関連では500℃未満の堆積温度を有することが好ましい。このような誘電層では、選択される主動作電圧および主動作温度に依存して、2つより多い欠陥種が活性で誘電的不全に寄与する効果が生じることが明白である。
スパッタリングされたPZT層が、Pb(Zr0.52Ti0.48)Oの組成を有することが好ましい。この場合、xには1.2≦x≦1.3が当てはまり、したがって組成は、例えばPb1.2(Zr0.52Ti0.48)OまたはPb1.3(Zr0.52Ti0.48)Oで構成され得る。その代わりに、半導体部品のスパッタリングされたPZT層が、0.1~1原子パーセントの間のニッケル含有量を有する。さらに、最大障壁高さ変化δΦおよび時定数τに影響を及ぼすため、追加的な欠陥がドーピングによってhigh-k誘電体に持ち込まれ得ることが好ましい。
5つの異なる誘電層でのリーク電流測定の推移を示すグラフである。 リーク電流測定からもたらされた有効障壁高さの経時的推移および存在している欠陥種の寄与度への分割を示すグラフである。 例示的な動作状態175℃/-2.5Vに対する3つの例示的実施形態の最大障壁高さ変化および特徴的な時定数を示すグラフである。 2つの例示的な動作状態175℃/-2.5Vおよび100℃/-10Vでの1つの例示的実施形態に関する最大障壁高さ変化および特徴的な時定数を示すグラフである。 例示的な動作状態175℃/-2.5Vに対する2つの例示的実施形態の最大障壁高さ変化および特徴的な時定数を示すグラフである。 例示的な動作状態175℃/-2.5Vに対する2つの例示的実施形態の最大障壁高さ変化および特徴的な時定数を示すグラフである。 例示的な動作状態100℃/-10Vに対する2つの例示的実施形態の最大障壁高さ変化および特徴的な時定数を示すグラフである。 1つの平均有効間隔aをあけて局限された欠陥状態に沿った、誘電層中での異なる欠陥種の移動を概略的に示す図である。 1つの平均有効間隔aをあけて局限された欠陥状態に沿った、誘電層中での異なる欠陥種の移動を概略的に示す図である。 1つの平均有効間隔aをあけて局限された欠陥状態に沿った、誘電層中での異なる欠陥種の移動を概略的に示す図である。 1つの平均有効間隔aをあけて局限された欠陥状態に沿った、誘電層中での異なる欠陥種の移動を概略的に示す図である。
図1aは、以下に例示的実施形態1と称する半導体部品の誘電層のリーク電流測定の推移14を示している。この場合、X軸12では時間が対数で、単位:秒で、およびY軸10ではリーク電流密度が対数で、単位:アンペア/平方センチメートルで示されている。リーク電流測定に用いられた例示的実施形態1は、誘電性の不動態化層と、その上に堆積された第1の電極とを備えたシリコン基板を有した。この第1の電極は、110nm厚のPVD白金から成る二重層を有しており、この二重層は、導電性で100nmのランタンニッケル酸化物バッファ層(以下にLNO層と称する)によって覆われている。このLNO層もPVDによって施された。第1の電極の上にある誘電層は、1μmの厚さを有しており、温度480℃およびターゲット組成Pb1.3(Zr0.52Ti0.48)OでのRF-PVDプロセスにおいて堆積された。前述の堆積の残りのプロセスパラメータは、誘電層が、多結晶質で、好ましくは(100)c軸配向で成長するように選択された。半導体要素の第2の電極、110nm厚の白金電極は、誘電層上にPVDによって施された。例示的実施形態1に相応する半導体部品は不動態化および電気接触の後、熱による後処理を受けなかった。
図1aはさらに、以下に例示的実施形態2と称するさらなる半導体部品の誘電層のリーク電流測定の推移16を示している。
例示的実施形態2の製造は、例示的実施形態1に倣って行われたが、この部品は電気接触の後、熱による後処理を施された。この熱による後処理は、60mbarの窒素雰囲気中で、450℃で40分間行われた。
図1aはこれに加えて、以下に例示的実施形態3と称するさらなる半導体部品の誘電層のリーク電流測定の推移18を示している。例示的実施形態3の製造は、例示的実施形態1に倣って行われたが、この部品は電気接触の後、熱による後処理を施された。この熱による後処理は、60mbarの窒素雰囲気中で、500℃で40分間行われた。
図1aはこれに加えて、以下に例示的実施形態4と称するさらなる半導体部品の誘電層のリーク電流測定の推移20を示している。例示的実施形態4の製造は、例示的実施形態1に倣って行われたが、この誘電層は、ターゲット組成Pb1.2(Zr0.52Ti0.48)Oで堆積された。
図1aはさらに、以下に例示的実施形態5と称するさらなる半導体部品の誘電層のリーク電流測定の推移22を示している。例示的実施形態5の製造は、例示的実施形態1に倣って行われたが、この誘電層は、ターゲット組成Pb1.3(Zr0.52Ti0.48)ONi0.005で堆積された。
すべての前述の例示的実施形態1、2、3、4、および5が、リーク電流推移の測定前に、不動態化層で覆われ、アルミニウム導体路によって電気接触された。
5つの例示的実施形態のうち4つは、それぞれの誘電破壊15、17、19、および24まで測定された。ここで認識できるように、誘電層の製造および組成に依存して、異なる破壊時間17、15、19、および24を有する非常に異なるリーク電流推移14、16、18、20、および22が生じる。
図1bは、図1aで測定された例示的実施形態2のリーク電流推移16に基づくモデル量の抽出を例示的に示している。この場合、X軸32ではここでも時間が対数で、単位:秒で、およびY軸30では障壁高さ変化Δφが対数で、単位:電子ボルトで示されている。これに関し推移38は、時間に依存して確定された初期障壁高さφからの障壁高さ変化Δφ(t)の推移を示している。
障壁高さ変化Δφ(t)のこの推移38は、式(上式2.2を参照)
Φ(t)=[ln(K)-ln(JTED(t))]kB
によって確定される。
次いで、平均有効障壁高さφ(t)の確定された経時的推移が、数値的に式(上式3.2を参照)に適合される。
Figure 2022539242000015
この数値的フィットから相応に、Δφ(t)の推移を説明する異なるΔφ +/-(t)が得られる。つまり示した事例では、Δφ(t)38は、合算推移ΣΔφ 36と共にΔφ (t)39の推移、Δφ (t)40の推移、およびΔφ (t)42の推移によって説明される。その後、下式(上式5.1を参照)
Figure 2022539242000016
に相応して、異なる
Figure 2022539242000017
および
Figure 2022539242000018
が確定され得る。この事例では、多数電荷キャリアに割り当てられた障壁高さ変化Δφ 39、40、および42に関し、帰属の特徴的な時定数τ、τ、およびτが得られる。これらの時定数は、図1bではそれぞれ47a、47b、および47cによって表されており、相応の障壁高さ変化が最も強く変わる時点である。例示的に、推移Δφ 39、40に関する帰属の最大障壁低下δφ が50および51で示されている。少数電荷キャリアに関する障壁高さ変化Δφ は、見易くするために明確に個々には示さなかった。その合算推移ΣΔφ 36だけが、個々の時定数τ、τ、およびτ49a、49b、および49cと共に示されている。これに関し、それぞれの特徴的な時定数は、層中に存在している1つの欠陥種a、b、c、d、e、およびfに割り当てられている。つまりこれに相応して、この誘電層中には6つの互いに異なる欠陥種が存在している。
図1bで示した事例では、トンネルする多数電荷キャリアによる誘電層の誘電破壊47が、下式(上式9.2を参照)に相応して起こっている。
φkrit =φ +ΣΔφ (tkrit)=φ +Δφkrit 式中 Δφkrit =ΣΔφ (tkrit
つまり、前もって確定されたΔφ (t)39、Δφ (t)40、およびΔφ (t)42の推移が合算され、その推移に相応して障壁高さ変化ΣΔφ 44がもたらされる。この場合、時点tkrit48で、誘電層の、多数電荷キャリアにとってのクリティカルな障壁高さ変化
Figure 2022539242000019
に到達すると、誘電層と電極の間の境界層に集塊して存在している異なる欠陥種a、b、およびcにより、層の局所的な破壊が生じる。
図2aは、主動作温度175℃および主動作電圧-2.5Vでの、それぞれの特徴的な時定数
Figure 2022539242000020
および最大障壁高さ変化
Figure 2022539242000021
をもつ3つの例示的実施形態1、2、および3に関する測定された障壁高さ変化Δφ(t)±の推移を示している。この場合、X軸62では時間が対数で、単位:秒で、ならびにY軸60ではそれぞれの例示的実施形態1、2、および3のクリティカルな障壁高さ変化
Figure 2022539242000022
で割った障壁高さ変化が無単位で示されている。
ここでは、例示的実施形態3、2、および1に関するΔφ(t)63、64、65の推移ならびに例示的実施形態3、2、および1の帰属のΔφ(t)66、67、68の推移が示されている。これらの例示的実施形態の誘電層の電気的不全はそれぞれ、クリティカルな障壁高さ低下に到達した帰属の時点94、96、および98で起こっている。
この場合、例示的実施形態1に関する欠陥構成は、欠陥種a、b、c、d、e、およびfから成っており、これらの欠陥種には、時定数τ72a、τ72b、τ72c、τ90a、τ70b、およびτ70cが割り当てられている。これらの異なる欠陥種に、引き起こされる最大障壁高さ低下
Figure 2022539242000023
Figure 2022539242000024
Figure 2022539242000025
Figure 2022539242000026
および
Figure 2022539242000027
が割り当てられている。
この場合、例示的実施形態2に関する欠陥構成は、欠陥種a、b、c、d、e、およびfから成っており、これらの欠陥種には、時定数τ82a、τ82b、τ82c、τ80a、τ80b、およびτ80cが割り当てられている。この場合も、これらの異なる欠陥種に、引き起こされる最大障壁高さ低下
Figure 2022539242000028
Figure 2022539242000029
Figure 2022539242000030
Figure 2022539242000031
Figure 2022539242000032
および
Figure 2022539242000033
が割り当てられている。
この場合、例示的実施形態3に関する欠陥構成は、欠陥種a、b、c、d、e、およびfから成っており、これらの欠陥種には、時定数τ92a、τ92b、τ92c、τ70a、τ90b、およびτ90cが割り当てられている。ここでも、これらの異なる欠陥種に、引き起こされる最大障壁高さ低下
Figure 2022539242000034
Figure 2022539242000035
Figure 2022539242000036
Figure 2022539242000037
Figure 2022539242000038
および
Figure 2022539242000039
が割り当てられている。
異なる欠陥種に対し、上述のモデルおよび下記の方程式(上記の方程式10.1を参照)
Figure 2022539242000040
への数学的フィットにより、真の活性化エネルギーEA,0,iおよび電荷Nq,iが確定され得る。欠陥種aに関しては、電荷1eで真の活性化エネルギー0.92eVとなる。欠陥種bに関しては、電荷3eで真の活性化エネルギー0.95eVとなる。欠陥種cに関しては、電荷4eで真の活性化エネルギー0.855eVとなる。欠陥種dに関しては、電荷1eで真の活性化エネルギー<0.8eVとなる。欠陥種eに関しては、電荷2eで真の活性化エネルギー1.04eVとなる。欠陥種fに関しては、電荷2eで真の活性化エネルギー1.22eVとなる。これにより欠陥種aは、例えば物理的に、誘電層の内部の水素および/またはOH基と、ならびに欠陥種eは、酸素空孔および/または鉛と結合され得る。例示的実施形態1、2、および3の異なる製造により、欠陥種aおよびeの最大障壁高さ低下
Figure 2022539242000041
または
Figure 2022539242000042
が変化している。ここで選択された例示的な主動作条件では、半導体部品の例示的実施形態1および2に関し、τ<τおよび
Figure 2022539242000043
が当てはまっている。例示的実施形態3の障壁推移63は、例示的実施形態3の相対的に早い時点92aで起こる相対的に大きな障壁低下93aによって影響を及ぼされている。これは、例示的実施形態1または2の故障時点tkrit94または96に比べて時間的により早い時点tkrit98で、電気的不全を生じさせている。これに相応して、半導体部品の比較的長い寿命を達成するには、時間的に早く起こる障壁低下が小さいことが望ましい。例示的実施形態1および2に関してはさらに、τ<τ<τおよび
Figure 2022539242000044
が当てはまることが示されている。
図2bは、2つの異なる動作条件でそれぞれの特徴的な時定数
Figure 2022539242000045
および最大障壁高さ変化
Figure 2022539242000046
をもつ例示的実施形態2に関する障壁高さ変化Δφ(t)±の推移の比較を示している。この場合、X軸62では時間が対数で、単位:秒で、およびY軸60ではそれぞれの動作状態のクリティカルな障壁高さ変化
Figure 2022539242000047
で割った障壁高さ変化が無単位で示されている。
ここでは、主動作温度175℃および主動作電圧-2.5V(以下に動作条件aと称する)に対する推移Δφ(t)64ならびに主動作温度100℃および主動作電圧-10V(以下に動作条件bと称する)に対する推移Δφ(t)110が明らかになっている。動作条件aに対する帰属の推移Δφ(t)67および動作条件bに対する推移Δφ(t)100も示されている。
誘電層の電気的不全は、動作条件aおよびbに対し、それぞれ時点96および97で起こっている。この場合、動作条件aでの例示的実施形態2に関する欠陥構成は、電気的不全まで活性な欠陥種a、b、c、d、e、およびfによって形成されており、これらの欠陥種には時定数τ82a、τ82b、τ82c、τ80a、τ80b、およびτ80cならびにこれらの欠陥種によって引き起こされる最大障壁高さ低下
Figure 2022539242000048
Figure 2022539242000049
Figure 2022539242000050
Figure 2022539242000051
Figure 2022539242000052
および
Figure 2022539242000053
が割り当てられている。
この場合、動作条件bでの例示的実施形態2に関する欠陥構成は、電気的不全まで活性な欠陥種a、b、d、およびeによって形成されており、これらの欠陥種には時定数τ170a、τ170b、τ101a、およびτ101bならびにこれらの欠陥種によって引き起こされる最大障壁高さ低下
Figure 2022539242000054
Figure 2022539242000055
Figure 2022539242000056
および
Figure 2022539242000057
が割り当てられている。
半導体部品中の欠陥構成および絶縁破壊まで効力をもつ欠陥が、選択される動作条件に依存することが認識され得る。時間的なズレ106は、主動作温度および方程式(10.1)内の項
Figure 2022539242000058
によって引き起こされている。最大障壁高さ低下の変化105は、主動作電圧の変化およびそれに伴う
Figure 2022539242000059
の変化によって引き起こされている。
例示的実施形態2に関し、動作条件aに対してτ<τ<τおよび
Figure 2022539242000060
ならびにτ<τ<τおよび
Figure 2022539242000061
が当てはまっている。それだけでなく例示的実施形態2に関し、動作条件bに対してτ<τおよび
Figure 2022539242000062
ならびにτ<τおよび
Figure 2022539242000063
が当てはまっている。
図2cは、主動作温度175℃および主動作電圧-2.5Vでの、それぞれの特徴的な時定数
Figure 2022539242000064
および最大障壁高さ変化
Figure 2022539242000065
をもつ2つの例示的実施形態2および4に関する障壁高さ変化Δφ(t)±の推移の比較を示している。この場合、X軸62では時間が対数で、単位:秒で、およびY軸60では例示的実施形態2のクリティカルな障壁高さ変化
Figure 2022539242000066
で割った障壁高さ変化が無単位で示されている。例示的実施形態4の障壁高さ変化は、最大障壁高さ変化
Figure 2022539242000067
Figure 2022539242000068
が同一であるように標準化された。
ここでは、例示的実施形態2の推移Δφ(t)64および例示的実施形態4の推移Δφ(t)130が示されている。さらに例示的実施形態2の推移Δφ(t)67および例示的実施形態4の推移Δφ(t)120が示されている。例示的実施形態2の誘電層の電気的不全は、クリティカルな障壁高さ低下に到達する時点96で起こっている。
例示的実施形態4は、試験期間内に不全まで負荷をかけることができず、したがって推移130は値-1に到達していない。
この場合、例示的実施形態2に関する欠陥構成は、欠陥種a、c、d、e、およびfによって形成されており、これらの欠陥種には、時定数τ82a、τ82b、τ82c、τ80a、τ80b、およびτ80cならびにこれらの欠陥種によって引き起こされる最大障壁高さ低下
Figure 2022539242000069
Figure 2022539242000070
Figure 2022539242000071
Figure 2022539242000072
Figure 2022539242000073
および
Figure 2022539242000074
が割り当てられている。
この場合、例示的実施形態4に関する欠陥構成は、欠陥種a、c、d、およびeによって形成されており、これらの欠陥種には、時定数τ131a、τ131b、τ121a、およびτ121bならびにこれらの欠陥種によって引き起こされる最大障壁高さ低下
Figure 2022539242000075
Figure 2022539242000076
および
Figure 2022539242000077
が割り当てられている。
欠陥種aに関しては、電荷1eで真の活性化エネルギー0.92eVとなる。欠陥種bに関しては、電荷3eで真の活性化エネルギー0.95eVとなる。欠陥種cに関しては、電荷4eで真の活性化エネルギー0.855eVとなる。欠陥種dに関しては、電荷1eで真の活性化エネルギー<0.8eVとなる。欠陥種eに関しては、電荷2eで真の活性化エネルギー1.04eVとなる。欠陥種fに関しては、電荷2eで真の活性化エネルギー1.22eVとなる。例示的実施形態4のスパッタリングされたPZT層中の鉛含有量の減少に基づき、鉛と関係のある欠陥種b、c、およびfの最大障壁高さ低下
Figure 2022539242000078
Figure 2022539242000079
および
Figure 2022539242000080
を、例示的実施形態2に比べて減少させることができた。この減少は、例示的に
Figure 2022539242000081
に対して115で表されている。最大障壁高さ低下
Figure 2022539242000082
および
Figure 2022539242000083
は、モデルへの数値的フィットによって存在が認識できなくなるほど小さい。欠陥種bに関しては、τ<τ<τが当てはまるので、τ<τおよび
Figure 2022539242000084
が当てはまることが導き出せる。
図2dは、主動作温度175℃および主動作電圧-2.5Vでの、それぞれの特徴的な時定数
Figure 2022539242000085
および最大障壁高さ変化
Figure 2022539242000086
をもつ2つの例示的実施形態2および5に関する障壁高さ変化Δφ(t)±の推移の比較を示している。この場合、X軸62では時間が対数で、単位:秒で、ならびにY軸60ではそれぞれの例示的実施形態2および5のクリティカルな障壁高さ変化
Figure 2022539242000087
で割った障壁高さ変化が無単位で示されている。
ここでは、例示的実施形態2の推移Δφ(t)64および例示的実施形態5の推移Δφ(t)150が示されている。さらに例示的実施形態2の帰属の推移Δφ(t)67および例示的実施形態5の推移Δφ(t)140が示されている。例示的実施形態2の誘電層の電気的不全は時点96で、および例示的実施形態5の場合は時点99で起こっている。
この場合、例示的実施形態2に関する欠陥構成は、欠陥種a、b、c、d、e、およびfによって形成されており、これらの欠陥種には、時定数τ82a、τ82b、τ82c、τ80a、τ80b、およびτ80cならびにこれらの欠陥種によって引き起こされる最大障壁高さ低下
Figure 2022539242000088
Figure 2022539242000089
Figure 2022539242000090
Figure 2022539242000091
Figure 2022539242000092
および
Figure 2022539242000093
が割り当てられている。
この場合、例示的実施形態5に関する欠陥構成は、欠陥種a、b、およびdによって形成されており、これらの欠陥種には、時定数τ148a、τ148b、およびτ145aならびにこれらの欠陥種によって引き起こされる最大障壁高さ低下
Figure 2022539242000094
Figure 2022539242000095
および
Figure 2022539242000096
が割り当てられている。
欠陥種aに関しては、電荷1eで真の活性化エネルギー0.92eVとなる。欠陥種bに関しては、電荷3eで真の活性化エネルギー0.95eVとなる。欠陥種cに関しては、電荷4eで真の活性化エネルギー0.855eVとなる。欠陥種dに関しては、電荷1eで真の活性化エネルギー<0.8eVとなる。欠陥種eに関しては、電荷2eで真の活性化エネルギー1.04eVとなる。欠陥種fに関しては、電荷2eで真の活性化エネルギー1.22eVとなる。例示的実施形態5のスパッタリングされたPZT層中の追加的なニッケル含有量により、最大障壁高さ低下
Figure 2022539242000097
および
Figure 2022539242000098
に明らかに影響を及ぼすことができた。これに加え、最大障壁高さ低下
Figure 2022539242000099
および
Figure 2022539242000100
は、モデルへの数値的フィットによって存在が認識できなくなるほど減少させることができた。例示的実施形態5に関し、動作条件175℃および-2.5Vに対してτ<τおよび
Figure 2022539242000101
が当てはまっている。
図2eは、主動作温度100℃および主動作電圧-10Vでの、それぞれの特徴的な時定数
Figure 2022539242000102
および最大障壁高さ変化
Figure 2022539242000103
をもつ2つの例示的実施形態2および5に関する障壁高さ変化Δφ(t)±の推移の比較を示している。この場合、X軸155では時間が対数で、単位:秒で、ならびにY軸156ではそれぞれの例示的実施形態2および5のクリティカルな障壁高さ変化
Figure 2022539242000104
で割った障壁高さ変化が無単位で示されている。
ここでは、例示的実施形態2の推移Δφ(t)110および例示的実施形態5の推移Δφ(t)169が示されている。加えて例示的実施形態2の帰属の推移Δφ(t)100および例示的実施形態5のΔφ(t)165が示されている。例示的実施形態2の誘電層の電気的不全は時点96cで、および例示的実施形態5は時点96dで起こっている。
この場合、例示的実施形態2に関する欠陥構成は、欠陥種a、b、d、およびeによって形成されており、これらの欠陥種には、時定数τ170a、τ170b、τ161a、およびτ161bならびにこれらの欠陥種によって引き起こされる最大障壁高さ低下
Figure 2022539242000105
Figure 2022539242000106
Figure 2022539242000107
および
Figure 2022539242000108
が割り当てられている。
この場合、例示的実施形態5に関する欠陥構成は、欠陥種aおよびdによって形成されており、これらの欠陥種には、時定数τ175aおよびτ158aならびにこれらの欠陥種によって引き起こされる最大障壁高さ低下
Figure 2022539242000109
および
Figure 2022539242000110
が割り当てられている。
欠陥種aに関しては、電荷1eで真の活性化エネルギー0.92eVとなる。欠陥種bに関しては、電荷3eで真の活性化エネルギー0.95eVとなる。欠陥種dに関しては、電荷1eで真の活性化エネルギー<0.8eVとなる。欠陥種eに関しては、電荷2eで真の活性化エネルギー1.04eVとなる。例示的実施形態5のスパッタリングされたPZT層中の追加的なニッケル含有量により、最大障壁高さ低下
Figure 2022539242000111
に明らかに影響を及ぼすことができた。これに加え、最大障壁高さ低下
Figure 2022539242000112
は、モデルへの数値的フィットによって存在が認識できなくなるほど減少させることができた。
例示的実施形態2に関し、動作条件100℃および-10Vに対してτ<τおよび
Figure 2022539242000113
ならびにτ<τおよび
Figure 2022539242000114
が当てはまっている。
図3aは、第1の時点tでの半導体部品200を概略的に示している。この場合、半導体部品200は、層厚208をもつ誘電層230を含んでいる。誘電層230は、例えばPZT層であり得る。半導体部品200はこれに加え、互いに向かい合って配置された第1の電極202および第2の電極201を有している。加えて、それぞれの電極201または202と誘電層230との間に境界層203または204が配置されている。誘電層230中には、ここでは例示的に一価の正電荷214をもつ欠陥種212ならびに一価の負電荷216をもつ欠陥種215および217として表された異なる欠陥種が存在している。これに関し添え字+および-はそれぞれ、相応の欠陥種の電荷キャリアの数を表している。誘電層230中での必要な電荷的中性に基づき、欠陥対または欠陥群が存在している。つまり、負電荷をもつ欠陥215および217の発生の際には、同じように正電荷をもつ欠陥212が材料中に存在している。異なる欠陥種212、215、および217は、局限された欠陥235上に配置されている。図3aに示した第1の時点tでは、電極201と202の間の電圧は、したがって電場も、まだ印加されていない。
図3bは、第1の時点tの後の第2の時点tでの半導体部品200を示している。この時点tでは、第1の電極202と第2の電極201の間に電圧が印加されており、したがって誘電層230中に電場220が生成されている。ここでは、異なる欠陥種212、215、および217が、第1の電極201と第2の電極202の間に印加された主動作電圧および存在している主動作温度に依存して、局限された欠陥状態235に沿って移動する。欠陥種212、215、および217のこの移動状態はホッピングとも称する。各欠陥種が、相応の一方の電極の方向に異なる速度で移動する。1つの欠陥種が、主動作電圧の印加後に、初期位置から、一方の電極に割り当てられたそれぞれの境界層に達するのに必要なそれぞれの時間を、特徴的な時間τと称する。局限された欠陥状態235は、それぞれ同じ平均有効間隔a210を有する。正電荷214をもつ欠陥種212は、負電位をもつ電極(この事例では第1の電極202)へと動いて、ドープされた境界層203内で集塊する。これに対し負電荷216をもつ欠陥種215および217は、正電位をもつ電極(この事例では第2の電極201)へと移動し、ドープされた境界層204内で集塊する。リーク電流JTEDの、一方の電極からもう一方の電極に達しようとする電荷キャリアは、境界層203および204によって影響を及ぼされるショットキー障壁φ(t)を克服しなければならない。この障壁は、初期障壁高さφを有し、そこに集まっている欠陥種による障壁高さ変化Δφを受け、この障壁高さ変化は、その後の経時的推移において最大障壁高さ変化δΦに到達する。欠陥種はそれぞれ異なる障壁高さ変化ΔΦを生成する。
図3cは、第2の時点の後の第3の時点tでの半導体部品200を示している。ここでは、既に多数の異なる欠陥種212、215、および217が、誘電層230の境界層202および203に集まっており、そこで障壁高さ変化Δφを引き起こした。第3の時点の後の第4の時点tでは、境界層の一方202または203でクリティカルな障壁高さφkritに到達する。この場合、図3dで認識できるように、誘電層230の局所的な誘電破壊225が起こる。tkritを過ぎた後には、局所的に限定的な面で破損した半導体部品200があとに残っている。t>tkritで進行していく負荷により、絶えずさらなる局所的な誘電破壊225が生じ、これが最終的に半導体部品200を完全に破損させる。

Claims (7)

  1. - 少なくとも1つの誘電層(230)と、
    - 少なくとも1つの第1(201)および第2の電極(202)と
    を含む半導体部品(200)であって、
    少なくとも1つの第1の欠陥種および前記第1の欠陥種とは異なる第2の欠陥種が前記誘電層(230)中に存在しており、前記少なくとも2つの異なる欠陥種(212、215、217)が、前記第1(202)と第2の電極(201)の間に印加される主動作電圧および存在している主動作温度に依存して、特徴的な時間τおよびτで、前記両方の電極の一方(201、202)に集まって、前記電極(201、202)の傍で最大障壁高さ変化δΦおよびδΦを生成し、その際、τおよびδΦは前記第1の欠陥種に、ならびにτおよびδΦは前記第2の欠陥種に割り当てられており、
    この場合、τ<τおよびδΦ<δΦが当てはまる半導体部品(200)。
  2. 少なくとも1つのさらなる第3の欠陥種が前記誘電層(230)中に存在しており、前記第3の欠陥種が、前記第1(202)と第2の電極(201)の間に印加される主動作電圧および前記存在している主動作温度に依存して、特徴的な時間τで、前記両方の電極(201、202)の一方に集まって、前記電極(201、202)の傍で最大障壁高さ変化δΦを生成し、この場合、τ<τ<τが当てはまり、その際、前記障壁高さ変化の順番が、順番δΦ>δΦ>δΦ>とは相違していることを特徴とする請求項1に記載の半導体部品(200)。
  3. 前記誘電層(230)が、多結晶質で酸化物のhigh-k誘電体として、とりわけPZT層またはKNN層として形成されていることを特徴とする請求項1または2に記載の半導体部品(200)。
  4. 前記誘電層(230)が、スパッタリングされたPZT層として形成されていることを特徴とする請求項1から3のいずれか一項に記載の半導体部品(200)。
  5. 前記スパッタリングされたPZT層が、500℃未満のPZT堆積温度を有することを特徴とする請求項4に記載の半導体部品(200)。
  6. 前記スパッタリングされたPZT層が、Pb(Zr0.52Ti0.48)Oの組成を有し、1.2≦x≦1.3が当てはまることを特徴とする請求項4または5に記載の半導体部品(200)。
  7. 前記スパッタリングされたPZT層が、0.1~1原子パーセントの間のニッケル含有量を有することを特徴とする請求項4または5に記載の半導体部品(200)。
JP2022500027A 2019-07-05 2020-06-23 誘電層を有する半導体部品 Active JP7383110B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
DE102019209965.3 2019-07-05
DE102019209964 2019-07-05
DE102019209965 2019-07-05
DE102019209964.5 2019-07-05
DE102019210033.3A DE102019210033A1 (de) 2019-07-05 2019-07-08 Halbleiterbauelement
DE102019210032.5 2019-07-08
DE102019210032.5A DE102019210032A1 (de) 2019-07-05 2019-07-08 Halbleiterbauelement
DE102019210033.3 2019-07-08
PCT/EP2020/067568 WO2021004782A1 (de) 2019-07-05 2020-06-23 Halbleiterbauelement mit dielektrischer schicht

Publications (2)

Publication Number Publication Date
JP2022539242A true JP2022539242A (ja) 2022-09-07
JP7383110B2 JP7383110B2 (ja) 2023-11-17

Family

ID=74092688

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022500027A Active JP7383110B2 (ja) 2019-07-05 2020-06-23 誘電層を有する半導体部品
JP2022500025A Active JP7383109B2 (ja) 2019-07-05 2020-06-23 誘電層を有する半導体部品

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022500025A Active JP7383109B2 (ja) 2019-07-05 2020-06-23 誘電層を有する半導体部品

Country Status (8)

Country Link
US (2) US20220238791A1 (ja)
EP (2) EP3994735B1 (ja)
JP (2) JP7383110B2 (ja)
KR (1) KR20220028113A (ja)
CN (2) CN114080697A (ja)
DE (2) DE102019210033A1 (ja)
FI (2) FI3994735T3 (ja)
WO (2) WO2021004781A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021200003A1 (de) 2021-01-04 2022-07-07 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zur Verwendung eines Halbleiterbauelements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259892A (ja) * 2003-02-25 2004-09-16 Kyocera Corp コンデンサのスクリーニング方法
JP2005116619A (ja) * 2003-10-03 2005-04-28 Fujitsu Ltd 半導体装置およびその製造方法
JP2006096647A (ja) * 2004-08-30 2006-04-13 Seiko Epson Corp 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、および強誘電体メモリ
JP2008261061A (ja) * 2008-07-17 2008-10-30 Fujifilm Corp 圧電膜とその成膜方法、及び圧電素子
JP2011077291A (ja) * 2009-09-30 2011-04-14 Seiko Epson Corp 圧電素子、液体噴射ヘッドおよび液体噴射装置
WO2016190110A1 (ja) * 2015-05-25 2016-12-01 コニカミノルタ株式会社 圧電薄膜、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタおよび圧電アクチュエータの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5280789B2 (ja) * 2008-09-30 2013-09-04 富士フイルム株式会社 鉛含有ペロブスカイト型酸化物膜およびその作製方法、鉛含有ペロブスカイト型酸化物膜を用いる圧電素子、ならびにこれを用いる液体吐出装置
WO2017085924A1 (ja) * 2015-11-16 2017-05-26 富士フイルム株式会社 圧電体膜、圧電素子、および液体吐出装置
JP7194528B2 (ja) * 2018-07-18 2022-12-22 株式会社アルバック Pzt素子、pzt素子製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259892A (ja) * 2003-02-25 2004-09-16 Kyocera Corp コンデンサのスクリーニング方法
JP2005116619A (ja) * 2003-10-03 2005-04-28 Fujitsu Ltd 半導体装置およびその製造方法
JP2006096647A (ja) * 2004-08-30 2006-04-13 Seiko Epson Corp 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、および強誘電体メモリ
JP2008261061A (ja) * 2008-07-17 2008-10-30 Fujifilm Corp 圧電膜とその成膜方法、及び圧電素子
JP2011077291A (ja) * 2009-09-30 2011-04-14 Seiko Epson Corp 圧電素子、液体噴射ヘッドおよび液体噴射装置
WO2016190110A1 (ja) * 2015-05-25 2016-12-01 コニカミノルタ株式会社 圧電薄膜、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタおよび圧電アクチュエータの製造方法

Also Published As

Publication number Publication date
KR20220028113A (ko) 2022-03-08
JP7383110B2 (ja) 2023-11-17
FI3994735T3 (fi) 2023-10-26
DE102019210033A1 (de) 2021-01-07
WO2021004782A1 (de) 2021-01-14
US20220238791A1 (en) 2022-07-28
EP3994735B1 (de) 2023-08-23
CN114127967A (zh) 2022-03-01
WO2021004781A1 (de) 2021-01-14
EP3994736A1 (de) 2022-05-11
JP2022538678A (ja) 2022-09-05
CN114080697A (zh) 2022-02-22
EP3994735A1 (de) 2022-05-11
DE102019210032A1 (de) 2021-01-07
FI3994736T3 (fi) 2023-10-26
EP3994736B1 (de) 2023-08-23
US20220231219A1 (en) 2022-07-21
JP7383109B2 (ja) 2023-11-17

Similar Documents

Publication Publication Date Title
Hwang et al. A comparative study on the electrical conduction mechanisms of (Ba 0.5 Sr 0.5) TiO 3 thin films on Pt and IrO 2 electrodes
EP3231021A1 (en) Transition metal oxide resistive switching device with doped buffer region
CN109256386A (zh) 铁电存储器件及其制造方法
JP2022539242A (ja) 誘電層を有する半導体部品
Stolichnov et al. Dielectric breakdown in (Pb, La)(Zr, Ti) O 3 ferroelectric thin films with Pt and oxide electrodes
Sünbül et al. A Study on Imprint Behavior of Ferroelectric Hafnium Oxide Caused by High‐Temperature Annealing
Min et al. Design strategies for improvement in nonvolatile memory characteristics of metal-ferroelectric-metal-insulator-semiconductor capacitors using ferroelectric Hf0. 5Zr0. 5O2 thin films
TW201707248A (zh) 電阻式隨機存取記憶體
US4028150A (en) Method for making reliable MOSFET device
US20230402412A1 (en) Method and device for producing a semiconductor component
Sünbül et al. Impact of temperature on reliability of mfis hzo-based ferroelectric tunnel junctions
JP3683292B2 (ja) マイクロエレクトロニック回路構造
Dwivedi et al. Effect of Temperature Induced Phase Variation in ALD TiO 2 Dielectric on the Switching Behaviour of RRAM Devices
Ryu et al. Numerical comparisons of the operational degradation of ferroelectric field-effect transistors using Hf–Zr–O thin films by charge pumping technique
US20240040788A1 (en) Nonvolatile memory device and manufacturing method therefor
US11610903B2 (en) Capacitive memory structure, functional layer, electronic device, and methods thereof
Reis et al. New Insight Into Defects and Degradation Kinetics in Lead Zirconate Titanate
Viegas et al. Analyzing the Conduction Mechanism and TDDB Reliability of Antiferroelectric-like MIM Capacitors
Patrikar et al. Degradation of oxides in metal‐oxide‐semiconductor capacitors under high‐field stress
JP3605994B2 (ja) 2層ゲート型半導体記憶装置の製造方法
Novkovski A MODEL BASED METHOD FOR COMPARING THE PROPERTIES OF SOME METAL-Ta2O5/SiO2-Si STRUCTURES
Kohn et al. Copper-related degradation of Si O 2 in metal–oxide–semiconductor capacitors subjected to bias thermal stress: Leakage of the minority charge carriers in the inversion layer
Hickmott Dipole layers at the gold-SiO 2 interface
US20210126192A1 (en) Silicon Compatible Tin-based Cationic Filamentary Device
RAI et al. Dielectric breakdown properties in silicon dioxide films

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231107

R150 Certificate of patent or registration of utility model

Ref document number: 7383110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150